CN102692541B - 检测器电路 - Google Patents
检测器电路 Download PDFInfo
- Publication number
- CN102692541B CN102692541B CN201210079122.5A CN201210079122A CN102692541B CN 102692541 B CN102692541 B CN 102692541B CN 201210079122 A CN201210079122 A CN 201210079122A CN 102692541 B CN102692541 B CN 102692541B
- Authority
- CN
- China
- Prior art keywords
- current
- circuit
- diode
- voltage
- electric current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/10—Arrangements for measuring electric power or power factor by using square-law characteristics of circuit elements, e.g. diodes, to measure power absorbed by loads of known impedance
- G01R21/12—Arrangements for measuring electric power or power factor by using square-law characteristics of circuit elements, e.g. diodes, to measure power absorbed by loads of known impedance in circuits having distributed constants
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R21/00—Arrangements for measuring electric power or power factor
- G01R21/14—Compensating for temperature change
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本申请涉及检测器电路。一种检测器电路具有:第一二极管,AC信号输入到第一二极管的正极并且恒定电压被提供到第一二极管;第二二极管,所述恒定电压被提供到第二二极管;以及差值电流生成电路,生成第一二极管中流动的第一电流与第二二极管中流动的第二电流之间的差值电流。
Description
技术领域
本实施例涉及检测器电路。
背景技术
检测器电路是检测高频信号(RF信号)或者其他交流(AC)信号的电力的电路,并且例如用作检测便携式通信终端等中设有的功率放大器的输出电力的电路。电力检测器电路例如利用二极管执行对高频信号的包络检测。这样的电路将高频信号施加于二极管,对超过二极管阈值电压的电压进行整流并将此转换成电流,并且利用电阻器和电容器将整流后的AC电流信号转换成直流(DC)电压信号。
然而,通常二极管的阈值电压由于温度的影响而变动,使得为电力检测单独使用简单二极管将引起电力检测器电路的输出电平的波动。
日本专利申请公开公报第2005-142955号讨论了消除二极管阈值电压波动影响的电力检测器。在该电力检测器中,输入高频信号被分配到两个二极管的正极,来自偏置电路的偏置电流被提供给各个二极管,DC电压被在与二极管并行设置的负载电阻器两端生成,并且根据施加到二极管的高频信号而改变的电压被经由电感器输入到差分放大器中。差分放大器输出根据施加到各个二极管的高频信号而改变的两个电压的差值电压。
日本专利申请公开公报第2005-142955号中讨论的检测器电路计算根据预先确定的电力分配比对高频信号的分配而产生的两个电压的差值电压,因此差分放大器的输出电压被检测为高频信号的电力电平,并且即使二极管的阈值电压由于温度变化而变动,二极管的阈值电压的变动也被该差值消除,使得阈值电压的变动的影响得以补偿。
然而,上述电力检测器使用差分放大器。差分放大器由于制造变动(manufacturing variation)而具有电压偏移,因此差值电压的检测精度存在限制。此外,作为差分放大器特性的输出共模和增益趋于随着电源电压的变化而波动,因此检测精度趋于由于电源波动而降低。
发明内容
因此本实施例的目的是提供具有提高的检测精度的检测器电路。
根据实施例的第一方面,一种检测器电路具有第一二极管、第二二极管和差值电流(difference current)生成电路,AC信号被输入到第一二极管的正极并且恒定电压被提供到第一二极管,该恒定电压被提供到第二二极管的正极,差值电流生成电路生成第一二极管中流动的第一电流与第二二极管中流动的第二电流之间的差值电流。
通过本发明的第一方面,电力被高精度地检测。
附图说明
图1图示出使用二极管的电力检测器电路的操作。
图2图示出该实施例的电力检测器电路的应用示例。
图3图示出第一实施例的电力检测器电路。
图4图示出图3的电力检测器电路的常规操作。
图5是图示出第一实施例中的电力检测器电路的详细示图。
图6图示出当发生误差电流时电力检测器电路的输入/输出特性的仿真结果。
图7A图示出校准控制电路16用于搜索最佳电流镜像比的控制序列。
图7B图示出校准控制电路16用于搜索最佳电流镜像比的电压变化。
图8图示出第一实施例的电力检测器电路的修改示例1。
图9图示出第一实施例的电力检测器电路的修改示例2。
图10图示出第一实施例的电力检测器电路的修改示例3。
图11图示出第一实施例的电力检测器电路的修改示例3。
图12图示出第一实施例的电力检测器电路的修改示例3。
图13图示出第一实施例的修改示例4。
图14是表示修改示例4中的校准电路的操作的时序图。
图15图示出第二实施例的电力检测器电路。
具体实施方式
图1图示出使用二极管的电力检测器电路的操作。在该电力检测器电路中,作为用于电力检测的AC信号的高频信号被提供到输入端子RFIN,并且当高频信号电压超过二极管D1的阈值电压时,二极管D1变得导通并且出现电流。该整流后的电流被电容器C1平滑化并且被电阻器R1转换成DC电压。当高频信号如图1中的“a”那样具有较高电力时,输出端子处的电压VOUT为高,并且当电力如图1中的“b”那样较低时,输出端子处的电压VOUT也为低。这是采用二极管D1、电阻器R1和电容器C1的包络检测器电路。
例如,通过把要检测其电力的功率放大器的输出耦合到二极管D1的正极,可以检测功率放大器的输出电力。
然而,如上所述,二极管D1的阈值电压由于温度而波动,因此输出电压由于这种阈值电压的波动而变动,并且所检测的电力的精度较低。
图2图示出该实施例的电力检测器电路的应用示例。在该应用示例中,放大器10中的功率放大器PA的输出OUT的电力被电力检测器电路12检测,并且被输出为输出电压VOUT。电力检测器电路12具有用于电力检测的电路(下面描述)和用于对其执行校准的校准电路14。校准电路14执行通过所包含的校准控制电路16来校准电力检测器电路的操作。
此外,在电源激活之后,当功率放大器PA不输出高频信号时并且在适合于校准的其他时间,电力检测控制电路18通过将复位脉冲Reset驱动到H电平(高电平)而将校准电路14复位,并且在通过将复位脉冲Reset驱动到L电平(低电平)而释放复位之后,使得通过将触发信号Trigger驱动到H电平而开始校准操作。时钟CLK是校准操作同步时钟。
接下来说明该实施例中的电力检测器电路。
(第一实施例)
图3图示出第一实施例的电力检测器电路。图3的电力检测器电路具有含有第一二极管D1的输入电路20和含有第二二极管D2的基准电路22,作为AC信号的高频信号经由输入端子RFIN的输入电容器CI而提供到第一二极管D1。输入电容器CI切除施加到输入端子RFIN的高频信号的DC分量,并且将AC分量施加到第一二极管D1的正极。也就是说,高频信号的AC分量被施加到节点n1。第一二极管D1是对施加到节点n1的AC分量进行整流的二极管,并且第二二极管D2是对二极管阈值电压的波动进行补偿的补偿二极管。二极管D1和D2都是具有PN结等的单向元件。
作为电源电压和恒定偏置电压的DC电压VB经由第一电阻器RP和第二电阻器RR施加到第一二极管D1和第二二极管D2的正极端子n1和n2。第一电阻器RP是将DC电压VB提供到施加了上述AC分量的端子n1的电阻器。与第一电阻器RP相对应,也在基准电路22中设有第二电阻器RR。
包括电容器C1和第三电阻器R1的平滑电路设在第一二极管的负极。第三电阻器R1还通过电阻值调节电流量。与此相对应,也在第二二极管D2的负极设有与耦合到输入电路20的器件R1、C1的值相等的第四电阻器R2和电容器C2。然而,AC分量不施加到第二二极管D2,因此电容器C2不是必需的,但是为了与输入电路20相平衡而设置。
作为对高频信号(其是AC信号)的AC分量进行整流和平滑化的结果的电流IAC和由于DC电压VB而持续流动的电流IDC的和电流IAC+IDC在输入电路20的电阻器R1中流动。电流IAC是通过二极管D1的整流以及C1和R1的平滑化而获得的DC电流。另一方面,电流IDC由于DC电压VB而在基准电路22的电阻器R2中持续流动。电阻器RP和RR以及电阻器R1和R2被设计为分别具有相等的值,因而两个电路20和22的电流IDC基本相等。
去耦电容器(decoupling capacitor)CC设在提供DC电压VB的节点处,使得提供到输入端子RFIN的高频信号的AC分量不会传播到电源节点并引起DC电压的波动。
此外,电力检测器电路具有差值电流生成电路24和输出电路26,差值电流生成电路24在节点n3处生成作为输入电路20生成的电流IAC+IDC与基准电路22生成的电流IDC之间的差值的电流IAC,输出电路26将差值电流IAC的大小转换成输出端子OUT的电压。输出电路26具有输出电阻器RO。
差值电流生成电路24具有:将输入电路20的电流IAC+IDC复制到节点n4的第一电流镜电路CM1;将基准电路22的电流IDC复制到节点n3的第二电流镜电路CM2;以及将节点n4的电流IAC+IDC复制到节点n3一侧的第三电流镜电路CM3。第一电流镜电路CM1具有N沟道MOS(NMOS)晶体管N10以及NMOS晶体管N11、N12、N13,NMOS晶体管N11、N12、N13的栅极共同耦合到该NMOS晶体管N10的漏极和栅极并且漏极耦合到节点n4。电流被以根据晶体管N10及晶体管N11、N12和N13的组合晶体管沟道宽度的电流镜像比来复制。
第二电流镜电路CM2具有耦合到基准电路22的NMOS晶体管N20以及栅极耦合到该NMOS晶体管N20的漏极和栅极的晶体管N21。在该电流镜电路CM2中,也以根据晶体管N20和N21的晶体管沟道宽度的电流镜像比来复制电流。第三电流镜电路CM3包括耦合到电源电压VDD的P沟道MOS(PMOS)晶体管P30和P31,并且将节点n4的电流IAC+IDC以根据晶体管P30和P31的晶体管沟道宽度的电流镜像比复制到晶体管P31一侧。
聚焦节点n3,所复制的电流IAC+IDC被从PMOS晶体管P31提供,并且所复制的电流IDC流到NMOS晶体管N21,使得差值电流IAC流到输出电路26。输出电路26通过输出电阻器RO将差值电流IAC转换成电压,并且将转换后的电压从输出端子OUT输出。
也就是说,该电力检测器电路不是通过差分放大器而是通过差值电流生成电路24来生成整流二极管D1和补偿二极管D2的检测信号中的差值。该差值电流生成电路24具有电流镜电路,并且不具有差分放大器。因此不存在差分放大器偏置电压和输出电位的波动问题。
此外,电力检测器电路具有校准电路14,校准电路14执行校准以使得从输入电路20复制的电流IDC和从基准电路22复制的电流IDC在节点n3处相等。也就是说,为了使得在节点n3处生成的差值电流是正确的并且电流IAC得以保留,校准电路14对电流镜电路之一的电流镜像比进行校准以使得来自两侧的电流IDC相等。
在图3的电力检测器电路中,输出电路26和校准电路14可以设在节点n4一侧。在这种情况下,第三电流镜电路CM3的晶体管P31的漏极耦合到晶体管P30和P31的栅极,以将节点n3侧的电流IDC复制到晶体管P30侧。于是在节点n4处生成输入电路20的电流IAC+IDC与基准电路22的电流IDC的差值电流。
(1)在常规操作期间(当作为AC信号的高频信号被输入到输入端子RFIN时的操作)
首先,说明作为图3的电力检测器电路的常规操作的电力检测操作。图4说明图3的电力检测器电路的常规操作。在图4中,横轴表示时间t,纵轴表示电压V;施加到输入电路20中的节点n1的电压VB+RFIN与二极管D1的阈值电压Vth之间的关系被图示出。在图3中,RFIN是施加到输入端子RFIN的高频信号的AC分量。
DC电压VB经由第一电阻器RP施加到作为第一二极管D1的正极的节点n1,并且从输入RFIN提供的高频信号的AC电压(RFIN)经由输入电容器CI施加到节点n1。也就是说,施加了电压VB+RFIN。当该电压超过二极管D1的阈值Vth时,二极管导通,并且整流后的电流被生成。由于第一二极管D1而生成的整流后的电流通过电容器C1和第三电阻器R1而被转换成DC电流。这样,由于DC电压VB而持续流动的电流IDC和依赖于AC电压而流动的电流IAC的和电流IDC+IAC在二极管D1中流动。
另一方面,DC电压VB经由第二电阻器RR施加到第二二极管D2正极处的节点n2,使得第一二极管D1中在稳定状态下流动的相同电流IDC在第四电阻器R2中流动。
在两个电阻器R1和R2中流动的电流IDC+IAC和IDC分别被差值电流检测器电路24内包括NMOS晶体管的第一和第二电流镜电路CM1和CM2进行电流镜像,并且节点n4处的电流IAC+IDC被包括PMOS晶体管的第三电流镜电路CM3电流镜像到晶体管P31。通过在节点n3处将第三电流镜电路CM3的晶体管P31的漏极和第二电流镜电路CM2的晶体管N21的漏极耦合,在节点n3处生成这些电流的差值电流IAC。该差值电流IAC流到输出电路26中的输出电阻器RO,并且与差值电流IAC成比例的输出电位在输出端子OUT处生成。
当第一二极管D1和第二二极管D2的阈值电压由于处理和温度波动而改变时,在这些二极管内流动的电流的绝对值改变并且在电阻器R1中流动的电流变为IAC+IDC+ΔI,而在电阻器R2中流动的电流类似地变为IDC+ΔI。在该情况下,由于差值电流生成电路24中包括的电流镜电路CM1、CM2、CM3,差值电流IAC(=IAC+IDC+ΔI-IDC-ΔI)在输出电阻器RO中流动,使得由于在阈值电压中的波动而出现的电流变化ΔI被消除。此外,差值电流IAC依赖于输入高频信号的电力而改变,使得输出电路26可以在输出端子OUT处生成随着输入AC信号的电力而单调增减的输出电位。
(2)在误差发生期间(在二极管D1和D2之间的制造变动的情况下或者当电流镜像误差发生时)
接下来,在由于二极管D1和D2中的相对变动或者由于电流镜电路的电流复制误差而发生误差电流或者偏置电流的情况下说明操作。当这样的误差电流发生时,误差电流与流到输出电路26的差值电流IAC相组合,并且因为正确的电流IAC不对应于输入高频信号的电力,所以正确的输出不被获得。因此,存在用于将这样的误差电流减小到零的校准电路。
图5是图示出第一实施例中的电力检测器电路的详细示图。参考图5,说明误差电流发生期间的操作。使用如下模型来说明误差电流ΔI:在没有AC信号被输入到输入端子RFIN的零输入状态下,在最终获得差值电流的节点n3处流动的电流当中,在PMOS晶体管P31中流动的电流是IDC+ΔI,在NMOS晶体管N21中流动的电流是IDC。
也就是说,在上述模型中,二极管的相对误差和电流镜的复制误差都被组合并表示为误差电流ΔI。此时,来自节点n3的误差电流ΔI在输出电阻器RO中流动。当ΔI>0时,输出电位是OUT=RO·ΔI,并且发生偏置电压。例如,当RO=10kΩ且ΔI=1μA时,偏置电位是10mV。此外,当ΔI<0时,在输出电阻器RO中流动的电流是零,使得输出电位OUT=0V。然而,在图5所示的校准电路14中,设有电流源I,并且I±ΔI在输出电阻器RO中流动。在下面描述该操作。
图6图示出当发生误差电流时电力检测器电路的输入/输出特性的仿真结果。为上述输入端子RFIN的输入为零的状态假定大约-20dBm,并且仿真结果是针对由于误差电流ΔI而作为偏置电位发生±10mV误差的情况的。当误差发生时,尤其在低输入电力RFIN(例如-10dBm或者更低)的区域中存在非常大的影响,并且实线的输出电位OUT与没有误差的±0mV虚线波形相比大大移位。因此执行校准将误差减小为零,如图6中的箭头所指示的。
(3)校准操作(减小误差的操作)
如上所述,为了减小由于二极管的相对变动和电流镜像误差而出现的误差电流,该实施例的电力检测器电路具有校准电路。图5的校准电路具有:向输出电阻器RO提供恒定电流I的电流源;将差值电压的大小与生成基准电位的恒定电流I’和电阻器RO’进行比较的比较器28;以及校准控制电路16,校准控制电路16根据比较器的结果执行开关控制,并且调节电流镜电路CM1的电流镜像比。
在输入到输入端子RFIN的AC信号为零的状态下,从节点n3到输入电阻器RO的误差电流ΔI和恒定电流I的和电流流向校准电路14的比较器28的正输入端子,使得电压(I+ΔI)·RO被施加。基准电压I’·RO’被施加到比较器28的负输入端子。作出电阻器RO=RO’并且恒定电流I=I’的设定,使得在误差电流ΔI不为零的情况下,比较器的正输入端子处的电压从基准电压I·RO(=I’·RO’)移位±ΔI·RO。因此,通过监视比较器28的输出,可以检测误差电流ΔI的符号。也就是说,当比较器输出=高时,ΔI>0,并且当输出为低时,ΔI<0。
校准控制电路16执行如下控制:基于比较结果的符号来改变电流镜电路CM1的电流镜像比,并且设定最佳镜像比以使得误差电流ΔI接近零。例如,校准控制电路16在电源激活时执行一次校准,为电流镜电路CM1设定电流镜像比,并且此后电力检测器电路在该设定状态下执行常规操作,使得误差电流的影响在常规操作期间可以被抑制或消除。此外,也可以利用如下区间来执行该校准操作:由配备有图2的功率放大器的通信终端不在以时分双工(TDD)通信等方式执行通信的转变间隙所代表的区间,即,高频输入为零的区间。通过执行这样的校准,即使在误差电流ΔI由于常规电力检测操作期间的温度变化和电源电压变化而从电源激活时有所偏离的情况下,也可使误差电流ΔI更接近0,从而返回到最佳状态。
图7A和图7B图示出校准控制电路16用于搜索最佳电流镜像比的控制序列。如图5所示,校准控制电路16基于比较器28的与误差电流ΔI的符号相对应的输出,生成n比特控制代码S16,n比特控制代码S16控制设在用于对电流镜电路CM1进行电流镜像比调节的NMOS晶体管N12、N13、N14的栅极处的开关SW0、SW1、SW2。
在输入电路20的电阻器R1中流动的电流的镜像电流(即,从PMOS晶体管P31流向节点n3的电流)在此被称为整流电流,并且在基准电路22的电阻器R2中流动的电流的镜像电流(即,从节点n3流向NMOS晶体管N21的电流)被称为基准电流。
图7A和图7B图示出在对合适电流镜像比的自动搜索中使用二进制搜索的控制示例。图7A图示出校准控制电路16的状态机。在图7A中,j表示电流镜像比被设定的次数;这里假定控制代码S16的比特数是n=3,并且校准之前的误差电流的符号是ΔI>0。在初始设定j=1中,控制代码S16是缺省设定,即,代码S16=100分别对用于电流镜像比调节的晶体管N14、N13、N12的开关SW2、SW1和SW0执行导通/关断/关断控制。
对于要导通的开关,意味着用于电流镜像调节的晶体管的栅极与镜像源的晶体管N11共同并行耦合;并且对于要关断的开关,意味着用于调节的晶体管的栅极被夹固到地VSS。导通/关断的用于调节的晶体管N14、N13和N12的数目通过2的补数(complement)而被加权,被控制为使得开关SW2的m=22,开关SW1的m=21,并且开关SW0的m=20。因此,通过三个控制代码比特的自由选择组合,用于调节的晶体管的总沟道宽度在m=1至7的范围内变动。
例如,当控制代码S16是000时,所有开关SW2、SW1、SW0都被关断,并且节点n4一侧的NMOS晶体管的总沟道宽度为小,使得复制到节点n4的电流为小。相反,当控制代码S16是111时,所有开关SW2、SW1、SW0都被导通,节点n4一侧的NMOS晶体管的总沟道宽度为大,并且复制到节点n4的电流为大。
图7B表示电流镜像比与比较器28的输入电位(I±ΔI)·RO和I’·RO’之间的关系。在初始设定j=1,电流镜像比被设定为SW2、SW1、SW0=1,0,0(=4)(图7A中的S1)。在该设定,假定偏置电流ΔI>0,因此与比较器的输入电压的关系是(I+ΔI)·RO>I’·RO’。因此比较器的比较结果为高(图7B中的“+”判断)。
根据该比较结果判断出ΔI>0,并且因此基于此,校准控制电路16改变控制代码S16的设定值以使得误差电流ΔI变小。也就是说,为了减小误差电流ΔI,PMOS晶体管P31一侧的整流电流被减小,或者NMOS晶体管N21一侧的基准电流被增大。在图5的示例中,控制电流镜电路CM1的电流镜像比,并且因此执行控制来减小误差电流。
如图7A所示,当比较器的判断(S2)是“+”时,设定被改变为“电流设定-2n-j”。也就是说,当设定的次数j=1,4-2(3-1)=0,并且因此控制代码S16被改变为SW2,SW1,SW0=0,0,0(=0)(S3)。
对于修改后的设定次数j=2时的设定代码000(=0),电流镜像调节晶体管N14、N13、N12都被关断,并且如图7B所示,比较器28的正输入电压(I±ΔI)·RO低于基准电压I’·RO’。结果,比较器的比较结果为低(判断“-”)。根据该结果,误差电流的符号变为ΔI<0,并且判断出PMOS晶体管P31一侧的整流电流被过多地减小。因此,校准控制电路16现在将控制代码的设定值改变为0+2(3-2)=2,即,将控制代码S16改变为SW2,SW1,SW0=0,1,0(=2),以便稍微增大误差电流ΔI(S3)。
对于修改后的设定次数j=3时的设定代码010(=2),比较器执行类似的判断,并且获得低(判断“-”)。发现仍然ΔI<0,并且整流电流为小,使得校准控制电路16将控制代码S16的设定值改变为2+2(3-3)=3,即,将控制代码改变为SW2,SW1,SW0=0,1,1(=3)(S3)。此时,设定次数j等于控制代码的比特数n=3(S4),并且校准控制电路16的校准控制结束。
如上面说明的,通过校准操作,电流镜像比的设定值从缺省的100(=4)改变为011(=3),使得节点n4一侧的NMOS晶体管的总沟道宽度变小,并且改变误差电流ΔI以便接近零。结果,PMOS晶体管P31一侧的整流电流可被控制为更加接近NMOS晶体管N21一侧的基准电流。并且结果,电力检测器电路的输入/输出特性可被调节为更加线性的特性,相对于图6所示的理想特性(虚线)具有更小的偏移。在这样的二进制搜索控制中,从等于控制比特数n的次数的较高比特开始顺次执行比较,并且基于比较结果,顺次改变较低比特的设定,使得可以利用小规模的逻辑电路来实现这样的过程。
在图5中,用于调节电流镜像比的NMOS晶体管可以并行设在NMOS晶体管N10一侧。在这种情况下,如果NMOS晶体管N10一侧的晶体管数目增大,则复制到节点n4一侧的电流减小,并且如果数目减小,则电流增大。
(第一实施例的修改示例)
图8图示出第一实施例的电力检测器电路的修改示例1。在该修改示例1中,电流镜电路CM2的电流镜像比被调节。为此,与电流镜电路CM2的NMOS晶体管N21并行设有调节晶体管N22和N23,并且通过校准电路14内的控制电路的控制代码S16来控制去往调节晶体管N22和N23的栅极的开关SW0和SW1来导通和关断。这样,晶体管N21一侧的基准电流的大小被调节。校准方法与上面描述的方法相同。与图5类似,希望调节晶体管N22和N23的沟道宽度被设定为2的幂。此外,与图5类似,可以设有三个调节晶体管。并且,调节晶体管可以与晶体管N20并行设置。
图9图示出第一实施例中的电力检测器电路的修改示例2。在该修改示例2中,整流电流和基准电流都被调节。也就是说,通过电流镜电路CM1的电流镜像比来调节整流电流,并且还通过电流镜电路CM2的电流镜像比来调节基准电流。通过调节这二者,可以提高用于调节电流镜像比的分辨率,使得更精细的控制是可能的,并且误差电流减小的精度可以提高。
在修改示例2的校准方法中,在调节整流电流一侧的电流镜电路CM1的电流镜像比之后,基准电流一侧的电流镜电路CM2的电流镜像比可被调节,使得电流镜像比可被独立调节。也就是说,校准电路14首先设定控制代码S16-1,然后设定控制代码S16-2。
此外,例如,可以使得电流镜电路CM1一侧的调节晶体管N12和N13的晶体管沟道宽度大于电流镜电路CM2一侧的调节晶体管N22和N23的晶体管沟道宽度,例如两倍。在这种情况下,通过整流电流侧的电流镜像比执行对误差电流的粗略调节,然后通过基准电流侧的电流镜像比执行对误差电流的精细调节,使得可以提高误差电流减小的精度并且扩大可以执行误差校正的范围。图10、图11和图12图示出第一实施例的电力检测器电路的修改示例3。在图3、图8和图9中,通过电流镜电路CM1和CM2的电流镜像比来调节NMOS晶体管的总沟道宽度,而在图10、图11和图12中,通过电流镜电路CM3的电流镜像比来调节PMOS晶体管的总沟道宽度。
在图10中,与晶体管P30并行设有调节晶体管P32和P33,并且通过控制代码来控制它们的开关。在图11中,与晶体管P21并行设有调节晶体管P34和P35,并且通过控制代码来控制它们的开关。在图12中,在晶体管P30和P31二者处设有调节晶体管P32、P33、P34、P35,并且通过控制代码来各自控制它们的开关。
一般而言,电流镜电路的晶体管的沟道宽度对于PMOS晶体管而言通常设定得比NMOS晶体管大。PMOS晶体管允许每单位晶体管沟道宽度存在更多晶体管的设计,使得可以更灵活且更精细地容易设定电流镜像比,增大调节分辨率,并且存在以更高精度来减小误差电流的可能性。
图13图示出第一实施例的修改示例4。在图5中,校准电路14具有对输出电阻器RO一侧的电压和基准电阻器RO’一侧的电压进行比较的比较器28。另一方面,在图13的修改示例4中,校准电路14中的比较器具有反相器30,并且在电阻器RO’一侧不存在生成基准电压的电路。
也就是说,校准电路14具有基准电流源I,开关SW3、SW4、SW5,电容器C3和反相器30。开关SW3与已知频率的系统时钟CLK同步以执行导通/关断控制,并且在导通区间期间使基准电流I流到电容器C3。
图14是表示修改示例4中的校准电路的操作的时序图。最初,开关SW4和SW5被关断,并且例如开关SW3被导通达四个时钟周期。这样,基准电流I都流向电容器C3,而与误差电流ΔI无关。如果电容器C3的一个端子处的电位是V1,则获得下式(1)。
V1=I·t/C3 (1)
也就是说,通过已知的电流I、时间(时钟CLK的四个周期)t和电容C3,电压V1被确定为恒定的值。该电位V1被预先设定为与反相器30的阈值相同的电位。
例如,当反相器30的阈值是1.6V时,参数被如下设定:I=10μA,C3=1pF,系统时钟CLK是25MHz并且开关SW3被导通达四个时钟周期的区间,即t=160ns,使得电压V1可被设定为V1=1.6V。
然后,当开关SW3被关断并且开关SW5被导通时,与误差电流ΔI的电流相对应的电荷对电容器C3充电,或者从电容器C3放电。因此设定为反相器30的阈值的电位V1改变,并且反相器30的输出在ΔI>0时变为低并且在ΔI<0时变为高。这样,反相器30具有等同于比较器28的比较功能。也就是说,即使当在图5的校准电路中不设有基准电位I’·RO’时,通过监视反相器30的输出,误差电流ΔI的符号被得知,并且因此电路面积可以小于图5的电路面积。
搜索最佳电流镜像比设定的方法与图5相同。在校准操作结束之后,开关SW4和SW5被导通并且开关SW3被关断,以进入常规操作模式。这些开关SW3至SW5的这一系列控制是由校准控制电路16与开关SW0至SW2的电流镜像比控制相类似地执行的。
(第二实施例)
图15图示出第二实施例的电力检测器电路。在该电力检测器电路中,与第一实施例类似,设有输入电路20和输出电路22,通过差值电流生成电路24在节点n3处生成由两个二极管D1和D2生成的电流的差值IAC,使该差值电流IAC流到输出电阻器RO,并且从输出端子OUT输出该电流的电压。
另一方面,在该电力检测器电路中,校准电路14监视误差电流ΔI的符号,同时调节在基准电路22内提供恒定电压VB的第二电阻器RR的电阻值。或者,除了第二电阻器RR之外,还可以调节第四电阻器R2。或者,代替第二电阻器RR,可以调节第四电阻器R2。不管如何进行调节,都可以可变地调节第四电阻器R2中流动的基准电流。因此,通过改变基准电流的值,可以调节误差电流ΔI。
在第二实施例中,调节可变电阻器RR的电阻值。在这种情况下,通过采用利用开关来选择单位电阻器数目的电路,可以容易地实现可变电阻器,使得可以更精细地执行电阻值的调节(即,基准电流的精细调节),并且可以使误差电流高精度地接近零。
此外,不再需要第一实施例的电流镜电路中的多个调节晶体管和开关的群组,使得电路面积可以减小。
第二实施例中的电力检测方法与第一实施例相同。在校准方法中,同样与第一实施例类似,在高频信号的输入停止的状态下,在监视节点n3处发生的误差电流ΔI的符号的同时,为第二电阻器RR设定最佳电阻值。
如上面说明的,通过这些实施例的电力检测器电路,通过差值电流生成电路24生成由两个二极管D1和D2生成的电流之间的差值,并且根据该差值电流检测输入信号的电力值。因此,不存在当像现有技术中那样使用差分放大器时由于偏置电压或者电源电压引起的输出波动的问题,并且电力值被高精度地检测。
此外,通过这些实施例的电力检测器电路,因为不存在从二极管到地的直接路径,所以减小了电流消耗。
这里给出的所有示例和条件语言仅试图用于教育的目的,以帮助读者理解发明人所贡献的发明和概念从而促进技术,并且将被解释为不限于这种具体给出的示例和条件,说明书中对这些示例的组织也不涉及对本发明的优越性和低劣性的示出。虽然详细描述了本发明的实施例,但是应当了解,可以对其作出各种改变、替换和变更,而不脱离本发明的精神和范围。
Claims (14)
1.一种检测器电路,包括:
第一二极管,交流信号被输入到该第一二极管的正极并且恒定电压被提供到该第一二极管;
第二二极管,所述恒定电压被提供到该第二二极管的正极;以及
差值电流生成电路,该差值电流生成电路生成在所述第一二极管中流动的第一电流与在所述第二二极管中流动的第二电流之间的差值电流,其中
所述差值电流生成电路包括:
第一电流镜电路,该第一电流镜电路设在所述第一二极管的负极侧并且生成第三电流,该第三电流的电流值是所述第一电流与第一电流镜像比的乘积;
第二电流镜电路,该第二电流镜电路设在所述第二二极管的负极侧并且生成第四电流,该第四电流的电流值是所述第二电流与第二电流镜像比的乘积;
第三电流镜电路,该第三电流镜电路生成电流值是所述第三电流与第三电流镜像比的乘积的第五电流,或者电流值是所述第四电流与所述第三电流镜像比的乘积的第六电流;以及
耦合有所述第五电流的路径和所述第四电流的路径的耦合节点,或者耦合有所述第六电流的路径和所述第三电流的路径的耦合节点,其中
所述差值电流是在耦合节点处生成的。
2.根据权利要求1所述的检测器电路,还包括校准电路,在所述交流信号的输入停止的状态下,所述校准电路可变地设定所述第一、第二和第三电流镜像比中的至少一者以使得所述差值电流被减小。
3.根据权利要求2所述的检测器电路,其中,所述校准电路包括:检测所述差值电流的符号的比较器,以及根据所述比较器的比较结果来执行可变设定的校准控制电路。
4.根据权利要求3所述的检测器电路,其中,所述校准电路包括:校准电流经由第一开关提供到的校准电容、设在所述耦合节点与所述校准电容之间的第二开关、向所述耦合节点输入电压的反相器以及所述校准控制电路,所述校准控制电路在所述第一开关被导通并且所述校准电容被充电到所述反相器的阈值电压时根据所述反相器的输出执行可变设定,此后所述第一开关被关断并且所述第二开关被导通,并且所述差值电流被提供到所述校准电容。
5.根据权利要求2所述的检测器电路,其中,所述第一电流镜电路、第二电流镜电路和第三电流镜电路各自具有栅极共同耦合的一对晶体管,并且所述第一、第二和第三电流镜像比的可变设定通过对这些对晶体管的沟道宽度比的可变设定来执行。
6.根据权利要求1所述的检测器电路,包括:
第一平滑电路,该第一平滑电路设在所述第一二极管的负极与所述第一电流镜电路之间;以及
第二平滑电路,该第二平滑电路设在所述第二二极管的负极与所述第二电流镜电路之间。
7.根据权利要求6所述的检测器电路,其中
所述第一平滑电路包括耦合到所述第一二极管的负极的第一平滑电容器和设在所述第一二极管的负极与所述第一电流镜电路之间的第三电阻器,并且所述第二平滑电路包括耦合到所述第二二极管的负极的第二平滑电容器和设在所述第二二极管的负极与所述第二电流镜电路之间的第四电阻器。
8.根据权利要求1所述的检测器电路,还包括输出电路,该输出电路输出所述差值电流的大小。
9.根据权利要求3所述的检测器电路,还包括输出所述差值电流的大小的输出电路,其中
所述输出电路具有:设在所述耦合节点与地之间的输出电阻器,以及输出所述输出电阻器的电压的输出端子;并且
所述校准电路具有:向所述输出电阻器进行供应的第一电流源,与所述第一电流源和所述输出电阻器的第一串联电路并行设置的第二电流源和基准电阻器的第二串联电路,对所述输出电阻器和所述基准电阻器的电压进行比较的比较器,以及根据所述比较器的比较结果执行可变设定的校准控制电路。
10.根据权利要求8所述的检测器电路,其中,所述输出电路具有:设在所述耦合节点与地之间的输出电阻器,以及输出所述输出电阻器的电压的输出端子。
11.一种检测器电路,包括:
第一整流电路,该第一整流电路对通过增加与输入信号相对应的电压和基于偏置电压的第一电压而得到的电压进行整流;
第一电流检测器电路,该第一电流检测器电路检测经过所述第一整流电路整流的电流;
第二整流电路,该第二整流电路对基于所述偏置电压的第二电压进行整流;
第二电流检测器电路,该第二电流检测器电路检测经过所述第二整流电路整流的电流;以及
电流差值检测器电路,该电流差值检测器电路检测由所述第一电流检测器电路检测到的电流与由所述第二电流检测器电路检测到的电流之间的差值,其中
所述第一电流检测器电路、所述第二电流检测器电路和所述电流差值检测器电路各自包括电流镜电路;并且
至少一个电流镜电路的镜像比被调节。
12.根据权利要求11所述的检测器电路,还包括根据所述差值而输出控制信号的控制电路,其中
所述控制电路在所述输入信号是空信号时,调节所述电流镜电路的镜像比以使得所述差值被减小。
13.根据权利要求12所述的检测器电路,还包括将所述差值转换成电压的电流-电压转换电路。
14.根据权利要求13所述的检测器电路,其中
所述控制电路包括:耦合在所述电流-电压转换电路与电源之间的第一恒定电流源、一端耦合到所述电源的第二恒定电流源以及比较器,该比较器对所述电流-电压转换电路和所述第一恒定电流源的耦合节点的电压与所述第二恒定电流源的另一端的电压进行比较,其中
所述控制电路根据所述比较器的输出结果输出控制信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410191542.1A CN104007311B (zh) | 2011-03-18 | 2012-03-16 | 检测器电路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011060334A JP5621673B2 (ja) | 2011-03-18 | 2011-03-18 | 検波回路 |
JP2011-060334 | 2011-03-18 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410191542.1A Division CN104007311B (zh) | 2011-03-18 | 2012-03-16 | 检测器电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102692541A CN102692541A (zh) | 2012-09-26 |
CN102692541B true CN102692541B (zh) | 2015-03-04 |
Family
ID=46827973
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410191542.1A Active CN104007311B (zh) | 2011-03-18 | 2012-03-16 | 检测器电路 |
CN201210079122.5A Active CN102692541B (zh) | 2011-03-18 | 2012-03-16 | 检测器电路 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410191542.1A Active CN104007311B (zh) | 2011-03-18 | 2012-03-16 | 检测器电路 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8604836B2 (zh) |
JP (1) | JP5621673B2 (zh) |
CN (2) | CN104007311B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8624657B2 (en) * | 2011-07-28 | 2014-01-07 | Mediatek Singapore Pte. Ltd. | Squaring circuit, integrated circuit, wireless communication unit and method therefor |
US8847572B2 (en) * | 2012-04-13 | 2014-09-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Optimization methodology and apparatus for wide-swing current mirror with wide current range |
JP5994648B2 (ja) * | 2013-01-11 | 2016-09-21 | 株式会社デンソー | ノイズ検出装置 |
DE102013202903A1 (de) | 2013-02-22 | 2014-09-11 | Rohde & Schwarz Gmbh & Co. Kg | Leistungsmessgerät mit interner Kalibrierung von Diodendetektoren |
US10630238B2 (en) | 2016-08-02 | 2020-04-21 | Hitachi, Ltd. | Detector circuit |
US10389242B2 (en) | 2017-02-01 | 2019-08-20 | Infineon Technologies Austria Ag | Voltage and current sensing calibration for switching voltage regulators |
CN110703849A (zh) * | 2019-10-29 | 2020-01-17 | 南开大学 | 一种低功耗正弦波转方波电路 |
US11726132B2 (en) | 2020-05-28 | 2023-08-15 | The University Of Akron | Monitoring power systems utilizing phase locked loop and RF emissions, and high frequency envelope detector for same |
CN114077272B (zh) * | 2020-08-13 | 2022-12-23 | 博通集成电路(上海)股份有限公司 | 一种射频功率整流器电路 |
CN114545063B (zh) * | 2022-04-22 | 2022-07-12 | 苏州贝克微电子股份有限公司 | 一种高精度区间电流检测电路 |
FR3144301A1 (fr) * | 2022-12-22 | 2024-06-28 | Stmicroelectronics International N.V. | Détecteur de puissance |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4637003A (en) * | 1983-12-20 | 1987-01-13 | Pioneer Electronic Corporation | Amplitude modulated high frequency signal detection device |
US4689576A (en) * | 1985-08-02 | 1987-08-25 | Motorola, Inc. | Linearization circuit |
US5629639A (en) * | 1995-06-07 | 1997-05-13 | Omnipoint Corporation | Correlation peak detector |
CN1381954A (zh) * | 2001-04-18 | 2002-11-27 | 阿尔卑斯电气株式会社 | 动态范围宽的可小型化的发射器的检波电路 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5352368Y2 (zh) * | 1972-12-26 | 1978-12-14 | ||
US4362996A (en) * | 1980-11-10 | 1982-12-07 | Hewlett-Packard Company | Method and means for an accurate wideband peak detector |
JPH07118612B2 (ja) * | 1990-05-31 | 1995-12-18 | 東光株式会社 | 高周波検波回路 |
JPH09186526A (ja) | 1996-01-08 | 1997-07-15 | Sumitomo Electric Ind Ltd | 検波回路 |
US5796309A (en) * | 1996-07-02 | 1998-08-18 | Nippondenso Co., Ltd. | Temperature compensated wide dynamic range power detection circuitry for portable RF transmission terminals |
JP3678939B2 (ja) * | 1999-04-30 | 2005-08-03 | アルプス電気株式会社 | 温度補償を行ったagc回路 |
US6429638B1 (en) * | 2000-08-31 | 2002-08-06 | Nortel Networks Limited | N-diode peak detector |
JP4742454B2 (ja) * | 2001-06-25 | 2011-08-10 | 日本テキサス・インスツルメンツ株式会社 | レギュレータ回路 |
US7026882B2 (en) * | 2003-09-19 | 2006-04-11 | Stmicroelectronics Sa | Time base circuit, oscillator based thereon, and communicating apparatus using said oscillator |
JP4220884B2 (ja) | 2003-11-07 | 2009-02-04 | 三菱電機株式会社 | 電力検波器 |
US7689122B2 (en) * | 2004-03-05 | 2010-03-30 | Finisar Corporation | Polarity-insensitive signal detect circuit for use with any signal sequence |
JP2006033185A (ja) * | 2004-07-13 | 2006-02-02 | Fujitsu Ltd | ダイオード検波回路 |
CN201159746Y (zh) * | 2008-02-03 | 2008-12-03 | 深圳艾科创新微电子有限公司 | 一种电流检测电路 |
JP4917567B2 (ja) * | 2008-04-17 | 2012-04-18 | ルネサスエレクトロニクス株式会社 | 起動信号検出回路 |
US7777552B1 (en) * | 2008-04-29 | 2010-08-17 | Analog Devices, Inc. | Logarithmic amplifier with RMS post-processing |
-
2011
- 2011-03-18 JP JP2011060334A patent/JP5621673B2/ja active Active
-
2012
- 2012-02-27 US US13/405,968 patent/US8604836B2/en active Active
- 2012-03-16 CN CN201410191542.1A patent/CN104007311B/zh active Active
- 2012-03-16 CN CN201210079122.5A patent/CN102692541B/zh active Active
-
2013
- 2013-06-17 US US13/919,107 patent/US8604837B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4637003A (en) * | 1983-12-20 | 1987-01-13 | Pioneer Electronic Corporation | Amplitude modulated high frequency signal detection device |
US4689576A (en) * | 1985-08-02 | 1987-08-25 | Motorola, Inc. | Linearization circuit |
US5629639A (en) * | 1995-06-07 | 1997-05-13 | Omnipoint Corporation | Correlation peak detector |
CN1381954A (zh) * | 2001-04-18 | 2002-11-27 | 阿尔卑斯电气株式会社 | 动态范围宽的可小型化的发射器的检波电路 |
Also Published As
Publication number | Publication date |
---|---|
US20130278292A1 (en) | 2013-10-24 |
US8604836B2 (en) | 2013-12-10 |
US20120235733A1 (en) | 2012-09-20 |
JP5621673B2 (ja) | 2014-11-12 |
JP2012195910A (ja) | 2012-10-11 |
CN104007311B (zh) | 2017-05-24 |
US8604837B2 (en) | 2013-12-10 |
CN104007311A (zh) | 2014-08-27 |
CN102692541A (zh) | 2012-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102692541B (zh) | 检测器电路 | |
US8841893B2 (en) | Dual-loop voltage regulator architecture with high DC accuracy and fast response time | |
TWI528697B (zh) | 用於控制一電壓切換調節器之積體電路器件及用於減小電流感應延遲之方法 | |
US8378654B2 (en) | Voltage regulator with high accuracy and high power supply rejection ratio | |
CN102141816B (zh) | 一种外接mos的电流模式电流感应部分电路及其方法 | |
CN107562111B (zh) | 直流稳压电源和电压调节方法 | |
CN107290581B (zh) | 一种开关电路的电流检测电路及开关电路 | |
CN109088537B (zh) | 电荷泵 | |
US20120087053A1 (en) | Constant voltage power supply circuit | |
CN108008180A (zh) | 一种开关电源的电流采样电路 | |
CN110784177A (zh) | 电压控制振荡器、pll电路和cdr装置 | |
JP2024526280A (ja) | 電力検出回路、チップ及び通信端末 | |
CN100549900C (zh) | 电流发生装置以及应用该电流发生装置的反馈控制系统 | |
CN101694963A (zh) | 高精度低电压的电压电流转换电路 | |
JP2008509649A (ja) | 電力変換器、電力変換器を備える集積回路、電力変換器を備える装置、及び、電力変換方法 | |
CN107171650B (zh) | 可变增益放大电路 | |
CN103592990A (zh) | 一种线性稳压电源及其电压调整方法 | |
CN116401192B (zh) | 一种检测电路及终端设备 | |
CN115529024B (zh) | 一种片上时钟振荡器电路及振荡频率控制方法 | |
CN208044450U (zh) | 直流稳压电源 | |
CN107465400B (zh) | 一种温度系数可调的张驰振荡器 | |
CN105699915A (zh) | 一种开关电源自适应动态检测电路 | |
JP2012032940A (ja) | 電源制御回路 | |
US20140035690A1 (en) | Voltage change compensation type oscillator and method of compensating error of oscillator | |
CN114675697B (zh) | 一种内部电源管理电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
ASS | Succession or assignment of patent right |
Owner name: SUOSI FUTURE CO., LTD. Free format text: FORMER OWNER: FUJITSU SEMICONDUCTOR CO., LTD. Effective date: 20150527 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TR01 | Transfer of patent right |
Effective date of registration: 20150527 Address after: Kanagawa Patentee after: Co., Ltd. Suo Si future Address before: Kanagawa Patentee before: Fujitsu Semiconductor Co., Ltd. |