JP2022153720A - 電流検出回路、回路装置及びソレノイド制御装置 - Google Patents

Abstract

【課題】コモンモード電圧に応じた適切なレベルシフト量で、入力電圧をレベルシフトできる電流検出回路等を提供すること。【解決手段】電流検出回路１１０は、オペアンプＯＰＡと、抵抗ＲＩＰ、ＲＩＮを含む電流センスアンプ回路１２０と、レベルシフト回路１３０と、を含む。抵抗ＲＩＰは、シャント抵抗１２の一端と、オペアンプＯＰＡの入力ノードＮＩＰとの間に設けられる。抵抗ＲＩＮは、シャント抵抗１２の他端と、オペアンプの入力ノードＮＩＮとの間に設けられる。レベルシフト回路１３０は、電流ＩＰ、ＩＮを入力ノードＮＩＰ、ＮＩＮに供給する。レベルシフト回路１３０は、電流ＩＰ、ＩＮを、シャント抵抗１２の一端の電圧ＶＬＳに応じて可変に制御することで、入力ノードＮＩＰ、ＮＩＮの電圧ＶＩＰ、ＶＩＮを、電圧ＶＬＳに応じて可変のレベルシフト量でレベルシフトする。【選択図】 図２

Description

本発明は、電流検出回路、回路装置及びソレノイド制御装置等に関する。

特許文献１には、シャント抵抗の両端の電位差を検出することで、シャント抵抗に流れる電流を検出する電流センスアンプが開示されている。特許文献１の電流センスアンプは、入力端子の電圧をレベルシフトする機能を有しており、電流を入力端子からアンプ外に流すことで入力端子の電圧をレベルシフトするモードと、電流をアンプ外から入力端子に流すことで入力端子の電圧をレベルシフトするモードと、を有する。

米国特許出願公開第２０１３／０１３５０４７号明細書

シャント抵抗から電流センスアンプに入力される信号には、シャント抵抗の両端の電位差とコモンモード電圧とが含まれており、そのコモンモード電圧によって電流センスアンプの入力端子の電圧が変動する。特許文献１の電流センスアンプは、入力端子の電圧をレベルシフトすることで、入力端子における電圧変動のレンジを低下させている。しかしながら、特許文献１の電流センスアンプ回路は、カレントミラーを用いて定電流によってレベルシフトを行うため、レベルシフト量が一定である。シャント抵抗におけるコモンモード電圧は、例えば電源の電圧変動によって変動する可能性がある。このため、レベルシフト量が一定である場合には、コモンモード電圧の変動によって電流センスアンプ回路の入力端子の電圧が変動してしまうという課題がある。

本開示の一態様は、第１電源ノードと第２電源ノードとの間に直列接続されたスイッチング素子、シャント抵抗及びインダクターのうちの前記シャント抵抗に流れる電流を検出する電流センスアンプ回路と、レベルシフト回路と、を含み、前記電流センスアンプ回路は、オペアンプと、前記シャント抵抗の一端の第１抵抗ノードと、前記オペアンプの第１入力ノードとの間に設けられる第１抵抗と、前記シャント抵抗の他端の第２抵抗ノードと、前記オペアンプの第２入力ノードとの間に設けられる第２抵抗と、を含み、前記レベルシフト回路は、前記オペアンプの前記第１入力ノードに第１電流を供給し、前記オペアンプの前記第２入力ノードに第２電流を供給し、前記第１電流と前記第２電流を、前記第１抵抗ノードの電圧に応じて可変に制御することで、前記オペアンプの前記第１入力ノード及び前記第２入力ノードの電圧を、前記第１抵抗ノードの電圧に応じて可変のレベルシフト量でレベルシフトする電流検出回路に関係する。

また本開示の他の態様は、上記に記載の電流検出回路を含む回路装置に関係する。

また本開示の更に他の態様は、上記に記載の電流検出回路と、前記スイッチング素子と、前記シャント抵抗と、前記インダクターであるソレノイドと、を含み、前記電流センスアンプ回路が出力する電流検出結果に基づいて、前記ソレノイドを制御するソレノイド制御装置に関係する。

ソレノイド制御装置と回路装置の構成例。 電流検出回路の第１詳細構成例。 ＰＷＭ駆動のスイッチング動作を説明する図。 レベルシフト回路を設けなかった場合における信号波形図。 レベルシフト回路を設けた場合における信号波系図。 電流検出回路の第２詳細構成例。 電流検出回路の第３詳細構成例。

以下、本開示の好適な実施形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された内容を不当に限定するものではなく、本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

１．ソレノイド制御装置、回路装置
図１は、本実施形態の電流検出回路を含むソレノイド制御装置１０と回路装置１００の構成例である。なお、以下では本実施形態の電流検出回路がソレノイド制御に用いられる例を説明するが、本実施形態の電流検出回路は、スイッチングにより制御される電流を検出する種々の装置に適用可能である。

ソレノイド制御装置１０は、シャント抵抗１２とインダクター１１と抵抗ＲＡとキャパシターＣＡとダイオードＤＡと回路装置１００とを含む。

インダクター１１はソレノイドのコイルである。ソレノイドは、コイルと、コイルの軸方向に可動なプランジャーとを含む。プランジャーは可動鉄芯とも呼ばれる。コイルに流れる電流によって、コイルに対するプランジャーの変位量が制御される。

シャント抵抗１２、抵抗ＲＡ及びインダクター１１は、ノードＮＶＬＳとグランドノードとの間に直列接続される。具体的には、シャント抵抗１２の一端はノードＮＶＬＳに接続され、他端は抵抗ＲＡの一端に接続される。抵抗ＲＡの他端はインダクター１１の一端に接続される。インダクター１１の他端はグランドノードに接続される。

ダイオードＤＡは、グランドノードから抵抗ノードＮＶＬＳへの方向を順方向として、ノードＮＶＬＳとグランドノードとの間に設けられる。具体的には、ダイオードＤＡのアノードはグランドノードに接続され、カソードはノードＮＶＬＳに接続される。キャパシターＣＡは、抵抗ＲＡ及びインダクター１１に対して並列に設けられる。具体的には、キャパシターＣＡの一端は抵抗ＲＡの一端に接続され、他端はグランドノードに接続される。

回路装置１００は、インダクター１１に流れる電流を検出し、その検出結果に基づいて、インダクター１１に流れる電流を制御する。回路装置１００は、電流検出回路１１０とＡ／Ｄ変換回路１４０と制御回路１５０と駆動回路１６０とレジスター１７０とスイッチング素子１８０と端子ＴＶＤＤ、ＴＶＬＳ、ＴＭＯＮＰ、ＴＭＯＮＮとを含む。回路装置１００は、例えば、複数の回路素子が半導体基板に集積された集積回路装置である。各端子は、例えば集積回路装置のパッド、或いは集積回路装置を収容するパッケージの端子である。なお、スイッチング素子１８０が回路装置１００の外部に設けられてもよい。

スイッチング素子１８０は、電源ノードＮＶＤＤとノードＮＶＬＳとの間に設けられる。具体的には、スイッチング素子１８０はＰ型トランジスターである。Ｐ型トランジスターのソースは端子ＴＶＤＤに接続され、ドレインは端子ＴＶＬＳに接続される。端子ＴＶＤＤには、電源ノードＮＶＤＤが接続され、回路装置１００の外部から電源電圧ＶＤＤが供給される。端子ＴＶＬＳには、シャント抵抗１２の一端のノードＮＶＬＳが接続される。

電流検出回路１１０は、シャント抵抗１２に流れる電流を検出することで、インダクター１１に流れる電流を検出する。電流検出回路１１０は、電流センスアンプ回路１２０とレベルシフト回路１３０とを含む。

電流センスアンプ回路１２０には、第１抵抗ノードＮＭＯＮＰから端子ＴＭＯＮＰを介してシャント抵抗１２の一端の電圧ＭＯＮＰが入力され、第２抵抗ノードＮＭＯＮＮから端子ＴＭＯＮＮを介してシャント抵抗１２の他端の電圧ＭＯＮＮが入力される。第１抵抗ノードＮＭＯＮＰは、シャント抵抗１２の一端に接続されるノードである。第２抵抗ノードＮＭＯＮＮは、シャント抵抗１２の他端に接続されるノードである。電流センスアンプ回路１２０は、電圧ＭＯＮＰと電圧ＭＯＮＮに基づいてシャント抵抗１２の両端の電位差を検出することで、シャント抵抗１２に流れる電流を検出し、その結果である検出電圧ＶＱを出力する。なお、シャント抵抗１２の一端には２つの端子ＴＶＬＳ、ＴＭＯＮＰが接続されており、端子ＴＶＬＳに接続されるノードをノードＮＴＶＬＳとし、端子ＴＭＯＮＰに接続されるノードを抵抗ノードＮＭＯＮＰとしている。電圧ＶＬＳと電圧ＭＯＮＰは共に、シャント抵抗１２の一端の電圧である。

レベルシフト回路１３０は、電流センスアンプ回路１２０に含まれるオペアンプの入力ノードに電流を供給することで、そのオペアンプの入力ノードの電圧をレベルシフトする。レベルシフト回路１３０は、オペアンプの入力ノードに供給する電流を、シャント抵抗１２の一端の電圧ＶＬＳに基づいて可変に制御することで、オペアンプの入力ノードの電圧を一定に保つ。なお、電流センスアンプ回路１２０とレベルシフト回路１３０の詳細については後述する。

Ａ／Ｄ変換回路１４０は、検出電圧ＶＱを検出データＡＤＱにＡ／Ｄ変換する。具体的には、Ａ／Ｄ変換回路１４０は、スイッチング素子１８０のスイッチング周波数よりも高いサンプリング周波数でＡ／Ｄ変換を行い、スイッチング素子１８０がオンであるときの検出データＡＤＱと、スイッチング素子１８０がオフであるときの検出データＡＤＱのいずれも取得する。

制御回路１５０は、検出データＡＤＱに基づいて、スイッチング素子１８０をＰＷＭ制御するためのＰＷＭ信号ＳＰＷＭを出力する。具体的には、レジスター１７０は、インダクター１１に流れる電流の電流設定値を記憶している。制御回路１５０は、検出データＡＤＱを平滑化処理して時間平均を求め、その平均値と電流設定値とが一致するようにスイッチング素子１８０のオンデューティーを制御する。

駆動回路１６０は、ＰＷＭ信号ＳＰＷＭをバッファリングすることでＰＷＭ駆動信号ＤＰＷＭを出力する。ＰＷＭ駆動信号ＤＰＷＭは、スイッチング素子１８０であるＰ型トランジスターのゲートに入力される。スイッチング素子１８０のオンデューティーによりインダクター１１に流れる電流が制御される。

２．電流検出回路の第１詳細構成例
図２は、電流検出回路１１０の第１詳細構成例である。図２には、回路装置１００が端子ＴＶＲＥＦＭを含み、回路装置１００の外部から端子ＴＶＲＥＦＭに基準電圧ＶＲＥＦＭが入力される例を示すが、これに限定されず、回路装置１００内に設けられた電圧生成回路が基準電圧ＶＲＥＦＭを生成してもよい。

電流センスアンプ回路１２０は、第１抵抗ＲＩＰと第２抵抗ＲＩＮと抵抗ＲＦＰ、ＲＦＮとオペアンプＯＰＡとを含む。

第１抵抗ＲＩＰの一端は端子ＴＭＯＮＰに接続され、他端は第１入力ノードＮＩＰに接続される。抵抗ＲＦＰの一端は第１入力ノードＮＩＰに接続され、他端にはアナロググランド電圧ＶＲＡが入力される。アナロググランド電圧ＶＲＡは不図示の電圧生成回路から抵抗ＲＦＰの他端に入力される。第２抵抗ＲＩＮの一端は端子ＴＭＯＮＮに接続され、他端は第２入力ノードＮＩＮに接続される。抵抗ＲＦＮの一端は第２入力ノードＮＩＮに接続され、他端はオペアンプＯＰＡの出力ノードＮＱに接続される。第１入力ノードＮＩＰは、オペアンプＯＰＡの非反転入力ノードであり、第２入力ノードＮＩＮは、オペアンプＯＰＡの反転入力ノードである。第１抵抗ＲＩＰと第２抵抗ＲＩＮの抵抗値は同じであり、抵抗ＲＦＰと抵抗ＲＦＮの抵抗値は同じである。電流センスアンプ回路１２０のゲインは、例えば数倍から数十倍であるが、これに限定されるものでない。

シャント抵抗１２に流れる電流をＩＬＳとし、シャント抵抗１２の抵抗値をＲｓｈとする。このとき、シャント抵抗１２の両端の電位差Ｖｓｈは下式（１）となり、電流センスアンプ回路１２０の検出電圧ＶＱは下式（２）となる。
Ｖｓｈ＝ＭＯＮＰ－ＭＯＮＮ＝Ｒｓｈ×ＩＬＳ ・・・（１）
ＶＱ＝（ＲＦＰ／ＲＩＰ）×Ｖｓｈ ・・・（２）

レベルシフト回路１３０は、第１電流ＩＰを第１抵抗ＲＩＰに流し、第２電流ＩＮを第２抵抗に流す。図２に示すＩＰ、ＩＮの矢印の方向を電流の正方向としたとき、電圧ＶＩＰのレベルシフト量ΔＶＩＰと、電圧ＶＩＮのレベルシフト量ΔＶＩＮは、下式（３）となる。ＶＩＰ’、ＶＩＮ’は、仮に電流ＩＰ、ＩＮを流さないとしたときの、オペアンプＯＰＡの入力ノードの電圧である。
ΔＶＩＰ＝ＶＩＰ－ＶＩＰ’＝ＲＩＰ×ＩＰ，
ΔＶＩＮ＝ＶＩＮ－ＶＩＮ’＝ＲＩＮ×ＩＮ ・・・（３）

バーチャルショートによりＶＩＰ’＝ＶＩＮ’、ＶＩＰ＝ＶＩＮなので、ΔＶＩＰ＝ΔＶＩＮである。ＲＩＰ＝ＲＩＮなので、レベルシフト回路１３０は電流ＩＰ＝ＩＮを出力する。

レベルシフト回路１３０は、下式（４）に示すように、電圧ＶＬＳ＝ＭＯＮＰに応じて可変の電流ＩＰ、ＩＮを出力する。
ＩＰ＝ＩＮ＝（ＶＲＥＦＭ－ＶＬＳ）／ＲＩＰ ・・・（４）

上式（３）と（４）より、レベルシフト量ΔＶＩＰ、ΔＶＩＮは下式（５）であり、オペアンプＯＰＡの入力ノードの電圧ＶＩＰ、ＶＩＮは下式（６）となる。
ΔＶＩＰ＝ΔＶＩＮ＝ＶＲＥＦＭ－ＶＬＳ ・・・（５）
ＶＩＰ＝ＶＩＮ＝ＶＩＰ’＋ΔＶＩＰ＝ＶＩＰ’－ＶＬＳ＋ＶＲＥＦＭ ・・・（６）

電流センスアンプ回路１２０のゲインが十分高い場合には、電圧ＶＩＰ’は電圧ＶＬＳに略同一なので、オペアンプＯＰＡの入力ノードの電圧ＶＩＰ、ＶＩＮは、基準電圧ＶＲＥＦＭに略同一となる。

以下、本実施形態のレベルシフト回路１３０を設けなかった場合と、本実施形態のレベルシフト回路１３０を設けた場合とを比較する。まず、レベルシフト回路１３０を設けなかった場合について説明する。

図３は、ＰＷＭ駆動のスイッチング動作を説明する図である。また、図４は、レベルシフト回路１３０を設けなかった場合における信号波形図である。

図３上段に示すように、スイッチング素子１８０がオンであるとき、電源ノードＮＶＤＤからスイッチング素子１８０、シャント抵抗１２及びインダクター１１を介してグランドノードに電流ＩＬＳが流れる。図４に示すように、インダクター１１に流れる電流ＩＬＳは徐々に上昇していく。このとき、シャント抵抗１２の一端の電圧はＶＬＳ＝ＶＤＤであり、このときの電流検出をハイサイド検出と呼ぶ。

図３下段に示すように、スイッチング素子１８０がオフであるとき、グランドノードからダイオードＤＡ、シャント抵抗１２及びインダクター１１を介してグランドノードに電流ＩＬＳが流れる。図４に示すように、インダクター１１に流れる電流ＩＬＳは徐々に減少していく。このとき、シャント抵抗１２の一端の電圧はＶＬＳ＝－Ｖｆであり、このときの電流検出をローサイド検出と呼ぶ。なお、ＶｆはダイオードＤＡの順方向電圧である。

図４に示すように、レベルシフト回路１３０を設けなかった場合には、ハイサイド検出においてオペアンプＯＰＡの第１入力ノードＮＩＰの電圧ＶＩＰ’が電源電圧ＶＤＤ付近となり、ローサイド検出において電圧ＶＩＰ’がグランド電圧付近の負の電圧となる。この電圧ＶＩＰ’は、シャント抵抗１２の一端の電圧ＭＯＮＰ＝ＶＬＳとアナロググランド電圧ＶＲＡとの間が、第１抵抗ＲＩＰと抵抗ＲＦＰによって分圧された電圧である。オペアンプＯＰＡの第２入力ノードＮＩＮの電圧ＶＩＮ’は、バーチャルショートにより電圧ＶＩＰ’と同じ電圧となる。

以上のように、レベルシフト回路１３０を設けなかった場合には、オペアンプの入力には電源電圧ＶＤＤ付近の電圧とグランド電圧付近の負の電圧とが入力される。このため、ハイサイド検出用とローサイド検出用の２つの電流センスアンプが必要である、或いは、電流センスアンプを１つにする場合には、入力電圧レンジが非常に広いオペアンプが必要である。また、電源電圧ＶＤＤが高い場合には高耐圧プロセスの回路素子でオペアンプを構成する必要があり、オペアンプのレイアウト面積が増大してしまう。また、オペアンプに負電圧が入力されるとオペアンプ内の寄生ダイオードがオンする等の影響が生じる可能性があり、その影響を避けるためには負電源を用意する必要がある。

図５は、本実施形態のレベルシフト回路１３０を設けた場合における信号波系図である。ＰＷＭ駆動におけるスイッチング動作、電圧ＶＬＳの波形、及びインダクター１１に流れる電流の波形については、図３及び図４と同様である。

レベルシフト回路１３０が第１抵抗ＲＩＰと第２抵抗ＲＩＮに対して電流を出力する場合に、その電流をソース電流と呼ぶこととし、レベルシフト回路１３０が第１抵抗ＲＩＰと第２抵抗ＲＩＮから電流を引き込む場合に、その電流をシンク電流と呼ぶこととする。

図５に示すように、ハイサイド検出においてはＶＬＳ＝ＶＤＤ＞ＶＲＥＦＭなので、レベルシフト回路１３０は、シンク電流であるＩＰ＝ＩＮ＝－ＩＫを流す。上式（４）より、シンク電流は下式（７）となる。
ＩＫ＝（ＶＤＤ－ＶＲＥＦＭ）／ＲＩＰ ・・・（７）

また上式（５）より、レベルシフト量は下式（８）となる。ΔＶＩＰ＜０なので、ハイサイド検出においては、オペアンプＯＰＡの入力ノードの電圧ＶＩＰ、ＶＩＮはレベルダウンされる。
ΔＶＩＰ＝ΔＶＩＮ＝ＶＲＥＦＭ－ＶＤＤ ・・・（８）

ローサイド検出においてはＶＬＳ＝－Ｖｆ＜ＶＲＥＦＭなので、レベルシフト回路１３０は、ソース電流であるＩＰ＝ＩＮ＝ＩＳを流す。上式（４）より、シンク電流とソース電流は下式（９）となる。
ＩＳ＝（ＶＲＥＦＭ＋Ｖｆ）／ＲＩＰ ・・・（９）

また上式（５）より、レベルシフト量は下式（１０）となる。ΔＶＩＰ＞０なので、ローサイド検出においては、オペアンプＯＰＡの入力ノードの電圧ＶＩＰ、ＶＩＮはレベルアップされる。
ΔＶＩＰ＝ΔＶＩＮ＝ＶＲＥＦＭ＋Ｖｆ ・・・（１０）

上式（７）のシンク電流と上式（９）のソース電流により、ハイサイド検出とローサイド検出のいずれにおいてもオペアンプＯＰＡの入力ノードの電圧ＶＩＰ、ＶＩＮが基準電圧ＶＲＥＦＭに略同一となる。即ち、ハイサイド検出においては入力ノードの電圧ＶＩＰ、ＶＩＮが電源電圧ＶＤＤから略基準電圧ＶＲＥＦＭへレベルダウンされ、ローサイド検出においては入力ノードの電圧ＶＩＰ、ＶＩＮが負の電圧－Ｖｆから略基準電圧ＶＲＥＦＭへレベルアップされる。これにより、１つの電流センスアンプ回路でハイサイド検出とローサイド検出を行うことが可能となると共に、その電流センスアンプ回路のオペアンプの入力電圧レンジは基準電圧ＶＲＥＦＭ付近の狭い範囲であってよい。また、基準電圧ＶＲＥＦＭを低耐圧プロセスの耐圧より低い電圧に設定しておくことで、低耐圧プロセスの回路素子でオペアンプを構成できる。

また、上式（７）のシンク電流ＩＫは、電源電圧ＶＤＤに応じて可変に制御されるので、電源電圧ＶＤＤが変動した場合であっても、オペアンプＯＰＡの入力ノードの電圧ＶＩＰ、ＶＩＮが基準電圧ＶＲＥＦＭに略同一となるように制御される。これにより、電源電圧が異なる様々な電源を用いることが可能となり、その様々な電源電圧に対して、オペアンプＯＰＡの入力ノードの電圧ＶＩＰ、ＶＩＮは一定に保たれる。また、バッテリーを電源に用いた場合には、バッテリー残量の低下に応じて電源電圧が低下していくが、電源電圧が低下してもオペアンプＯＰＡの入力ノードの電圧ＶＩＰ、ＶＩＮは一定に保たれる。

以上の本実施形態では、スイッチング素子１８０、シャント抵抗１２及びインダクター１１は、第１電源ノードと第２電源ノードとの間に直列接続される。電流検出回路１１０は、シャント抵抗１２に流れる電流ＩＬＳを検出する電流センスアンプ回路１２０と、レベルシフト回路１３０と、を含む。電流センスアンプ回路１２０は、オペアンプＯＰＡと第１抵抗ＲＩＰと第２抵抗ＲＩＮとを含む。第１抵抗ＲＩＰは、シャント抵抗１２の一端の第１抵抗ノードＮＭＯＮＰと、オペアンプＯＰＡの第１入力ノードＮＩＰとの間に設けられる。第２抵抗ＲＩＮは、シャント抵抗１２の他端の第２抵抗ノードＮＭＯＮＮと、オペアンプＯＰＡの第２入力ノードＮＩＮとの間に設けられる。レベルシフト回路１３０は、オペアンプＯＰＡの第１入力ノードＮＩＰに第１電流ＩＰを供給し、オペアンプＯＰＡの第２入力ノードＮＩＮに第２電流ＩＮを供給する。レベルシフト回路１３０は、第１電流ＩＰと第２電流ＩＮを、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳに応じて可変に制御することで、オペアンプＯＰＡの第１入力ノードＮＩＰ及び第２入力ノードＮＩＮの電圧ＶＩＰ、ＶＩＮを、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳに応じて可変のレベルシフト量ΔＶＩＰでレベルシフトする。

本実施形態によれば、オペアンプＯＰＡの第１入力ノードＮＩＰ及び第２入力ノードＮＩＮのレベルシフト量ΔＶＩＰを、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳに応じて可変に制御できる。第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳとコモンモード電圧とは連動することから、レベルシフト量ΔＶＩＰを、コモンモード電圧に応じて可変に制御できる。これにより、電源電圧ＶＤＤの変動等によってコモンモード電圧が変動したとしても、レベルシフト量が一定である場合に比べて、オペアンプＯＰＡの入力電圧ＶＩＰ、ＶＩＮの変動を低減できる。

また本実施形態では、レベルシフト回路１３０は、スイッチング素子１８０がオンのとき、第１抵抗ノードＮＭＯＮＰから第１抵抗ＲＩＰを介してオペアンプＯＰＡの第１入力ノードＮＩＰに第１電流ＩＰ＝－ＩＫを流し、第２抵抗ノードＮＭＯＮＮから第２抵抗ＲＩＮを介してオペアンプＯＰＡの第２入力ノードＮＩＮに第２電流ＩＮ＝－ＩＫを流す。レベルシフト回路１３０は、スイッチング素子１８０がオフのとき、オペアンプの第１入力ノードＮＩＰから第１抵抗ＲＩＰを介して第１抵抗ノードＮＭＯＮＰに第１電流ＩＰ＝ＩＳを流し、オペアンプＯＰＡの第２入力ノードＮＩＮから第２抵抗ＲＩＮを介して第２抵抗ノードＮＭＯＮＮに第２電流ＩＮ＝ＩＳを流す。

スイッチング素子１８０がオンのとき、第１抵抗ノードＮＭＯＮＰの電圧ＭＯＮＰは電源電圧ＶＤＤとなる。このハイサイド検出において、シャント抵抗１２側から第１抵抗ＲＩＰと第２抵抗ＲＩＮを介してオペアンプＯＰＡ側へ電流が流れることで、オペアンプＯＰＡの第１入力ノードＮＩＰと第２入力ノードＮＩＮがレベルダウンされる。スイッチング素子１８０がオフのとき、第１抵抗ノードＮＭＯＮＰの電圧ＭＯＮＰは－Ｖｆである。Ｖｆはダイオードの順方向電圧である。このローサイド検出において、オペアンプＯＰＡ側から第１抵抗ＲＩＰと第２抵抗ＲＩＮを介してシャント抵抗１２側へ電流が流れることで、オペアンプＯＰＡの第１入力ノードＮＩＰと第２入力ノードＮＩＮがレベルアップされる。以上のレベルダウンとレベルアップによって、ハイサイド検出におけるオペアンプＯＰＡの入力電圧ＶＩＰ、ＶＩＮと、ローサイド検出におけるオペアンプＯＰＡの入力電圧ＶＩＰ、ＶＩＮとの差を、低減できる。

また本実施形態では、レベルシフト量は、基準電圧ＶＲＥＦＭと第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳとの差分である。

本実施形態によれば、オペアンプＯＰＡの入力電圧ＶＩＰ、ＶＩＮが、電圧ＶＬＳに応じた可変のレベルシフト量でレベルシフトされる。また本実施形態によれば、オペアンプＯＰＡの入力電圧ＶＩＰ、ＶＩＮを略基準電圧ＶＲＥＦＭにレベルシフトすることが可能となる。これにより、電源電圧ＶＤＤの変動等によりコモンモード電圧が変動した場合であっても、オペアンプＯＰＡの入力電圧ＶＩＰ、ＶＩＮを略基準電圧ＶＲＥＦＭに維持できる。

３．電流検出回路の第２詳細構成例と第３詳細構成例
図６は、電流検出回路１１０の第２詳細構成例である。電流検出回路１１０は、電流センスアンプ回路１２０とソース電流源１３１と可変シンク電流源１３２とを含む。なお、ソース電流源１３１と可変シンク電流源１３２が、レベルシフト回路１３０に対応する。電流センスアンプ回路１２０の構成は図２と同じであるため、その説明を省略する。

ソース電流源１３１は、ＰＮＰ型のバイポーラートランジスターＢＰＡ１～ＢＰＡ４と、電流源ＩＢＡとを含む。

バイポーラートランジスターＢＰＡ１～ＢＰＡ４のエミッターは電源電圧ＶＤＡのノードに接続される。電源電圧ＶＤＡは、例えば回路装置１００内に設けられた電源回路から供給される。バイポーラートランジスターＢＰＡ１のコレクターはオペアンプＯＰＡの第１入力ノードＮＩＰに接続され、バイポーラートランジスターＢＰＡ２のコレクターはオペアンプＯＰＡの第２入力ノードＮＩＮに接続され、バイポーラートランジスターＢＰＡ３のコレクターはノードＮＬＳＭに接続される。バイポーラートランジスターＢＰＡ１～ＢＰＡ３のベースは、バイポーラートランジスターＢＰＡ４のベース及びコレクターに接続される。電流源ＩＢＡが流す電流がバイポーラートランジスターＢＰＡ４のコレクター電流となり、そのコレクター電流をバイポーラートランジスターＢＰＡ１～ＢＰＡ３がミラーし、そのコレクターから定電流ＩＣ１ａ～ＩＣ３ａを出力する。定電流ＩＣ１ａ～ＩＣ３ａはソース電流であり、ＩＣ１ａ＝ＩＣ２ａ＝ＩＣ３ａである。

可変シンク電流源１３２は、第３抵抗ＲＬＳＭと、エラーアンプ回路ＥＲＡＭと、ＮＰＮ型のバイポーラートランジスターＢＰＢ１～ＢＰＢ３とキャパシターＣＢとを含む。

第３抵抗ＲＬＳＭは、ノードＮＶＬＳとノードＮＬＳＭとの間に設けられる。具体的には、第３抵抗ＲＬＳＭの一端は、端子ＴＶＬＳに接続され、他端は、ノードＮＬＳＭに接続される。ＲＩＰ＝ＲＩＮ＝ＲＬＳＭである。

キャパシターＣＢは、エラーアンプ回路ＥＲＡＭの出力ノードとノードＮＬＳＭとの間に設けられる。具体的には、キャパシターＣＢの一端は、エラーアンプ回路ＥＲＡＭの出力ノードに接続され、他端は、ノードＮＬＳＭに接続される。

バイポーラートランジスターＢＰＢ１～ＢＰＢ３のエミッターはグランドノードに接続される。バイポーラートランジスターＢＰＢ１のコレクターはオペアンプＯＰＡの第１入力ノードＮＩＰに接続され、バイポーラートランジスターＢＰＢ２のコレクターはオペアンプＯＰＡの第２入力ノードＮＩＮに接続され、バイポーラートランジスターＢＰＢ３のコレクターはノードＮＬＳＭに接続される。

エラーアンプ回路ＥＲＡＭの反転入力ノードには、端子ＴＶＲＥＦＭから基準電圧ＶＲＥＦＭが入力され、非反転入力ノードにはノードＮＶＬＳの電圧ＶＬＳＭが入力され、エラーアンプ回路ＥＲＡＭは、バイポーラートランジスターＢＰＢ３のベースに電流制御信号ＥＲＱを出力する。バイポーラートランジスターＢＰＢ３のコレクター電流を、可変電流ＩＶ３ａとしたとき、エラーアンプ回路ＥＲＡＭは、ＶＬＳＭ＝ＶＲＥＦＭとなるように可変電流ＩＶ３ａをフィードバック制御する。このとき、レベルシフト回路１３０が第３抵抗ＲＬＳＭに流す電流ＩＬＳＭは、下式（１１）となる。
ＩＬＳＭ＝ＩＣ３ａ－ＩＶ３ａ＝（ＶＲＥＦＭ－ＶＬＳ）／ＲＬＳＭ ・・・（１１）

電流ＩＬＳＭは、シャント抵抗１２の一端の電圧ＶＬＳに応じた電流となっている。ＩＣ３ａは定電流なので、可変電流ＩＶ３ａが電圧ＶＬＳに応じて可変に制御されていることになる。

バイポーラートランジスターＢＰＢ１、ＢＰＢ２のコレクター電流を、可変電流ＩＶ１ａ、ＩＶ２ａとする。バイポーラートランジスターＢＰＢ１、ＢＰＢ２のベースには、エラーアンプ回路ＥＲＡＭから電流制御信号ＥＲＱが入力されるので、ＩＶ１ａ＝ＩＶ２ａ＝ＩＶ３ａとなる。即ち、可変電流ＩＶ１ａ、ＩＶ２ａは、可変電流ＩＶ３ａと同様に、電圧ＶＬＳに応じて可変に制御された電流となる。可変電流ＩＶ１ａ～ＩＶ３ａは、シンク電流である。

レベルシフト回路１３０が第１抵抗ＲＩＰに流す電流ＩＰと、レベルシフト回路１３０が第２抵抗ＲＩＮに流す電流ＩＮは、下式（１２）となる。
ＩＰ＝ＩＣ１ａ－ＩＶ１ａ，
ＩＮ＝ＩＣ２ａ－ＩＶ２ａ ・・・（１２）

ＩＣ１ａ＝ＩＣ２ａ＝ＩＣ３ａ、ＩＶ１ａ＝ＩＶ２ａ＝ＩＶ３ａと上式（１２）より、電流ＩＰ、ＩＮは下式（１３）を満たす。
ＩＰ＝ＩＮ＝ＩＬＳＭ ・・・（１３）

ＲＩＰ＝ＲＩＮ＝ＲＬＳＭと上式（１３）から、レベルシフト量ΔＶＩＰ、ΔＶＩＮは下式（１４）となる。
ΔＶＩＰ＝ΔＶＩＮ＝ＲＩＰ×ＩＰ＝ＲＬＳＭ×ＩＬＳＭ ・・・（１４）

以上の本実施形態では、レベルシフト回路１３０は、第１定電流源と第２定電流源と第１可変電流源と第２可変電流源と電流制御回路とを含む。第１定電流源は、オペアンプＯＰＡの第１入力ノードＮＩＰに対して、ソース電流である第１定電流ＩＣ１ａを供給する。第２定電流源は、オペアンプＯＰＡの第２入力ノードＮＩＮに対して、ソース電流である第２定電流ＩＣ２ａを供給する。第１可変電流源は、オペアンプＯＰＡの第１入力ノードＮＩＰに対して、シンク電流である第１可変電流ＩＶ１ａを供給する。第２可変電流源は、オペアンプＯＰＡの第２入力ノードＮＩＮに対して、シンク電流である第２可変電流ＩＶ２ａを供給する。電流制御回路は、第１可変電流ＩＶ１ａと第２可変電流ＩＶ２ａを、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳに応じて可変に制御する。

なお、図６において、バイポーラートランジスターＢＰＡ１が第１定電流源に対応し、バイポーラートランジスターＢＰＡ２が第２定電流源に対応する。バイポーラートランジスターＢＰＢ１が第１可変電流源に対応し、バイポーラートランジスターＢＰＢ２が第２可変電流源に対応する。エラーアンプ回路ＥＲＡＭ、第３抵抗ＲＬＳＭ及びバイポーラートランジスターＢＰＡ３、ＢＰＢ３が電流制御回路に対応する。

本実施形態によれば、ソース電流である第１定電流ＩＣ１ａと、シンク電流である第１可変電流ＩＶ１ａとにより、オペアンプＯＰＡの第１入力ノードＮＩＰに対して第１電流ＩＰが供給される。第１可変電流ＩＶ１ａが、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳに応じて可変に制御されることで、第１電流ＩＰが、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳに応じて可変に制御される。また、ソース電流である第２定電流ＩＣ２ａと、シンク電流である第２可変電流ＩＶ２ａとにより、オペアンプＯＰＡの第２入力ノードＮＩＮに対して第２電流ＩＮが供給される。第２可変電流ＩＶ２ｂが、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳに応じて可変に制御されることで、第２電流ＩＮが、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳに応じて可変に制御される。なお、ハイサイド検出においてＩＣ１ａ＜ＩＶ１ａ、ＩＣ２ａ＜ＩＶ２ａとなり、第１電流ＩＰと第２電流ＩＮがシンク電流となる。ローサイド検出においてＩＣ１ａ＞ＩＶ１ａ、ＩＣ２ａ＞ＩＶ２ａとなり、第１電流ＩＰと第２電流ＩＮがソース電流となる。

また本実施形態では、電流制御回路は、一端が第１抵抗ノードＮＭＯＮＰに接続される第３抵抗ＲＬＳＭと、エラーアンプ回路ＥＲＡＭと、を含む。エラーアンプ回路ＥＲＡＭの第１入力ノードが第３抵抗ＲＬＳＭの他端に接続される。エラーアンプ回路ＥＲＡＭの第２入力ノードに基準電圧ＶＲＥＦＭが入力される。エラーアンプ回路ＥＲＡＭは、第１可変電流源と第２可変電流源に対して、第１可変電流ＩＶ１ａ及び第２可変電流ＩＶ２ａを制御する電流制御信号ＥＲＱを出力する。

本実施形態によれば、エラーアンプ回路ＥＲＡＭによるフィードバック制御によって、第３抵抗ＲＬＳＭの他端が基準電圧ＶＲＥＦＭとなり、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳと基準電圧ＶＲＥＦＭとの差分に対応した電流ＩＬＳＭが、第３抵抗ＲＬＳＭに流れる。そして、エラーアンプ回路ＥＲＡＭが電流制御信号ＥＲＱを第１可変電流源と第２可変電流源に対して出力することで、第１可変電流ＩＶ１ａ及び第２可変電流ＩＶ２ａを、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳと基準電圧ＶＲＥＦＭとの差分に対応した電流にできる。これにより、レベルシフト量ΔＶＩＰが、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳと基準電圧ＶＲＥＦＭとの差分となる。

図７は、電流検出回路１１０の第３詳細構成例である。電流検出回路１１０は、電流センスアンプ回路１２０と可変ソース電流源１３３とシンク電流源１３４とを含む。なお、可変ソース電流源１３３とシンク電流源１３４が、レベルシフト回路１３０に対応する。電流センスアンプ回路１２０の構成は図２と同じであるため、その説明を省略する。

シンク電流源１３４は、ＮＰＮ型のバイポーラートランジスターＢＰＤ１～ＢＰＤ４と、電流源ＩＢＣとを含む。

バイポーラートランジスターＢＰＤ１～ＢＰＤ４のエミッターはグランドノードに接続される。バイポーラートランジスターＢＰＤ１のコレクターはオペアンプＯＰＡの第１入力ノードＮＩＰに接続され、バイポーラートランジスターＢＰＤ２のコレクターはオペアンプＯＰＡの第２入力ノードＮＩＮに接続され、バイポーラートランジスターＢＰＤ３のコレクターはノードＮＬＳＭに接続される。バイポーラートランジスターＢＰＤ１～ＢＰＤ３のベースは、バイポーラートランジスターＢＰＤ４のベース及びコレクターに接続される。電流源ＩＢＣが流す電流がバイポーラートランジスターＢＰＤ４のコレクター電流となり、そのコレクター電流をバイポーラートランジスターＢＰＤ１～ＢＰＤ３がミラーし、そのコレクターに定電流ＩＣ１ｂ～ＩＣ３ｂが流れる。定電流ＩＣ１ｂ～ＩＣ３ｂはシンク電流であり、ＩＣ１ｂ＝ＩＣ２ｂ＝ＩＣ３ｂである。

可変ソース電流源１３３は、第３抵抗ＲＬＳＭと、エラーアンプ回路ＥＲＡＭと、ＰＮＰ型のバイポーラートランジスターＢＰＣ１～ＢＰＣ３とキャパシターＣＤとを含む。

第３抵抗ＲＬＳＭは、ノードＮＶＬＳとノードＮＬＳＭとの間に設けられる。具体的には、第３抵抗ＲＬＳＭの一端は、端子ＴＶＬＳに接続され、他端は、ノードＮＬＳＭに接続される。ＲＩＰ＝ＲＩＮ＝ＲＬＳＭである。

キャパシターＣＤは、エラーアンプ回路ＥＲＡＭの出力ノードとノードＮＬＳＭとの間に設けられる。具体的には、キャパシターＣＤの一端は、エラーアンプ回路ＥＲＡＭの出力ノードに接続され、他端は、ノードＮＬＳＭに接続される。

バイポーラートランジスターＢＰＣ１～ＢＰＣ３のエミッターは電源電圧ＶＤＡのノードに接続される。バイポーラートランジスターＢＰＣ１のコレクターはオペアンプＯＰＡの第１入力ノードＮＩＰに接続され、バイポーラートランジスターＢＰＣ２のコレクターはオペアンプＯＰＡの第２入力ノードＮＩＮに接続され、バイポーラートランジスターＢＰＣ３のコレクターはノードＮＬＳＭに接続される。

エラーアンプ回路ＥＲＡＭの反転入力ノードには、端子ＴＶＲＥＦＭから基準電圧ＶＲＥＦＭが入力され、非反転入力ノードにはノードＮＶＬＳの電圧ＶＬＳＭが入力され、エラーアンプ回路ＥＲＡＭは、バイポーラートランジスターＢＰＢ３のベースに電流制御信号ＥＲＱを出力する。バイポーラートランジスターＢＰＣ３のコレクター電流を、可変電流ＩＶ３ｂとしたとき、エラーアンプ回路ＥＲＡＭは、ＶＬＳＭ＝ＶＲＥＦＭとなるように可変電流ＩＶ３ｂをフィードバック制御する。このとき、レベルシフト回路１３０が第３抵抗ＲＬＳＭに流す電流ＩＬＳＭは、下式（１５）となる。
ＩＬＳＭ＝ＩＶ３ｂ－ＩＣ３ｂ＝（ＶＲＥＦＭ－ＶＬＳ）／ＲＬＳＭ ・・・（１５）

電流ＩＬＳＭは、シャント抵抗１２の一端の電圧ＶＬＳに応じた電流となっている。ＩＣ３ｂは定電流なので、可変電流ＩＶ３ｂが電圧ＶＬＳに応じて可変に制御されていることになる。

バイポーラートランジスターＢＰＣ１、ＢＰＣ２のコレクター電流を、可変電流ＩＶ１ｂ、ＩＶ２ｂとする。バイポーラートランジスターＢＰＣ１、ＢＰＣ２のベースには、エラーアンプ回路ＥＲＡＭから電流制御信号ＥＲＱが入力されるので、ＩＶ１ｂ＝ＩＶ２ｂ＝ＩＶ３ｂとなる。即ち、可変電流ＩＶ１ｂ、ＩＶ２ｂは、可変電流ＩＶ３ｂと同様に、電圧ＶＬＳに応じて可変に制御された電流となる。可変電流ＩＶ１ｂ～ＩＶ３ｂは、ソース電流である。

レベルシフト回路１３０が第１抵抗ＲＩＰに流す電流ＩＰと、レベルシフト回路１３０が第２抵抗ＲＩＮに流す電流ＩＮは、下式（１６）となる。
ＩＰ＝ＩＶ１ｂ－ＩＣ１ｂ，
ＩＮ＝ＩＶ２ｂ－ＩＣ２ｂ ・・・（１６）

ＩＣ１ｂ＝ＩＣ２ｂ＝ＩＣ３ｂ、ＩＶ１ｂ＝ＩＶ２ｂ＝ＩＶ３ｂと上式（１６）より、電流ＩＰ、ＩＮは下式（１７）を満たす。
ＩＰ＝ＩＮ＝ＩＬＳＭ ・・・（１７）

ＲＩＰ＝ＲＩＮ＝ＲＬＳＭと上式（１７）から、レベルシフト量ΔＶＩＰ、ΔＶＩＮは下式（１８）となる。
ΔＶＩＰ＝ΔＶＩＮ＝ＲＩＰ×ＩＰ＝ＲＬＳＭ×ＩＬＳＭ ・・・（１８）

以上の本実施形態では、レベルシフト回路１３０は、第１可変電流源と第２可変電流源と第１定電流源と第２定電流源と電流制御回路とを含む。第１可変電流源は、オペアンプＯＰＡの第１入力ノードＮＩＰに対して、ソース電流である第１可変電流ＩＶ１ｂを供給する。第２可変電流源は、オペアンプＯＰＡの第２入力ノードＮＩＮに対して、ソース電流である第２可変電流ＩＶ２ｂを供給する。第１定電流源は、オペアンプＯＰＡの第１入力ノードＮＩＰに対して、シンク電流である第１定電流ＩＣ１ｂを供給する。第２定電流源は、オペアンプＯＰＡの第２入力ノードＮＩＮに対して、シンク電流である第２定電流ＩＣ２ｂを供給する。電流制御回路は、第１可変電流ＩＶ１ｂと第２可変電流ＩＶ２ｂを、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳに応じて可変に制御する。

なお、図７において、バイポーラートランジスターＢＰＣ１が第１可変電流源に対応し、バイポーラートランジスターＢＰＣ２が第２可変電流源に対応する。バイポーラートランジスターＢＰＤ１が第１定電流源に対応し、バイポーラートランジスターＢＰＤ２が第２定電流源に対応する。エラーアンプ回路ＥＲＡＭ、第３抵抗ＲＬＳＭ及びバイポーラートランジスターＢＰＣ３、ＢＰＤ３が電流制御回路に対応する。

本実施形態によれば、ソース電流である第１可変電流ＩＶ１ｂと、シンク電流である第１定電流ＩＣ１ｂとにより、オペアンプＯＰＡの第１入力ノードＮＩＰに対して第１電流ＩＰが供給される。第１可変電流ＩＶ１ｂが、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳに応じて可変に制御されることで、第１電流ＩＰが、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳに応じて可変に制御される。また、ソース電流である第２可変電流ＩＶ２ｂと、シンク電流である第２定電流ＩＣ２ｂとにより、オペアンプＯＰＡの第２入力ノードＮＩＮに対して第２電流ＩＮが供給される。第２可変電流ＩＶ２ｂが、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳに応じて可変に制御されることで、第２電流ＩＮが、第１抵抗ノードＮＭＯＮＰの電圧ＶＬＳに応じて可変に制御される。なお、ハイサイド検出においてＩＶ１ｂ＜ＩＣ１ｂ、ＩＶ２ｂ＜ＩＣ２ｂとなり、第１電流ＩＰと第２電流ＩＮがシンク電流となる。ローサイド検出においてＩＶ１ｂ＞ＩＣ１ｂ、ＩＶ２ｂ＞ＩＣ２ｂとなり、第１電流ＩＰと第２電流ＩＮがソース電流となる。

以上に説明した本実施形態の電流検出回路は、電流センスアンプ回路とレベルシフト回路とを含む。スイッチング素子、シャント抵抗及びインダクターが、第１電源ノードと第２電源ノードとの間に直列接続される。電流センスアンプ回路は、シャント抵抗に流れる電流を検出する。電流センスアンプ回路は、オペアンプと第１抵抗と第２抵抗とを含む。第１抵抗は、シャント抵抗の一端の第１抵抗ノードと、オペアンプの第１入力ノードとの間に設けられる。第２抵抗は、シャント抵抗の他端の第２抵抗ノードと、オペアンプの第２入力ノードとの間に設けられる。レベルシフト回路は、オペアンプの第１入力ノードに第１電流を供給し、オペアンプの第２入力ノードに第２電流を供給する。レベルシフト回路は、第１電流と第２電流を、第１抵抗ノードの電圧に応じて可変に制御することで、オペアンプの第１入力ノード及び第２入力ノードの電圧を、第１抵抗ノードの電圧に応じて可変のレベルシフト量でレベルシフトする。

本実施形態によれば、オペアンプの第１入力ノード及び第２入力ノードのレベルシフト量を、第１抵抗ノードの電圧に応じて可変に制御できる。第１抵抗ノードの電圧とコモンモード電圧とは連動することから、レベルシフト量を、コモンモード電圧に応じて可変に制御できる。これにより、電源電圧の変動等によってコモンモード電圧が変動したとしても、レベルシフト量が一定である場合に比べて、オペアンプの入力電圧の変動を低減できる。

また本実施形態では、レベルシフト回路は、スイッチング素子がオンのとき、第１抵抗ノードから第１抵抗を介してオペアンプの第１入力ノードに第１電流を流し、第２抵抗ノードから第２抵抗を介してオペアンプの第２入力ノードに第２電流を流してもよい。レベルシフト回路は、スイッチング素子がオフのとき、オペアンプの第１入力ノードから第１抵抗を介して第１抵抗ノードに第１電流を流し、オペアンプの第２入力ノードから第２抵抗を介して第２抵抗ノードに第２電流を流してもよい。

スイッチング素子がオンであるハイサイド検出において、シャント抵抗側から第１抵抗と第２抵抗を介してオペアンプ側へ電流が流れることで、オペアンプの第１入力ノードと第２入力ノードがレベルダウンされる。スイッチング素子がオフであるローサイド検出において、オペアンプ側から第１抵抗と第２抵抗を介してシャント抵抗側へ電流が流れることで、オペアンプの第１入力ノードと第２入力ノードがレベルアップされる。以上のレベルダウンとレベルアップによって、ハイサイド検出におけるオペアンプの入力電圧と、ローサイド検出におけるオペアンプの入力電圧との差を、低減できる。

また本実施形態では、レベルシフト量は、基準電圧と第１抵抗ノードの電圧との差分であってもよい。

本実施形態によれば、オペアンプの入力電圧が、シャント抵抗の一端の電圧に応じた可変のレベルシフト量でレベルシフトされる。また本実施形態によれば、オペアンプの入力電圧を略基準電圧にレベルシフトすることが可能となる。これにより、電源電圧の変動等によりコモンモード電圧が変動した場合であっても、オペアンプの入力電圧を略基準電圧に維持できる。

また本実施形態では、レベルシフト回路は、第１定電流源と第２定電流源と第１可変電流源と第２可変電流源と電流制御回路とを含んでもよい。第１定電流源は、オペアンプの第１入力ノードに対して、ソース電流である第１定電流を供給してもよい。第２定電流源は、オペアンプの第２入力ノードに対して、ソース電流である第２定電流を供給してもよい。第１可変電流源は、オペアンプの第１入力ノードに対して、シンク電流である第１可変電流を供給してもよい。第２可変電流源は、オペアンプの第２入力ノードに対して、シンク電流である第２可変電流を供給してもよい。電流制御回路は、第１可変電流と第２可変電流を、第１抵抗ノードの電圧に応じて可変に制御してもよい。

本実施形態によれば、ソース電流である第１定電流と、シンク電流である第１可変電流とにより、オペアンプの第１入力ノードに対して第１電流が供給される。第１可変電流が、第１抵抗ノードの電圧に応じて可変に制御されることで、第１電流が、第１抵抗ノードの電圧に応じて可変に制御される。また、ソース電流である第２定電流と、シンク電流である第２可変電流とにより、オペアンプの第２入力ノードに対して第２電流が供給される。第２可変電流が、第１抵抗ノードの電圧に応じて可変に制御されることで、第２電流が、第１抵抗ノードの電圧に応じて可変に制御される。

また本実施形態では、レベルシフト回路は、第１可変電流源と第２可変電流源と第１定電流源と第２定電流源と電流制御回路とを含んでもよい。第１可変電流源は、オペアンプの第１入力ノードに対して、ソース電流である第１可変電流を供給してもよい。第２可変電流源は、オペアンプの第２入力ノードに対して、ソース電流である第２可変電流を供給してもよい。第１定電流源は、オペアンプの第１入力ノードに対して、シンク電流である第１定電流を供給してもよい。第２定電流源は、オペアンプの第２入力ノードに対して、シンク電流である第２定電流を供給してもよい。電流制御回路は、第１可変電流と第２可変電流を、第１抵抗ノードの電圧に応じて可変に制御してもよい。

本実施形態によれば、ソース電流である第１可変電流と、シンク電流である第１定電流とにより、オペアンプの第１入力ノードに対して第１電流が供給される。第１可変電流が、第１抵抗ノードの電圧に応じて可変に制御されることで、第１電流が、第１抵抗ノードの電圧に応じて可変に制御される。また、ソース電流である第２可変電流と、シンク電流である第２定電流とにより、オペアンプの第２入力ノードに対して第２電流が供給される。第２可変電流が、第１抵抗ノードの電圧に応じて可変に制御されることで、第２電流が、第１抵抗ノードの電圧に応じて可変に制御される。

また本実施形態では、電流制御回路は、一端が第１抵抗ノードに接続される第３抵抗と、エラーアンプ回路と、を含んでもよい。エラーアンプ回路の第１入力ノードが第３抵抗の他端に接続され、エラーアンプ回路の第２入力ノードに基準電圧が入力されてもよい。エラーアンプ回路は、第１可変電流源と第２可変電流源に対して、第１可変電流及び第２可変電流を制御する電流制御信号を出力してもよい。

本実施形態によれば、エラーアンプ回路によるフィードバック制御によって、第３抵抗の他端が基準電圧となり、第１抵抗ノードの電圧と基準電圧との差分に対応した電流が、第３抵抗に流れる。そして、エラーアンプ回路が電流制御信号を第１可変電流源と第２可変電流源に対して出力することで、第１可変電流及び第２可変電流を、第１抵抗ノードの電圧と基準電圧との差分に対応した電流にできる。これにより、レベルシフト量が、第１抵抗ノードの電圧と基準電圧との差分となる。

また本実施形態の回路装置は、上記のいずれかに記載の電流検出回路を含む。

また本実施形態の回路装置は、上記のいずれかに記載の電流検出回路と、基準電圧が入力される端子と、を含んでもよい。

また本実施形態のソレノイド制御装置は、上記のいずれかに記載の電流検出回路と、スイッチング素子と、シャント抵抗と、インダクターであるソレノイドと、を含む。ソレノイド制御装置は、電流センスアンプ回路が出力する電流検出結果に基づいて、ソレノイドを制御する。

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例は全て本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また電流センスアンプ回路、レベルシフト回路、電流検出回路、インダクター、回路装置及びソレノイド制御装置等の構成及び動作等も、本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１０…ソレノイド制御装置、１１…インダクター、１２…シャント抵抗、１００…回路装置、１１０…電流検出回路、１２０…電流センスアンプ回路、１３０…レベルシフト回路、１３１…ソース電流源、１３２…可変シンク電流源、１３３…可変ソース電流源、１３４…シンク電流源、１４０…Ａ／Ｄ変換回路、１５０…制御回路、１６０…駆動回路、１７０…レジスター、１８０…スイッチング素子、ＥＲＡＭ…エラーアンプ回路、ＥＲＱ…電流制御信号、ＩＣ１ａ，ＩＣ１ｂ…第１定電流、ＩＣ２ａ，ＩＣ２ｂ…第２定電流、ＩＬＳ…電流、ＩＮ…第２電流、ＩＰ…第１電流、ＩＶ１ａ，ＩＶ１ｂ…第１可変電流、ＩＶ２ａ，ＩＶ２ｂ…第２可変電流、ＭＯＮＮ，ＭＯＮＰ…電圧、ＮＩＮ…第２入力ノード、ＮＩＰ…第１入力ノード、ＮＭＯＮＮ…第２抵抗ノード、ＮＭＯＮＰ…第１抵抗ノード、ＮＶＤＤ…電源ノード、ＯＰＡ…オペアンプ、ＲＩＮ…第２抵抗、ＲＩＰ…第１抵抗、ＲＬＳＭ…第３抵抗、ＶＤＤ…電源電圧、ＶＲＥＦＭ…基準電圧

Claims (9)

1. 第１電源ノードと第２電源ノードとの間に直列接続されたスイッチング素子、シャント抵抗及びインダクターのうちの前記シャント抵抗に流れる電流を検出する電流センスアンプ回路と、
   レベルシフト回路と、
   を含み、
   前記電流センスアンプ回路は、
   オペアンプと、
   前記シャント抵抗の一端の第１抵抗ノードと、前記オペアンプの第１入力ノードとの間に設けられる第１抵抗と、
   前記シャント抵抗の他端の第２抵抗ノードと、前記オペアンプの第２入力ノードとの間に設けられる第２抵抗と、
   を含み、
   前記レベルシフト回路は、
   前記オペアンプの前記第１入力ノードに第１電流を供給し、前記オペアンプの前記第２入力ノードに第２電流を供給し、
   前記第１電流と前記第２電流を、前記第１抵抗ノードの電圧に応じて可変に制御することで、前記オペアンプの前記第１入力ノード及び前記第２入力ノードの電圧を、前記第１抵抗ノードの電圧に応じて可変のレベルシフト量でレベルシフトすることを特徴とする電流検出回路。
2. 請求項１に記載の電流検出回路において、
   前記レベルシフト回路は、
   前記スイッチング素子がオンのとき、前記第１抵抗ノードから前記第１抵抗を介して前記オペアンプの前記第１入力ノードに前記第１電流を流し、前記第２抵抗ノードから前記第２抵抗を介して前記オペアンプの前記第２入力ノードに前記第２電流を流し、
   前記スイッチング素子がオフのとき、前記オペアンプの前記第１入力ノードから前記第１抵抗を介して前記第１抵抗ノードに前記第１電流を流し、前記オペアンプの前記第２入力ノードから前記第２抵抗を介して前記第２抵抗ノードに前記第２電流を流すことを特徴とする電流検出回路。
3. 請求項１又は２に記載の電流検出回路において、
   前記レベルシフト量は、基準電圧と前記第１抵抗ノードの電圧との差分であることを特徴とする電流検出回路。
4. 請求項１乃至３のいずれか一項に記載の電流検出回路において、
   前記レベルシフト回路は、
   前記オペアンプの前記第１入力ノードに対して、ソース電流である第１定電流を供給する第１定電流源と、
   前記オペアンプの前記第２入力ノードに対して、ソース電流である第２定電流を供給する第２定電流源と、
   前記オペアンプの前記第１入力ノードに対して、シンク電流である第１可変電流を供給する第１可変電流源と、
   前記オペアンプの前記第２入力ノードに対して、シンク電流である第２可変電流を供給する第２可変電流源と、
   前記第１可変電流と前記第２可変電流を、前記第１抵抗ノードの電圧に応じて可変に制御する電流制御回路と、
   を含むことを特徴とする電流検出回路。
5. 請求項１乃至３のいずれか一項に記載の電流検出回路において、
   前記レベルシフト回路は、
   前記オペアンプの前記第１入力ノードに対して、ソース電流である第１可変電流を供給する第１可変電流源と、
   前記オペアンプの前記第２入力ノードに対して、ソース電流である第２可変電流を供給する第２可変電流源と、
   前記オペアンプの前記第１入力ノードに対して、シンク電流である第１定電流を供給する第１定電流源と、
   前記オペアンプの前記第２入力ノードに対して、シンク電流である第２定電流を供給する第２定電流源と、
   前記第１可変電流と前記第２可変電流を、前記第１抵抗ノードの電圧に応じて可変に制御する電流制御回路と、
   を含むことを特徴とする電流検出回路。
6. 請求項４又は５に記載の電流検出回路において、
   前記電流制御回路は、
   一端が前記第１抵抗ノードに接続される第３抵抗と、
   エラーアンプ回路と、
   を含み、
   前記エラーアンプ回路の第１入力ノードが前記第３抵抗の他端に接続され、前記エラーアンプ回路の第２入力ノードに基準電圧が入力され、
   前記エラーアンプ回路は、
   前記第１可変電流源と前記第２可変電流源に対して、前記第１可変電流及び前記第２可変電流を制御する電流制御信号を出力することを特徴とする電流検出回路。
7. 請求項１乃至６のいずれか一項に記載の電流検出回路を含むことを特徴とする回路装置。
8. 請求項３又は６に記載の電流検出回路と、
   前記基準電圧が入力される端子と、
   を含むことを特徴とする回路装置。
9. 請求項１乃至６のいずれか一項に記載の電流検出回路と、
   前記スイッチング素子と、
   前記シャント抵抗と、
   前記インダクターであるソレノイドと、
   を含み、
   前記電流センスアンプ回路が出力する電流検出結果に基づいて、前記ソレノイドを制御することを特徴とするソレノイド制御装置。

Images