JP4220884B2 - 電力検波器 - Google Patents
電力検波器 Download PDFInfo
- Publication number
- JP4220884B2 JP4220884B2 JP2003378937A JP2003378937A JP4220884B2 JP 4220884 B2 JP4220884 B2 JP 4220884B2 JP 2003378937 A JP2003378937 A JP 2003378937A JP 2003378937 A JP2003378937 A JP 2003378937A JP 4220884 B2 JP4220884 B2 JP 4220884B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- terminal
- power
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
この発明の実施の形態1に係る電力検波器について図面を参照しながら説明する。図1は、この発明の実施の形態1に係る電力検波器の構成を示す図である。なお、各図中、同一符号は同一又は相当部分を示す。
この発明の実施の形態2に係る電力検波器について図面を参照しながら説明する。図6は、この発明の実施の形態2に係る電力検波器の構成を示す図である。
この発明の実施の形態3に係る電力検波器について図面を参照しながら説明する。この発明の実施の形態3に係る電力検波器の構成は、図1に示す実施の形態1と同じである。
この発明の実施の形態4に係る電力検波器について図面を参照しながら説明する。図7は、この発明の実施の形態4に係る電力検波器の構成を示す図である。
本実施の形態5は、実施の形態1から3までのいずれかと、実施の形態4を組み合わせたもので、検出下限電力を低下させることなく、入力電力が高い場合に出力電圧Vdiffを低くして電源電圧に起因する差動増幅器13などの飽和を回避して検出上限電力を高めることができるとともに、低入力電力時の出力電圧Vdiffを高くして、差動増幅器13が発生する雑音に埋もれることなく出力電圧Vdiffを検出することで検出の下限電力を低くすることができる。
Claims (2)
- RF信号の入力電力が入力するRF信号入力端子と、前記RF信号入力端子に一端が接続されたDCカット用キャパシタと、前記DCカット用キャパシタの他端にカソード端子又はアノード端子が接続され、アノード端子又はカソード端子が接地され、入力されたRF信号が印加される第1のダイオードと、前記第1のダイオードに並列接続された第1の負荷抵抗と、第1の直流電圧を生じる第1の出力端子と、前記第1の負荷抵抗の接地されていない一端及び前記第1の出力端子の間に接続された第1のチョークコイルとから構成された検波回路と、
アノード端子又はカソード端子が接地された第2のダイオードと、前記第2のダイオードに並列接続された第2の負荷抵抗と、第2の直流電圧を生じる第2の出力端子と、前記第2の負荷抵抗の接地されていない一端及び前記第2の出力端子の間に接続された第2のチョークコイルとから構成された基準電圧出力回路と、
第1の直流電圧源と、前記第1の直流電圧源に直列接続された第1の内部抵抗とから構成され、前記第1のダイオードのカソード端子又はアノード端子に第1のバイアス電流を供給する第1のバイアス回路と、
第2の直流電圧源と、前記第2の直流電圧源に直列接続された第2の内部抵抗とから構成され、前記第2のダイオードのカソード端子又はアノード端子に第2のバイアス電流を供給する第2のバイアス回路と、
前記検波回路の第1の出力端子から出力される第1の直流電圧、及び前記基準電圧出力回路の第2の出力端子から出力される第2の直流電圧を入力して両者の差電圧を出力する差動増幅器とを備え、
前記RF信号を入力しないときに前記検波回路が出力する前記第1の直流電圧、及び前記基準電圧出力回路が出力する前記第2の直流電圧のどちらか一方を高めに設定し、低入力電力時に前記差電圧が高くなるようにした
ことを特徴とする電力検波器。 - RF信号の入力電力が入力するRF信号入力端子と、前記RF信号入力端子に一端が接続されたDCカット用キャパシタと、前記DCカット用キャパシタの他端にカソード端子が接続され、アノード端子が接地され、入力されたRF信号が印加される第1のダイオードと、前記第1のダイオードに並列接続された第1の負荷抵抗と、第1の直流電圧を生じる第1の出力端子と、前記第1の負荷抵抗の接地されていない一端及び前記第1の出力端子の間に接続された第1のチョークコイルとから構成された検波回路と、
抵抗と、前記抵抗の他端にカソード端子が接続され、アノード端子が接地された第2のダイオードと、前記第2のダイオードに並列接続された第2の負荷抵抗と、第2の直流電圧を生じる第2の出力端子と、前記第2の負荷抵抗の接地されていない一端及び前記第2の出力端子の間に接続された第2のチョークコイルとから構成された基準電圧出力回路と、
直流電圧源と、前記直流電圧源に直列接続された内部抵抗とから構成され、前記第1のダイオードのカソード端子に直接バイアス電流を供給するとともに、前記第2のダイオードのカソード端子に前記抵抗を介してバイアス電流を供給するバイアス回路と、
前記検波回路の第1の出力端子から出力される第1の直流電圧、及び前記基準電圧出力回路の第2の出力端子から出力される第2の直流電圧を入力して両者の差電圧を出力する差動増幅器とを備え、
前記RF信号を入力しないときに前記検波回路が出力する前記第1の直流電圧が、前記基準電圧出力回路が出力する前記第2の直流電圧よりも高めに設定し、低入力電力時に前記差電圧が高くなるようにした
ことを特徴とする電力検波器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003378937A JP4220884B2 (ja) | 2003-11-07 | 2003-11-07 | 電力検波器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003378937A JP4220884B2 (ja) | 2003-11-07 | 2003-11-07 | 電力検波器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005142955A JP2005142955A (ja) | 2005-06-02 |
JP4220884B2 true JP4220884B2 (ja) | 2009-02-04 |
Family
ID=34689172
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003378937A Expired - Fee Related JP4220884B2 (ja) | 2003-11-07 | 2003-11-07 | 電力検波器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4220884B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5355687B2 (ja) * | 2009-04-23 | 2013-11-27 | パナソニック株式会社 | 高周波電力検波回路及び無線通信装置 |
JP5621673B2 (ja) | 2011-03-18 | 2014-11-12 | 富士通セミコンダクター株式会社 | 検波回路 |
-
2003
- 2003-11-07 JP JP2003378937A patent/JP4220884B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005142955A (ja) | 2005-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102454811B1 (ko) | 옵셋 제거 기능이 개선된 엔벨로프-추적 전류 바이어스 회로 및 파워 증폭 장치 | |
CN101124723B (zh) | Rf功率放大器的电流限制电路 | |
US5030923A (en) | Variable gain amplifier | |
US6169452B1 (en) | Gain control, variable gain and automatic gain control amplifiers including differential circuit transistors and current splitter | |
KR20020081135A (ko) | 다이내믹레인지가 넓은 소형화 가능한 송신기의 검파회로 | |
JP2006319436A (ja) | 利得制御回路 | |
JP4220884B2 (ja) | 電力検波器 | |
EP3053002B1 (en) | Method and apparatus for a floating current source | |
JP5454366B2 (ja) | パワーアンプモジュール及び携帯情報端末 | |
US6956428B1 (en) | Base current compensation for a bipolar transistor current mirror circuit | |
US3100876A (en) | Transistor amplifier having low output noise | |
KR102454810B1 (ko) | 옵셋 제거 기능을 갖는 엔벨로프-추적 전류 바이어스 회로 | |
US5737111A (en) | Optical receiving apparatus | |
US11171612B2 (en) | Gain modulation circuit | |
JP4977829B2 (ja) | Dc−dcコンバータ用の高精度レベルの改良されたウィンドウ・コンパレータ | |
US6175226B1 (en) | Differential amplifier with common-mode regulating circuit | |
US6956393B1 (en) | Source current measurement apparatus and test apparatus | |
US6292056B1 (en) | Differential amplifier with adjustable common mode output voltage | |
KR100331982B1 (ko) | 송신기의 출력전력 검출회로 | |
JP4597589B2 (ja) | 光受信器 | |
EP4063814A1 (en) | Temperature detector | |
US20190097545A1 (en) | Mixed-signal full-wave precision rectifier | |
US20170238093A1 (en) | Device for measuring an electric current generated by an acoustic amplifier in order to actuate an acoustic speaker | |
US7843229B2 (en) | Signal output circuit | |
US9564856B2 (en) | Amplifier circuit with improved accuracy |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080520 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081016 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081114 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111121 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |