CN104809985A - 一种移位寄存器单元及其驱动方法、栅极驱动电路 - Google Patents

一种移位寄存器单元及其驱动方法、栅极驱动电路 Download PDF

Info

Publication number
CN104809985A
CN104809985A CN201510251257.9A CN201510251257A CN104809985A CN 104809985 A CN104809985 A CN 104809985A CN 201510251257 A CN201510251257 A CN 201510251257A CN 104809985 A CN104809985 A CN 104809985A
Authority
CN
China
Prior art keywords
module
transistor
level
control
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510251257.9A
Other languages
English (en)
Other versions
CN104809985B (zh
Inventor
李全虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510251257.9A priority Critical patent/CN104809985B/zh
Publication of CN104809985A publication Critical patent/CN104809985A/zh
Priority to US15/127,770 priority patent/US10134339B2/en
Priority to PCT/CN2015/092295 priority patent/WO2016184027A1/zh
Application granted granted Critical
Publication of CN104809985B publication Critical patent/CN104809985B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种移位寄存器单元及其驱动方法、栅极驱动电路，涉及显示技术领域，解决移位寄存器单元无法产生具有多脉冲的栅极驱动信号的问题。该移位寄存器单元包括：输出模块、复位模块和复位控制模块；其中输出模块的控制端、复位模块的输出端连接第一节点；所述复位控制模块的输出端与所述复位模块的控制端相连，适于在所述复位控制模块的控制端所接入的控制信号的控制下，关闭所述复位模块，以防止所述复位模块对所述第一节点进行复位，以使所述输出模块在所述复位模块关闭期间内输出具有多个脉冲的移位信号。本发明用于产生具有多个脉冲的移位信号。

Description

一种移位寄存器单元及其驱动方法、栅极驱动电路
技术领域
本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路。
背景技术
有机发光二极管(Organic Light Emitting Diode，OLED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。OLED显示装置按照驱动方式的不同可分为PMOLED(Passive Matrix Driving OLED，无源矩阵驱动有机发光二极管)和AMOLED(Active Matrix Driving OLED，有源矩阵驱动有机发光二极管)两种，由于AMOLED显示器具有低制造成本、高应答速度、省电、可用于便携式设备的直流驱动、工作温度范围大等等优点而可望成为取代LCD(liquidcrystal display，液晶显示器)的下一代新型平面显示器。因此，AMOLED显示面板已得到越来越多人们的青睐。
AMOLED显示面板一般需要使用具有多个脉冲的移位信号进行驱动，另外，在LCD面板中，为了保证使充电更充分，也需要使用具有多个脉冲的移位信号进行驱动。但是现有技术中移位寄存器单元仅可以产生单个脉冲的移位信号，而无法产生具有多脉冲的移位信号。
发明内容
本发明的目的在于提供一种移位寄存器单元及其驱动方法、栅极驱动电路，用于解决移位寄存器单元无法产生具有多个脉冲的移位信号的问题。
为达到上述目的，本发明提供了一种移位寄存器单元，采用如下技术方案：
一种移位寄存器单元包括：
输出模块、复位模块和复位控制模块；其中输出模块的控制端、复位模块的输出端连接第一节点；所述复位控制模块的输出端与所述复位模块的控制端相连，适于在所述复位控制模块的控制端所接入的控制信号的控制下，关闭所述复位模块，以防止所述复位模块对所述第一节点进行复位，以使所述输出模块在所述复位模块关闭期间内输出具有多个脉冲的移位信号。
本发明提供的移位寄存器单元包括输出模块、复位模块和复位控制模块；其中输出模块的控制端、复位模块的输出端连接第一节点；复位控制模块的输出端与复位模块的控制端相连，适于在复位控制模块的控制端所接入的控制信号的控制下，关闭复位模块，以防止复位模块对第一节点进行复位，以使输出模块在复位模块关闭期间内输出具有多个脉冲的移位信号，从而使得根据本发明的技术方案，能够通过一个移位寄存器单元输出具有多个脉冲的栅极驱动信号。
此外，本发明还提供了一种栅极驱动电路，该栅极驱动电路包括多个以上任一项所述的移位寄存器单元，还包括第一时钟信号线和第二时钟信号线，第一时钟信号线的相位和第二时钟信号线的相位相反，各个移位寄存器单元的输出模块的输入端连接第二时钟信号线。
此外，本发明还提供了一种驱动以上任一项所述的移位寄存器单元的方法，该方法包括：针对接收到的多脉冲的待移位信号输出相同脉冲个数的移位信号之后，在复位控制模块的控制端施加控制信号关闭所述复位模块，以防止所述复位模块对所述第一节点进行复位。
本发明中的栅极驱动电路和移位寄存器单元的驱动方法的有益效果和上述移位寄存器单元的有益效果相同，本发明不再赘述。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中移位寄存器单元的模块示意图；
图2为本发明实施例中移位寄存器单元的另一种模块示意图；
图3为图2的电路示意图；
图4为图3中移位寄存器单元的驱动过程的时序图。
附图标记：
1-输出模块，                 2-复位模块，
3-复位控制模块，             4-输入模块，
5-电平维持模块，             6-负载模块，
7-夹断模块，                 8-辅助输出模块，
9-重置模块，                 91-第一重置模块，
92-第二重置模块，            93-第三重置模块。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
本发明实施例提供了一种移位寄存器单元，具体地，如图1所示，该移位寄存器单元包括：输出模块1、复位模块2和复位控制模块3；其中输出模块1的控制端、复位模块2的输出端连接第一节点P；复位控制模块3的输出端与复位模块2的控制端相连，适于在复位控制模块3的控制端所接入的控制信号的控制下，关闭复位模块2，以防止复位模块2对第一节点P进行复位，以使输出模块1在复位模块2关闭期间内输出具有多个脉冲的移位信号。
在具体实施时，本领域技术人员可以在输出模块1输出具有实际需要的脉冲个数的移位信号之后，在复位控制模块3的控制端施加控制信号开启复位模块2对第一节点P进行复位，以结束具有多个脉冲的移位信号的输出。
为了便于区分，各个模块的控制端图中表示为C，输入端或接入端表示为I，第x个输出端表示为Ix，第x个控制端标识为Cx。
示例性地，如图1所示，复位控制模块3的控制端包括第一控制端C1、第二控制端C2和第三控制端C3，适于在第一控制端C1接入第一电平，第三控制端C3接入第二电平时，关闭复位模块2，以防止复位模块2对第一节点P进行复位，在第一控制端C1接入第二电平，第二控制端C2接入第一电平时，或者，第一控制端C1接入第二电平，第三控制端C3接入第一电平时，开启复位模块2，对第一节点P进行复位。
进一步地，如图1所示，复位控制模块3的第一控制端C1连接待移位信号输入端，第二控制端C2连接下一级移位寄存器单元的移位信号输出端，第三控制端C3连接全局重置信号输入端；待移位信号、移位信号和全局重置信号中的脉冲电平与第一电平一致；待移位信号、移位信号和全局重置信号中的非脉冲电平与第二电平一致。
进一步地，如图1所示，复位控制模块3包括第一接入端I1、第二接入端I2和第三接入端I3，第一接入端I1用于接入能够使复位模块2关闭的复位关闭电平，第二接入端I2用于接入能够使复位模块2开启的复位开启电平，第三接入端I3用于接入能够使复位模块2开启的复位开启电平。复位控制模块3适于在第一控制端C1接入第一电平时，将第一接入端I1与输出端导通，在第二控制端C2接入第一电平时，将第二接入端I2与输出端导通，在第三控制端C3接入第一电平时，将第三接入端I3与输出端导通；且输出端在与第一接入端I1和第二接入端I2均导通时，电平与第一接入端I1保持一致。
在本级移位寄存器单元输出移位信号的阶段，在输入到本级移位寄存器单元的待移位信号为脉冲电平时，第一接入端I1所接入的复位关闭电平导通到复位模块2的控制端，使复位模块2关闭；在输入到本级移位寄存器单元的待移位信号为非脉冲电平时，下一级移位寄存器单元输出的移位信号也为非脉冲电平，复位模块2仍然无法被开启；在下一级移位寄存器单元输出的移位信号处于最后一个脉冲电平时，输入到本级移位寄存器单元的待移位信号不再为脉冲电平，导致第二接入端I2所接入的复位开启电平导通到复位模块2的控制端，使复位模块2开启，复位模块2对第一节点P完成复位，或者，在待移位信号处于第一个脉冲电平之前，且全局重置信号处于脉冲电平时，导致第三接入端I3所接入的复位开启电平导通到复位模块2的控制端，使复位模块2开启，复位模块2对第一节点P完成复位。之后，本级移位寄存器单元的输出模块1被关闭，不再输出脉冲电平。通过这种方式，可以允许第一节点P在多个时钟内导通，从而使得输出模块1输出具有多个脉冲的移位信号。
进一步地，如图1所示，复位控制模块3的第一接入端I1连接第一公共电极；第一公共电极的电平与复位关闭电平一致；复位控制模块3的第二接入端I2连接第二公共电极、或者连接下一级移位寄存器单元的移位信号输出端、或者连接第一时钟信号输入端；第二公共电极的电平与复位开启电平一致，第一时钟信号输入端所接入的时钟信号在复位控制模块3的第二接入端I2与复位控制模块3的输出端导通时为复位开启电平；复位控制模块3的第三接入端I3连接第二公共电极。
需要说明的是，在实际应用中，复位控制模块3的第一接入端I1、第二接入端I2和第三接入端I3也可以接入其他输入端，只要能够在复位控制模块3的第一接入端I1与输出端导通时，第一接入端I1为复位关闭电平，第二接入端I2与输出端导通时，第二接入端I2为复位开启电平，第三接入端I3与输出端导通时，第三接入端I3为复位开启电平即可，其对应的技术方案均能实现本发明的技术方案，相应的，也应该落入本发明的保护范围。
示例性地，如图3所示，复位控制模块3包括第一晶体管M1、第二晶体管M2和第三晶体管M3，第一晶体管M1、第二晶体管M2和第三晶体管M3均在控制端接入第一电平时导通，接入第二电平时关闭；其中，第一晶体管M1的第一端连接复位控制模块3的第一接入端I1，控制端连接复位控制模块3的第一控制端C1，第二端连接复位控制模块3的输出端；第二晶体管M2的第一端连接复位控制模块3的第二接入端I2，控制端连接复位控制模块3的第二控制端C2，第二端连接复位控制模块3的输出端；第三晶体管M3的第一端连接复位控制模块3的第三接入端I3，控制端连接复位控制模块3的第三控制端C3，第二端连接复位控制模块3的输出端。其中，第一晶体管M1的沟道宽长比大于第二晶体管M2的沟道宽长比，从而使得当第一晶体管M1和第二晶体管M2均导通时，复位控制模块3的输出端的电平受第一晶体管M1的第一端连接的复位控制模块3的第一接入端的电平控制，即在第一晶体管M1导通时，无论第二晶体管M2是否导通，复位控制模块3输出端的电平都会与第一晶体管M1所连接的第一接入端I1一致，即为复位关闭电平；在第一晶体管M1关闭且第二晶体管M2导通时，复位控制模块3输出端的电平才会与第二晶体管M2所连接的第二接入端I2的电平一致。
需要说明的是，上述输出模块1可以与现有技术中的移位寄存器单元的输出模块一致，均是指用于输出移位信号的模块。示例性地，输出模块1的输入端一般连接时钟信号输入端，在第一节点P被置为能够使该输出模块1开启的电平时，截取一段时钟信号输出，这部分时钟信号构成移位信号。之后在第一节点P被复位时，输出模块1关闭，不再输出时钟信号。当然在实际应用中，该输出模块1也可以为其他能够输出移位信号的模块，本发明不再详细说明。
上述复位模块2也可以与现有技术中的复位模块一致，均是指用于对第一节点P进行复位的模块。示例性地，该复位模块2的接入端可以连接能够使输出模块1关闭的输出关闭电平，在复位模块2开启时，输出关闭电平连接到第一节点P，此时第一节点P被置为输出关闭电平。例如，如图3所示，复位模块2包括第七晶体管M7和第八晶体管M8，其中，第七晶体管M7的第一端与复位模块2的输出端(即第一节点P)相连，第七晶体管M7的第二端与第八晶体管M8的第一端相连，第八晶体管M8的第二端与复位模块2的输入端(即第一公共电极)相连，第七晶体管M7的控制端和第八晶体管M8的控制端均与复位模块2的控制端(即复位控制模块3的输出端)相连。
此外，如图1和图2所示，移位寄存器单元还包括：
输入模块4，输入模块4的输出端与第一节点P相连，适于在接收到的待移位信号处于脉冲电平时，将第一节点P置为能够使输出模块1开启的输出开启电平。此时，输出模块1适于在第一节点P的电平为输出开启电平时输出移位信号；复位模块2适于在输出模块1输出移位信号之后将第一节点P的电平复位为能够使输出模块1关闭的输出关闭电平。
示例性地，如图3所示，输入模块4包括第五晶体管M5和第六晶体管M6，其中，第五晶体管M5的第一端和控制端均与输入模块4的输入端(即待移位信号输入端)相连，第五晶体管M5的第二端与第六晶体管M6的第一端相连，第六晶体管M6的控制端与输入模块4的控制端(即第一时钟信号输入端)相连，第六晶体管M6的第二端与输入模块4的输出端(即第一节点P)相连。
可选地，如图2和图3所示，该移位寄存器单元还可以包括电平维持模块5，电平维持模块5与第一节点P相连，适于在输入模块4和复位模块2均关闭时，维持第一节点P的电平。示例性地，电平维持模块5包括第一电容C1，第一电容C1的一个极板与第一节点P相连。
可选地，如图2和图3所示，移位寄存器单元还包括：负载模块6，负载模块6的控制端与第一节点P相连，适于在第一节点P的电平为输出开启电平时输出移位信号。示例性地，负载模块6的结构可以与输出模块1一致。这样做的好处是，能够将该负载模块6所输出的移位信号用于其他控制端(比如下一级移位寄存器单元的输入端)，避免其他控制端接入到输出模块1的输出端上削弱输出模块1所输出的脉冲电平。
示例性地，如图3所示，负载模块6包括第四晶体管M4，第四晶体管M4的第一端与负载模块6的输入端相连，第二端与负载模块6的输出端相连，控制端与负载模块6的控制端相连。
可选地，如图2和图3所示，移位寄存器单元还包括夹断模块7，用于在输出的移位信号处于脉冲电平时开启，将输入模块4和/或复位模块2夹断。这样做的好处是，避免在输出模块1或者负载模块6输出脉冲电平时，第一节点P的电荷向输入模块1或者复位模块2流动，影响第一节点P的电平，保证输出模块1输出的脉冲电平具有较好的波形。
进一步地，如图2和图3所示，移位寄存器单元还包括：
辅助输出模块8，辅助输出模块8的控制端与第一节点P相连，适于在第一节点P的电平为输出开启电平时输出移位信号；移位信号的脉冲电平与输出开启电平一致。
当输入模块4和复位模块2包括由两个晶体管串联在一起组成的晶体管组合时，夹断模块7的控制端与负载模块6的输出端相连，输入端与辅助输出模块8的输出端相连，输出端与晶体管组合中两个晶体管串联连接处相连，适于在负载模块6和辅助输出模块8的输出端输出的移位信号中的脉冲电平时将夹断模块7的输入端和输出端导通，使晶体管组合中两个晶体管串联连接处的电平与输出开启电平一致。
需要说明的是，输入模块4和复位模块2包括由两个晶体管串联在一起组成的晶体管组合的具体结构已经在之前内容中进行了详细描述，此处不再进行赘述。
可选地，如图3所示，夹断模块7包括第九晶体管M9，第九晶体管M9的第一端与夹断模块7的输入端相连，第二端与夹断模块7的输出端相连，控制端与夹断模块7的控制端相连。
可选地，如图3所示，辅助输出模块8包括第十晶体管M10，第十晶体管M10的第一端与辅助输出模块8的输入端相连，第二端与辅助输出模块8的输出端相连，控制端与辅助输出模块8的控制端相连。
可选地，如图2和图3所示，移位寄存器单元还包括三个重置模块9，三个重置模块9分别用于在输出模块1输出移位信号之后对输出模块1、负载模块6、辅助输出模块8的输出端进行重置，使各个输出端的电平保持为非脉冲电平。
进一步地，如图2和图3所示，三个重置模块9的控制端与复位控制模块3的输出端相连，输入端均用于接入非脉冲电平，输出端分别与输出模块1、负载模块6、辅助输出模块8的输出端相连，适于在复位控制模块3的输出端输出复位开启电平时，将重置模块9的输入端和输出端导通。由于三个重置模块9的控制端与复位控制模块3的输出端相连，从而使得复位控制模块3的输出端的电平与三个重置模块9的控制端的电平相同，无需单独设置用于控制三个重置模块9的控制端的电平的电路，进而能够简化移位寄存器单元的电路结构。
具体地，复位控制模块3之所以能够起到上述作用的原因在于，复位控制模块3包括第三控制端C3和第三输入端I3。示例性地，当移位寄存器单元中的晶体管均为N型晶体管时，向第三控制端C3输入全局重置信号CLR，向第三输入端I3输入高电平信号VGH，如图3和图4所示，在待移位信号STU到来之前，全局重置信号CLR处于高电平，将复位控制模块3的输出端(图中为第二节点Q)的电平拉高，使得三个重置模块9的控制端处于高电平，三个重置模块9的输入端和输出端导通，从而将三个重置模块9的输入端处的低电平传输至三个重置模块9的输出端，使得三个重置模块9的输出端均输出低电平，进而维持整个电路的稳定。
若复位控制模块3不包括第三控制端C3和第三输入端I3，则待移位信号STU到来之前，复位控制模块3的输出端的电平不确定，则会导致整个电路无法维持稳定。若需维持整个电路的稳定，则需要单独设置用于控制三个重置模块9的控制端的电平的电路，进而导致移位寄存器单元的电路复杂。
进一步地，如图3所示，三个重置模块9为第一重置模块91、第二重置模块92和第三重置模块93。
其中，第一重置模块91包括第十一晶体管M11，第十一晶体管M11的控制端与第一重置模块91的控制端(即复位模块2的输出端)相连，第十一晶体管M11的输入端与第一重置模块91的输入端(即第三公共电极，第三公共电极的电平与非脉冲电平一致)相连，第十一晶体管M11的输出端与第一重置模块91的输出端(即输出模块1的输出端)相连。
第二重置模块92包括第十二晶体管M12，第十二晶体管M12的控制端与第二重置模块92的控制端(即复位模块2的输出端)相连，第十二晶体管M12的输入端与第二重置模块92的输入端(即第一公共电极)相连，第十二晶体管M12的输出端与第二重置模块92的输出端(即负载模块6的输出端)相连。
第三重置模块93包括第十三晶体管M13，第十三晶体管M13的控制端与第三重置模块93的控制端(即复位模块2的输出端)相连，第十三晶体管M13的输入端与第三重置模块93的输入端(即第三公共电极)相连，第十三晶体管M13的输出端与第三重置模块93的输出端(即辅助输出模块8的输出端)相连。
此外，如图3所示，输出模块4包括第十四晶体管M14。第十四晶体管M14的控制端与输出模块4的控制端(即第一节点P)相连，第十四晶体管M14的输入端与输出模块4的输入端(即第二时钟信号输入端)相连，第十四晶体管M14的输出端与输出模块4的输出端相连。
示例性地，本发明实施例中的移位寄存器单元所包含的各个晶体管均为N型晶体管。此时，各个模块的开启电平为高电平，关闭电平为低电平。这样，能够的设置能够统一制作工艺，降低制作难度。此时，以上提及的第一公共电极输入第一低电平信号VGL1，第二公共电极输入高电平信号VGH，第三公共电极输入第二低电平信号VGL2。
本发明实施例中优选第一低电平信号VGL1的电平远低于第二低电平信号VGL2的电平，从而使得即使第一低电平信号VGL1存在一定的噪声干扰，复位控制模块3的输出端处的电平也不足以使控制端连接其的晶体管开启，因此，可以在一定程度上避免噪声干扰，有利于维持移位寄存器单元的性能稳定。
当然实际应用中，其中的一部分晶体管采用P型晶体管也能实现本发明的技术方案，比如本发明实施例中，上述的复位控制模块中的各个晶体管均为P型晶体管也可以实现本发明的技术方案，相应也应该落入本发明的保护范围。
本发明提供的移位寄存器单元包括输出模块、复位模块和复位控制模块；其中输出模块的控制端、复位模块的输出端连接第一节点；复位控制模块的输出端与复位模块的控制端相连，适于在复位控制模块的控制端所接入的控制信号的控制下，关闭复位模块，以防止复位模块对第一节点进行复位，以使输出模块在复位模块关闭期间内输出具有多个脉冲的移位信号，从而使得根据本发明的技术方案，能够通过一个移位寄存器单元输出具有多个脉冲的栅极驱动信号。
实施例二
本发明实施例提供了一种栅极驱动电路，该栅极驱动电路包括多个实施例一种任一项所述的移位寄存器单元，还包括第一时钟信号线和第二时钟信号线，第一时钟信号线的相位和第二时钟信号线的相位相反，各个移位寄存器单元的输出模块的输入端连接第二时钟信号线。
示例性地，当移位寄存器单元还包括输出模块时，第一级移位寄存器单元的输入模块的输入端连接起始信号输入端。
进一步地，各个移位寄存器单元的复位控制模块的第二接入端连接第一时钟信号线，输出模块的输入端连接第二时钟信号线。
进一步地，当各个移位寄存器单元的输入模块包括由两个晶体管串联在一起组成的晶体管组合时，输入模块中与第一节点相连的晶体管的控制端连接第一时钟信号线。
本发明实施例中的栅极驱动电路的有益效果和实施例一中的移位寄存器单元的有益效果相同，本发明实施例不再进行赘述。
实施例三
本发明实施例提供了一种驱动实施例一中任一项所述的移位寄存器单元的方法，包括：
针对接收到的多脉冲的待移位信号输出相同脉冲个数的移位信号之后，在复位控制模块的控制端施加控制信号关闭复位模块，以防止复位模块对第一节点进行复位。
当移位寄存器单元的具体结构的不同时，适用的驱动方法也存在一定的区别。
示例性地，当移位寄存器单元中的复位控制模块包括第一控制端、第二控制端和第三控制端时，上述驱动方法具体包括：
在针对接收到的多脉冲的待移位信号输出相同脉冲个数的移位信号之后，在第一控制端接入第一电平，在第三控制端接入第二电平。
示例性地，当移位寄存器单元中的复位控制模块包括第一接入端、第二接入端和第三接入端时，第一电平与脉冲电平一致，第二电平与非脉冲电平一致；上述驱动方法具体包括：将复位控制模块的第一控制端接入待移位信号，将复位控制模块的第二控制端接入下一级移位寄存器所输出的移位信号，将复位控制模块的第三控制端接入全局重置信号；且在第一控制端接入脉冲电平时，在第一接入端接入复位关闭电平；在第二控制端接入脉冲电平时，在第二接入端接入复位开启电平；在第三控制端接入脉冲电平时，在第三接入端接入复位开启电平。
示例性地，当移位寄存器单元还包括夹断模块时，上述驱动方法还包括：在移位寄存器单元输出的移位信号处于脉冲电平时，施加控制信号使夹断模块开启。
本发明实施例中的驱动方法的有益效果和实施例一中的移位寄存器单元的有益效果相同，本发明实施例不再进行赘述。
实施例四
本发明实施例提供了一种最为具体的驱动方法，用于驱动如图3所示的移位寄存器单元。具体地，该移位寄存器单元的驱动方法分为2N+2个阶段，驱动过程的时序图如图4所示(为了便于描述，图中将复位控制模块3的输出端标记为第二节点Q)，图4中以N等于5，即信号输出端OUT输出5个脉冲为例进行描述。需要说明的是，以下仅以第一至第十四晶体管均为N型晶体管为例分六个阶段对上述驱动方法进行详细描述，此时，第一至第十四晶体管均为栅极上施加的信号为低电平信号时导通，高电平信号时关闭。
第一阶段t1：
全局重置信号输入端输入的全局重置信号CLR为高电平，待移位信号输入端输入的待移位信号STU和下一级移位寄存器单元的移位信号输出端输入的复位信号STD均为低电平，第三晶体管M3导通，第一晶体管M1和第二晶体管M2均关闭。
第二公共电极输入的高电平信号VGH传输至复位控制模块3的输出端，复位控制模块3的输出端处于高电平，从而使其控制的复位模块3中的第七晶体管M7和第八晶体管M8导通，第一公共电极输入的第一低电平信号VGL1传输至第一节点P，第一节点P处于低电平。复位控制模块3的输出端同时控制第十一晶体管M11、第十二晶体管M12和第十三晶体管M13导通，第三公共电极输入的第二低电平信号VGL2通过第十一晶体管M11传输至输出模块的输出端OUT，输出端OUT输出低电平，第一低电平信号VGL1通过第十二晶体管M12传输至第三节点R，第三节点R处于低电平，第二低电平信号VGL2通过第十三晶体管M13传输至第四节点S，第四节点S处于低电平。
第二阶段t2：
全局重置信号输入端输入的全局重置信号CLR为低电平，待移位信号STU和复位信号STD为高电平，第一晶体管M1和第二晶体管M2导通，第三晶体管M3关闭。第一低电平信号VGL1传输至复位控制模块3的输出端，复位控制模块3的输出端处于低电平，第十一晶体管M11关闭。
待移位信号STU和第一时钟信号CLK1均为高电平，第五晶体管M5和第六晶体管M6导通，待移位信号STU传输至第一节点P，第一节点P处于高电平，并对第一电容C1进行充电，并且第十四晶体管M14导通，第二时钟信号CLK2为低电平，第二时钟信号CLK2传输至输出端OUT，输出端OUT输出低电平。
第三阶段t3：
第一时钟信号CLK1为低电平，第六晶体管M6关闭，第一节点P悬空，第一电容C1放电使第一节点P保持高电平，第二时钟信号CLK2为高电平信号，从而使得第一节点P的电平上升至更高的电平，从而使得第十四晶体管M14导通，第二时钟信号CLK2为高电平，第二时钟信号CLK2传输至输出端OUT，输出端OUT输出高电平。
同时，第一节点P为高电平，第四晶体管M4和第十晶体管M10均导通，第二时钟信号CLK2传输至第三节点R和第四节点S，使第三节点R和第四节点S处于高电平，第九晶体管M9导通，高电平信号传输至第五节点T，从而使得第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8和第一节点P之间的漏电流大幅减小，以保证在输出高电平的过程中，第一节点P始终保持较高电平。
第2M阶段t2M：与第二阶段t2相同。其中，M为大于或者等于2并且小于或者等于N的整数，N为信号输出端输出的脉冲个数。图4中，N等于5，即信号输出端OUT输出的多脉冲信号中的脉冲个数为5个。
第2M+1阶段t2M+1与第三阶段t3相同。
第2N+2阶段t2N+2：
待移位信号STU为低电平，复位信号STD为高电平，第三晶体管M3和第一晶体管M1均关闭，第二晶体管M2导通。
复位信号STD传输至复位控制模块3的输出端，复位控制模块3的输出端处于高电平，第七晶体管M7和第八晶体管M8导通，第一低电平信号VGL1传输至第一节点P，第一节点P处于低电平，从而使得第十四晶体管M14关闭。复位控制模块3的输出端同时控制第十一晶体管M11导通，第二低电平信号VGL2传输至输出端OUT，输出端OUT输出低电平，
同时，第十二晶体管M12、第十三晶体管M13导通，第一低电平信号VGL1传输至第三节点R，第二低电平信号VGL2传输至第四节点S，使得第三节点R和第四节点S的电平被拉低。且由于第七晶体管M7和第八晶体管M8导通，第一低电平信号VGL1传输至第五节点T，第五节点T被下拉至低电平，并且第一低电平信号VGL1传输至第一节点P，第一节点P被下拉至低电平。
通过以上的实施方式的描述，所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在可读取的存储介质中，如计算机的软盘，硬盘或光盘等，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述的方法。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (27)

1.一种移位寄存器单元，其特征在于，包括：
输出模块、复位模块和复位控制模块；其中输出模块的控制端、复位模块的输出端连接第一节点；所述复位控制模块的输出端与所述复位模块的控制端相连，适于在所述复位控制模块的控制端所接入的控制信号的控制下，关闭所述复位模块，以防止所述复位模块对所述第一节点进行复位，以使所述输出模块在所述复位模块关闭期间内输出具有多个脉冲的移位信号。
2.如权利要求1所述的移位寄存器单元，其特征在于，
所述复位控制模块的控制端包括第一控制端、第二控制端和第三控制端，适于在第一控制端接入第一电平，第三控制端接入第二电平时，关闭所述复位模块，以防止所述复位模块对所述第一节点进行复位，在第一控制端接入第二电平，第二控制端接入第一电平时，或者，第一控制端接入第二电平，第三控制端接入第一电平时，开启所述复位模块，对所述第一节点进行复位。
3.如权利要求2所述的移位寄存器单元，其特征在于，所述复位控制模块的第一控制端连接待移位信号输入端，第二控制端连接下一级移位寄存器单元的移位信号输出端，第三控制端连接全局重置信号输入端；待移位信号、移位信号和全局重置信号中的脉冲电平与所述第一电平一致；待移位信号、移位信号和全局重置信号中的非脉冲电平与所述第二电平一致。
4.如权利要求3所述的移位寄存器单元，其特征在于，所述复位控制模块包括第一接入端、第二接入端和第三接入端，第一接入端用于接入能够使所述复位模块关闭的复位关闭电平，第二接入端用于接入能够使所述复位模块开启的复位开启电平，第三接入端用于接入能够使所述复位模块开启的复位开启电平；
所述复位控制模块适于在第一控制端接入第一电平时，将第一接入端与输出端导通，在第二控制端接入第一电平时，将第二接入端与输出端导通，在第三控制端接入第一电平时，将第三接入端与输出端导通；且输出端在与第一接入端和第二接入端均导通时，电平与第一接入端保持一致。
5.如权利要求4所述的移位寄存器单元，其特征在于，所述复位控制模块的第一接入端连接第一公共电极；所述第一公共电极的电平与所述复位关闭电平一致；
所述复位控制模块的第二接入端连接第二公共电极、或者连接下一级移位寄存器单元的移位信号输出端、或者连接第一时钟信号输入端；所述第二公共电极的电平与所述复位开启电平一致，所述第一时钟信号输入端所接入的时钟信号在所述复位控制模块的第二接入端与所述复位控制模块的输出端导通时为复位开启电平；
所述复位控制模块的第三接入端连接第二公共电极。
6.如权利要求5所述的移位寄存器单元，其特征在于，所述复位控制模块包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管、所述第二晶体管和所述第三晶体管均在控制端接入第一电平时导通，接入第二电平时关闭；其中，
所述第一晶体管的第一端连接所述复位控制模块的第一接入端，控制端连接所述复位控制模块的第一控制端，第二端连接所述复位控制模块的输出端；所述第二晶体管的第一端连接所述复位控制模块的第二接入端，控制端连接所述复位控制模块的第二控制端，第二端连接所述复位控制模块的输出端；所述第三晶体管的第一端连接所述复位控制模块的第三接入端，控制端连接所述复位控制模块的第三控制端，第二端连接所述复位控制模块的输出端；所述第一晶体管的沟道宽长比大于所述第二晶体管的沟道宽长比。
7.如权利要求1-6任一项所述的移位寄存器单元，其特征在于，还包括：
输入模块，所述输入模块的输出端与所述第一节点相连，适于在接收到的待移位信号处于脉冲电平时，将所述第一节点置为能够使所述输出模块开启的输出开启电平；
所述输出模块适于在所述第一节点的电平为输出开启电平时输出移位信号；
所述复位模块适于在所述输出模块输出移位信号之后将所述第一节点的电平复位为能够使所述输出模块关闭的输出关闭电平。
8.如权利要求7所述的移位寄存器单元，其特征在于，还包括：电平维持模块，所述电平维持模块与所述第一节点相连，适于在所述输入模块和所述复位模块均关闭时，维持所述第一节点的电平。
9.如权利要求7所述的移位寄存器单元，其特征在于，还包括：负载模块，所述负载模块的控制端与所述第一节点相连，适于在所述第一节点的电平为输出开启电平时输出移位信号。
10.如权利要求9所述移位寄存器单元，其特征在于，所述负载模块包括第四晶体管，第四晶体管的第一端与所述负载模块的输入端相连，第二端与所述负载模块的输出端相连，控制端与所述负载模块的控制端相连。
11.如权利要求7所述的移位寄存器单元，其特征在于，还包括夹断模块，用于在输出的移位信号处于脉冲电平时开启，将所述输入模块和/或所述复位模块夹断。
12.如权利要求11所述的移位寄存器单元，其特征在于，还包括：
辅助输出模块，所述辅助输出模块的控制端与所述第一节点相连，适于在所述第一节点的电平为输出开启电平时输出移位信号；移位信号的脉冲电平与所述输出开启电平一致；
所述输入模块和所述复位模块包括由两个晶体管串联在一起组成的晶体管组合；
所述夹断模块的控制端与所述负载模块的输出端相连，输入端与所述辅助输出模块的输出端相连，输出端与晶体管组合中两个晶体管串联连接处相连，适于在所述负载模块和所述辅助输出模块的输出端输出的移位信号中的脉冲电平时将所述夹断模块的输入端和输出端导通，使晶体管组合中两个晶体管串联连接处的电平与所述输出开启电平一致。
13.如权利要求12所述的移位寄存器单元，其特征在于，所述输入模块包括第五晶体管和第六晶体管，所述第五晶体管的第一端和控制端与所述输入模块的输入端相连，所述第五晶体管的第二端与所述第六晶体管的第一端相连，所述第六晶体管的控制端与所述输入模块的控制端相连，所述第六晶体管的第二端与所述输入模块的输出端相连；
所述复位模块包括第七晶体管和第八晶体管，所述第七晶体管的控制端和所述第八晶体管的控制端均与所述复位模块的控制端相连，所述第七晶体管的第一端与所述复位模块的输出端相连，所述第七晶体管的第二端与所述第八晶体管的第一端相连，所述第八晶体管的第二端与所述复位模块的输入端相连。
14.如权利要求12所述的移位寄存器单元，其特征在于，所述夹断模块包括第九晶体管，第九晶体管的第一端与所述夹断模块的输入端相连，第二端与所述夹断模块的输出端相连，控制端与所述夹断模块的控制端相连。
15.如权利要求12所述的移位寄存器单元，其特征在于，所述辅助输出模块包括第十晶体管，第十晶体管的第一端与所述辅助输出模块的输入端相连，第二端与所述辅助输出模块的输出端相连，控制端与所述辅助输出模块的控制端相连。
16.如权利要求12所述的移位寄存器单元，其特征在于，还包括三个重置模块，三个重置模块分别用于在所述输出模块输出移位信号之后对所述输出模块、所述负载模块、所述辅助输出模块的输出端进行重置，使各个输出端的电平保持为非脉冲电平。
17.如权利要求16所述的移位寄存器单元，其特征在于，三个重置模块的控制端与所述复位控制模块的输出端相连，输入端均用于接入非脉冲电平，输出端分别与输出模块、负载模块、辅助输出模块的输出端相连，适于在所述复位控制模块的输出端输出复位开启电平时，将重置模块的输入端和输出端导通。
18.如权利要求17所述的移位寄存器单元，其特征在于，三个重置模块为第一重置模块、第二重置模块和第三重置模块；
其中，所述第一重置模块包括第十一晶体管，所述第十一晶体管的控制端与所述第一重置模块的控制端相连，所述第十一晶体管的输入端与所述第一重置模块的输入端相连，所述第十一晶体管的输出端与所述第一重置模块的输出端相连；
所述第二重置模块包括第十二晶体管，所述第十二晶体管的控制端与所述第二重置模块的控制端相连，所述第十二晶体管的输入端与所述第二重置模块的输入端相连，所述第十二晶体管的输出端与所述第二重置模块的输出端相连；
所述第三重置模块包括第十三晶体管，所述第十三晶体管的控制端与所述第三重置模块的控制端相连，所述第十三晶体管的输入端与所述第三重置模块的输入端相连，所述第十三晶体管的输出端与所述第三重置模块的输出端相连。
19.如权利要求1所述的移位寄存器单元，其特征在于，所述输出模块包括第十四晶体管，所述第十四晶体管的控制端与所述输出模块的控制端相连，所述第十四晶体管的输入端与所述输出模块的输入端相连，所述第十四晶体管的输出端与所述输出模块的输出端相连。
20.一种栅极驱动电路，其特征在于，包括多个如权利要求1-19任一项所述的移位寄存器单元，还包括第一时钟信号线和第二时钟信号线，第一时钟信号线的相位和第二时钟信号线的相位相反，各个移位寄存器单元的输出模块的输入端连接第二时钟信号线。
21.如权利要求20所述的栅极驱动电路，其特征在于，所述移位寄存器单元为如权利要求7所述的移位寄存器单元时，第一级移位寄存器单元的输入模块的输入端连接起始信号输入端。
22.如权利要求21所述的栅极驱动电路，其特征在于，各个移位寄存器单元的复位控制模块的第二接入端连接第一时钟信号线，输出模块的输入端连接第二时钟信号线。
23.如权利要求22所述的栅极驱动电路，其特征在于，当各个移位寄存器单元的输入模块包括由两个晶体管串联在一起组成的晶体管组合时，输入模块中与第一节点相连的晶体管的控制端连接第一时钟信号线。
24.一种驱动如权利要求1-19任一项所述的移位寄存器单元的方法，其特征在于，包括：
针对接收到的多脉冲的待移位信号输出相同脉冲个数的移位信号之后，在复位控制模块的控制端施加控制信号关闭所述复位模块，以防止所述复位模块对所述第一节点进行复位。
25.如权利要求24所述的方法，其特征在于，当所述移位寄存器单元为如权利要求2所述的移位寄存器单元时，所述方法具体包括：
在针对接收到的多脉冲的待移位信号输出相同脉冲个数的移位信号之后，在第一控制端接入第一电平，在第三控制端接入第二电平。
26.如权利要求25所述的方法，其特征在于，当所述移位寄存器单元为如权利要求4所述的移位寄存器单元时，所述第一电平与脉冲电平一致，第二电平与非脉冲电平一致；所述方法具体包括：将所述复位控制模块的第一控制端接入待移位信号，将所述复位控制模块的第二控制端接入下一级移位寄存器所输出的移位信号，将所述复位控制模块的第三控制端接入全局重置信号；且在第一控制端接入脉冲电平时，在第一接入端接入复位关闭电平；在第二控制端接入脉冲电平时，在第二接入端接入复位开启电平；在第三控制端接入脉冲电平时，在第三接入端接入复位开启电平。
27.如权利要求26所述的方法，其特征在于，当所述移位寄存器单元为如权利要求11所述的移位寄存器单元时，所述方法还包括：在所述移位寄存器单元输出的移位信号处于脉冲电平时，施加控制信号使所述夹断模块开启。
CN201510251257.9A 2015-05-15 2015-05-15 一种移位寄存器单元及其驱动方法、栅极驱动电路 Active CN104809985B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510251257.9A CN104809985B (zh) 2015-05-15 2015-05-15 一种移位寄存器单元及其驱动方法、栅极驱动电路
US15/127,770 US10134339B2 (en) 2015-05-15 2015-10-20 Shift register unit and driving method thereof, gate driving circuit
PCT/CN2015/092295 WO2016184027A1 (zh) 2015-05-15 2015-10-20 一种移位寄存器单元及其驱动方法、栅极驱动电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510251257.9A CN104809985B (zh) 2015-05-15 2015-05-15 一种移位寄存器单元及其驱动方法、栅极驱动电路

Publications (2)

Publication Number Publication Date
CN104809985A true CN104809985A (zh) 2015-07-29
CN104809985B CN104809985B (zh) 2017-12-08

Family

ID=53694774

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510251257.9A Active CN104809985B (zh) 2015-05-15 2015-05-15 一种移位寄存器单元及其驱动方法、栅极驱动电路

Country Status (3)

Country Link
US (1) US10134339B2 (zh)
CN (1) CN104809985B (zh)
WO (1) WO2016184027A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105589604A (zh) * 2016-03-08 2016-05-18 京东方科技集团股份有限公司 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路
CN106128352A (zh) * 2016-09-05 2016-11-16 京东方科技集团股份有限公司 Goa单元、驱动方法、goa电路和显示装置
WO2016184027A1 (zh) * 2015-05-15 2016-11-24 京东方科技集团股份有限公司 一种移位寄存器单元及其驱动方法、栅极驱动电路
CN107452318A (zh) * 2017-09-20 2017-12-08 京东方科技集团股份有限公司 复位控制模块、其驱动方法及移位寄存器单元、显示装置
CN107633799A (zh) * 2017-10-13 2018-01-26 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN108538257A (zh) * 2018-07-13 2018-09-14 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示基板
CN108538238A (zh) * 2018-05-24 2018-09-14 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
WO2018196020A1 (zh) * 2017-04-25 2018-11-01 深圳市华星光电技术有限公司 Goa驱动电路和液晶显示面板
CN108735176A (zh) * 2018-06-06 2018-11-02 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
WO2019140943A1 (zh) * 2018-01-19 2019-07-25 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336291B (zh) * 2015-12-04 2018-11-02 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法与显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080266275A1 (en) * 2007-04-25 2008-10-30 Wintek Corporation Shift register and liquid crystal display
CN102682689A (zh) * 2012-04-13 2012-09-19 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN102831860A (zh) * 2012-09-05 2012-12-19 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动器及显示装置
CN104575396A (zh) * 2015-02-05 2015-04-29 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极扫描电路
CN104575419A (zh) * 2014-12-04 2015-04-29 上海天马微电子有限公司 一种移位寄存器及其驱动方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233125B (en) 2004-06-24 2005-05-21 Toppoly Optoelectronics Corp Shift register and a shift register
CN104425035B (zh) * 2013-08-29 2017-07-28 北京京东方光电科技有限公司 移位寄存器单元、移位寄存器及显示装置
CN104537977B (zh) * 2015-01-20 2017-08-11 京东方科技集团股份有限公司 一种goa单元及驱动方法、goa电路和显示装置
CN104809985B (zh) 2015-05-15 2017-12-08 京东方科技集团股份有限公司 一种移位寄存器单元及其驱动方法、栅极驱动电路
CN104992663B (zh) * 2015-08-05 2017-09-22 京东方科技集团股份有限公司 一种移位寄存器单元及栅极驱动电路、显示面板
CN107316616A (zh) * 2016-04-26 2017-11-03 中华映管股份有限公司 显示面板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080266275A1 (en) * 2007-04-25 2008-10-30 Wintek Corporation Shift register and liquid crystal display
CN102682689A (zh) * 2012-04-13 2012-09-19 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN102831860A (zh) * 2012-09-05 2012-12-19 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动器及显示装置
CN104575419A (zh) * 2014-12-04 2015-04-29 上海天马微电子有限公司 一种移位寄存器及其驱动方法
CN104575396A (zh) * 2015-02-05 2015-04-29 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极扫描电路

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016184027A1 (zh) * 2015-05-15 2016-11-24 京东方科技集团股份有限公司 一种移位寄存器单元及其驱动方法、栅极驱动电路
US10134339B2 (en) 2015-05-15 2018-11-20 Boe Technology Group Co., Ltd. Shift register unit and driving method thereof, gate driving circuit
CN105589604B (zh) * 2016-03-08 2018-06-01 京东方科技集团股份有限公司 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路
WO2017152643A1 (en) * 2016-03-08 2017-09-14 Boe Technology Group Co., Ltd. Reset circuit, shift register unit, and gate scanning circuit
CN105589604A (zh) * 2016-03-08 2016-05-18 京东方科技集团股份有限公司 复位电路及其驱动方法、移位寄存器单元、栅极扫描电路
US10332434B2 (en) 2016-03-08 2019-06-25 Boe Technology Group Co., Ltd. Reset circuit, shift register unit, and gate scanning circuit
CN106128352A (zh) * 2016-09-05 2016-11-16 京东方科技集团股份有限公司 Goa单元、驱动方法、goa电路和显示装置
CN106128352B (zh) * 2016-09-05 2019-06-07 京东方科技集团股份有限公司 Goa单元、驱动方法、goa电路和显示装置
WO2018196020A1 (zh) * 2017-04-25 2018-11-01 深圳市华星光电技术有限公司 Goa驱动电路和液晶显示面板
CN107452318A (zh) * 2017-09-20 2017-12-08 京东方科技集团股份有限公司 复位控制模块、其驱动方法及移位寄存器单元、显示装置
CN107633799A (zh) * 2017-10-13 2018-01-26 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
WO2019140943A1 (zh) * 2018-01-19 2019-07-25 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路
US11120720B2 (en) 2018-05-24 2021-09-14 Boe Technology Group Co., Ltd. Shift register unit and driving method thereof, gate driver, display panel and display device
CN108538238A (zh) * 2018-05-24 2018-09-14 京东方科技集团股份有限公司 移位寄存器单元及驱动方法、栅极驱动电路和显示装置
CN108735176A (zh) * 2018-06-06 2018-11-02 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
WO2019233110A1 (zh) * 2018-06-06 2019-12-12 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN108735176B (zh) * 2018-06-06 2020-01-03 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示装置
US11315496B2 (en) 2018-06-06 2022-04-26 Chongqing Boe Optoelectronics Technology Co., Ltd. Shift register unit and driving method thereof, gate drive circuit and display device
CN108538257A (zh) * 2018-07-13 2018-09-14 京东方科技集团股份有限公司 栅极驱动单元及其驱动方法、栅极驱动电路和显示基板
US11257418B2 (en) 2018-07-13 2022-02-22 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Driving unit and driving method thereof, gate driving circuit and display substrate

Also Published As

Publication number Publication date
CN104809985B (zh) 2017-12-08
US20180174660A1 (en) 2018-06-21
WO2016184027A1 (zh) 2016-11-24
US10134339B2 (en) 2018-11-20

Similar Documents

Publication Publication Date Title
CN104809985A (zh) 一种移位寄存器单元及其驱动方法、栅极驱动电路
CN104575396B (zh) 移位寄存器单元及其驱动方法、栅极扫描电路
CN105741802B (zh) 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN207217082U (zh) 像素电路及显示装置
CN102682689B (zh) 一种移位寄存器、栅极驱动电路及显示装置
CN104835450B (zh) 移位寄存器单元及其控制方法、栅极驱动电路、显示装置
CN105139801B (zh) 阵列基板行驱动电路、移位寄存器、阵列基板及显示器
CN104464628B (zh) 移位寄存器单元及驱动方法、栅极驱动电路及显示装置
CN105096803B (zh) 移位寄存器及其驱动方法、栅极驱动电路、显示装置
CN103730089B (zh) 栅极驱动电路、方法、阵列基板行驱动电路和显示装置
CN102479477B (zh) 移位寄存器单元、栅极驱动电路和显示装置
CN104575411B (zh) 液晶显示器及其双向移位暂存装置
CN106652867A (zh) 移位寄存器单元、栅极驱动电路及显示面板
CN108648718A (zh) 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置
CN110164352A (zh) 移位寄存器电路及其驱动方法、栅极驱动电路和显示面板
CN103617775B (zh) 移位寄存器单元、栅极驱动电路及显示器
CN105895011A (zh) 移位寄存器单元、栅极驱动电路及显示面板
CN109949749A (zh) 移位寄存器、栅极驱动电路、显示装置和栅极驱动方法
CN104409045A (zh) 移位寄存器及其驱动方法、移位扫描电路和显示装置
CN105529000B (zh) 信号生成单元、移位寄存器、显示装置及信号生成方法
CN104269134A (zh) 一种栅极驱动器、显示装置及栅极驱动方法
CN107016971A (zh) 一种扫描电路单元、栅极驱动电路及扫描信号控制方法
CN109064964A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN104715733A (zh) 移位寄存器单元、驱动电路和方法、阵列基板和显示装置
CN106601175A (zh) 移位寄存器单元、驱动方法、栅极驱动电路和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant