CN104798206A - 具有工程衬底的iii族氮化物晶体管 - Google Patents
具有工程衬底的iii族氮化物晶体管 Download PDFInfo
- Publication number
- CN104798206A CN104798206A CN201480001977.3A CN201480001977A CN104798206A CN 104798206 A CN104798206 A CN 104798206A CN 201480001977 A CN201480001977 A CN 201480001977A CN 104798206 A CN104798206 A CN 104798206A
- Authority
- CN
- China
- Prior art keywords
- layer
- transistor
- substrate
- channel layer
- epitaxial loayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 33
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims description 39
- 230000004888 barrier function Effects 0.000 claims description 38
- 239000000463 material Substances 0.000 claims description 32
- 239000011248 coating agent Substances 0.000 claims description 25
- 238000000576 coating method Methods 0.000 claims description 25
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 10
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 229910002704 AlGaN Inorganic materials 0.000 claims description 7
- 238000001465 metallisation Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 claims description 3
- 238000001020 plasma etching Methods 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 2
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 2
- 229910002601 GaN Inorganic materials 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- 230000006872 improvement Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005264 electron capture Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000004807 localization Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
Abstract
一种晶体管包括多个外延层、电连接至外延层中沟道层的漏极电极、电连接至所述沟道层的源极电极、背面金属层、在外延层的第一部分和背面金属层之间的衬底、以及在外延层第二部分和背面金属层之间的介质层。
Description
相关申请的交叉引用
本申请涉及并要求于2013年3月15日提交的美国申请No.13/838,546的优先权，其全部内容通过引用合并于此。
技术领域
本申请涉及III族氮化物晶体管和硅基氮化镓(GaN-on-Si)晶体管，并且尤其涉及在III族氮化物晶体管中的击穿电压。
背景技术
硅基氮化镓晶体管适用于制作高效低能耗开关模块，但是，硅基氮化镓晶体管的击穿电压性能受到III族氮化物外延层叠层厚度的限制。由于在III族氮化物材料和Si衬底之间的较大的热失配，因此很难以生长厚度超过5微米的III族氮化物外延层叠层。
众所周知Si衬底会限制硅基氮化镓晶体管的击穿电压。在以下文献中描述了将Si衬底移除并随后将器件转移至玻璃衬底的技术：Bin Lu and Tomas Palacios，“High Breakdown(>1500V)AlGaN/GaNHEMTs by Substrate-Transfer,”IEEE Electron Device Letters,vol.31,no.9,pp.951-953,Sep 2010。该器件示出了在衬底转移后的较高的击穿电压，但是，该方法的一个缺点在于难以处理衬底完全移除的大尺寸晶片，从而导致低良率和高成本。
在以下文献中描述了在局域化移除源极和漏极之间的Si衬底后击穿电压的改进：P.Srivastava,J.Das,D.Visalli,M.V.Hove,P.E.Malinowski,D.Marcon,S.Lenci,K.Geens,K.Cheng,M.Leys,S.Decoutere,R.Mertens and G.Borghs，“Record BreakdownVoltage(2200V)of GaN DHFETs on Si with 2-μm Buffer Thicknessby Local Substrate Removal,”IEEE Electron Device Letters,vol.32,no.1,pp.30-32,Jan.2011。该改进击穿电压的方法的缺点在于Si衬底中的未填充沟槽可能会导致影响GaN FET的动态特性的电子捕获(trapping)问题。具体的，具有刻蚀衬底的器件会由于在衬底/空气界面的捕获而具有差的动态导通电阻。
需要具有改进的具备良好性能特性的击穿电压和低制作成本的III族氮化物晶体管及其制造方法。本发明的实施例解决了这些以及其他需求。
发明内容
在本发明公开的第一实施例中，一种晶体管包括多个外延层、电连接至外延层中沟道层的漏极电极、电连接至所述沟道层的源极电极、背面金属层、在外延层的第一部分和背面金属层之间的衬底、以及在外延层第二部分和背面金属层之间的介质层。
在本发明公开的另一实施例中，一种制造晶体管的方法，包括：在衬底上形成多个外延层；形成电连接至外延层中沟道层的漏极电极；形成电连接至外延层中沟道层的源极电极；采用可移除材料覆盖漏极电极、源极电极、和外延层的顶层；将载体晶片键合至可移除材料；刻蚀掉漏极下方的衬底的一部分；在衬底的刻蚀掉的部分中沉积介质层；在衬底和介质层上沉积背面金属；以及移除载体晶片和可移除材料。
由下文中的详细描述和附图可以清楚地示出这些和其他特征和优点。在说明书和附图中，标号表明不同特征，在整个说明书和附图中类似的标号指的是类似的特征。
附图说明
图1示出了根据本发明的III族氮化物晶体管的立视剖面图；以及
图2A至图2D示出了制造根据本发明的III族氮化物晶体管的方法。
具体实施方式
在下文中，示出了许多具体的细节以清楚地描述本发明公开的各种具体实施例。但是，本领域技术人员应该可以理解到本发明可以在不具备以下讨论的具体细节的情况下实施。在其他情况下，并未描述公知特征以免混淆本发明。
图1示出了根据本发明的III族氮化物晶体管的立视剖面图。在漏极22下方区域的衬底12(其可以为硅(Si))被部分移除并且被介质层30(其可以为苯并环丁烯(BCB))填充。在衬底12以及介质层30的背面沉积背面金属层32。
对于图1中的晶体管，漏极22可以处于高电压并且背面金属32可以接地。由于硅衬底12导电，漏极22和背面金属32之间的所有电压肯定施加至III族氮化物层上。通过移除在漏极22下方的至少一部分或所有衬底12并且在其中填充介质层30，一部分电压可以施加到介质层30上，其降低了在III族氮化物层上的电压降的量，从而改进了器件的击穿电压。注意到其他的衬底(例如一种碳化硅(SiC)衬底)也可以是导电的。
缓冲层14在衬底12和介质层30上方。缓冲层14可以为III族氮化物材料。沟道层16在缓冲层14上方并且可以为III族氮化物材料。典型的沟道层为非故意掺杂的厚度范围在5纳米(nm)至约2微米之间的GaN层。
势垒层18在沟道层16上方并且可以为III族氮化物材料叠层。势垒层18具有比沟道层16更大的能量带隙。典型的势垒层18可以为Al含量在10-30％并且厚度为5-30纳米(nm)的AlGaN合金。
源极电极20和漏极电极22在势垒层18和沟道层16相对的两端上、并且典型地通过合金化Ti/Al/Ni/Au叠层来形成。源极电极20和漏极电极22电连接至沟道层16。栅极电极24在势垒层18的顶部、并且位于源极20和漏极22的电极之间。
采用图1结构的在Si上的具有III族氮化物的晶体管(例如硅基氮化镓晶体管)在不需要增加如缓冲层14、沟道层16和势垒层18的III族氮化物外延层的厚度的情况下具有增加的击穿电压等级。
图2A至图2D示出了制造根据本发明的III族氮化物晶体管的方法。
首先，如图2A所示，在衬底12(其可以为硅(Si))上通过生长缓冲层14来形成III族氮化物晶体管。缓冲层14可以为在衬底12上通过化学气相沉积或分子束外延生长的III族氮化物材料叠层。
随后，在缓冲层14上生长沟道层16。沟道层16可以为在缓冲层14上通过化学气相沉积或分子束外延生长的III族氮化物材料。典型的沟道层为非故意掺杂的厚度范围在5纳米(nm)至几微米之间的如GaN层的III族氮化物层。
随后，在沟道层16上生长势垒层18。势垒层18可以为在沟道层16上通过化学气相沉积或分子束外延生长的III族氮化物材料叠层。势垒层18被形成为具有比沟道层16更大的能量带隙。典型的势垒层18可以为III族氮化物，例如为Al含量在10-30％并且厚度为5-30nm的AlGaN合金。
随后在在势垒层18和沟道层16相对的两端上、并且典型地通过合金化Ti/Al/Ni/Au叠层来形成源极电极20和漏极电极22。源极电极20和漏极电极22被形成为电连接至沟道层16。最后，栅极电极24形成在势垒层18的顶部、并且位于源极20和漏极22的电极之间。
随后，如图2B所示，在完成外延层和其他正面处理(例如形成电极)之后，将该结构装载到载体晶片42上。源极20、漏极22、栅极24的电极和势垒层18均被诸如蜡的可移除材料40覆盖。随后载体晶片42被键合至可移除材料40。
一旦载体晶片42附接上，整个结构被翻转并且在通过等离子体刻蚀来刻蚀掉漏极下方的衬底12的一部分44。
随后，如图2C所示，在被刻蚀掉的衬底的区域44中的结构背面上覆盖介质层30，并且随后进行抛光。随后在衬底12和填充的介质层30上沉积诸如AuGe的背面金属32。
随后，如图2D所示，移除载体晶片42和蜡40。得到的结构也如图1所示。
如上所述，选择性移除衬底和沉积介质层代替衬底的前述方法提高了III族氮化物器件(例如硅基氮化镓高电子迁移率晶体管(HEMTs))的击穿电压等级。
本文描述的所有元件、部分和步骤均被优选地包括。可以理解对于本领域技术人员显而易见的是任何这些元件、部分和步骤均可以被其他元件、部分和步骤所代替，也可以被一起删除。
构思
本发明至少包括以下构思。
构思1.一种晶体管，包括：
多个外延层；
电连接至所述外延层中沟道层的漏极电极；
电连接至所述沟道层的源极电极；
背面金属层；
在所述外延层的第一部分和所述背面金属层之间的衬底；以及
在所述外延层的第二部分和所述背面金属层之间的介质层。
构思2.如构思1所述的晶体管：
其中所述多个外延层包括：
缓冲层；
在所述缓冲层上方的所述沟道层；以及
在所述沟道层上方的势垒层；以及
其中所述晶体管还包括：
在所述源极电极和所述漏极电极之间的所述势垒层上的栅极电极；以及
其中：
所述衬底在所述缓冲层的第一部分和所述背面金属层之间；以及
所述介质层在所述缓冲层的第二部分和所述背面金属层之间。
构思3.如构思1所述的晶体管，其中所述衬底包括硅。
构思4.如构思1所述的晶体管，其中所述介质层包括苯并环丁烯(BCB)。
构思5.如构思2所述的晶体管，其中
所述缓冲层包括III族氮化物材料；
所述沟道层包括III族氮化物材料；
所述势垒层包括III族氮化物材料并且具有比所述沟道层更大的能量带隙。
构思6.如构思1所述的晶体管，其中所述背面金属层电连接至所述衬底和所述介质层。
构思7.如构思1所述的晶体管，其中所述背面金属层处于接地电压。
构思8.如构思2所述的晶体管，其中：
所述沟道层包括GaN；以及
所述势垒层包括AlGaN。
构思9.如构思1所述的晶体管，其中
所述背面金属包括AuGe。
构思10.如构思2所述的晶体管，其中：
所述沟道层的厚度在5纳米至2微米的范围内；以及
所述势垒层的厚度在5-30纳米的范围内。
构思11.如构思1所述的晶体管，其中：
所述多个外延层包括III族氮化物层。
构思12.如构思1所述的晶体管，其中：
所述介质层处在所述晶体管的漏极电极下方的一侧。
构思13.一种制作晶体管的方法，包括：
在衬底上形成多个外延层；
形成电连接至所述外延层中沟道层的漏极电极；
形成电连接至所述外延层中所述沟道层的源极电极；
采用可移除材料覆盖所述漏极电极、所述源极电极、和所述外延层的顶层；
将载体晶片键合至所述可移除材料；
刻蚀掉所述漏极下方的所述衬底的一部分；
在所述衬底的刻蚀掉的部分中沉积介质层；
在所述衬底和所述介质层上沉积背面金属；以及
移除所述载体晶片和所述可移除材料。
构思14.如构思13所述的方法：
其中在所述衬底上形成多个外延层包括：
在所述衬底上形成缓冲层；
在所述缓冲层上方形成所述沟道层；
在所述沟道层上方形成势垒层；以及
其中所述方法还包括：
在所述势垒层上与所述漏极电极相对的一端形成源极电极；
在所述源极电极和所述漏极电极之间的所述势垒层上形成栅极电极；以及
采用可移除材料覆盖所述源极电极、所述漏极电极、所述栅极电极和所述势垒层。
构思15.如构思14所述的方法，其中
采用化学气相沉积或分子束外延来形成所述缓冲层、形成所述沟道层和形成所述势垒层；以及
对所述漏极下方的所述衬底的一部分的刻蚀包括等离子体刻蚀。
构思16.如构思13所述的方法，还包括在所述衬底和所述介质层上沉积背面金属之前对沉积的介质层进行抛光。
构思17.如构思13所述的方法，其中所述衬底包括硅。
构思18.如构思13所述的方法，其中所述介质层包括苯并环丁烯(BCB)。
构思19.如构思14所述的方法，其中
所述缓冲层包括III族氮化物材料；
所述沟道层包括III族氮化物材料；
所述势垒层包括III族氮化物材料并且具有比所述沟道层更大的能量带隙。
构思20如构思14所述的方法，其中：
所述沟道层包括GaN；以及
所述势垒层包括AlGaN。
构思21.如构思13所述的方法，其中
所述背面金属包括AuGe。
构思22.如构思14所述的方法，其中：
所述沟道层的厚度在5纳米至2微米的范围内；以及
所述势垒层的厚度在5-30纳米的范围内。
构思23.如构思14所述的方法，其中：
所述多个外延层包括III族氮化物层。
构思24.如构思13所述的方法，其中：
所述介质层处在所述晶体管的漏极电极下方的一侧。
由此根据专利法规的要求对本发明进行了描述，本领域技术人员可以理解如何对本发明做出修改和改变以使其满足特定的要求和条件。可以在不脱离在此公开的本发明的范围和精神的情况下对本发明做出这些修改和改变。
以上示出的对示例性和优选实施例的详细描述的目的在于根据法规要求对本发明进行展示和公开。其目的并非穷举或将本发明限于所描述的(多个)具体形式中，而仅用于使得本领域其他技术人员可以理解本发明如何适应于特定的用途或实施。对本领域从业技术人员来说，进行修改和改变的可能性是显而易见的。对包含容差、特征尺寸、特定操作条件、工程标准等的示例性实施例的描述并不意味着限制，其可以在各种实施之间改变或随着本领域的状态改变而进行改变，其并不暗含任何限制。申请人根据现有技术公开了本发明，但仍然预期进一步改进，并且可以通过考虑这些改进(即未来的“现有技术”)使得本发明在未来仍然适用。其目的在于，本发明的范围由本文的权利要求书及其可适用的等价物所限定。除非明确指出，否则权利要求书中的涉及的单数形式并非意味着“一个和仅一个”。此外，对于本发明任何元素、组件、或方法、过程步骤，不管这些元素、组件、或步骤是否在权利要求书中明确地要求保护，它们都不意味着无偿贡献给公众。本发明的元素除非采用短语“装置，用于…”来清楚地引用，否则不能根据美国法典第35卷第112节第6段来解释权利要求的元素，并且本文中的步骤除非采用“包括…的步骤”来清楚地引用，否则也不能根据上述条款来解释权利要求的方法或过程步骤。
Claims (24)
1.一种晶体管，包括：
多个外延层；
电连接至所述外延层中沟道层的漏极电极；
电连接至所述沟道层的源极电极；
背面金属层；
在所述外延层的第一部分和所述背面金属层之间的衬底；以及
在所述外延层的第二部分和所述背面金属层之间的介质层。
2.如权利要求1所述的晶体管：
其中所述多个外延层包括：
缓冲层；
在所述缓冲层上方的所述沟道层；以及
在所述沟道层上方的势垒层；以及
其中所述晶体管还包括：
在所述源极电极和所述漏极电极之间的所述势垒层上的栅极电极；以及
其中：
所述衬底在所述缓冲层的第一部分和所述背面金属层之间；以及
所述介质层在所述缓冲层的第二部分和所述背面金属层之间。
3.如权利要求1所述的晶体管，其中所述衬底包括硅。
4.如权利要求1所述的晶体管，其中所述介质层包括苯并环丁烯(BCB)。
5.如权利要求2所述的晶体管，其中
所述缓冲层包括III族氮化物材料；
所述沟道层包括III族氮化物材料；
所述势垒层包括III族氮化物材料并且具有比所述沟道层更大的能量带隙。
6.如权利要求1所述的晶体管，其中所述背面金属层电连接至所述衬底和所述介质层。
7.如权利要求1所述的晶体管，其中所述背面金属层处于接地电压。
8.如权利要求2所述的晶体管，其中：
所述沟道层包括GaN；以及
所述势垒层包括AlGaN。
9.如权利要求1所述的晶体管，其中
所述背面金属包括AuGe。
10.如权利要求2所述的晶体管，其中：
所述沟道层的厚度在5纳米至2微米的范围内；以及
所述势垒层的厚度在5-30纳米的范围内。
11.如权利要求1所述的晶体管，其中：
所述多个外延层包括III族氮化物层。
12.如权利要求1所述的晶体管，其中：
所述介质层处在所述晶体管的漏极电极下方的一侧。
13.一种制作晶体管的方法，包括：
在衬底上形成多个外延层；
形成电连接至所述外延层中沟道层的漏极电极；
形成电连接至所述外延层中所述沟道层的源极电极；
采用可移除材料覆盖所述漏极电极、所述源极电极、和所述外延层的顶层；
将载体晶片键合至所述可移除材料；
刻蚀掉所述漏极下方的所述衬底的一部分；
在所述衬底的刻蚀掉的部分中沉积介质层；
在所述衬底和所述介质层上沉积背面金属；以及
移除所述载体晶片和所述可移除材料。
14.如权利要求13所述的方法：
其中在所述衬底上形成多个外延层包括：
在所述衬底上形成缓冲层；
在所述缓冲层上方形成所述沟道层；
在所述沟道层上方形成势垒层；以及
其中所述方法还包括：
在所述势垒层上与所述漏极电极相对的一端形成源极电极；
在所述源极电极和所述漏极电极之间的所述势垒层上形成栅极电极；以及
采用可移除材料覆盖所述源极电极、所述漏极电极、所述栅极电极和所述势垒层。
15.如权利要求14所述的方法，其中
采用化学气相沉积或分子束外延来形成所述缓冲层、形成所述沟道层和形成所述势垒层；以及
对所述漏极下方的所述衬底的一部分的刻蚀包括等离子体刻蚀。
16.如权利要求13所述的方法，还包括在所述衬底和所述介质层上沉积背面金属之前对沉积的介质层进行抛光。
17.如权利要求13所述的方法，其中所述衬底包括硅。
18.如权利要求13所述的方法，其中所述介质层包括苯并环丁烯(BCB)。
19.如权利要求14所述的方法，其中：
所述缓冲层包括III族氮化物材料；
所述沟道层包括III族氮化物材料；
所述势垒层包括III族氮化物材料并且具有比所述沟道层更大的能量带隙。
20.如权利要求14所述的方法，其中：
所述沟道层包括GaN；以及
所述势垒层包括AlGaN。
21.如权利要求13所述的方法，其中
所述背面金属包括AuGe。
22.如权利要求14所述的方法，其中：
所述沟道层的厚度在5纳米至2微米的范围内；以及
所述势垒层的厚度在5-30纳米的范围内。
23.如权利要求14所述的方法，其中：
所述多个外延层包括III族氮化物层。
24.如权利要求13所述的方法，其中：
所述介质层处在所述晶体管的漏极电极下方的一侧。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/838,546 US9773884B2 (en) | 2013-03-15 | 2013-03-15 | III-nitride transistor with engineered substrate |
| US13/838,546 | 2013-03-15 | ||
| PCT/US2014/026776 WO2014151989A1 (en) | 2013-03-15 | 2014-03-13 | Iii-nitride transistor with engineered substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104798206A true CN104798206A (zh) | 2015-07-22 |
| CN104798206B CN104798206B (zh) | 2018-02-27 |
Family
ID=51523602
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201480001977.3A Expired - Fee Related CN104798206B (zh) | 2013-03-15 | 2014-03-13 | 具有工程衬底的iii族氮化物晶体管 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9773884B2 (zh) |
| EP (1) | EP2973724A4 (zh) |
| CN (1) | CN104798206B (zh) |
| WO (1) | WO2014151989A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108713253A (zh) * | 2016-04-01 | 2018-10-26 | 英特尔公司 | 用于改善的热和rf性能的具有底部填充氮化铝的氮化镓晶体管 |
| CN117542876A (zh) * | 2024-01-10 | 2024-02-09 | 英诺赛科（珠海）科技有限公司 | 一种半导体器件及半导体器件的制作方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9773884B2 (en) | 2013-03-15 | 2017-09-26 | Hrl Laboratories, Llc | III-nitride transistor with engineered substrate |
| US20160005816A1 (en) * | 2014-07-02 | 2016-01-07 | International Rectifier Corporation | Group III-V Transistor with Voltage Controlled Substrate |
| US10312358B2 (en) | 2014-10-02 | 2019-06-04 | University Of Florida Research Foundation, Incorporated | High electron mobility transistors with improved heat dissipation |
| WO2017075500A1 (en) | 2015-10-30 | 2017-05-04 | The Ergo Baby Carrier, Inc. | Adjustable child carrier |
| US10224285B2 (en) * | 2017-02-21 | 2019-03-05 | Raytheon Company | Nitride structure having gold-free contact and methods for forming such structures |
| US11158575B2 (en) * | 2018-06-05 | 2021-10-26 | Macom Technology Solutions Holdings, Inc. | Parasitic capacitance reduction in GaN-on-silicon devices |
| JP7193349B2 (ja) * | 2019-01-04 | 2022-12-20 | 株式会社東芝 | 半導体装置 |
| US20230078017A1 (en) * | 2021-09-16 | 2023-03-16 | Wolfspeed, Inc. | Semiconductor device incorporating a substrate recess |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060065910A1 (en) * | 2000-04-11 | 2006-03-30 | Zoltan Ring | Method of forming vias in silicon carbide and resulting devices and circuits |
| US20080023706A1 (en) * | 2006-07-26 | 2008-01-31 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
| CN102714219A (zh) * | 2009-12-10 | 2012-10-03 | 特兰斯夫公司 | 反侧设计的iii-氮化物器件 |
| US20120326215A1 (en) * | 2011-06-22 | 2012-12-27 | Katholieke Universitiet Leuven, K.U. LEUVEN R&D | Method for fabrication of iii-nitride device and the iii-nitride device thereof |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4537654A (en) | 1983-12-09 | 1985-08-27 | Trw Inc. | Two-gate non-coplanar FET with self-aligned source |
| JP3129298B2 (ja) | 1998-11-11 | 2001-01-29 | 日本電気株式会社 | 電界効果トランジスタ及びその製造方法 |
| JP5130641B2 (ja) * | 2006-03-31 | 2013-01-30 | サンケン電気株式会社 | 複合半導体装置 |
| US6611002B2 (en) | 2001-02-23 | 2003-08-26 | Nitronex Corporation | Gallium nitride material devices and methods including backside vias |
| US7233028B2 (en) | 2001-02-23 | 2007-06-19 | Nitronex Corporation | Gallium nitride material devices and methods of forming the same |
| US7224063B2 (en) * | 2001-06-01 | 2007-05-29 | International Business Machines Corporation | Dual-damascene metallization interconnection |
| US6600179B2 (en) * | 2001-11-01 | 2003-07-29 | M/A-Com, Inc. | Power amplifier with base and collector straps |
| WO2003050849A2 (en) | 2001-12-06 | 2003-06-19 | Hrl Laboratories, Llc | High power-low noise microwave gan heterojunction field effet transistor |
| US6828685B2 (en) * | 2002-06-14 | 2004-12-07 | Hewlett-Packard Development Company, L.P. | Memory device having a semiconducting polymer film |
| US7098490B2 (en) | 2003-06-02 | 2006-08-29 | Hrl Laboratories, Llc | GaN DHFET |
| US7026665B1 (en) | 2003-09-19 | 2006-04-11 | Rf Micro Devices, Inc. | High voltage GaN-based transistor structure |
| JP4041075B2 (ja) | 2004-02-27 | 2008-01-30 | 株式会社東芝 | 半導体装置 |
| GB2412009B (en) | 2004-03-11 | 2006-01-25 | Toshiba Research Europ Limited | A semiconductor device and method of its manufacture |
| US7859014B2 (en) | 2004-06-24 | 2010-12-28 | Nec Corporation | Semiconductor device |
| US20060073621A1 (en) | 2004-10-01 | 2006-04-06 | Palo Alto Research Center Incorporated | Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer |
| KR100652554B1 (ko) * | 2005-01-07 | 2006-12-01 | 재단법인서울대학교산학협력재단 | 에스아이-범프를 이용한 마더보드 및 그 제조 방법 |
| JP2007059595A (ja) | 2005-08-24 | 2007-03-08 | Toshiba Corp | 窒化物半導体素子 |
| JP2007095858A (ja) | 2005-09-28 | 2007-04-12 | Toshiba Ceramics Co Ltd | 化合物半導体デバイス用基板およびそれを用いた化合物半導体デバイス |
| EP1949425A4 (en) * | 2005-10-14 | 2010-08-18 | Silicon Space Technology Corp | RADIATION-HARDENED INSULATION STRUCTURES AND MANUFACTURING METHOD |
| US7566913B2 (en) * | 2005-12-02 | 2009-07-28 | Nitronex Corporation | Gallium nitride material devices including conductive regions and methods associated with the same |
| JP2007220895A (ja) * | 2006-02-16 | 2007-08-30 | Matsushita Electric Ind Co Ltd | 窒化物半導体装置およびその製造方法 |
| JP5091445B2 (ja) | 2006-09-15 | 2012-12-05 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US8318562B2 (en) | 2007-04-02 | 2012-11-27 | University Of South Carolina | Method to increase breakdown voltage of semiconductor devices |
| US8003525B2 (en) | 2007-06-29 | 2011-08-23 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
| US7745848B1 (en) * | 2007-08-15 | 2010-06-29 | Nitronex Corporation | Gallium nitride material devices and thermal designs thereof |
| US8390091B2 (en) * | 2009-02-03 | 2013-03-05 | Freescale Semiconductor, Inc. | Semiconductor structure, an integrated circuit including a semiconductor structure and a method for manufacturing a semiconductor structure |
| US8772832B2 (en) | 2010-06-04 | 2014-07-08 | Hrl Laboratories, Llc | GaN HEMTs with a back gate connected to the source |
| JP2012084653A (ja) * | 2010-10-08 | 2012-04-26 | Advanced Power Device Research Association | 半導体装置およびその製造方法 |
| US8933506B2 (en) | 2011-01-31 | 2015-01-13 | Alpha And Omega Semiconductor Incorporated | Diode structures with controlled injection efficiency for fast switching |
| US8872235B2 (en) * | 2012-02-23 | 2014-10-28 | Infineon Technologies Austria Ag | Integrated Schottky diode for HEMTs |
| CN102820325B (zh) | 2012-09-05 | 2014-12-10 | 电子科技大学 | 一种具有背电极结构的氮化镓基异质结场效应晶体管 |
| US9773884B2 (en) | 2013-03-15 | 2017-09-26 | Hrl Laboratories, Llc | III-nitride transistor with engineered substrate |
-
2013
- 2013-03-15 US US13/838,546 patent/US9773884B2/en not_active Expired - Fee Related
-
2014
- 2014-03-13 WO PCT/US2014/026776 patent/WO2014151989A1/en active Application Filing
- 2014-03-13 CN CN201480001977.3A patent/CN104798206B/zh not_active Expired - Fee Related
- 2014-03-13 EP EP14767638.1A patent/EP2973724A4/en not_active Withdrawn
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060065910A1 (en) * | 2000-04-11 | 2006-03-30 | Zoltan Ring | Method of forming vias in silicon carbide and resulting devices and circuits |
| US20080023706A1 (en) * | 2006-07-26 | 2008-01-31 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
| CN102714219A (zh) * | 2009-12-10 | 2012-10-03 | 特兰斯夫公司 | 反侧设计的iii-氮化物器件 |
| US20120326215A1 (en) * | 2011-06-22 | 2012-12-27 | Katholieke Universitiet Leuven, K.U. LEUVEN R&D | Method for fabrication of iii-nitride device and the iii-nitride device thereof |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108713253A (zh) * | 2016-04-01 | 2018-10-26 | 英特尔公司 | 用于改善的热和rf性能的具有底部填充氮化铝的氮化镓晶体管 |
| CN117542876A (zh) * | 2024-01-10 | 2024-02-09 | 英诺赛科（珠海）科技有限公司 | 一种半导体器件及半导体器件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2973724A1 (en) | 2016-01-20 |
| EP2973724A4 (en) | 2016-11-30 |
| CN104798206B (zh) | 2018-02-27 |
| US9773884B2 (en) | 2017-09-26 |
| US20140264361A1 (en) | 2014-09-18 |
| WO2014151989A1 (en) | 2014-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104798206A (zh) | 具有工程衬底的iii族氮化物晶体管 | |
| US9337332B2 (en) | III-Nitride insulating-gate transistors with passivation | |
| JP6049674B2 (ja) | デュアルゲート型ｉｉｉ−ｖ族複合トランジスタ | |
| US20210126120A1 (en) | Modification of electric fields of compound semiconductor devices | |
| JP4531071B2 (ja) | 化合物半導体装置 | |
| US8604486B2 (en) | Enhancement mode group III-V high electron mobility transistor (HEMT) and method for fabrication | |
| CN103493206B (zh) | Iii-n器件结构和方法 | |
| US20120217512A1 (en) | Lateral power transistor device and method of manufacturing the same | |
| JP5536897B2 (ja) | 縦型パワートランジスタ装置、半導体チップ、および縦型パワートランジスタ装置の製造方法 | |
| JP2016051886A (ja) | モノリシック集積ｉｉｉ−ｖ族及びｉｖ族複合半導体デバイス及び集積回路 | |
| US20240047527A1 (en) | Semiconductor device and method for manufacturing the same | |
| US10134854B2 (en) | High electron mobility transistor and fabrication method thereof | |
| JP2010199597A (ja) | 化合物半導体装置の製造方法 | |
| JP2019500755A (ja) | Ｉｉｉａ−ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック | |
| US20130069074A1 (en) | Power device and method of manufacturing the same | |
| CN101414624B (zh) | Г栅异质结场效应晶体管及其制作方法 | |
| JP5415668B2 (ja) | 半導体素子 | |
| KR20150012119A (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| KR101952176B1 (ko) | 인헨스먼트 질화물 반도체 소자 및 이의 제조 방법 | |
| JP5701805B2 (ja) | 窒化物半導体ショットキダイオードの製造方法 | |
| JP5208439B2 (ja) | 窒化物半導体装置 | |
| KR20140099686A (ko) | 이종 접합 전계 효과 트랜지스터 | |
| CN103681323B (zh) | 高电子迁移率晶体管的制造方法 | |
| Srivastava et al. | Significant enhancement of breakdown voltage for GaN DHFETs by Si substrate removal | |
| EP3053196A1 (en) | Field effect transistor and method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180227 |