CN104779206B - 一种cmos及其制造方法 - Google Patents

一种cmos及其制造方法 Download PDF

Info

Publication number
CN104779206B
CN104779206B CN201410014442.1A CN201410014442A CN104779206B CN 104779206 B CN104779206 B CN 104779206B CN 201410014442 A CN201410014442 A CN 201410014442A CN 104779206 B CN104779206 B CN 104779206B
Authority
CN
China
Prior art keywords
connecting hole
layer
hole
metal layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410014442.1A
Other languages
English (en)
Other versions
CN104779206A (zh
Inventor
陈金园
黎智
李志广
李娇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201410014442.1A priority Critical patent/CN104779206B/zh
Publication of CN104779206A publication Critical patent/CN104779206A/zh
Application granted granted Critical
Publication of CN104779206B publication Critical patent/CN104779206B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种CMOS及其制造方法，所述CMOS的制造方法包括：提供一衬底，在所述衬底上形成有源区、源极、漏极以及多晶硅栅极层和介质层；在所述介质层上涂布光刻胶层，并对所述光刻胶层进行曝光、显影，形成连接孔的位置；在所述连接孔的位置利用直口刻蚀工艺刻蚀连接孔；在所述连接孔中沉积金属层。本发明利用“直口刻蚀”代替现有的“碗口刻蚀+直口刻蚀”两步刻蚀方式，搭配SOG工艺并使用金属钨代替铝合金作为填充金属，使得连接孔尺寸可以相对做小而且填充良好，这样连接孔的偏移量就有更大的冗余度，从而避免因连接孔位置偏移造成的功能失效，确保连接孔特性稳定。

Description

一种CMOS及其制造方法
技术领域
本发明属于半导体器件制造领域，具体为CMOS(Complementary Metal OxideSemiconductor，互补型金属氧化物半导体)的芯片制造领域。
背景技术
从CMOS产品结构来看，孔(contact)的位置主要分布在AA(Active area：有源区/工作区)区或POLY(多晶硅)线条上。AA区上的孔主要是用于填充金属作为源、漏端的电极引线；POLY上的孔的作用主要是实现上下各层之间线路的互联导通。在孔的制作工艺中最常见的不良大致又有两类，一类是孔本身的尺寸做大或做小引起产品导通性能相关参数的失效，比如孔的接触电阻等；另一类是孔本身的尺寸与设计规则一致，但孔相对于AA区或POLY条的位置有偏移，这也会造成芯片线路之间导通失效进而影响成品功能。以管芯沟道尺寸0.5um的CMOS产品为例，有试验可证明当孔相对于AA区或POLY条的位置偏移量大于一定值时产品就会出现功能失效。实际制程中常用overlay偏移量来监控上下图形层之间的对位偏移情况。
如图1所示，图中中间方块表示当前层图形2的位置，外方框表示前一层图形1的位置，具体计算方式X向偏移量Overlay Error X＝(X1-X2)/2；Y向偏移量Overlay Error Y＝(Y1-Y2)/2。X方向偏移量等于左边间距与右边间距差值的一半；Y方向偏移量等于下边间距与上边间距差值的一半。当两层图形对位偏差严重到一定程度时产品就会产生失效，因此必须把Overlay值控制在合理的范围值以内。
所以孔的制作工艺需要满足以下条件才能保证孔特性良好：1.孔的接触电阻要小，要保证引线与各电极之间接触导通良好，需选用合适的金属材料；2. 孔的侧壁要刻蚀平整、孔的深宽比要设计适当以利于金属淀积并填充满孔隙； 3.孔相对于AA区或POLY线条的对位要精确，保证孔的导通性能稳定。为了改善孔的特性，长期以来工程师们从设计、材料及工艺等方面做了许多探索研究。
发明内容
为了解决现有CMOS产品结构中的连接孔存在对偏现象，导致产品功能失效的问题。
本发明采用的技术方案是：一种CMOS的制造方法，包括：
提供一衬底，在所述衬底上形成有源区、源极、漏极以及多晶硅栅极层和介质层；
在所述介质层上涂布光刻胶层，并对所述光刻胶层进行曝光、显影，形成连接孔的位置；
在所述连接孔的位置利用直口刻蚀工艺刻蚀连接孔；
在所述连接孔中沉积金属层。
本发明还提供了一种CMOS，包括衬底和形成于衬底上的有源区、源极、漏极以及多晶硅栅极层、介质层和金属层，所述金属层通过连接孔与有源区的源电极和漏电极相连接，所述连接孔由直口刻蚀工艺刻蚀而形成，所述连接孔中沉积有金属层。
本发明的有益效果是：本发明与现有工艺的孔层制程相比利用“直口刻蚀”代替现有的“碗口刻蚀+直口刻蚀”两步刻蚀方式，搭配SOG工艺并使用金属钨(W/Tungsten)代替铝合金(铝硅铜：AL/SI/CU)作为填充金属，使得孔尺寸可以相对做小而且填充良好，这样孔相对于AA区或POLY线条的偏移量就有更大的冗余度，从而避免因孔位置偏移造成的功能失效，确保孔特性稳定。
附图说明
图1为现有的CMOS中连接孔存在偏移的示意图；
图2为本发明一种实施例的CMOS制作方法的流程图；
图3-12为本发明形成CMOS过程的剖面图。
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。后面的描述中，为了方便说明，放大或者缩小了不同层和区域的尺寸，所以图示大小并不完全代表实际尺寸，也不反映尺寸的比例关系。同时为便于阐述，此处用的是产品剖面图加上新旧工艺流程对比来进行详细说明。
如图2所示，为本发明一种实施例的连接孔的制作方法的流程图，包括如下步骤：
步骤S101：提供一衬底，在所述衬底上形成有源区、源极、漏极以及多晶硅栅极层和介质层；
步骤S102：在所述介质层上涂布光刻胶层，并对所述光刻胶层进行曝光、显影，形成连接孔的位置；
步骤S103：在所述连接孔的位置利用直口刻蚀工艺刻蚀连接孔；
步骤S104：在所述连接孔中沉积金属层。
本发明利用“直口刻蚀”代替现有的“碗口刻蚀+直口刻蚀”两步刻蚀方式，搭配SOG工艺并使用金属钨代替铝合金作为填充金属，使得孔尺寸可以相对做小而且填充良好，这样孔的偏移量就有更大的冗余度，从而避免因孔位置偏移造成的功能失效，确保孔特性稳定。常规方式孔刻蚀工艺采用的是“碗口刻蚀+直口刻蚀”两步刻蚀方式，即先刻出碗口状较宽的孔，再往下刻出直口状较窄的孔，最后往孔区淀积金属层。孔的尺寸相对做小的话，孔的偏移量就有了更大的冗余度，这样可以避免因孔位置对偏造成的功能失效，确保孔性能更加良好稳定。
本发明的连接孔的制作方法可以应用到各种用于连接金属层之间的连接孔上，以下结合CMOS的制作方法进行说明，但不限于CMOS上的应用。
步骤S101中，为形成连接孔之前的工艺，在衬底上形成栅介质层和多晶硅栅极层，在多晶硅栅极层的两侧衬底的表面形成侧墙，多晶硅栅极层两侧的衬底内形成源极区和漏极区，并在源极区和漏极区形成轻掺杂的低阻区。在多晶硅栅极层上覆盖有介质层。
步骤S102中，形成光刻胶层的目的是生成连接孔的位置，该连接孔的位置是与有源区的源极、漏极位置相对应。对所述光刻胶层进行曝光、显影，从而形成连接孔的位置。
步骤S103中，在所述连接孔的位置利用“直口刻蚀”工艺形成到达所述衬底的连接孔，形成连接孔之后去掉所述光刻胶层。此时，形成连接孔采用非等向性刻蚀，非等向性是指刻蚀速率沿不同的方向有所不同。此步工艺刻蚀速率沿Y方向比X方向快，所以刻出的形貌呈细长的“直口”状，故俗称“直口刻蚀”，从而可以让连接孔的尺寸相对于常规方式做的更小。
步骤S104中，在连接孔中沉积金属钨或者钨合金，将金属钨或者钨合金填充到连接孔中，再回刻掉表面多余的钨只保留孔的部分。由于钨具有良好的导通性以及较大的深宽比填隙能力，在孔尺寸相对较小的情况下也能保证金属填充满孔隙以及孔的导通良好且稳定。所以采用本发明的材料和工艺搭配可以让孔的尺寸相对于常规铝填充方式做的更小。
优选地，在所述介质层上涂布光刻胶层，并对所述光刻胶层进行曝光、显影，形成连接孔的位置的步骤进一步包括：在所述介质层上利用旋涂工艺形成 SOG层，所述光刻胶层形成在所述SOG层上。SOG层(Spin On Glass的缩写，具体指旋涂工艺)通常作为平坦化层，辅之以回刻工艺使其表面更加光滑平整。
在所述连接孔的位置利用直口刻蚀工艺刻蚀连接孔的步骤之后还包括：在所述连接孔中沉积钛和氮化钛。
在所述连接孔中沉积金属层的步骤之后，还包括：回刻掉位于连接孔之外的金属层。
在所述连接孔中沉积金属层的步骤之后，还包括：在所述连接孔的顶端淀积与所述连接孔中的金属层相连接的金属层。
以下结合制作CMOS的各个状态的示意图对本发明的制作过程进行说明：
如图3所示，为本发明制作CMOS的第一状态示意图，该步骤包括在衬底基板100上形成栅介质层110和多晶硅栅极层120，在多晶硅栅极层120的两侧衬底的表面形成侧墙，多晶硅栅极层120两侧的衬底内形成源极区和漏极区，并在源极区和漏极区形成轻掺杂的低阻区。该实施例的衬底形成N阱区和P阱区，每个阱区分别设置有对应栅极、源极和漏极，N阱区和P阱区之间通过场氧进行隔离。
如图4所示，为本发明制作CMOS的第二状态示意图，在多晶硅栅极层上覆盖有介质层130，介质层厚度优选地为14500+1450A，比传统工艺流程中介质层厚度4000+400A要厚。较厚的介质层能更好的满足高台阶覆盖性能。
如图5所示，为本发明制作CMOS的第三状态示意图，在所述介质层上利用旋涂工艺形成SOG层140，其作用是让介质层表面更加平整，利于生长后面层次的图形。在介质层上，利用Wafer(晶圆片)的高速旋转使材料均匀分散在介质层表面，紧接着作业回刻，让介质层表面更加平整，便于后续金属层的生长。
如图6所示，为本发明制作CMOS的第四状态示意图，在所述SOG层140 上设置光刻胶层150。
如图7所示，为本发明制作CMOS的第五状态示意图，对所述光刻胶层进行曝光、显影形成连接孔的位置。该连接孔的位置是与有源区的源极、漏极位置相对应。
如图8所示，为本发明制作CMOS的第六状态示意图，在所述连接孔的位置利用“直口刻蚀”工艺形成到达所述衬底的连接孔160，形成连接孔之后去掉所述光刻胶层。此时，形成连接孔采用非等向性刻蚀，非等向性是指刻蚀速率沿不同的方向有所不同。此步工艺刻蚀速率沿Y方向比X方向快，所以刻出的形貌呈细长的“直口”状，故俗称“直口刻蚀”，作用是形成孔的区域，为后续填充金属作准备。刻蚀完后要将表面的光刻胶去掉。然后进行N+/P+区域的注入，主要是降低孔的接触电阻。形成连接孔之后还经过N+区域普注、 P+区域曝光、P+区域选择性注入等步骤。
现有技术是采用等向性干蚀刻，指刻蚀速率沿各个方向均相同。先在介质中刻出一类似“碗口”的形状，俗称“碗口刻蚀”，主要作用是利于金属淀积，让金属能更充分的填充满孔隙。但是现有的技术需要先刻出碗口形状，然后再进行直孔刻蚀，这样使得孔尺寸难以做小，孔如果对偏便容易造成失效。
如图9所示，为本发明制作CMOS的第七状态示意图，在连接孔中沉积 TI+TIN层170，此步主要是为淀积金属层做准备，先淀积Ti，防止淀积金属层时产生Spike(尖角)现象，接着淀积TiN。因为Al与Ti接触不好，同时 TiN也可作为阻挡层。本发明工艺(TI厚度400A，TIN厚度800A)比常规工艺(TI厚度300A，TIN厚度300A)的厚度要厚，主要原因是本发明的工艺中只有直口刻蚀，直口刻蚀深度比现有工艺要深，为了保证孔侧壁与金属的粘附良好，必须淀积较厚的TI+TIN。此步最后还需经过一个RTS(Rapid Thermal Silicidation：快速热烧结)过程，其主要作用是在Si与Ti的表面形成TiSi2,减小接触电阻。
如图10、11所示，为本发明制作CMOS的第八、九状态示意图，在连接孔中沉积金属钨180或者钨合金，将金属钨或者钨合金填充到孔中，再回刻掉表面多余的钨只保留孔的部分。由于钨具有良好的导通性以及较大的深宽比填隙能力，在孔尺寸相对较小的情况下也能保证金属填充满孔隙以及孔的导通良好且稳定。所以采用本发明的材料和工艺搭配可以让孔的尺寸相对于常规铝填充方式做的更小。
如图12所示，为本发明制作CMOS的第十状态示意图，在所述连接孔的顶端淀积与所述连接孔中的金属层相连接的金属层190。此步骤称之为溅铝，后面工序主要是还有MT(Metal：金属)层、PA(Passivation：保护层)层，对于部分产品还有BG(Back Grinding：减薄)流程。
本发明还提供了一种CMOS，包括衬底和形成于衬底上的有源区、源极、漏极以及多晶硅栅极层、介质层和金属层，所述金属层通过连接孔与有源区的源电极和漏电极相连接，所述连接孔由直口刻蚀工艺刻蚀而形成，所述连接孔中沉积有金属层。
优选地，所述连接孔中沉积的金属为钨或者钨合金。
优选地，所述连接孔中在沉积钨或者钨合金之前沉积有钛和氮化钛。
上述技术方案利用“直口刻蚀”代替现有的“碗口刻蚀+直口刻蚀”两步刻蚀方式，搭配SOG工艺并使用金属钨(W/Tungsten)代替铝合金(AL/SI/CU) 作为填充金属，使得孔尺寸可以相对做小而且填充良好，这样孔相对于AA区或POLY线条的偏移量就有更大的冗余度，从而避免因孔位置偏移造成的功能失效，确保孔特性稳定。
上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的技术人员在本方法的启示下，在不脱离本方法宗旨和权利要求所保护的范围情况下，还可以作出很多变形，这些均属于本发明的保护范围之内。

Claims (5)

1.一种CMOS的制造方法，其特征在于，包括：
提供一衬底，在所述衬底上形成有源区、源极、漏极以及多晶硅栅极层和介质层；
在所述介质层上涂布光刻胶层，并对所述光刻胶层进行曝光、显影，形成连接孔的位置；其中，形成连接孔的位置的步骤进一步包括：在所述介质层上利用旋涂工艺形成SOG层，所述光刻胶层形成在所述SOG层上；
在所述连接孔的位置利用直口刻蚀工艺刻蚀连接孔；刻蚀完后将表面的光刻胶去掉，然后进行N+/P+区域的注入；
在所述连接孔中沉积金属层，沉积的金属为钨或者钨合金；
在所述连接孔的位置利用直口刻蚀工艺刻蚀连接孔的步骤之后还包括：在所述连接孔中沉积钛和氮化钛，经过一个快速热烧结RTS过程。
2.根据权利要求1所述的CMOS的制造方法，其特征在于，在所述连接孔中沉积金属层的步骤之后，还包括：回刻掉位于连接孔之外的金属层。
3.根据权利要求1所述的CMOS的制造方法，其特征在于，在所述连接孔中沉积金属层的步骤之后，还包括：在所述连接孔的顶端淀积与所述连接孔中的金属层相连接的金属层。
4.根据权利要求1所述的CMOS的制造方法，其特征在于，在所述连接孔中沉积金属层的步骤之后，还包括：溅铝工艺。
5.一种CMOS，其特征在于，包括衬底和形成于衬底上的有源区、源极、漏极以及多晶硅栅极层、介质层和金属层，所述金属层通过连接孔与有源区的源电极和漏电极相连接，所述连接孔由直口刻蚀工艺刻蚀而形成，所述连接孔中沉积有金属层，所述连接孔中沉积的金属为钨或者钨合金，所述介质层上利用旋涂工艺形成有SOG层，所述连接孔中在沉积钨或者钨合金之前沉积有钛和氮化钛，且经过一个快速热烧结RTS过程。
CN201410014442.1A 2014-01-13 2014-01-13 一种cmos及其制造方法 Active CN104779206B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410014442.1A CN104779206B (zh) 2014-01-13 2014-01-13 一种cmos及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410014442.1A CN104779206B (zh) 2014-01-13 2014-01-13 一种cmos及其制造方法

Publications (2)

Publication Number Publication Date
CN104779206A CN104779206A (zh) 2015-07-15
CN104779206B true CN104779206B (zh) 2018-06-15

Family

ID=53620605

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410014442.1A Active CN104779206B (zh) 2014-01-13 2014-01-13 一种cmos及其制造方法

Country Status (1)

Country Link
CN (1) CN104779206B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290887A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102468239A (zh) * 2010-11-16 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367235B (zh) * 2012-03-29 2015-04-01 中芯国际集成电路制造(上海)有限公司 形成接触孔的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290887A (zh) * 2007-04-20 2008-10-22 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
CN102468239A (zh) * 2010-11-16 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法

Also Published As

Publication number Publication date
CN104779206A (zh) 2015-07-15

Similar Documents

Publication Publication Date Title
CN107369686B (zh) 半导体存储器元件及其制作方法
CN107195581A (zh) 到栅极的完全自对准的接触
TW201830533A (zh) 具互連結構的半導體裝置之製作方法
TWI539567B (zh) 降低接觸電阻的半導體結構
TWI456702B (zh) 具有埋入式字元線的ｄｒａｍ結構及其製造方法與ｉｃ結構及其製造方法
WO2016165516A1 (zh) 分栅功率器件的制造方法
CN109427669A (zh) 减少半导体制造中接触件深度变化的方法
CN104701161B (zh) 一种沟槽型肖特基二极管的制备工艺方法
CN107039335A (zh) 半导体结构的形成方法
CN105448814A (zh) 半导体结构的形成方法
CN109427781A (zh) 集成电路
CN106252229B (zh) 一种半导体器件的制造方法
CN104465728B (zh) 分离栅功率器件的栅极结构及工艺方法
CN106910708A (zh) 具有局部互连结构的器件及其制造方法
CN104779206B (zh) 一种cmos及其制造方法
CN104377160B (zh) 金属内连线结构及其工艺
CN104576510B (zh) 自对准接触孔刻蚀方法
CN107527802A (zh) 沟槽型双层栅mos成膜方法
CN104425368A (zh) 通孔限定方案
CN104752254B (zh) 测试结构的形成方法
CN104425450B (zh) 过刻蚀率的测试结构及其形成方法、过刻蚀率的测量方法
CN110197788B (zh) 栅极凹槽的形成方法
KR20070093794A (ko) 반도체 소자의 콘택플러그 제조 방법
CN106803494B (zh) 一种鳍式场效应晶体管金属图案的制备方法
CN109817572A (zh) 一种刻蚀方法及大马士革结构的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220720

Address after: 518116 founder Microelectronics Industrial Park, No. 5, Baolong seventh Road, Baolong Industrial City, Longgang District, Shenzhen, Guangdong Province

Patentee after: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.

Address before: 100871 room 808, founder building, Zhongguancun, 298 Chengfu Road, Haidian District, Beijing

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: SHENZHEN FOUNDER MICROELECTRONICS Co.,Ltd.