CN104766903A - 集成模块及其形成方法 - Google Patents

集成模块及其形成方法 Download PDF

Info

Publication number
CN104766903A
CN104766903A CN201410722539.8A CN201410722539A CN104766903A CN 104766903 A CN104766903 A CN 104766903A CN 201410722539 A CN201410722539 A CN 201410722539A CN 104766903 A CN104766903 A CN 104766903A
Authority
CN
China
Prior art keywords
module
unit
connection pad
electric connection
photoelectricity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410722539.8A
Other languages
English (en)
Other versions
CN104766903B (zh
Inventor
陈书履
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guang Cheng Science And Technology Co Ltd
Original Assignee
Guang Cheng Science And Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guang Cheng Science And Technology Co Ltd filed Critical Guang Cheng Science And Technology Co Ltd
Publication of CN104766903A publication Critical patent/CN104766903A/zh
Application granted granted Critical
Publication of CN104766903B publication Critical patent/CN104766903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H01L31/14—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto the light source or sources being controlled by the semiconductor device sensitive to radiation, e.g. image converters, image amplifiers or image storage devices
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/4232—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using the surface tension of fluid solder to align the elements, e.g. solder bump techniques
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/81122—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors by detecting inherent features of, or outside, the semiconductor or solid-state body
    • H01L2224/81129—Shape or position of the other item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H01L2224/8113—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors using marks formed on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Light Receiving Elements (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

一种集成模块及其形成方法，集成模块包含至少两个单元，其中一第一单元包含在第一面的一光元件及电接垫及一相对的一第二面，一第二单元具有电接垫且该第二单元藉由匹配第一单元的电接垫而和第一单元接合。一光信号自一外部介质经由一部分蚀刻开口，一蚀穿开口，或一位于该第一单元的第二面的抗反射层而进入光元件。该部分蚀刻开口可在第一单元以使光信号由相对第一面的第二面表面入射到光元件；该蚀穿开口可在第二单元，以使光线经由第二单元一部分而入射到光元件。在将第一单元接合到第二单元时，可使用突起/凹陷成对结构以增加对准精确度。

Description

集成模块及其形成方法
技术领域
本发明涉及一种集成模块，特别涉及一种有助于光耦合的集成模块。
背景技术
光耦合为光电元件的重要课题。如图1A所示，相关技术的光电元件通常是直接由上方将光耦合到光学元件，其中可用一透镜(未图示)以将光束聚焦于元件。
光学元件，如同大多电子元件，是位在晶圆的上表面，因此传统上是由上方耦合光线。但是光电信号一般需要高频宽，对于高数据传输应用，覆晶封装可提供更细节距及更高可靠度，因此逐渐取代传统的导线封装。然而，传统的工艺中都在晶圆表面制作光学元件及电子元件，若光学元件覆晶封装在另一芯片上，光路径会被遮盖。因此如图1B所示，在导线封装架构下，电信号是藉由焊接线而由光IC 102传递到基板103。
发明内容
依据本发明的一目的，本发明提供一种集成模块，包含：一第一单元，包含：在第一面的一光元件及电接垫，及在第二面的抗反射包覆层，该第二面与该第一面相对；一第二单元，包含：在一第一面的电接垫，及与该第一面相对的第二面；一光信号，自一外部介质进入该第一单元的该第二面；其中藉由对准该第一单元及该第二单元至少一对电接垫，该第一单元的该第一面接合到该第二单元的该第一面。
依据本发明的另一目的，本发明提供一种集成模块，包含：一第一单元，包含：在第一面的一光元件及电接垫，及与该第一面相对的一第二面；一第二单元，包含：在一第一面的电接垫，及与该第一面相对的第二面；一光信号，自一外部介质进入该第一单元的该第一面；其中该第一单元的该第一面接合到该第二单元的该第一面，且该第一单元的该光元件上的区域露出以提供一未被该第二区域覆盖的开口。
依据本发明的另一目的，本发明提供形成一种集成模块的方法，包含：在一第一半导体基板形成一表面突起结构及一第一电接垫；在一第二半导体基板形成一表面凹陷结构及一第二电接垫；将该第一半导体基板置于该第二半导体基板之上且使该表面突起结构大致上与该表面凹陷结构匹配，并使该第一电接垫与该第二电接垫对准；施加包含加热、加压或其组合的化学或是物理力以接合该第一半导体基板及该第二半导体基板。
藉由上述的集成模块及其形成方法，即可将光线由光元件所在侧面的相对另一面耦合进来，避免光路径被遮蔽。
以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。
附图说明
图1A及图1B为相关技术的光电元件封装；
图2A显示本发明一实现方式的光电集成电路的侧视图；
图2B则为此光电集成电路的俯视图；
图3显示另一侧向耦合封装架构，其使用具有硅导孔(TSV)的中介层；
图4A显示另一侧向耦合封装架构的立体图；
图4B显示图4A的侧视图；
图5A及图5B显示依据另一耦合方式的封装架构，亦即前面正向耦合架构；
图6A,图6B,图6C显示依据其他范例的前面正向入射封装架构的侧视图；
图7显示另一范例的前面正向入射封装架构的侧视图，其中光电IC没有覆晶所需的TSV；
图8A及图8B显示其他范例的前面正向入射封装架构的侧视图；
图9A及图9B显示其他范例封装架构的侧视图，其中电子IC具有一蚀穿OTSV；
图10A及图10B显示其他范例的封装架构的侧视图；
图11A显示另一范例封装架构的侧视图；而图11B为对应的立体图；
图11C显示另一范例封装架构的侧视图；
图12A-图12D显示依据一实施方式的制作具有OTSV的光电IC流程侧视图；
图13A-图13E显示依据另一实施方式的制作具有OTSV的光电IC流程侧视图；
图14A-图14G显示依据另一实施方式的制作具有OTSV的被动光学元件流程侧视图；
图15A-图15C显示依据其他范例的集成模块的侧视图；
图16A-图16F显示依据其他范例的集成模块的侧视图；
图17A-图17C显示多个三维对准标记范例的立体图，其可增加接合过程的对准精确度。
具体实施方式
本发明的其他目的、特征及优点将自以下详细揭示内容、自随附权利要求及自附图显现。此外，如第一、第二、上方、左方、以及类似用语是描述相对位置用，且在相对于图示中以图绘说明的范例实施方式中使用该等术语，并且该等术语可在特定情况下交互使用。
在本发明中，光电IC是界定为具有至少一个光元件(如光检测器、激光、光调变器、波导或是光耦合器)的芯片。光电IC中也可包含(但是不须一定要有)电子元件(如晶体管)或也可包含(但是不须一定要有)微机电元件(如多轴微调器可用于光纤对准)。另一方面，电子IC则为具有至少一电子元件(如CMOS晶体管或BJT)的芯片。电子IC可包含诸多智财单元如HDMI控制器(物理层或MAC层)、USB控制器(物理层或MAC层)、转阻放大器、等化器、DSP单元，电力管理单元、PCle控制器、无线连接电路单元(如WiFi,蓝牙、Zigbee,4G/5G及后续技术)。换言之，一电子IC可为高整合电路以将原始电信号(在由光电IC将光信号转换成电信号后)转换成多种有线或无线连接协定。基于此定义，光电IC范畴较电子IC更为广泛，此因光电IC也可包含前述电路方框。
图2A显示本发明一实现方式的光电集成电路200的侧视图。图2B则为此光电集成电路200的俯视图。
如图2A所示，一种传统将光信号与电信号分开方法是将光线由芯片侧面耦合进来。在制作后，光电晶圆会切成多个芯片，每一芯片侧面需抛光(研磨)以形成光学晶面(通常覆上抗反射包覆层)。随后光线会由光纤(未图示)耦合到光电IC 200，并由抛光面206的波导204进入。在一些封装架构，光线不会直接耦合到主动光元件(如光检测器或是激光)，而是经由一被动光元件如波导204(如硅或是三五材料条状波导)耦合。侧向耦合的优点为封装整体高度可降低。此外，如图2B所示，一切口区208界定于光电IC的光进入侧，以协助光纤对准。对于其他耦合方式，光线可直接耦合到主动光电元件(正向耦合)或光线可经由波导耦合后再导光至主动光线元件(如前述的侧向耦合方式)。
图3显示另一侧向耦合封装架构，其使用具有硅导孔(TSV)的中介层。具有光元件202(如光检测器)的光电IC 200安装在具有TSV 440之中介层400之上。一电子IC 300也安装在中介层400之上，并且可和光电IC 200共平面。光电IC 200及电子IC 300分别在其安装面具有电连接至TSV 440的电接点220及320。中介层400经由焊球130或其他接合机制而安装在一基板100之上，TSV 40也电连接至对应的焊球130。光线由光电IC200的抛光面进入且经由一波导(未图示)行进至此光检测器202。光检测器202产生对应接收光线的电信号，且经由中介层400的电路径传送到电子IC 300。
图4A显示另一侧向耦合封装架构的立体图。与图3范例相比，是在电子IC 300之中而非在中介层400之中设立TSV，且电子IC 300直接覆晶安装在光电IC 200上，图4B显示图4A的侧视图，具有光元件202(如光检测器)的光电IC200安装在具有TSV 340的电子IC 300(如TIA)之上。此电子IC 300经由焊球130或其他焊接机制(如铜导柱)而安装在基板100之上。光线由光电IC 200的研磨面入射且经由一波导(未图示)而行进到光检测器202。光检测器202产生对应接收光线的电信号且将电信号传送至电子IC 300。如图4A所示，在光电IC 200的光进入面上有一切口区208以辅助光纤耦合。在电子IC 200中使用TSV可不须使用额外的中介层，然因额外的TSV工艺，电子IC的制作费用可能会提高。
图5A及图5B显示依据另一耦合方式的封装架构，亦即前面正向耦合架构(前面即定义为最接近光电元件的侧面)。如图5A所示，在第一面上具有光元件202(如光检测器)的光电IC 200更包含TSV延伸于第一面及第二面(在第一面对面)之间。如图5B所示，光电IC 200例如可以覆晶方式安装于电子IC 300之上。此电子IC 300是藉由电接垫320而电连接至基板100之上。在此封装架构中，光线由大致垂直于第一面方向入射到光检测器202中。光检测器202产生对应接收光线的电信号且将此电信号经由TSV 240而传送到电子IC 300。在此实例中，信号最敏感的路径是由光电IC 200到电子IC 300，所以此两个IC之间连接采取覆晶封装。经过电子IC处理后较为不敏感的电信号(如经由TIA放大及滤波的信号)可经由焊接线而连接到基板100(如印刷电路板)。
图6A,图6B,图6C显示依据其他范例的前面正向入射封装架构的侧视图。如图6A所示，在第一面上具有光元件202(如光检测器)的光电IC 200更包含TSV 240延伸于第一面及第二面(在第一面对面)之间。此光电IC 200经由焊球130或是其他接合机制(如AuSn或是Au柱)而安置在基板100之上，且TSV 240也电连接至对应的焊球130。一电子IC 300(如TIA)是由焊球130而安置在基板100之上且大致上与光电IC 200共平面。电子IC 300具有对应于焊球130的电接垫320。光线由大致垂直于第一面方向入射到光检测器202中。光检测器202产生对应接收光线的电信号且将此电信号经由TSV 240、焊球130及电接垫320而传送到电子IC 300。在此实例中，光电IC 200及电子IC 300皆以覆晶方式安装在基板100之上而非使用焊接线，但此种架构占据较大空间。此外，在光电IC 200中加入TSV可能降低良率，且TSV的高速效能仍须验证。
如图6B所示，此封装架构包含在光电IC 200及电子IC 300之间的中介层400。此中介层400可提供光电IC 200及电子IC 300与基板100之间的低成本桥接。和图6A架构相比，此中介层400可将IC(如光电IC 200及/或电子IC 300)的较小节距(如小于50um)接垫桥接至基板100(如印刷电路板)的较大节距(如大于50um)焊垫。此中介层400在与IC接合那面具有较小节距的焊垫，且经由内部绕线440而再与具有较大节距焊垫的基板连接。
图6C显示另一范例的前面正向入射封装架构的侧视图。和前面几个范例比较，此范例有较小尺寸但是光电IC 200及电子IC 300都需有TSV，因此可能会提高工艺难度及降低工艺良率。但是此范例可藉由覆晶封装而降低互连距离及提高整体效能。如果需要，此电子IC也可以将由光电IC端的较小节距接垫传来的信号转接到基板较大节距的接垫上。整体而言，在光电IC 200及电子IC 300两者上加入TSV可能会降低良率，然有助于降低尺寸及提升信号耦合。因此依据设计者权衡成本及效能，本实例可作为设计选项之一。
图7显示另一范例的前面正向入射封装架构的侧视图，其中光电IC 200没有覆晶所需的TSV。在图7中，具有光元件202(如光检测器)及电接垫220的光电IC 200是经由焊球130而悬挂在基板100之下，其中光元件202上面露出的区域即为光纤耦合区域。具有电接垫320的电子IC 300(如TIA)也经由焊球130悬挂于基板100之下。此电子IC 300大致上与光电IC 200共平面。光线自光元件202上方大致以垂直光元件202所在侧面方向入射。在一些实施方式中，光线是射入光检测器202且光检测器202产生对应入射光的电信号；此电信号经由电接垫220、焊球130、基板100及电接垫320而传送到电子IC300。
图8A及图8B显示其他范例的前面正向入射封装架构的侧视图。在图8A中，具有光元件202(如光检测器)及电接垫220的光电IC 200是经由电接垫而悬挂于电子IC 300(例如TIA)之下，其中光元件202上面露出的区域即为光纤耦合区域。具有TSV 340的电子IC 300分别电连接至光电IC 200的电接垫220及基板100。
在图8B之中，具有光元件202(如光检测器)及电接垫220的光电IC 200是经由电接垫而悬挂于具有TSV 440的中介层400之下。此中介层400再经由焊球130而悬挂于一基板100之下。具有电接垫320的电子IC 300也连接于中介层400之下，且可与光电IC 200共平面。与图8A相比，光电IC 200及电子IC 300都不需要TSV，且光电IC 200及电子IC 300都以覆晶方式悬挂于中介层400之下以达成高数据传输率应用。光线自光元件202上方大致以垂直光元件202所在侧面方向入射。在一些实施方式中，光线是射入光检测器202且光检测器202产生对应入射光的电信号此电信号经由电接垫220、中介层400的TSV及内部绕线440及电接垫320而传送到电子IC 300。
光电IC耦合的重要课题为光信号及电信号通常皆位于同侧。若为了高数据传输率而采取覆晶接合，光耦合区必须暴露出来或是需由TSV将电信号传送到芯片的另一侧。采取如图7,图8A,图8B所示的悬挂式架构可将光耦合区露出，然会使整体结构强度减弱。本发明提出一光学TSV(OTSV)架构以解决此问题。在下列说明中将配合附图说明多个OTSV架构，及本发明的OTSV与传统的TSV的不同处。传统的TSV是用于传递电信号或是导热，因此需填充金属。然而对于本发明的OTSV，其功能为通过光线，因此可不需充填。再者，TSV因为要传送不同电信号而需要庞大数量；然需传递光信号的数量远比电信号少，因此OTSV数量会较少。再者，TSV的工艺控制需求较高，因为电信号(尤其高频信号)会受尺寸变化影响；而OTSV则不受尺寸变化影响。为了在覆晶应用中使光耦合与电耦合分开，OTSV的工艺可更为简易且可提供高数据传输率。本发明提供两种OTSV架构：蚀穿(etch-through)OTSV及部分蚀刻(partially etched)OTSV。
图9A及图9B显示其他范例封装架构的侧视图，其中电子IC 300(例如TIA)具有一蚀穿OTSV以将光电IC的光耦合区域暴露出来，此光电IC 200覆晶接合到电子IC 300。在图9A所示架构中，电子IC 300具有OTSV 308，其与光电IC 200的光元件202对准，该光电IC 200更具有电接垫220。光电IC 200的光元件202及电接垫220都位于此光电IC 200的第一面。光电IC 200另具有和第一面相对的第二面且此第二面是安置在一基板100之上。电子IC300的OTSV 308例如可由光阻布形及蚀刻而形成，且其半径可经设计而与光耦合装置(如光纤)匹配。在覆晶安装步骤中，开口区域是与在光电IC 200的光元件202对齐。在蚀刻步骤前，可对此电子IC 300可选择性地进行一薄化工艺，以有利于蚀刻工艺。光线自大致上和光元件202设置表面垂直的方向射入此OTSV 308。在一些实施方式中，光线射入光检测器且光检测器将接收光线转换成电信号。此电信号经由焊接线102传送到基板100，或是经由光电IC 200的电接垫220及电子IC 300的电接垫320而传送到TIA 300。再者，此电信号可先传送至电子IC 300，经过放大后再传回光电IC200，再经由焊接线送到基板。
在图9B中，具有OTSV 308的电子IC 300是安置在具有光元件202(如光检测器)的光电IC 200上。光电IC 200的光元件202及电接垫220都位在光电IC 200的第一面上，且透过TSV经由焊球130连接到基板100。和图9A的范例相较，此范例的光电IC 200更包含TSV 240，以提供第一面及第二面间的电连接。电子IC 300的OTSV 308例如可由光阻布形及蚀刻而形成，以露出在其下的光电IC 200的光耦合区。光线自大致上和光元件202设置表面垂直的方向射入此OTSV 308。在一些实施方式中，光线射入光检测器且光检测器将接收光线转换成电信号。此电信号经由TSV 240及焊球130传送到基板100，或是经由光电IC 200的电接垫220及TIA 300的电接垫320而传送到TIA 300。经过放大后再传回光电IC，再经由覆晶接合送到基板。
接续前述范例，TSV也可用于电子IC而非用于光电IC，且焊接线可用来将电信号自电子IC传送到基板。在图10A所示范例中，具有OTSV 308的电子IC 300是安置于具有光元件202及电接垫220的光电IC 200之上。电子IC300的OTSV 308例如可由光阻布形及蚀刻而形成，以露出在其下的光电IC 200的光耦合区域。电子IC 300更包含电连接到其下光电IC 200电接垫220的TSV340。光电IC 200的光元件202及电接垫220是位在其第一表面上，且光电IC200具有与第一表面相对且安置于基板100之上的第二表面。光线自大致上和光元件202(如光检测器)设置表面垂直的方向射入此OTSV 308。在一些实施方式中，光线射入光检测器且光检测器将接收光线转换成电信号。此电信号经由电子IC 300的TSV 340及焊接线102传送到基板100。在一些实施方式中，此光元件202可为激光、且电信号是由基板100经由焊接线102传送至电子IC(激光驱动器)300再经由TSV340传送至激光202，且在图10A范例中的焊接线102长度可由图10B所示基板的凹槽108而缩短。
前述几个范例中的蚀穿OTSV都涉及在两个IC其中之一的焊接线或是传统TSV。此处更进一步揭露使用在基板上的凹槽，以使电子IC可以覆晶接合方式安装在基板上的封装实例。在此实例中，光电IC或是电子IC不具有传统TSV且使用覆晶接合。图11A显示此范例封装架构的侧视图；而图11B为对应的立体图。在图11A中，具有一OTSV 308的电子IC 300是安装在具有光元件202(如光检测器或是激光)及电接垫220的光电IC 200上。电子IC 300的OTSV 308例如可由光阻布形及蚀刻而形成，以露出在其下的光电IC 200的光耦合区域。电子IC 300更包含电连接到其下光电IC 200电接垫220及基板100的电接垫320。光电IC 200的光元件202及电接垫220是位于光电IC200的一第一面上，光电IC 200具有与第二面相对且面对基板100的第二面。光电IC200及于其上的电子IC 300是位于界定在基板100上的凹槽108中。凹槽108的深度可使电子IC 300可安置在基板100上，且电子IC 300的电接垫320可藉由接合机制(如焊球、铜导柱、金或其他具有适当高度的机制)而与基板100的电接垫接触，且光电IC 200可至少部分被崁入凹槽108之中。光线自大致上和光检测器元件202设置表面垂直的方向射入此OTSV 308。在一些实施方式中，光线射入光检测器202且光检测器202将接收光线转换成电信号。此电信号经由电子IC 300传送到基板100。基本上，电子IC 300是以覆晶方式接合到基板，且此架构中没有任何传统TSV。在此封装架构中也可使用光发射元件。例如，此光电IC可包含LED或是激光，且电子IC可包含驱动此LED或是激光的驱动器。光线由光电IC射出此OTSV 308。
此外，图11A的架构可经修改而得到如图11C所示的架构。一电子IC 300是安置于一光电IC 200之上，此光电IC 200包含光元件202(例如光检测器或是激光)及电接垫220。此电子IC 300更包含电连接到光电IC 200的电接垫220及其下基板100的电接垫320。光电IC 200的光元件202及电接垫220是位于此光电IC 200的第一面，而光电IC 200具有与第二面相对且面对基板100的第二面。光电IC 200是位于界定在基板100的凹槽108中。凹槽108的深度可使电子IC 300可安置在基板100上且电子IC 300的电接垫320可藉由接合机制而与基板100的电接垫接触，且光电IC 200可至少部分被崁入凹槽108之中。在光元件202之上的区域被露出以做光耦合。在光电IC 200及电子IC300之间信号可藉由电接垫220,320及内部绕线而传送，此电信号可传送到基板以做更进一步处理。
传统上大多使用主动对准方式达成光纤及元件之间的对准。此种对准需要机器辅助反馈系统以移动光纤且在同时量测由光纤进入元件的耦合光量；藉此在耦合光量满足一临界条件时，即可固定光纤。此种传统主动式对准是为一种递回过程且产能较低。为了达成大量生产需求，实有被动对准方法需求，亦即在不藉由递回量测及反馈系统，即可使光纤藉由插入动作而得到对准的架构。一种用于前面正向入射的耦合封装架构是在光电元件顶面成长厚材料层，再藉由蚀刻形成凹洞以露出元件(如光检测器)，以有利于光纤插入。然而，由于应力因素，在元件顶面成长的材料层不能太厚，因此上述方式仅能提供有限的光纤支撑(通常光纤直径大于10um)。因此对于前面耦合封装架构而言，较为实际方式是要使用外部模块以提供机械支撑并稳定光纤位置。此外部模块再藉由元件外部的尖针及在硅基板洞孔之间的配合而固定在芯片上。然而此种方式仍未能提供光纤及光电元件之间的直接对准；此方式仅能提供非直接对准，亦即由光纤至模块的对准，接着由模块至光电元件的对准实现。在下列说明中，可由部分蚀刻光学TSV提供直接的光纤对光电元件对准，且此说明由制作程序开始说明。
图12A-图12D显示依据一实施方式的制作具有OTSV的光电IC流程侧视图。如图12A所示，在步骤S10首先提供一硅晶圆20、并于硅晶圆20表面上可由磊晶成长、接合、或是其他方式形成一锗层10。
如图12B所示，在步骤S12，前段工艺(FEOL)及后段工艺(BEOL)进行后可形成锗光检测器10a，例如可布形一锗平台，然后将此平台覆上一层钝化层14及形成第一接点12a与第二接点12b。第一接点(例如电接垫)12a提供锗光检测器10a的电连接；而第二接点12b提供硅晶圆20一面的电连接(在部分锗层被蚀去后)。BEOL如金属化、CMP亦可在步骤S10及S12之间进行。在此说明中，形成光电元件的FEOL及BEOL的详细顺序并未界定，本说明要旨在说明形成光电元件的FEOL及BOEL大部分进行完后的制作OTSV的关键步骤。
如图12C所示，在步骤S14，此晶圆10是翻转过来，使背面对准参考至一前面对准标记(未图示)。待形成的光耦合区即变成位于光电元件10a之上，且随后进行图形化及蚀刻。此蚀刻工艺可采用干蚀刻、湿蚀刻或两者组合。依据一种实现方式，蚀刻时间需良好控制以避免蚀刻到光电元件区域。例如对于锗光检测器10a，可采用对于硅－锗有选择性的蚀刻程序。参考图12C，若有部分的硅层覆盖于该锗光检测器10a上，该部分的硅可作为光纤(外部媒介)插入OTSV 22时作为聚光的透镜。在锗光检测器10a上的硅晶圆20部分厚度，例如可小于250um。依据另一实例，在锗光检测器10a上的硅晶圆20部分厚度，例如可小于200um。OTSV 22及前述在锗光检测器10a上的硅晶圆20部分总体而言可在锗光检测器10a上提供一结构上的盲沟槽(盲孔)。然而就光学观点，OTSV 22及硅晶圆10功效上可作为光学通孔，以将光线传导至锗光检测器10a。在步骤S14之后，OTSV 22基本上已经界定于硅晶圆10上。步骤S16为一选择性步骤，可提供更加耦合效率。如图12D所示，在步骤S16，一可选择性层24，例如氮化硅层，是沉积于硅晶圆10上，以作为抗反射覆层或部分镜面层，使光线可更有效耦合到光元件。此OTSV 22不仅可如前所述将光线耦合到主动元件(如锗光检测器10a或是激光)，也可以将光线耦合到被动元件，如波导、光栅耦合器、阵列波导光栅(AWG)或用于WDM的Echelle光栅。
图13A-13E显示依据另一实施方式的制作具有OTSV的光电IC流程侧视图，其中使用了SOI晶圆及使用埋入氧化层作为蚀刻阻止层。如图13A所示，在步骤S20首先提供一SOI晶圆20、一绝缘层30及一硅层32。于硅层32表面上可由磊晶成长、接合、或是其他方式形成一锗层10。
如图13B所示，在步骤S22，进行FEOL及BEOL工艺后可形成一锗光检测器10a，例如锗层图案。然后将此锗层布形并覆上一层钝化层14及形成第一接点12a与第二接点12b。第一接点(例如电接垫)12a提供锗光检测器10a的电连接；而第二接点12b提供硅晶圆20一面的电连接(在部分锗层被蚀去后)。BEOL如金属化、CMP亦可在步骤S10及S12之间进行。在此说明中，形成光电元件的FEOL及BEOL的详细顺序并未界定，本说明要旨在说明形成光电元件的FEOL及BEOL大部分进行完后的制作OTSV的关键步骤。
如图13C所示，在步骤S24，此SOI基板是翻转过来，使背面对准参考至一前面对准标记(未图示)。待形成的光耦合区即变成位于光电元件10a之上，且随后被进行图形化及蚀刻。此蚀刻工艺可采用干蚀刻、湿蚀刻或两者组合。此绝缘层30可作为蚀刻阻止层，再者，采用对于硅－绝缘体(如氧化物或是氮化物)有选择性的蚀刻程序较佳。
在步骤S24，若绝缘层30及硅层32的厚度未调整到匹配入射光波长，光耦合效率仍然不佳。如图13D所示，于步骤S26，一个可选择的第二次蚀刻可随后进行以修正绝缘层30厚度。虽然在上文中使用“第二次蚀刻“，但是实际上可由和第一次蚀刻相同的配方，或在同一蚀刻槽进行完第一次蚀刻后立即进行第二次蚀刻。此蚀刻可为干蚀刻、湿蚀刻或两者组合。例如，可用单一湿蚀刻步骤即可在不使下面硅层32粗糙化的状况下移除绝缘层30。若绝缘层30完全被移除，可选择性地进行另一湿蚀刻以使硅层32厚度变薄。如前所述，绝缘层30及硅层32的厚度也是设计参数，并取决于入射波长及材料等参数。此种厚度校调仅会影响效能，但是不影响本发明实质功能。上述厚度选择为元件最佳化程序一部分，且基于上述概念的厚度变化皆在本发明范围内。
如图13E所示，在步骤S26，一可选择性层24是沉积以作为抗反射覆层或部分镜面层，使光线可更有效耦合到光元件。
图14A-14G显示依据另一实施方式的制作具有OTSV的被动光学元件流程侧视图。如图14A所示，在步骤S30首先提供一SOI晶圆20、一绝缘层30及一硅层32。于硅层32表面上可由磊晶成长、接合、或是其他方式形成一锗层10。
如图14B所示，在步骤S23，可进行FEOL及BEOL工艺(该些工艺包含光阻布形、蚀刻及沉积等)以形成一被动光电元件12a(例如硅条状波导，或是光栅耦合器，或是45度角镜)。BEOL如金属化、CMP亦可在步骤S30及S32之间进行。在此说明中，形成硅波导(或其他被动元件)的FEOL及BEOL的详细顺序并未界定，本说明要旨在说明形成被动元件的FEOL及BEOL大部分进行完后的制作OTSV的关键步骤。再者，虽然在图示中将第一钝化层14a及第二钝化层14b画成不同的层，但是可用相同材料制成(例如使用氧化物)。
如图14C所示，如不采取步骤S32，可采取替代的步骤S32’，亦即进行FEOL及BEOL以制作另一种硅波导(脊状波导12b)，其中在波导两侧仍有部分的硅残留部分。对于步骤S32及S32’，随后的步骤大致相同。为了简化说明，在下面说明是以硅条状波导12a作为范例。
如图14D所示，在步骤S34，此SOI基板是翻转过来，使背面对准参考至一前面对准标记(未图示)。待形成的光耦合区即变成位于被动光电元件12a之上，且随后被进行图形化及蚀刻。此蚀刻工艺可采用干蚀刻、湿蚀刻或两者组合。此绝缘层30可作为蚀刻阻止层，再者，采用对于硅－绝缘体(如氧化物或是氮化物)有选择性的蚀刻程序较佳。
如图14E所示，在步骤S36，进行一第二次蚀刻步骤以移除绝缘层30。虽然在上文中使用“第二次蚀刻“，但是实际上可由和第一次蚀刻相同的配方，或在同一蚀刻槽进行完第一次蚀刻后立即进行第二次蚀刻。此蚀刻可为干蚀刻、湿蚀刻或两者组合。例如，可用一以氢氟酸为基底(ex:BOE)的湿蚀刻步骤即可在不使下面硅层32粗糙化的状况下移除绝缘层30。再者可选择性地进行另一蚀刻步骤以使硅波导12a厚度更薄。
如图14F所示，在步骤S38，一可选择性层24是以沉积方式形成以作为抗反射覆层或部分镜面层，使光线可更有效耦合到光元件。依据另一实施方式，可进行另一蚀刻工艺以形成一光栅结构或是形成反射镜面，以将正向入射光耦合至侧向波导。再者，依据使用光纤类型及元件尺寸，可决定OTSV 22相对于光电元件12a的相对尺寸，因此OTSV 22大小非为本发明专利范围的限制。如图14G(步骤S38’)所示，为另一种硅波导12b(脊状波导)。由于在步骤S32之后对于两种不同波导的工艺类似，因此在此仅示出于步骤S38执行后所完成的对应侧面。
总而言之，OSTV的基本特征为使用半导体工艺及位在半导体元件芯片上，包含光电元件或电子元件。该半导体工艺包含光阻布形以界定将耦合到光电元件的OTSV，及至少一蚀刻步骤以移除硅或其他绝缘材料。
此外，本发明尚有其他选择性特征。例如，在光电元件跟光纤交接处尚可有界面层(或多层)，或是光栅/镜面结构以使光线可耦合至光电元件。这些界面层或是结构可为抗反射层，部分镜面，或是光栅。在光纤安置后，可用其他材料填补OSTV及光纤之间的间隙。
OSTV光耦合的一个重要特征为相对昂贵的光电IC不需要传统电TSV。虽然在相同IC中使用传统TSV及OTSV架构仍可同时运作，然而本发明整体目标为将光信号与电信号分离于芯片相反侧面，因此分别使用TSV或OTSV即可达成此目的。再者，只要光线可有效地经由OTSV耦合到光电元件，OTSV的区域可大于、等于、或是小于待耦合的光电元件区域。通常而言，一OTSV尺寸会大于元件尺寸，大多数光纤直径大于20um且光线仅在内部约10um的核心部分行进(上述尺寸是对于单模光纤而言，多模光纤尺寸会更大)。光电元件的尺寸可和输入光纤核心尺寸接近；OTSV的尺寸要大于光纤尺寸以接收此光纤。然而，如需配合不同尺寸光纤或他种光耦合元件，OTSV的尺寸也可做调整(调整蚀刻罩幕)。此外，基于实际工艺考量，OTSV的侧壁可能非为理想的直线(例如可由顶部至底部宽度渐变)，然而此种工艺导致的非理想问题可以藉由制成调整降到最低。
在前述说明是介绍数种形成OTSV的工艺，其中光线可由光电IC的背面耦合进来。下面说明书将说明几个基于OTSV或是抗反射包覆(ARC)层的封装架构(光线由光电元件背面进来)，亦同时包含基于在背面的OTSV及ARC的架构。图15A显示一集成模块的侧视图，此集成模块具有一第一单元(例如一电子IC 300)及一第二单元(例如一光电IC 200)，其中光线由光电元件背面进来，且背面是为光元件202所在位置的对面。为了达成有效耦合，光电IC可包含一OTSV(例如为图12A-12D，图13A-13E或其余图示所绘示的OTSV)。以将光线导入；光电IC也可抛光或是研磨至较薄厚度。依据一些实施方式，光电IC可以抛光到200um至250um。集成模块包含、一光电IC 200、一电子IC 300及一中介层400。此中介层400包含TSV 400及可作为在光电IC 200、电子IC 300及基板100之间的低成本桥接。此中介层可将IC上较小节距的接垫桥接到基板(如印刷电路板)上较大节距的接垫。此光电IC 200包含位在一第一面上的一光元件202(例如光检测器)及电接垫220。依据一些实施方式，此光电IC 200可更包含设立在第二面(背面)的OTSV 250，此第二面是在第一面(正面)的对面。OTSV 250的底部耦合到光元件202。依据一些实施方式，若无OTSV，亦可在光电元件背面可有抗反射包覆层(ARC层)，以使光线有效耦合至背面。依据一些实施方式，光电IC 200可安置在中介层400上且电接垫220电耦接至TSV 400。电子IC 300也安置在中介层400上且电接垫320电耦接至TSV 400。中介层400经由接合机制(如焊球或是铜导柱130)而安置在基板100的上。依据一些实施方式，一光纤(未图示)可插入OTSV 250及经由OTSV 250而与光元件202对准。光线是由大致和第一面垂直的方向入射，且经由OTSV 250或是ARC层(覆盖在硅基板背面)而入射到光元件202。依据一些实施方式，光元件可为光检测器且将接收光线转换成电信号。此电信号经由电接垫220、TSV 440(含内部绕线)及电接垫320而传送到电子IC 300。
图15B显示一集成模块的侧视图，此集成模块具有一第一单元(例如一电子IC)及一第二单元(例如一具有OTSV的光电IC)。集成模块包含一光电IC 200、及一具有TSV340的电子IC 300。光电IC 200叠在电子IC 300的顶面且此电子IC 300经由焊球130(或其他接合机制如铜导柱)而连接到其下的基板100。光电IC 200包含在第一面上的一光元件202(如光检测器)及电接垫220。光电IC 200更包含于第二面上设立的OTSV 250，此第二面是在第一面对面。OTSV 250的底面耦合到光元件202，以使图15B所示架构可用于正向耦合机制。
在光电IC 200叠在电子IC 300上时，光电IC 200的电接垫202电连接到电子IC 300的TSV 340。一光纤(未图示)插入此OTSV 250并经由OTSV 250与光元件202对准。光线是由大致和第一面垂直的方向入射，且经由OTSV 250或是ARC层(覆盖在硅基板背面)而入射到光元件202。依据一些实施方式，光元件可为光检测器且将接收光线转换成电信号。此电信号经由电接垫220、TSV 340而传送到电子IC 300(例如TIA)。因为不需中介层且传统TSV及内部绕线是在电子IC中，此封装架构与图15A架构相比具有较小尺寸。
图15C显示一集成模块的侧视图，此集成模块与图15B所示者接近，但是光电IC 200不具有OTSV且在背面上有一ARC层255。依据一些实施方式，光电IC 200亦可有较薄的基板厚度，例如可薄于200um且在基板的背面亦有一ARC层以利光耦合。依据一些实施方式，基板为硅基板，且若此硅基板和入射光线来自的外部介质有不同折射率，则此硅基板可作为聚光、散光或是准直光线的透镜。
图16A显示一集成模块的侧视图，此集成模块具有一第一单元(例如一电子IC)及一第二单元(例如一具有OTSV的光电IC)。集成模块包含一具有OTSV250的光电IC 200、及一电子IC 300。光电IC 200叠在电子IC 300的顶面且此电子IC 300经由焊接线102而连接到其下的基板100。光电IC 200包含在第一面上的一光元件202(如光检测器)及电接垫220。光电IC 200更包含于第二面上设立的OTSV 250，此第二面是在第一面对面。OTSV 250的底面耦合到光元件202，类似图15B所示架构可用于正向耦合机制。光电IC 200的电接垫220是电连接到电子IC 300的电接垫320，且此电连接可为如图所示的直接方式，或是其他接合机制，如在将光电IC 200叠在电子IC 300之上时，可用化学镍金(Electroless nickel immersion gold,ENIG)、铜导柱或金凸块(Austub bump)接合机制。一光纤(未图示)插入此OTSV 250并经由OTSV 250与光元件202对准。与图15B的范例相比，此图所示的封装的电子IC不需TSV，但是需有焊接线以将电子IC电连接到基板。
图16B显示依据另一实例的集成模块的侧视图。此集成模块包含一具有OTSV250的光电IC 200、及一电子IC 300。和图16A的范例比较，电子IC 300是经由焊球130而悬挂于基板100的下，且光电IC 200叠在电子IC 300的顶面。在此封装架构，光电IC 200及电子IC 300之间、与电子IC 300及基板100之间的接合可采覆晶接合，但是其与基板之间封装强度可能会受影响。在图16A,图16B所示范例中，不需要传递电信号的传统TSV。在其他一些实施方式中，如图16A及图16B所示的光电IC可以不需有OTSV而仅需在其背面有ARC层以使光线可以耦合进来，这些范例将配合图16C及16D说明。
图16C显示一集成模块的侧视图，此集成模块具有一第一单元(例如一电子IC)及一第二单元(例如一光电IC)。集成模块包含一光电IC 200、及一电子IC 300。光电IC 200叠在电子IC 300的顶面且此电子IC 300经由焊接线102而连接到其下的基板100。光电IC 200包含在第一面上的一光元件202(如光检测器)及电接垫220。光电IC 200的电接垫220是电连接到电子IC300的电接垫320，且此电连接可为如图所示的直接方式，或是其他接合机制，如在将光电IC 200叠在电子IC 300之上时，可用化学镍金(Electroless nickelimmersion gold,ENIG)、铜导柱或金凸块(Au stub bump)接合机制。依据一些实施方式，此光电IC可经抛光而有较薄厚度，例如小于300um。依据其他实施方式，该基板为硅基板，且在基板的背面亦可有一ARC层255以利光耦合。且若此硅基板和入射光线来自的外部介质有不同折射率，则此硅基板可作为聚光、散光或是准直光线的透镜。此硅基板厚度可以依需要调整以提供足够的机械支撑及/或具有适当光学路径以提供透镜效果。
图16D显示一集成模块的侧视图，此集成模块具有一第一单元(例如一电子IC)及一第二单元(例如一光电IC)。图16D显示的集成模块近似于图16C所示，但其基板100亦包含一凹槽108。凹槽108的深度可使电子IC 300可安置在基板100上且电子IC 300的电接垫320可藉由接合机制例如焊接线102而与基板100的电接垫接触，且该电子IC 300可至少部分被崁入凹槽108之中。
图16E显示一集成模块的侧视图，此集成模块具有一第一单元(例如一电子IC)及一第二单元(例如一光电IC)。此图所示的封装架构类似图11A所示的封装架构，但是此图所示架构中的光电IC 200没有OTSV，且在其基板背面具有一ARC层255。依据一些实施方式，基板为硅基板，且若此硅基板和入射光线来自的外部介质有不同折射率，则此硅基板可作为聚光、散光或是准直光线的透镜。此硅基板厚度可以依需要调整以提供足够的机械支撑及/或具有适当光学路径以提供透镜效果。
图16F显示一集成模块的侧视图，此集成模块具有一第一单元(例如一电子IC)及一第二单元(例如一光电IC)。集成模块包含一具有OTSV250的光电IC 200、及一电子IC 300。具有OTSV250的光电IC 200叠在电子IC 300的顶面。光电IC 200包含在第一面上的一光元件202(如光检测器)及电接垫220。光电IC 200更包含于第二面上设立的OTSV 250，此第二面是在第一面对面。OTSV 250的背面是耦合到光元件202，以使其可用于背面正向入射耦合机制。光电IC 200的电接垫220是电连接到电子IC 300的电接垫320，且此电连接可为如图所示的直接方式，或是其他接合机制，如在将光电IC 200叠在电子IC 300之上时，可用化学镍金(Electroless nickel immersion gold,ENIG)、铜导柱或金凸块(Au stub bump)接合机制。一光纤(未图示)插入此OTSV 250并经由OTSV 250与光元件202对准。光电IC 200是叠在电子IC 300上，且位于基板100的凹槽108的深度可使光电IC 200可安置在基板100上且该光电IC 200的电接垫220可与基板100的电接垫接触，且电子IC 300可至少部分被崁入凹槽108之中。
如前所述，在有凹槽基板的覆晶封装架构中，仍有对准问题(直接对准与非直接对准的比较)。为了克服此问题，本发明提出一三维对准方法以增进覆晶接合或是晶圆－晶圆接合的精确度。此三维对准标记(3D alignment mark)可用半导体工艺如光阻布形、蚀刻、CVD薄膜沉积及成长而界定。图17A-17C显示不同三维对准标记的立体图，且部分实施方式可视为传统平面对准标记的三维版本。在图17A之中，一突起结构为圆柱形状，而凹陷结构则为对应的圆槽形状。在图17B之中，一突起结构为方柱形状，而凹陷结构则为对应的方槽形状。在图17C之中，一突起结构为十字柱形状，而凹陷结构则为对应的十字槽形状。除了在图17A-图17C所示范例之外，其余的突起/凹陷成对结构皆可用作三维对准标记，只要这些结构可用半导体工艺(如光阻布形、蚀刻、CVD薄膜沉积及成长)制作，且在蚀刻后实际的形状与罩幕设计形状的失真度小于1um，且突起/凹陷成对结构彼此互相匹配。依据一些实施方式，可用多对的三维对准标记。在一些实施方式，突起/凹陷成对结构的厚度/深度可为数百奈米到数百微米。若突起/凹陷成对结构具有较大厚度或是较大深度，且可以彼此匹配/拴锁，则可以增加在接合时的稳定度，但是会增加制作这些结构的工艺时间。设计者可依据工艺时间需求(和产能相关)及机械稳定度规格而选择适当厚度/深度。这些设计选择或许会变更对准的机械强健度，但是不会变更本发明的基本功能。因此上述设计考量为基于本发明概念的工艺最佳化过程，亦都在本发明的请求保护范围内，只要对准标记包含前述的基本元素，亦即突起/凹陷成对结构。
在接合过程中，突起/凹陷成对结构可藉由拴锁而得到更加对准强健度。参考图11A，使用三维对准标记可改善电子IC与光电IC间的对准，因此有益于整体的光纤与光电IC对准。更具体而言，光电IC 200及电子IC 300一开始是由接合工具做起始对准。随后，光电IC 200及电子IC 300在任意方向稍微移动(例如沿着圆弧方向轻微震动或移动，并加大半径)，直到两者间隔降低，此意味突起/凹陷成对结构260/360是为匹配且凹陷结构360已经大致被突起结构260充填。在部分的在拴锁之后的接合程序中，接垫220/320可暂时呈现液相，因此在其冷却为固相之前，此三维对准标记可避免接垫之间的滑动。
在实际制作上，此三维对准标记可由光阻布形界定且蚀刻通过钝化层并进入硅层，或仅蚀刻进入硅基板。在一些实施方式中，突起结构可由自我组合成长技术(self-assembly growth techniques)制作，例如可沉积一种子层或是催化剂层(如铝或金)，然后将反应剂(如SiH4或是GeH4)流过此种子层或是催化剂层区域，使得部分元素(如硅或是锗)可与其下种子层或是催化剂层反应并在种子层或是催化剂层之上自我组合成长。依据其他实施方式，若突起结构无法与凹陷结构匹配，一突起结构可先沉积或成长一种可轻易移除材料(如聚化物材料或是锗)以利后续当该结构无法相互匹配后的移除。依据其他实施方式，凹陷结构可由湿蚀刻、干蚀刻或两者组合来制作。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (20)

1.一种集成模块，其特征在于，包含：
一第一单元，包含：在第一面的一光元件及电接垫，及在第二面的抗反射包覆层，该第二面与该第一面相对；
一第二单元，包含：在一第一面的电接垫，及与该第一面相对的第二面；
一光信号，自一外部介质进入该第一单元的该第二面；
其中藉由对准该第一单元及该第二单元至少一对电接垫，该第一单元的该第一面接合到该第二单元的该第一面。
2.根据权利要求1的集成模块，其特征在于，该第一单元更包含界定在该第二面的部分蚀刻凹槽，该部分蚀刻凹槽向着该第一单元的第一面与该光元件对准，该光信号经由该部分蚀刻凹槽耦合到该光元件。
3.根据权利要求1的集成模块，其特征在于，该抗反射包覆层在该外部介质及该光元件之间。
4.根据权利要求1的集成模块，其特征在于，该第一单元及该第二单元的接合面更包含一突起及凹陷成对结构。
5.根据权利要求1的集成模块，其特征在于，该光元件为光检测器、激光、光栅耦合器或光波导。
6.根据权利要求1的集成模块，其特征在于，该第二单元包含一半导体基板或是一印刷电路板。
7.根据权利要求1的集成模块，其特征在于，该第二单元更包含由该第一面延伸到该第二面的一硅穿孔。
8.根据权利要求1的集成模块，其特征在于，更包含一第三单元电连接至该模块，其中该第三单元的一面连接到该模块且包含一凹槽以崁入至少部分的该模块。
9.根据权利要求1的集成模块，其特征在于，该第一单元覆晶结合到一第三单元，该第三单元包含硅基板或是印刷电路板。
10.根据权利要求1的集成模块，其特征在于，该第二单元以焊接线或是覆晶接合到一第三单元，该第三单元包含硅基板或是印刷电路板。
11.一种集成模块，其特征在于，包含：
一第一单元，包含：在第一面的一光元件及电接垫，及与该第一面相对的一第二面；
一第二单元，包含：在一第一面的电接垫，及与该第一面相对的第二面；
一光信号，自一外部介质进入该第一单元的该第一面；
其中该第一单元的该第一面接合到该第二单元的该第一面，且该第一单元的该光元件上的区域露出以提供一未被该第二区域覆盖的开口。
12.根据权利要求11的集成模块，其特征在于，该开口由穿过该第二单元的第一面及第二面的一蚀穿凹槽所形成，且光线经由此凹槽穿过该第二单元而耦合到于该第一单元的该光元件。
13.根据权利要求11的集成模块，其特征在于，该第一单元或该第二单元包含一硅穿孔，该硅穿孔由该第一面延伸到该第二面。
14.根据权利要求11的集成模块，其特征在于，该第一单元及该第二单元的接合面更包含一突起及凹陷成对结构。
15.根据权利要求11的集成模块，其特征在于，更包含一第三单元，该第三单元直接电连接到该第一单元，或是经由该第二单元而连接到该第一单元。
16.根据权利要求15的集成模块，其特征在于，该第二单元具有至少一电接垫，该电接垫未被该第一单元覆盖且覆晶接合到该第三单元，该第三单元具有一凹槽以包容至少一部分的该第一单元。
17.根据权利要求15的集成模块，其特征在于，该第一单元的电接垫以焊接线而电连接到该第三单元。
18.一种形成集成模块的方法，其特征在于，包含：
在一第一半导体基板形成一表面突起结构及一第一电接垫；
在一第二半导体基板形成一表面凹陷结构及一第二电接垫；
将该第一半导体基板置于该第二半导体基板之上且使该表面突起结构大致上与该表面凹陷结构匹配，并使该第一电接垫与该第二电接垫对准；
施加包含加热、加压或其组合的化学或是物理力以接合该第一半导体基板及该第二半导体基板。
19.根据权利要求第18项的形成集成模块的方法，其特征在于，该突起结构以自我组合成长技术制作，且使用金属作为催化剂。
20.根据权利要求第18项的形成集成模块的方法，其特征在于，该突起结构或该凹陷结构以成长或是沉积与基板表面不同的材料而形成。
CN201410722539.8A 2013-12-03 2014-12-02 集成模块及其形成方法 Active CN104766903B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201361910978P 2013-12-03 2013-12-03
US61/910,978 2013-12-03

Publications (2)

Publication Number Publication Date
CN104766903A true CN104766903A (zh) 2015-07-08
CN104766903B CN104766903B (zh) 2018-06-29

Family

ID=52002804

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410722539.8A Active CN104766903B (zh) 2013-12-03 2014-12-02 集成模块及其形成方法

Country Status (4)

Country Link
US (3) US20150153524A1 (zh)
EP (1) EP2887388A1 (zh)
CN (1) CN104766903B (zh)
TW (1) TWI648563B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548947A (zh) * 2015-09-18 2017-03-29 台湾积体电路制造股份有限公司 封装结构及其形成方法
CN108369945A (zh) * 2015-12-01 2018-08-03 英特尔公司 具有芯片上芯片和衬底上芯片配置的集成电路
CN108735687A (zh) * 2017-04-14 2018-11-02 谷歌有限责任公司 用于高数据速率的硅光子ic的集成
CN111123444A (zh) * 2018-10-30 2020-05-08 台湾积体电路制造股份有限公司 光学收发器及其制造方法
CN111312664A (zh) * 2020-05-14 2020-06-19 江苏长晶科技有限公司 承载半导体组件的基板结构、半导体晶圆与晶圆制造方法
CN112992886A (zh) * 2021-02-09 2021-06-18 中国科学院微电子研究所 一种集成电路
CN117153700A (zh) * 2023-10-30 2023-12-01 深圳飞骧科技股份有限公司 射频前端模组的封装方法及封装结构

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3087598A4 (en) * 2013-12-27 2017-09-20 Intel Corporation Optoelectronic packaging assemblies
US9417413B2 (en) * 2014-04-17 2016-08-16 Cisco Technology, Inc. Compact multiple channel optical receiver assembly package
US20160013085A1 (en) * 2014-07-10 2016-01-14 Applied Materials, Inc. In-Situ Acoustic Monitoring of Chemical Mechanical Polishing
US10209464B2 (en) * 2014-10-17 2019-02-19 Cisco Technology, Inc. Direct printed circuit routing to stacked opto-electrical IC packages
US10025047B1 (en) 2017-04-14 2018-07-17 Google Llc Integration of silicon photonics IC for high data rate
US11043478B2 (en) * 2018-04-24 2021-06-22 Cisco Technology, Inc. Integrated circuit bridge for photonics and electrical chip integration
JP7074012B2 (ja) * 2018-10-12 2022-05-24 日本電信電話株式会社 光モジュール
US11133645B2 (en) * 2018-10-19 2021-09-28 Cisco Technology, Inc. Laser integration into a silicon photonics platform
US11163120B2 (en) * 2018-11-16 2021-11-02 Ayar Labs, Inc. Fiber attach enabled wafer level fanout
US10951325B1 (en) 2020-03-19 2021-03-16 Dell Products L.P. Use of siilicon photonics (SiP) for computer network interfaces
US11245250B2 (en) 2020-04-20 2022-02-08 Cisco Technology, Inc. Quantum dot comb laser
CN113192937A (zh) * 2021-04-30 2021-07-30 杭州光智元科技有限公司 半导体装置及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003003427A1 (en) * 2001-06-29 2003-01-09 Xanoptix, Inc. Opto-electronic device integration
US6512861B2 (en) * 2001-06-26 2003-01-28 Intel Corporation Packaging and assembly method for optical coupling
CN101000936A (zh) * 2006-12-23 2007-07-18 厦门大学 δ掺杂4H－SiC PIN结构紫外光电探测器及其制备方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU645283B2 (en) * 1990-01-23 1994-01-13 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5200631A (en) * 1991-08-06 1993-04-06 International Business Machines Corporation High speed optical interconnect
JPH06350068A (ja) * 1993-06-03 1994-12-22 Hamamatsu Photonics Kk 半導体エネルギー線検出器の製造方法
US5416872A (en) * 1993-07-06 1995-05-16 At&T Corp. Arrangement for interconnecting an optical fiber an optoelectronic component
JPH11514300A (ja) * 1995-10-06 1999-12-07 ブラウン ユニバーシティ リサーチ ファウンデーション はんだ付けの方法及び配合物
JPH10335383A (ja) * 1997-05-28 1998-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
EP1122567A1 (en) * 2000-02-02 2001-08-08 Corning Incorporated Passive alignement using slanted wall pedestal
US6910812B2 (en) * 2001-05-15 2005-06-28 Peregrine Semiconductor Corporation Small-scale optoelectronic package
US6912333B2 (en) * 2002-06-21 2005-06-28 Fujitsu Limited Optical interconnection apparatus and interconnection module
US7200295B2 (en) * 2004-12-07 2007-04-03 Reflex Photonics, Inc. Optically enabled hybrid semiconductor package
JP4646618B2 (ja) * 2004-12-20 2011-03-09 イビデン株式会社 光路変換部材、多層プリント配線板および光通信用デバイス
US7783141B2 (en) * 2007-04-04 2010-08-24 Ibiden Co., Ltd. Substrate for mounting IC chip and device for optical communication
US8265432B2 (en) * 2008-03-10 2012-09-11 International Business Machines Corporation Optical transceiver module with optical windows
US7808258B2 (en) * 2008-06-26 2010-10-05 Freescale Semiconductor, Inc. Test interposer having active circuit component and method therefor
JP4754613B2 (ja) * 2008-11-27 2011-08-24 日東電工株式会社 光電気混載基板およびその製造方法
US8152048B2 (en) * 2008-12-09 2012-04-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method and structure for adapting solder column to warped substrate
US8488921B2 (en) * 2010-07-16 2013-07-16 International Business Machines Corporation Packaged multicore fiber optical transceiver module
JP5664905B2 (ja) * 2011-01-18 2015-02-04 日立金属株式会社 光電変換モジュール
US20120207426A1 (en) * 2011-02-16 2012-08-16 International Business Machines Corporation Flip-chip packaging for dense hybrid integration of electrical and photonic integrated circuits
TWI600936B (zh) * 2011-10-13 2017-10-01 國立中央大學 光學傳輸系統及其製備方法
TWI451147B (zh) * 2012-03-30 2014-09-01 Ct A Photonics Inc 光電模組

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6512861B2 (en) * 2001-06-26 2003-01-28 Intel Corporation Packaging and assembly method for optical coupling
WO2003003427A1 (en) * 2001-06-29 2003-01-09 Xanoptix, Inc. Opto-electronic device integration
CN101000936A (zh) * 2006-12-23 2007-07-18 厦门大学 δ掺杂4H－SiC PIN结构紫外光电探测器及其制备方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548947B (zh) * 2015-09-18 2020-01-14 台湾积体电路制造股份有限公司 封装结构及其形成方法
US11948862B2 (en) 2015-09-18 2024-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
CN106548947A (zh) * 2015-09-18 2017-03-29 台湾积体电路制造股份有限公司 封装结构及其形成方法
US10937718B2 (en) 2015-09-18 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package structures and method of forming the same
CN108369945A (zh) * 2015-12-01 2018-08-03 英特尔公司 具有芯片上芯片和衬底上芯片配置的集成电路
CN108369945B (zh) * 2015-12-01 2022-06-07 英特尔公司 具有芯片上芯片和衬底上芯片配置的集成电路
CN108735687A (zh) * 2017-04-14 2018-11-02 谷歌有限责任公司 用于高数据速率的硅光子ic的集成
CN111123444B (zh) * 2018-10-30 2022-03-15 台湾积体电路制造股份有限公司 光学收发器及其制造方法
CN111123444A (zh) * 2018-10-30 2020-05-08 台湾积体电路制造股份有限公司 光学收发器及其制造方法
US11031381B2 (en) 2018-10-30 2021-06-08 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transceiver and manufacturing method thereof
CN111312664B (zh) * 2020-05-14 2020-08-21 江苏长晶科技有限公司 承载半导体组件的基板结构、半导体晶圆与晶圆制造方法
CN111312664A (zh) * 2020-05-14 2020-06-19 江苏长晶科技有限公司 承载半导体组件的基板结构、半导体晶圆与晶圆制造方法
CN112992886A (zh) * 2021-02-09 2021-06-18 中国科学院微电子研究所 一种集成电路
CN117153700A (zh) * 2023-10-30 2023-12-01 深圳飞骧科技股份有限公司 射频前端模组的封装方法及封装结构

Also Published As

Publication number Publication date
CN104766903B (zh) 2018-06-29
TWI648563B (zh) 2019-01-21
TW201530205A (zh) 2015-08-01
US20150153524A1 (en) 2015-06-04
US20190113696A1 (en) 2019-04-18
US20190384022A1 (en) 2019-12-19
EP2887388A1 (en) 2015-06-24

Similar Documents

Publication Publication Date Title
CN104766903A (zh) 集成模块及其形成方法
KR102581742B1 (ko) 웨이퍼 스케일 접합 활성 포토닉스 인터포저
US9620489B2 (en) Integrated multi-chip module optical interconnect platform
US10168474B2 (en) Method of manufacturing optical input/output device
CN103066148B (zh) 一种硅上二氧化硅基的混合集成光电子芯片及其制作方法
KR100993385B1 (ko) 광학적 상호접속부를 구비하는 장치, 프로세싱 시스템 및광학적 상호접속부 제조 방법
TWI604701B (zh) 用於光學通訊系統之混成整合的方法與系統
US20120207426A1 (en) Flip-chip packaging for dense hybrid integration of electrical and photonic integrated circuits
US11789202B2 (en) Hybrid integrated optoelectronic chip and method of manufacturing the same
CN105336795B (zh) 一种基于光栅接口的光子芯片封装结构及其制作方法
CN104465855B (zh) 晶圆级光互连模块及制作方法
US20140029890A1 (en) Optical system with integrated photodetectors
CN101996947B (zh) 一种硅基光电器件集成方法
KR100871017B1 (ko) 한 개의 빔 스플리터/필터가 구비된 양방향 통신용트리플렉서 광모듈 패키지 및 이 빔 스플리터/필터의 제작방법
US11982850B2 (en) Optical micro-electromechanical system with flip chip packaging
CN220568968U (zh) 封装结构
JPS5939085A (ja) 光集積回路実装
US20240069292A1 (en) Optical micro-electromechanical system with flip chip packaging
US20230021029A1 (en) Wafer-level optoelectronic packaging
CN102540365B (zh) 一种光学集成结构及其制作方法
KR102031953B1 (ko) 광 입출력 장치 및 그를 구비한 광 전자 시스템
CN117492142A (zh) 片上光互连结构及其制作方法
KR20240032673A (ko) 광학 인터포저 구조물 및 방법
CN117406337A (zh) 基于晶片到晶圆键合的异质光电融合集成系统
CN117254345A (zh) 一种模块化的硅基异质光电集成架构及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant