CN108369945A - 具有芯片上芯片和衬底上芯片配置的集成电路 - Google Patents

具有芯片上芯片和衬底上芯片配置的集成电路 Download PDF

Info

Publication number
CN108369945A
CN108369945A CN201680070641.1A CN201680070641A CN108369945A CN 108369945 A CN108369945 A CN 108369945A CN 201680070641 A CN201680070641 A CN 201680070641A CN 108369945 A CN108369945 A CN 108369945A
Authority
CN
China
Prior art keywords
chip
integrated circuit
trace
substrate
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680070641.1A
Other languages
English (en)
Other versions
CN108369945B (zh
Inventor
O.I.多孙姆
M.J.严
A.刘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN108369945A publication Critical patent/CN108369945A/zh
Application granted granted Critical
Publication of CN108369945B publication Critical patent/CN108369945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B10/00—Transmission systems employing electromagnetic waves other than radio-waves, e.g. infrared, visible or ultraviolet light, or employing corpuscular radiation, e.g. quantum communication
    • H04B10/40—Transceivers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4246—Bidirectionally operating package structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Light Receiving Elements (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

本公开的实施例提供一种包括具有芯片上芯片和衬底上芯片配置的集成电路的装置。在一个示例中，装置可包含具有放置在晶片的第一部分中的光电子部件的光收发器、以及迹线，该迹线与光电子部件耦合，并且放置成大体上延伸到邻近于第一部分的晶片的第二部分中的表面，来为集成电路和另一集成电路提供电连接，该另一集成电路将要采用芯片上芯片配置与晶片的第二部分耦合。装置可包含第二迹线，该第二迹线在晶片的第二部分中放置成大体上延伸到第二部分中的表面，来为另一集成电路和衬底提供电连接，该衬底将要采用衬底上芯片配置与晶片的第二部分耦合。可描述和/或要求保护其他实施例。

Description

具有芯片上芯片和衬底上芯片配置的集成电路
相关申请
本申请要求享有2015年12月1日提交的标题为“具有芯片上芯片和衬底上芯片配置的集成电路（INTEGRATED CIRCUIT WITH CHIP-ON-CHIP AND CHIP-ON-SUBSTRATECONFIGURATION）”的美国专利申请14/956,191的优先权。
技术领域
本公开的实施例整体上涉及集成电路领域，并且更特别地涉及包含光学设备并具有芯片上芯片和衬底上芯片配置的集成电路。
背景技术
如今的计算设备可装配有用于高速和高容量的设备内和设备间通信的不同类型的部件。一些计算设备可装配有各种无线输入/输出（I/O）部件，诸如可包含电气和光学部件（诸如光收发器）的集成电路（IC）。光学和电气接口的高效集成以允许超紧密的、多信道的、高比特率的集成电路架构可能提出一些工程上的挑战。例如，用于在集成电路中集成超紧密的多信道光收发器模块的当前设计解决方案通常可能要求潜在地可能低效的复杂的光学耦合方案。
附图说明
结合附图通过下文的详细描述将容易地理解实施例。为便于该描述，相似的附图标记标示相似的结构元件。在附图的图中以示例的方式而不以限制的方式图示实施例。
图1是图示根据一些实施例的具有集成电路的示例晶片的框图，该集成电路具有本公开的芯片上芯片和衬底上芯片配置。
图2示意性地图示根据一些实施例的具有芯片上芯片和衬底上芯片配置的示例集成电路组合件的截面侧视图。
图3示意性地图示根据一些实施例的具有芯片上芯片和衬底上芯片配置的另一示例集成电路组合件的截面侧视图。
图4示意性地图示根据参考图2描述的实施例提供的示例集成电路组合件的俯视图。
图5是根据一些实施例的用于制造具有芯片上芯片和衬底上芯片配置的集成电路的工艺流程图。
图6图示根据一些实施例的适合用于实践本公开的多个方面的示例计算设备。
具体实施方式
本公开的实施例包含一种装置，该装置包括具有芯片上芯片和衬底上芯片配置的集成电路。在一些实施例中，装置可包含光收发器和迹线，该光收发器具有放置在晶片的第一部分中的光电子部件，该迹线与光电子部件耦合并且放置成大体上延伸到邻近于第一部分的晶片的第二部分中的表面，来为集成电路和另一集成电路提供电连接，该另一集成电路将要采用芯片上芯片配置与晶片的第二部分耦合。装置可进一步包含第二迹线，该第二迹线在晶片的第二部分中放置成大体上延伸到第二部分中的表面，来为另一集成电路和衬底提供电连接，该衬底将要采用衬底上芯片配置与晶片的第二部分耦合。
在下文的详细描述中，参考了构成本文的一部分的附图，其中全文中相似的标号标示相似的部件，并且其中以图示的方式示出实施例，在这些实施例中可实践本公开的主题。要理解，在不背离本公开的范围的情况下，可利用其他实施例并且可进行结构或逻辑改变。因此，下文的详细描述不以限制性意义理解，并且实施例的范围由所附权利要求及其等效物来限定。
出于本公开的目的，短语“A和/或B”意味着（A）、（B）、（A）或（B）、或（A和B）。出于本公开的目的，短语“A、B、和/或C”意味着（A）、（B）、（C）、（A和B）、（A和C）、（B和C）、或（A、B和C）。
描述可使用基于透视的描述，诸如顶部/底部、内/外、上方/下方等。这样的描述仅用于便于论述而并非旨在将本文描述的实施例的应用限制于任何特定定位（orientation）。
描述可使用短语“在一实施例中”或“在实施例中”，其均可指代一个或多个相同或不同的实施例。此外，如关于本公开的实施例所使用的，术语“包括”、“包含”、“具有”等是同义词。
可在本文中使用术语“与…耦合”连同其衍生词。“耦合”可表示下文中的一个或多个。“耦合”可表示两个或更多元件处于直接物理接触、电气接触或光学接触。然而，“耦合”也可表示两个或更多元件彼此间接接触，但仍然彼此协作或互动，并且可表示一个或多个其他元件耦合或连接在称为彼此耦合的元件之间。
图1是图示根据一些实施例的具有集成电路的示例晶片的框图，该集成电路具有本公开的芯片上芯片和衬底上芯片配置。更特别地，图1示意性地图示根据一些实施例的以晶圆形式10和以单片化形式140的晶片102的俯视图。在一些实施例中，晶片102可以是由半导体材料（举例而言，诸如硅或其他合适材料）组成的晶圆11的多个晶片（例如，晶片102、102a、102b）中的一个。多个晶片可形成在晶圆11的表面上。多个晶片中的每个晶片可以是半导体产品的重复单元，该半导体产品可包含如本文所描述的集成电路设备。根据一些实施例，晶片102或形成于其上的集成电路可包含电路103，例如处理器和/或存储器设备的电路。
根据各实施例，电路103也可包含光收发器150以及至少一个迹线154，该光收发器150放置在晶片102的第一部分152中，该至少一个迹线154与光收发器150耦合并且放置成大体上延伸到邻近于第一部分152的晶片102的第二部分156的表面，来为包括电路103的集成电路和另一集成电路（未示出）提供电连接，该另一集成电路将要采用芯片上芯片配置与晶片102的第二部分156耦合。电路103可进一步包含迹线160，该迹线160在晶片102的第二部分156中放置成大体上延伸到第二部分156的表面，来为另一集成电路（未示出）和衬底（未示出）提供电连接，该衬底将要采用衬底上芯片配置与晶片的第二部分耦合。以下将进一步描述集成电路的配置的这些方面和其他方面。
在一些实施例中，包含电路103的集成电路可使用合适的半导体制造技术来形成，本文描述其中的一些技术。在半导体产品/集成电路的制造工艺完成后，晶圆11可经历单片化工艺，其中多个晶片中的每个（例如，具有形成于其上的集成电路的晶片102）可彼此分开来提供半导体产品的分离的“芯片”。晶圆11可以具有多种尺寸中的任一尺寸。根据各实施例，包含电路103的集成电路可以采用晶圆形式10或单片化形式140放置在半导体衬底上。在一些实施例中，晶片102可包含逻辑部件、电气部件、光学部件或其组合。
图2示意性地图示根据一些实施例的具有芯片上芯片和衬底上芯片配置的示例集成电路（IC）组合件的截面侧视图。在一些实施例中，IC组合件200可包含一个或多个晶片，例如，图1的包括半导体衬底（例如，硅衬底或绝缘体上硅衬底）204和电介质层206的晶片102。在一些实施例中，晶片102可包含IC或可以是IC的一部分，该IC包含存储器、处理器、片上系统（SoC）或专用集成电路（ASIC）。例如，晶片102可包含电路（例如，图1的电路103），诸如具有如本文所描述的芯片上芯片和衬底上芯片配置的IC 210。如所示出的，晶片102可包含第一部分152和邻近于第一部分152的第二部分156，如由晶片102的第一部分与第二部分之间的虚线208所指示的。
IC 210可包含具有光电子部件212的光收发器，该光电子部件212放置在晶片102的第一部分152中，放置成邻近于晶片102的表面（例如，放置在电介质层206的内部）。虽然光收发器的一些部件可遍及组合件200分布，但是为易于理解，在下文中IC 210可被称作“光收发器”。在一些实施例中，光电子部件212可包括配置为经由与光电子部件212光耦合的透镜阵列216接收照明（例如，光信号214）的正入射光电检测器（NIPD）。出于图示目的，图2中仅示出阵列216中的一个透镜。应该注意到，光电子部件212可包括其他形式的光学设备，举例而言，诸如光调制器。作为示例实施例，在本文中描述了包括光电检测器的光电子部件212，但并非旨在限制本公开。
如所示出的，IC 210可进一步包含至少一个迹线220，该至少一个迹线220与光电子部件212耦合并且在晶片102中放置成大体上延伸到晶片102的第二部分156中的晶片102的表面230。如所示出的，迹线220（在一些实施例中，其可包含多个迹线）可提供在晶片102中来允许IC 210的光电子部件212与另一集成电路（例如，IC 222）之间的电连接。在实施例中，IC 222可包含接收器，该接收器配置为放大由光电子部件212响应于接收光信号214而经由迹线220提供的电输出信号。
如所示出的，IC 210可以采用芯片上芯片配置与晶片102的第二部分156中的其他IC 222耦合。为此目的，迹线220可与放置在迹线220的末端处并且延伸到晶片102的表面230的接触垫224耦合，以提供IC 210与另一IC 222的电连接性。IC 210和IC 222之间的电连接性可进一步配备有其他互连部件，例如焊料凸块226。虽然出于图示目的示出迹线220，但是要注意如以上所描述的，可存在放置在晶片102中的多个迹线220，以便提供光电子部件（例如，NIPD）212和信号放大IC 222（例如，接收器IC，下文中的“接收器”）的输入之间的电耦合。
IC 210可进一步包含放置成邻近于晶片102的第二部分156中的表面230的多个迹线232、234。如所示出的，迹线232（例如，地迹线）以及234（例如，信号迹线）可大体上延伸到第二部分156的表面，来为IC 222和衬底240提供电连接。在一些实施例中，衬底240可以是采用积聚技术提供的具有交替的金属层和电介质层的多层堆叠。在一些实施例中，衬底240可包括印刷电路板（PCB）或可以是印刷电路板（PCB）的一部分。类似于如上所述的连接，使用由迹线232、234和其他互连部件（诸如垫238、242以及焊料凸块244）提供的电耦合，衬底240可以采用衬底上芯片配置与晶片102的第二部分156耦合。如所示出的，衬底240可大体上放置在晶片102的第二部分156上方。
在一些实施例中，多个迹线232、234可采用多层方式放置在晶片102的第二部分156中。例如，信号迹线和地迹线以及垫可连接到电介质层206中的不同金属层，例如，地迹线连接到金属1层，并且信号迹线连接到金属2层，其中金属1层和金属2层可以是不同的金属化物层或金属化物层级，而不一定在组分方面不同。这些层可允许接收器放大IC地和信号输出传递到PCB。接收器输出处的多层迹线可允许所希望的晶片102上的信号完整性。
因此，IC组合件200可配置成在IC 210的光电子部件212处接收光信号214。光电子部件212可将光信号转换成电信号，并且经由IC 210的迹线220和互连部件224、226来将电信号提供到IC 222（接收器）。IC 222可放大由光电子部件212提供的电输出信号，并且可经由迹线232、234以及IC 210的对应互连部件将经放大的电输出信号提供到放置在衬底240（例如PCB）中的电路。要注意，衬底240示出为采用衬底上芯片配置与IC 222集成。然而，其他类型的连接也是可能的，举例而言，诸如通过引线接合。
在一些实施例中，如所示出的，透镜阵列216可放置在晶片102的第一部分152上方，来接收通过光源（未示出）的前侧照明，该光源提供光信号214。多个透镜中的每个透镜可包含如所示出那样成角度的小平面（facet）246，以防止透镜与NIPD之间的谐振腔的形成。半导体衬底可包含高度反射性分布式布拉格反射器（DBR）多层堆叠，来为NIPD提供经确定的光响应，同时维持所希望的（例如，高的）带宽。
图3示意性地图示根据一些实施例的具有芯片上芯片和衬底上芯片配置的另一示例集成电路组合件的截面侧视图。如所示出的，IC组合件300可类似于图2的IC组合件200那样配置。为易于理解，图2和图3中相似的元件以相似的标号指示。
如所示出的，在晶片102的第一部分152中，透镜阵列216可集成在半导体衬底204的背面302上，以允许背侧照明。为了用光信号214背侧照明，将IC 222耦合到光接收器212（NIPD）的信号接触迹线304也可用作IC 210的顶侧306处的反射器。
图4示意性地图示根据参考图2描述的实施例提供的示例集成电路组合件的俯视图。为易于理解，在图2和图4中，IC组合件200的相似元件以相似标号指示。同样，为易于理解，在图4中未示出衬底240。
虚线208指示晶片102划分成第一部分152和第二部分156，使得透镜阵列216（以短划线勾勒）不被IC 222遮盖，从而允许顶侧照明。可将金属迹线220从光收发器（放置在阵列226的下方）经由垫224提供到IC 222（例如，接收器）的相应输入。金属垫224可形成对应于IC 222的输入的垫阵列402，以允许IC 222与IC 210之间的芯片上芯片配置。类似地，金属垫238可形成对应于IC 222的输出的垫阵列404，以进一步允许IC 222与IC 210之间的芯片上芯片配置。多层迹线232可将IC 222的输出与垫242连接，以允许IC 222与衬底（例如，PCB，未示出）的衬底上芯片配置。
如图2-4中所示出的，金属迹线和垫实际上可配置为任何间距和大小，以适应大范围的集成电路封装要求，而最小化对射频信号完整性的影响。一般而言，参考图2-4描述的实施例可提供用于多层金属迹线和垫到晶片102上的集成，对于高速传输线路传递，这可允许芯片上芯片和衬底上芯片倒装芯片集成具有低的信号损耗。通过迹线长度的最小化，金属迹线可与高比特率电传输兼容。另外，所描述的实施例可提供光耦合部件（诸如透镜）的直接集成，用于到光电检测器阵列的最佳光耦合，而不对金属迹线施加长度限制，该长度限制可能在每信道的高比特率（诸如大于每信道25Gb/s的比特率）时影响整体接收器性能。
概括而言，所描述的实施例可提供包含光收发器的紧密的、高度集成的、高信道计数的集成电路，该光收发器具有高比特率（例如，大于每信道25Gb/s）架构。这种超紧密的、高信道计数和高比特率的光收发器模块可能难以通过引线接合或倒装芯片集成来采用传统的光电检测器晶片实现。通过允许正入射光耦合（单模式或多模式）直接进入光电检测器，所描述的实施例可进一步提供复杂的（以及潜在有损的）光耦合方案的消除，同时保持足够短的电迹线来维持每信道极高比特率时的RF信号完整性。
图5是根据一些实施例的用于制造具有芯片上芯片和衬底上芯片配置的集成电路的工艺流程图。工艺500可适合参考图1-4描述的实施例。在备选实施例中，工艺500可以用更多或更少的操作、或用不同操作顺序来实践。
工艺500可开始于框502并且包含将光收发器的光电子部件放置在包括第一集成电路的晶片的第一部分中，放置成邻近于晶片的表面。框502的操作可包含：在将光电子部件放置在晶片中之前，制造晶片（诸如NIPD晶片）。制造可开始于提供半导体（例如，硅或绝缘体上硅）衬底。接着，取决于光电二极管极性，选择性地在晶片的某些位置（诸如，如上所述的晶片的第一和第二部分）中，可通过注入P型或N型掺杂剂而形成底部接触层。可沉积并且图案化半导体层来形成光电检测器台面（mesa）。可进行经图案化的台面的钝化来钝化任何台面表面缺陷位置。然后，可以用具有与衬底注入物相反极性的掺杂剂注入活动区域台面的顶部来形成PIN（或NIP）光电二极管。
在框504中，工艺500可包含将第一迹线放置成邻近于晶片的表面，包含将至少一个迹线大体上延伸到邻近于第一部分的晶片的第二部分中的表面。
在框506中，工艺500可包含将光电子部件与第一迹线耦合，来为光收发器和第二集成电路提供电连接，该第二集成电路将要采用芯片上芯片配置与晶片的第二部分耦合。
在框508中，工艺500可包含将第二迹线放置成邻近于晶片的第二部分中的表面，包含将第二迹线大体上延伸到第二部分中的表面，来为第二集成电路和衬底提供电连接，该衬底将要采用衬底上芯片配置与晶片的第二部分耦合。
参考框504、506和508描述的操作可由下列动作提供。电介质层（例如，氧化物、氮化物等）可沉积于半导体衬底的顶部来平面化该衬底。可穿过绝缘电介质将金属接触通孔向下刻蚀到P和N层，并且以金属化物填充。金属化物可经图案化而形成光电二极管金属迹线和垫。可刻蚀光电二极管台面正上方的绝缘电介质，并且可沉积抗反射覆盖层来最大化光电二极管响应度。
图6图示根据一些实施例的适合与图1-4的各种部件一起使用的示例计算设备600。在一些实施例中，示例计算设备600可包含参考图1-4描述的各种部件。
如所示出的，计算设备600可包含一个或多个处理器或处理器核602、以及系统存储器604。除非上下文以其他方式清楚地要求，否则出于本申请（包含权利要求）的目的，术语“处理器”和“处理器核”可被认为是同义词。处理器602可包含任何类型的处理器，诸如中央处理单元（CPU）、微处理器等。处理器602可实现为具有多核的集成电路，例如，多核微处理器。
计算设备600可包含大容量存储设备624（诸如固态驱动、易失性存储器（例如，动态随机存取存储器（DRAM）等））。一般而言，系统存储器604和/或大容量存储设备624可以是任何类型的暂时和/或持久存储设备，包含但不限于易失性和非易失性存储器、光、磁性、和/或固态大容量存储设备等。易失性存储器可包含但不限于静态和/或动态随机存取存储器。非易失性存储器可包含但不限于电可擦除可编程只读存储器、相变存储器、电阻存储器等。
计算设备600可进一步包含输入/输出（I/O）设备608（诸如显示器、软键盘、触敏屏幕、图像捕获设备等）和通信接口610（诸如网络接口卡、调制解调器、红外接收器、无线电接收器（例如，近场通信（NFC）、蓝牙、WiFi、4G/5G长期演进（LTE）等）。
通信接口610可包含通信芯片（未示出），其可配置成根据全球移动通信系统（GSM）、通用分组无线电服务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA）、演进型HSPA（E-HSPA）或长期演进（LTE）网络来操作设备600。通信芯片还可配置成根据增强型数据GSM演进（EDGE）、GSM EDGE无线电接入网络（GERAN）、通用陆地无线电接入网络（UTRAN）或演进型UTRAN（E-UTRAN）来操作。通信芯片可配置成根据码分多址（CDMA）、时分多址（TDMA）、数字增强无绳电信（DECT）、演进数据最优化（EV-DO）、其衍生物、以及作为3G、4G、5G及以上设计的任何其他无线协议来操作。在其他实施例中，通信接口610可根据其他无线协议来操作。
在一些实施例中，通信接口610可包括图2和图4的IC组合件200和/或图3的IC组合件300。更特别地，如参考图2-4所描述的，通信接口610可包含采用芯片上芯片配置耦合在一起的一个或多个光收发器212和IC 222（例如，接收器）、以及采用衬底上芯片配置与IC222耦合的衬底240（例如，PCB）。可提供IC组合件200（300），例如来允许经由I/O设备608的处理器602与计算设备600或另一（例如，外部）装置（未示出）的其他部件之间的通信。
上述计算设备600元件可经由系统总线612（其可表示一个或多个总线）而彼此耦合。在多个总线的情况下，它们可通过一个或多个总线桥（未示出）而桥接。这些元件中的每个可执行在本领域中已知的其传统功能。特别地，可采用系统存储器604和大容量存储设备624来存储编程指令的工作副本以及持久副本，这些程序指令实现将要在计算设备上执行的固件、操作系统和/或一个或多个应用程序。固件中的一些可配置、控制和/或操作与参考图2-4描述的IC组合件相关联的集成电路，共同指代为运算逻辑622。运算逻辑622可以实现为由处理器（一个或多个）602所支持的汇编器指令或可编译成这样的指令的高级语言。
取决于计算设备600是用作移动计算设备（诸如平板计算设备、膝上型计算机、游戏控制台或智能电话）还是用作固定计算设备（诸如机顶盒或台式计算机），元件608、610、612的数量、能力和/或容量可不同。它们的组成是以其他方式已知的，并且因此将不进行进一步描述。
处理器602中的至少一个可与具有运算逻辑622的存储器封装在一起来形成系统级封装（SiP）或芯片上系统（SoC）。在各种实现中，计算设备600可包括移动计算设备，诸如智能电话、平板计算机、个人数字助理（PDA）、超级移动PC或任何其他移动计算设备。在各实施例中，计算设备可包括膝上型计算机、上网本、笔记本或超级笔记本。在另外的实现中，计算设备600可以是处理数据的任何其他电子设备。
本文描述的实施例可通过下列示例进一步说明。示例1是一种集成电路，其包括：光收发器，具有放置在晶片的第一部分中并且邻近于晶片的表面的光电子部件；以及至少一个迹线，与光电子部件耦合并且在邻近于晶片的表面放置成大体上延伸到邻近于第一部分的晶片的第二部分中的表面，来为集成电路和另一集成电路提供电连接，该另一集成电路将要采用芯片上芯片配置与晶片的第二部分耦合。
示例2可包含示例1的主题，其中集成电路是第一集成电路，其中另一集成电路是第二集成电路，其中至少一个迹线包括至少一个第一迹线，以及其中第一集成电路进一步包括至少一个第二迹线，该至少一个第二迹线在邻近于晶片的第二部分中的表面放置成大体上延伸到第二部分中的表面，来为第二集成电路和衬底提供电连接，该衬底将要采用衬底上芯片配置与晶片的第二部分耦合。
示例3可包含示例2的主题，其中第二集成电路将要采用具有第一集成电路的芯片上芯片配置放置在晶片的第二部分上。
示例4可包含示例2的主题，其中衬底将要采用具有第二集成电路的衬底上芯片配置放置在晶片的第二部分上方。
示例5可包含示例2的主题，其中光电子部件包括正入射光电检测器（NIPD），来接收光信号并且经由至少一个第一迹线传输对应的电输出信号，其中第二集成电路包括接收器，以放大电输出信号并且经由至少一个第二迹线提供经放大的电输出信号到放置在衬底中的电路。
示例6可包含示例5的主题，进一步包括与NIPD光耦合的透镜阵列，其中至少一个第一迹线包括第一多个迹线，以将NIPD与接收器的输入电耦合。
示例7可包含示例6的主题，其中至少一个第二迹线包括第二多个迹线，以将接收器的输出与放置在衬底中的电路电耦合。
示例8可包含示例7的主题，其中第二多个迹线以多层方式放置在晶片的第二部分中。
示例9可包含示例7的主题，其中第一和第二多个迹线包含接触垫，所述接触垫在迹线的相应末端放置成延伸到晶片的表面，来为第一和第二集成电路以及放置在衬底中的电路提供电连接性。
示例10可包含示例6的主题，其中透镜阵列放置在晶片的第一部分上方，其中多个透镜中的每个透镜包含小平面，以防止透镜与NIPD之间的谐振腔的形成。
示例11可包含示例10的主题，其中晶片包含分布式布拉格反射器多层堆叠，来为NIPD提供经确定的光响应。
示例12可包含示例7的主题，其中该表面是第一表面，其中晶片包含具有与第一表面相反的第二表面的半导体衬底，其中透镜阵列放置在晶片的第一部分中的第二表面上。
示例13可包含示例12的主题，其中第二多个迹线中的至少一个包括反射器，来为NIPD提供经确定的光响应。
示例14可包含示例2-13中的任一个的主题，其中衬底包括印刷电路板（PCB）。
示例15是一种具有芯片上芯片和衬底上芯片配置的装置，其包括：处理器以及光收发器，该光收发器与处理器在通信上耦合并且包含光电子部件和至少一个迹线，该光电子部件放置在晶片的第一部分中并且邻近于晶片的表面；该至少一个迹线与光电子部件耦合并且在邻近于晶片的表面放置成大体上延伸到邻近于第一部分的晶片的第二部分中的表面，来为光收发器和集成电路提供电连接，该集成电路将要采用芯片上芯片配置与晶片的第二部分耦合，以提供装置与另一装置之间的通信连接。
示例16可包含示例15的主题，其中光收发器是第一集成电路，并且其中集成电路是第二集成电路，其中至少迹线是至少一个第一迹线，其中第一集成电路进一步包括至少一个第二迹线，该至少一个第二迹线在邻近于晶片的第二部分中的表面放置成大体上延伸到第二部分中的表面，来为第二集成电路和衬底提供电连接，该衬底将要采用衬底上芯片配置与晶片的第二部分耦合。
示例17可包含示例16的主题，其中第二集成电路将要采用具有第一集成电路的芯片上芯片配置放置在晶片的第二部分上，其中衬底将要采用具有第二集成电路的衬底上芯片配置放置在晶片的第二部分上方。
示例18可包含示例17的主题，其中衬底包括印刷电路板（PCB），其中装置包括移动计算设备。
示例19是一种用于提供集成电路的方法，包括：将光收发器的光电子部件在晶片的第一部分中放置成邻近于晶片的表面；将至少一个迹线放置成邻近于晶片的表面，包含大体上将至少一个迹线延伸到邻近于第一部分的晶片的第二部分中的表面；以及将光电子部件与至少一个迹线耦合，来为光收发器和集成电路提供电连接，该集成电路将要采用芯片上芯片配置与晶片的第二部分耦合。
示例20可包含示例19的主题，其中光收发器包括放置在晶片中的第一集成电路，并且其中集成电路是第二集成电路，其中至少一个迹线是至少一个第一迹线，其中该方法进一步包括：将至少一个第二迹线放置成邻近于晶片的第二部分中的表面，包含将至少一个第二迹线大体上延伸到第二部分中的表面，来为第二集成电路和衬底提供电连接，该衬底将要采用衬底上芯片配置与晶片的第二部分耦合。
示例21可包含示例20的主题，其中光电子部件包括正入射光电检测器（NIPD），其中第二集成电路包括接收器，其中该方法进一步包括：在晶片上放置透镜阵列，来为与第一集成电路耦合的光源提供与NIPD的光耦合。
示例22可包含示例21的主题，其中在晶片上放置透镜阵列包含在晶片的第一部分上方提供透镜阵列。
示例23可包含示例21的主题，其中该表面是第一表面，其中晶片包含具有与第一表面相反的第二表面的电介质衬底，其中在晶片上放置透镜阵列包含在晶片的第一部分中的第二表面上提供透镜阵列。
示例24可包含示例20的主题，进一步包括：采用芯片上芯片配置将第二集成电路放置在晶片的第二部分上。
示例25可包含示例20-24中的任一个的主题，进一步包括：采用衬底上芯片配置将衬底放置在晶片的第二部分上方。
以最有助于理解要求保护的主题的方式将各种操作描述为按顺序的多个分离操作。然而，描述的顺序不应解释为暗示这些操作必然是取决于顺序的。本公开的实施例可以实现到使用任何合适的硬件和/或软件的系统中，以如所希望的那样配置。
虽然出于描述目的在本文中已经图示并且描述了某些实施例，但是在不背离本公开的范围的情况下，经计算以实现相同目的的多种备选和/或等效实施例或实现可取代示出并描述的实施例。本申请旨在覆盖本文中论述的实施例的任何改编或变化。因此，显然，旨在本文描述的实施例仅由权利要求及其等效物限制。

Claims (25)

1. 一种集成电路，包括：
光收发器，具有光电子部件，所述光电子部件在晶片的第一部分中放置成邻近于所述晶片的表面；以及
至少一个迹线，与所述光电子部件耦合并且在邻近于所述晶片的表面放置成大体上延伸到邻近于所述第一部分的所述晶片的第二部分中的表面，来为所述集成电路和另一集成电路提供电连接，所述另一集成电路将要采用芯片上芯片配置与所述晶片的所述第二部分耦合。
2.如权利要求1所述的集成电路，其中所述集成电路是第一集成电路，其中所述另一集成电路是第二集成电路，其中至少一个迹线包括至少一个第一迹线，以及其中所述第一集成电路进一步包括至少一个第二迹线，所述至少一个第二迹线在邻近于所述晶片的所述第二部分中的表面放置成大体上延伸到所述第二部分中的表面，来为所述第二集成电路和衬底提供电连接，所述衬底将要采用衬底上芯片配置与所述晶片的所述第二部分耦合。
3.如权利要求2所述的集成电路，其中所述第二集成电路将要采用具有所述第一集成电路的所述芯片上芯片配置放置在所述晶片的所述第二部分上。
4.如权利要求2所述的集成电路，其中所述衬底将要采用具有所述第二集成电路的所述衬底上芯片配置放置在所述晶片的所述第二部分上方。
5.如权利要求2所述的集成电路，其中所述光电子部件包括正入射光电检测器（NIPD），来接收光信号并且经由所述至少一个第一迹线传输对应的电输出信号，其中所述第二集成电路包括接收器，以放大所述电输出信号并且经由所述至少一个第二迹线将经放大的电输出信号提供到放置在所述衬底中的电路。
6.如权利要求5所述的集成电路，进一步包括与所述NIPD光耦合的透镜阵列，其中所述至少一个第一迹线包括第一多个迹线，以将所述NIPD与所述接收器的输入电耦合。
7.如权利要求6所述的集成电路，其中所述至少一个第二迹线包括第二多个迹线，以将所述接收器的输出与放置在所述衬底中的电路电耦合。
8.如权利要求7所述的集成电路，其中所述第二多个迹线以多层方式放置在所述晶片的所述第二部分中。
9.如权利要求7所述的集成电路，其中所述第一多个迹线和所述第二多个迹线包含接触垫，所述接触垫在迹线的相应末端放置成延伸到所述晶片的表面，来为所述第一和第二集成电路以及放置在所述衬底中的电路提供电连接性。
10.如权利要求6所述的集成电路，其中所述透镜阵列放置在所述晶片的所述第一部分上方，其中所述透镜中的每个包含小平面，以防止所述透镜与所述NIPD之间的谐振腔的形成。
11.如权利要求10所述的集成电路，其中所述晶片包含分布式布拉格反射器多层堆叠，来为所述NIPD提供经确定的光响应。
12.如权利要求7所述的集成电路，其中所述表面是第一表面，其中所述晶片包含具有与所述第一表面相反的第二表面的半导体衬底，其中所述透镜阵列放置在所述晶片的所述第一部分中的所述第二表面上。
13.如权利要求12所述的集成电路，其中所述第二多个迹线中的至少一个包括反射器，来为所述NIPD提供经确定的光响应。
14.如权利要求2到13中的任一项所述的集成电路，其中所述衬底包括印刷电路板（PCB）。
15. 一种具有芯片上芯片和衬底上芯片配置的装置，包括：
处理器；以及
光收发器，与所述处理器在通信上耦合并且包含光电子部件，所述光电子部件在晶片的第一部分中放置成邻近所述晶片的表面；以及
至少一个迹线，与所述光电子部件耦合并且在邻近所述晶片的表面放置成大体上延伸到邻近于所述第一部分的所述晶片的第二部分中的表面，来为所述光收发器和集成电路提供电连接，所述集成电路将要采用芯片上芯片配置与所述晶片的所述第二部分耦合，以提供所述装置与另一装置之间的通信连接。
16.如权利要求15所述的装置，其中所述光收发器是第一集成电路，并且其中所述集成电路是第二集成电路，其中所述至少迹线是至少一个第一迹线，其中所述第一集成电路进一步包括至少一个第二迹线，所述至少一个第二迹线在邻近于所述晶片的所述第二部分中的表面放置成大体上延伸到所述第二部分中的表面，来为所述第二集成电路和衬底提供电连接，所述衬底将要采用衬底上芯片配置与所述晶片的所述第二部分耦合。
17.如权利要求16所述的装置，其中所述第二集成电路将要采用具有所述第一集成电路的所述芯片上芯片配置放置在所述晶片的所述第二部分上，其中所述衬底将要采用具有所述第二集成电路的所述衬底上芯片配置放置在所述晶片的所述第二部分上方。
18.如权利要求17所述的装置，其中所述衬底包括印刷电路板（PCB），其中所述装置包括移动计算设备。
19.一种用于提供集成电路的方法，包括：
在晶片的第一部分中将光收发器的光电子部件放置成邻近于所述晶片的表面；
将至少一个迹线放置成邻近于所述晶片的表面，包含将所述至少一个迹线大体上延伸到邻近于所述第一部分的所述晶片的第二部分中的表面；以及
将所述光电子部件与所述至少一个迹线耦合，来为所述光收发器和集成电路提供电连接，所述集成电路将要采用芯片上芯片配置与所述晶片的所述第二部分耦合。
20.如权利要求19所述的方法，其中所述光收发器包括放置在所述晶片中的第一集成电路，并且其中所述集成电路是第二集成电路，其中所述至少迹线是至少一个第一迹线，其中所述方法进一步包括：
将至少一个第二迹线放置成邻近于所述晶片的所述第二部分中的表面，包含将所述至少一个第二迹线大体上延伸到所述第二部分中的表面，来为所述第二集成电路和衬底提供电连接，所述衬底将要采用衬底上芯片配置与所述晶片的所述第二部分耦合。
21.如权利要求20所述的方法，其中所述光电子部件包括正入射光电检测器（NIPD），其中所述第二集成电路包括接收器，其中所述方法进一步包括：
在所述晶片上放置透镜阵列，来为与所述第一集成电路耦合的光源提供与所述NIPD的光耦合。
22.如权利要求21所述的方法，其中在所述晶片上放置透镜阵列包含在所述晶片的所述第一部分上方提供所述透镜阵列。
23.如权利要求21所述的方法，其中所述表面是第一表面，其中所述晶片包含具有与所述第一表面相反的第二表面的电介质衬底，其中在所述晶片上放置透镜阵列包含在所述晶片的所述第一部分中的所述第二表面上提供所述透镜阵列。
24.如权利要求20所述的方法，进一步包括：
采用所述芯片上芯片配置将所述第二集成电路放置在所述晶片的所述第二部分上。
25.如权利要求20到24中的任一项所述的方法，进一步包括：
采用所述衬底上芯片配置将所述衬底放置在所述晶片的所述第二部分上方。
CN201680070641.1A 2015-12-01 2016-10-21 具有芯片上芯片和衬底上芯片配置的集成电路 Active CN108369945B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/956,191 US9900102B2 (en) 2015-12-01 2015-12-01 Integrated circuit with chip-on-chip and chip-on-substrate configuration
US14/956191 2015-12-01
PCT/US2016/058068 WO2017095548A1 (en) 2015-12-01 2016-10-21 Integrated circuit with chip-on-chip and chip-on-substrate configuration

Publications (2)

Publication Number Publication Date
CN108369945A true CN108369945A (zh) 2018-08-03
CN108369945B CN108369945B (zh) 2022-06-07

Family

ID=58776833

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680070641.1A Active CN108369945B (zh) 2015-12-01 2016-10-21 具有芯片上芯片和衬底上芯片配置的集成电路

Country Status (5)

Country Link
US (1) US9900102B2 (zh)
CN (1) CN108369945B (zh)
DE (1) DE112016005492B4 (zh)
TW (1) TWI710102B (zh)
WO (1) WO2017095548A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916419A (zh) * 2019-05-08 2020-11-10 菲尼萨公司 用于光电模块的电耦合配件和方法
CN115698748A (zh) * 2020-06-29 2023-02-03 Hrl实验室有限责任公司 增加雷达范围的方法和设备
CN116093095A (zh) * 2022-12-14 2023-05-09 莱弗利科技(苏州)有限公司 光耦隔离器及其封装工艺

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11527482B2 (en) 2017-12-22 2022-12-13 Hrl Laboratories, Llc Hybrid integrated circuit architecture
US11536800B2 (en) 2017-12-22 2022-12-27 Hrl Laboratories, Llc Method and apparatus to increase radar range
US10866373B2 (en) 2018-06-27 2020-12-15 Taiwan Semiconductor Manufacturing Company, Ltd. Optical transceiver and manufacturing method thereof
US20220196931A1 (en) * 2020-12-22 2022-06-23 Intel Corporation Micro-lens array optically coupled with a photonics die
US20230317694A1 (en) * 2022-04-04 2023-10-05 International Business Machines Corporation Architecture and device using optical element and computer chip for optical signal transmission

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221450A1 (en) * 2005-03-30 2006-10-05 Xerox Corporation Distributed bragg reflector systems and methods
US20090226130A1 (en) * 2008-03-10 2009-09-10 International Business Machines Corporation Optical Transceiver Module with Optical Windows
WO2011136819A1 (en) * 2010-04-30 2011-11-03 Hewlett-Packard Development Company, L.P. Circuit module
CN103135182A (zh) * 2011-12-02 2013-06-05 鸿富锦精密工业（深圳）有限公司 光学元件封装结构及其封装方法
US20130273672A1 (en) * 2011-12-08 2013-10-17 John Heck Semiconductor substrate for an optical transmitter apparatus and method
CN103489834A (zh) * 2012-06-07 2014-01-01 三星电子株式会社 半导体封装件及包括该半导体封装件的半导体装置
CN104766903A (zh) * 2013-12-03 2015-07-08 光澄科技股份有限公司 集成模块及其形成方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19748005A1 (de) 1997-10-30 1999-05-20 Siemens Ag Anordnung zum Übertragen von elektrischen Signalen zwischen einem auf einer Trägerplatte thermisch isoliertem Modul und angrenzenden Nachbarmodulen
US6749345B1 (en) * 2002-05-24 2004-06-15 National Semiconductor Corporation Apparatus and method for electro-optical packages that facilitate the coupling of optical cables to printed circuit boards
US6998709B2 (en) * 2003-11-05 2006-02-14 Broadcom Corp. RFIC die-package configuration
US7236666B2 (en) * 2004-09-30 2007-06-26 Intel Corporation On-substrate microlens to couple an off-substrate light emitter and/or receiver with an on-substrate optical device
US7474815B2 (en) * 2006-03-14 2009-01-06 International Business Machines Corporation Interconnecting (mapping) a two-dimensional optoelectronic (OE) device array to a one-dimensional waveguide array
US8231284B2 (en) * 2007-03-26 2012-07-31 International Business Machines Corporation Ultra-high bandwidth, multiple-channel full-duplex, single-chip CMOS optical transceiver
US7539366B1 (en) * 2008-01-04 2009-05-26 International Business Machines Corporation Optical transceiver module
US20150062915A1 (en) * 2013-09-05 2015-03-05 Cree, Inc. Light emitting diode devices and methods with reflective material for increased light output
KR20120137867A (ko) * 2011-06-13 2012-12-24 삼성전자주식회사 상변화 물질을 포함하는 비휘발성 메모리 장치 및 이의 제조 방법
US8938136B2 (en) 2012-08-08 2015-01-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Opto-electronic system having flip-chip substrate mounting
US9177884B2 (en) * 2012-10-09 2015-11-03 Avago Technologies General Ip (Singapore) Pte. Ltd. Two-sided-access extended wafer-level ball grid array (eWLB) package, assembly and method
US20140212085A1 (en) 2013-01-29 2014-07-31 Georgios Margaritis Optocoupler
US20150295098A1 (en) 2014-04-11 2015-10-15 Fujitsu Limited Chip package
US9671572B2 (en) * 2014-09-22 2017-06-06 Oracle International Corporation Integrated chip package with optical interface

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060221450A1 (en) * 2005-03-30 2006-10-05 Xerox Corporation Distributed bragg reflector systems and methods
US20090226130A1 (en) * 2008-03-10 2009-09-10 International Business Machines Corporation Optical Transceiver Module with Optical Windows
WO2011136819A1 (en) * 2010-04-30 2011-11-03 Hewlett-Packard Development Company, L.P. Circuit module
CN103135182A (zh) * 2011-12-02 2013-06-05 鸿富锦精密工业（深圳）有限公司 光学元件封装结构及其封装方法
US20130273672A1 (en) * 2011-12-08 2013-10-17 John Heck Semiconductor substrate for an optical transmitter apparatus and method
CN103489834A (zh) * 2012-06-07 2014-01-01 三星电子株式会社 半导体封装件及包括该半导体封装件的半导体装置
CN104766903A (zh) * 2013-12-03 2015-07-08 光澄科技股份有限公司 集成模块及其形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111916419A (zh) * 2019-05-08 2020-11-10 菲尼萨公司 用于光电模块的电耦合配件和方法
CN111916419B (zh) * 2019-05-08 2024-01-09 菲尼萨公司 用于光电模块的电耦合配件和方法
CN115698748A (zh) * 2020-06-29 2023-02-03 Hrl实验室有限责任公司 增加雷达范围的方法和设备
CN115698748B (zh) * 2020-06-29 2023-10-03 Hrl实验室有限责任公司 增加雷达范围的方法和设备
CN116093095A (zh) * 2022-12-14 2023-05-09 莱弗利科技(苏州)有限公司 光耦隔离器及其封装工艺

Also Published As

Publication number Publication date
TW201729395A (zh) 2017-08-16
WO2017095548A1 (en) 2017-06-08
US20170155450A1 (en) 2017-06-01
TWI710102B (zh) 2020-11-11
DE112016005492T5 (de) 2018-08-09
DE112016005492B4 (de) 2023-04-20
CN108369945B (zh) 2022-06-07
US9900102B2 (en) 2018-02-20

Similar Documents

Publication Publication Date Title
CN108369945A (zh) 具有芯片上芯片和衬底上芯片配置的集成电路
US9028157B2 (en) Efficient backside-emitting/collecting grating coupler
US20190198481A1 (en) Integrated circuit die having backside passive components and methods associated therewith
TWI489799B (zh) 具有等化及可控制雷射互連介面的光學收發器
KR101891150B1 (ko) 저전압 광검출기
KR102666735B1 (ko) 다이 타일링을 위한 기술
US20160204049A1 (en) Bridge interconnect with air gap in package assembly
CN104081519B (zh) 半导体芯片堆叠组件
CN104752550B (zh) 具有光学收发器的半导体封装件
US10419128B2 (en) Low-Q inductive-peaking optical front-end
TW201712853A (zh) 用於高效能被動－主動電路整合之方法及設備
US20240274542A1 (en) Composite interposer structure and method of providing same
EP4341991A1 (en) Integrated circuit package interposers with photonic & electrical routing
US10816742B2 (en) Integrated circuit packages including an optical redistribution layer
US20230097800A1 (en) Pseudo-monolithic data communication system
CN111326484A (zh) 在硅cmos堆叠体中集成iii-v族晶体管
CN107317637A (zh) 光接收组件及光模块
US20200371385A1 (en) Termination circuit coupled with a micro-ring modulator to reduce signal reflection
WO2016076865A1 (en) Integrated circuit packaging techniques and configurations for small form-factor or wearable devices
CN115524804A (zh) 用于传送光信号的设备、方法和系统
US20240027710A1 (en) Embedded photonics integrated circuit in glass core of substrate
EP3920218B1 (en) Equalisation circuit, packaging apparatus, and data transmission apparatus
CN118259513A (zh) 具有低电压可开关光子接口的电光电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant