KR20240032673A - 광학 인터포저 구조물 및 방법 - Google Patents

광학 인터포저 구조물 및 방법 Download PDF

Info

Publication number
KR20240032673A
KR20240032673A KR1020230115648A KR20230115648A KR20240032673A KR 20240032673 A KR20240032673 A KR 20240032673A KR 1020230115648 A KR1020230115648 A KR 1020230115648A KR 20230115648 A KR20230115648 A KR 20230115648A KR 20240032673 A KR20240032673 A KR 20240032673A
Authority
KR
South Korea
Prior art keywords
optical
substrate
dielectric layer
layer
interposer
Prior art date
Application number
KR1020230115648A
Other languages
English (en)
Inventor
치-웨이 쩡
싱-쿠오 시아
스테판 루수
첸-후아 유
췐-푸 조우
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20240032673A publication Critical patent/KR20240032673A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12166—Manufacturing methods
    • G02B2006/12176—Etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

반도체 구조물은 제1 유전체 층 내의 적어도 하나의 제1 광자 디바이스 및 제2 유전체 층 내의 적어도 하나의 제2 광자 디바이스를 갖는 광학 인터포저를 포함하고, 제2 유전체 층은 제1 유전체 층 위에 배치된다. 반도체 구조물은 광학 인터포저 상에 배치되고 광학 인터포저에 전기적으로 연결되는 제1 다이; 광학 인터포저 아래의 제1 기판; 및 제1 기판 아래의 전도성 커넥터를 포함한다.

Description

광학 인터포저 구조물 및 방법{OPTICAL INTERPOSER STRUCTURE AND METHOD}
우선권
본 출원은 2022년 9월 1일에 출원된 미국 가출원 일련 번호 63/403,136 및 2022년 11월 15일에 출원된 미국 가출원 일련 번호 63/425,626의 이익을 주장한다. 이들 출원들의 전체 개시가, 참조에 의해 본 명세서에 통합된다.
광학 데이터 통신 시스템은 디지털 데이터 패턴을 인코딩하기 위해 레이저 광을 변조함으로써 동작한다. 변조된 레이저 광은 송신 노드로부터 수신 노드로 광학 데이터 네트워크를 통해 송신된다. 수신 노드에 도달한 변조된 레이저 광은 원래의 디지털 데이터 패턴을 얻기 위해 복조된다. 광학 데이터 통신 시스템의 구현 및 동작은 레이저 광을 송신하고 레이저 광을 수신하기 위한 신뢰성있고 효율적인 메커니즘을 갖는데 달려 있다.
때때로, 광 데이터 네트워크에서 전송 및 수신 노드는 인터포저를 통해 상호연결될 수 있으며, 광학 신호(즉, 광)는 인터포저를 통해 송신된다. 이러한 인터포저는 광학 인터포저로서 지칭될 수 있다. 광학 인터포저를 사용하면 광학 경로의 길이를 줄이고 광학 신호 무결성을 향상시킬 수 있다. 또한, 광전자 디바이스를 저비용으로 통합할 수 있다. 칩과 시스템의 통합을 개선할 수 있고 CMOS 제조 공정과 호환되는 광학 인터포저가 요구된다.
본 발명개시는 첨부 도면들과 함께 읽혀질 때 아래의 상세한 설명으로부터 가장 잘 이해된다. 본 산업에서의 표준 관행에 따라 다양한 피처는 실척도로 도시되어 있지 않으며, 명시적으로 개시된 것을 제외하고는 예시만을 목적으로 사용된다는 것을 강조한다. 사실상, 다양한 피처들의 치수들은 논의의 명료함을 위해 임의적으로 증가되거나 또는 감소될 수 있다.
도 1, 도 2 및 도 3은 본 발명의 실시예에 따른 광학 인터포저를 갖는 반도체 구조물 또는 시스템의 부분적이고 단순화된 단면도를 예시한다.
도 4, 도 5 및 도 6은 본 발명의 실시예에 따른 광학 인터포저를 갖는 반도체 구조물 또는 시스템의 부분적이고 단순화된 상면도를 예시한다.
도 7은 본 발명의 실시예에 따른 광학 인터포저를 갖는 반도체 구조물 또는 시스템을 제조하는 방법의 흐름도를 예시한다.
도 8, 도 9, 도 10, 도 11, 도 12, 도 13, 도 14, 도 15, 도 16 및 도 17은 본 발명의 실시예에 따른, 도 7의 방법에 따른 제조의 다양한 단계 동안 반도체 구조물 또는 시스템의 부분적이고 단순화된 단면도를 예시한다.
도 18은 본 발명의 또다른 실시예에 따른, 광학 인터포저를 갖는 반도체 구조물 또는 시스템을 제조하는 방법의 흐름도를 예시한다.
도 19, 도 20, 도 21 및 도 22는 본 발명의 실시예에 따른, 도 18의 방법에 따른 제조의 다양한 단계 동안 반도체 구조물 또는 시스템의 부분적이고 단순화된 단면도를 예시한다.
도 23은 본 발명의 실시예에 따른, 광학 인터포저를 갖는 반도체 구조물 또는 시스템을 제조하는 방법의 흐름도를 예시한다.
도 24, 도 25, 도 26, 도 27, 도 28 및 도 29는 본 발명의 실시예에 따른, 도 23의 방법에 따른 제조의 다양한 단계 동안 반도체 구조물 또는 시스템의 부분적이고 단순화된 단면도를 예시한다.
다음의 개시는 제공되는 본 발명내용의 상이한 피처들을 구현하기 위한 많은 상이한 실시예들, 또는 예시들을 제공한다. 본 개시를 단순화하기 위해 구성요소들 및 배열들의 특정 예들이 아래에서 설명된다. 물론, 이것들은 단지 예들에 불과하며, 제한하려는 의도가 아니다. 예를 들어, 이어지는 설명에서 제2 피처 위의 또는 제2 피처 상의 제1 피처의 형성은 제1 피처 및 제2 피처가 직접적으로 접촉하여 형성되는 실시예를 포함할 수 있으며, 또한 제1 피처 및 제2 피처가 직접적으로 접촉하지 않을 수 있도록 추가적인 피처가 제1 피처와 제2 피처 사이에 형성될 수 있는 실시예를 포함할 수 있다. 또한, 본 개시는 다양한 예시들에서 참조 번호들 및/또는 문자들을 반복할 수 있다. 이 반복은 단순하고 명확하게 하기 위한 목적인 것이며, 그 자체가 설명되는 다양한 실시예 및/또는 구성 간의 관계를 지시하는 것은 아니다.
“밑에”, “아래에”, “하부”, “위에”, “상부” 등과 같은 공간적으로 상대적인 용어는 도면에 예시된 바와 같이 하나의 요소 또는 피처의 또다른 요소(들) 또는 피처(들)에 대한 관계를 기재하고자 설명을 쉽게 하기 위해 여기에서 사용될 수 있다. 공간 상대적인 용어들은, 도면에 도시된 배향 이외에, 사용 또는 동작 시의 디바이스의 상이한 배향을 포함하는 것으로 의도된다. 장치는 다르게 배향(90도 회전 또는 다른 배향으로)될 수 있고, 이에 따라 여기서 사용되는 공간 상대적인 기술어도 마찬가지로 해석될 수 있다.
또한, 숫자 또는 숫자의 범위가 “약”, “대략”등으로 기술될 때, 용어는, 당업자에 의해 이해되는 바와 같이, 제조 과정에서 본질적으로 발생하는 변화를 고려한 합리적인 범위 내에 있는 숫자를 포함하는 것으로 의도된다. 예를 들어, 숫자 또는 숫자의 범위는 숫자와 연관된 특성을 갖는 피처를 제조하는 것과 연관된 알려진 제조 공차들에 기초하여, 설명된 수의 +/-10% 이내와 같이, 설명된 수를 포함하는 적정한 범위를 포함한다. 예를 들어, "약 5 nm"의 두께를 갖는 재료층은 재료층을 퇴적하는 것과 연관된 제조 공차는 당업자에 의해 +/-15%인 것으로 알려져 있는 경우, 4.25 nm 내지 5.75 nm의 치수 범위를 포괄할 수 있다.
본 발명은 일반적으로 광전자 시스템, 특히 광학 인터포저를 갖는 반도체 구조물 또는 광전자 시스템 및 그 방법에 관한 것이다.
광학 데이터 통신 시스템은 디지털 데이터 패턴을 인코딩하기 위해 레이저 광을 변조함으로써 동작한다. 변조된 레이저 광은 전송 노드(예를 들어, 광학 송신기)로부터 수신 노드(예를 들어, 광학 수신기)로 광학 데이터 네트워크를 통해 송신된다. 수신 노드에 도달한 변조된 레이저 광은 원래의 디지털 데이터 패턴을 얻기 위해 복조된다. 광학 데이터 통신 시스템의 구현 및 동작은 광학 데이터 네트워크 내의 상이한 노드에서 레이저 광을 전송하고 레이저 광을 검출하기 위한 신뢰성있고 효율적인 메커니즘을 갖데 달려 있다.
때때로, 광 데이터 네트워크에서 전송 및 수신 노드는 인터포저를 통해 상호연결될 수 있으며, 광학 신호는 인터포저를 통해 송신된다. 이러한 인터포저는 광학 인터포저로서 지칭될 수 있다. 광학 인터포저를 사용하면 광학 경로의 길이를 줄이고 광학 신호 무결성을 향상시킬 수 있다. 일부 광학 인터포저는 내부에 광전자 구조물(격자 커플러, 광학 변조기, 광 검출기 등)를 갖지 않는다. 오히려, 그러한 광전자 구조물은 광학 인터포저 상에 배치된 칩 내부에 제공되고, 광학 인터포저는 (예를 들어, 변조된 광의 형태로) 광학 신호를 송신 및/또는 수신하기 위해 수직 광 경로를 통해 칩과 광학적으로 커플링된다. 수직 광학 경로를 제공해야 하는 경우, 광학 인터포저가 칩과 통합되는 방식이 제한되는 경우가 있다. 예를 들어, 광학 인터포저와 칩을 본딩하고 연결하는 메커니즘을 제한할 수 있다. 때때로, 렌즈 및 미러가 광학 인터포저에 커플링되거나 통합되어야 할 수도 있고, 이는 기존의 CMOS 제조 프로세스에 약간의 어려움을 나타낸다. 본 발명의 일부 실시예는 기존의 CMOS 제조 프로세스와 호환되고 집적 회로 칩 및 다이와 같은 다른 구조물과 통합될 때 유연한 광학 인터포저를 제공함으로써 이들 및 다른 문제를 해결한다.
본 발명의 일부 실시예에 따르면, 광학 인터포저는 내부에 통합된 광학 구조물 또는 광학 디바이스(예를 들어, 광자 변조기, 광 검출기, 도파관, 격자 커플러, 에지 커플러, 기타 광학 요소 또는 이들의 조합)를 갖는다. 전기-광학 변환 및 광학-전기 변환의 기능은 광학 인터포저 내에서 그리고 상기 언급한 광학 구조물에 의해 수행된다. 광학 인터포저는 집적 회로 칩 및/또는 그 위의 다이(이하, 다이라고 함)에 전기적으로 연결된다. 일부 실시예에서, 광학 인터포저와 다이 사이의 인터페이스는 단지 전기적인 인터페이스이며 광학 인터페이스를 포함하지 않는다. 광학 인터포저와 다이 사이에 전기적인 인터페이스만 가짐으로써 광학 경로에서 렌즈와 거울(실리콘 평면 프로세스에서 만들기 어려울 수 있음)을 피할 수 있다. 즉, 본 발명의 실시예에 따른 반도체 구조물은 렌즈 및 거울을 이용하는 것보다 실리콘 CMOS 프로세스와 더욱 호환가능하다. 또한, 광학 인터포저와 다이 사이의 인터페이스는 전기적인 인터페이스만 있으므로, 광학 인터포저는 하이브리드 본드, C4(controlled collapse chip connection) 범프 및 마이크로 범프를 포함한, 기존의 상호연결 기술을 사용하여 다이와 유연하게 통합될 수 있다.
또한, 본 발명의 실시예에 따른 광학 인터포저는 다중 유전체 층(예를 들어, 각각이 주로 실리콘 이산화물을 가짐)을 포함할 수 있고, 각각의 유전체 층은 내부에 매립된 광학 구조물을 갖는다. 일 실시예에서, 다양한 유전체 층이 함께 본딩되어, 상이한 유형의 광자 디바이스를 광학 인터포저로 통합하는 유연성을 증가시킨다. 예를 들어, 하나의 유전체 층은 내부에 내장된 실리콘 기반 광자 디바이스를 포함할 수 있고, 또다른 유전체 층은 내부에 내장된 실리콘 질화물 기반 광자 디바이스를 포함할 수 있다. 내부에 광자 디바이스를 포함하는 2개의 유전체 층은 개별적으로 제조되어 함께 본딩된다. 이들을 개별적으로 제조함으로써 제조 싸이클 타임 및 제품의 출시 기간을 단축할 수 있다. 둘 다 동일한 광학 인터포저로 통합하면 광학 인터포저의 기능, 성능 및 신뢰성이 향상된다. 예를 들어, 실리콘 질화물 기반 광자 디바이스(예를 들어, 도파관 및 에지 커플러)는 온도 변화에 덜 민감하다. 대안적인 실시예에서, 개시된 광학 인터포저 내의 다중 유전체 층(내부에 광자 디바이스를 포함함)은 서로에 대해 순차적으로 제조된다. 그러한 실시예에서, 다중 유전체 층의 본딩이 회피되고 광자 구조물들 사이에서 보다 정밀한 수직 정렬이 달성될 수 있다. 광자 디바이스를 내부에 포함하는 유전체 층이 제조된 후에, 금속화 패턴(예를 들어, 금속 패드, 트레이스, 비아)을 갖는 재배선 층(RDL)이 유전체 층 상에 형성된다. RDL은 광학 인터포저 상의 다이에 전기적 연결을 제공한다. RDL은 또한 광학 인터포저의 유전체 층 내부의 광학 구조물에 전기적 연결을 제공할 수도 있다. 이들 및 다른 측면은 첨부된 도면을 참조하여 추가로 설명된다.
도 1을 참조하면, 본 발명의 실시예에 따른 반도체 구조물(100)(또는 시스템(100))이 도시되어 있다. 반도체 구조물(100)은 기판(또는 베이스 기판)(102)을 포함한다. 일 실시예에서, 기판(102)은 유기 재료를 포함할 수 있고 유기 기판(102)으로 지칭될 수 있다. 예를 들어, 기판(102)은 FR4 PCB와 같은 인쇄 회로 기판(printed circuit board; PCB)을 포함할 수 있다. FR4는 난연성 에폭시 수지와 유리 섬유 합성물로 제조된 PCB 기반 재료의 한 종류이다. 일부 실시예에서, 기판(102)은 폴리이미드, 폴리벤족사졸(PBO), 벤조사이클로부텐(BCB), 다른 적합한 폴리머 기반 재료, 또는 이들의 조합을 포함할 수 있는, 폴리머와 같은 유기 유전체 재료를 포함할 수 있다. 기판(102)은 유기 재료(들) 상에 또는 유기 재료 내에 금속화 패턴(104)(예를 들어, 금속 트레이스, 금속 패드 및 금속 비아)을 더 포함한다. 금속화 패턴(104)은 구리, 티타늄, 텅스텐, 알루미늄 등 또는 이들의 조합과 같은 금속 또는 금속 합금을 포함할 수 있고 퇴적 및 패터닝 프로세스를 사용하여 형성될 수 있다.
반도체 구조물(100)은 또다른 기판(202)을 더 포함한다. 일 실시예에서, 기판(202)은 실리콘 기판(예를 들어, 실리콘 웨이퍼 또는 그 일부)과 같은 반도체 기판이다. 추가적으로 또는 대안적으로, 기판(202)은 게르마늄과 같은 다른 반도체 재료; 실리콘 탄화물, 갈륨 비소, 갈륨 인화물, 인듐 인화물, 인듐 비화물, 및/또는 인듐 안티몬화물을 포함하는 화합물 반도체; SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및/또는 GaInAsP를 포함하는 합금 반도체; 또는 이들의 조합을 포함할 수 있다. 다층 또는 구배 기판과 같은, 다른 기판이 또한 기판(202)으로서 사용될 수 있다. 일부 실시예에서, 기판(202)은 유리 기판 또는 세라믹 기판을 포함할 수 있다.
기판(202) 및 기판(102)은 전도성 커넥터(220)를 통해 전기적으로 그리고 기계적으로 커플링되거나 연결된다.
전도성 커넥터(220)는 BGA 커넥터, 솔더 볼, 금속 필라, C4 범프, 마이크로 범프, ENEPIG(electroless nickel-electroless palladium-immersion gold) 기술로 형성된 범프 등일 수 있다. 전도성 커넥터(220)는 솔더, 구리, 알루미늄, 금, 니켈, 은, 팔라듐, 주석 등과 같은 금속 또는 금속 합금 또는 이들의 조합으로 형성될 수 있다. 일부 실시예에서, 전도성 커넥터(220)는 증착, 스퍼터링, 전기도금, 무전해 도금, 인쇄, 솔더 전사, 볼 배치, 리플로우 등과 같은 방법을 사용하여 형성된다. 전도성 커넥터(220)는 기판(202)의 하단 표면 상의 전도성 패드(또는 언더 범프 야금)(224)에 연결되고 기판(102)의 상단 표면 상의 금속화 패턴(104)에 연결된다.
도 1을 여전히 참조하여, 반도체 구조물(100)은 기판(202) 상의 광학 인터포저(300)를 더 포함한다.
도시된 실시예에서, 광학 인터포저(300)는 유전체 층(210), 유전체 층(210) 상의 유전체 층(310), 및 유전체 층 상의 RDL(350)을 포함한다. 광학 인터포저(300)는 유전체 층(210)에 광학 구조물(212, 214 및 216)을 포함하고, 유전체 층(310)에 광학 구조물(312, 314, 316 및 318)을 더 포함한다. RDL(350)은 유전체 층(들)(360) 내에 그리고/또는 상에 금속화 패턴(340)(예를 들어, 금속 패드, 금속 트레이스 및/또는 금속 비아)을 포함한다. 이들 요소는 아래에 추가로 설명된다. 광학 인터포저(300)는 도 1에 도시되지 않은 유전체 층(210 및 310)에 다른 광학 구조물을 포함할 수 있다.
일 실시예에서, 유전체 층(210)은 실리콘 이산화물을 포함하고 광학 구조물(212, 214 및 216)은 실리콘 질화물 기반 광학 구조물을 포함한다. 즉, 광학 구조물(212, 214 및 216)은 실리콘 질화물과 실리콘 이산화물의 굴절률 차이를 이용하여 광을 제한하여 투과시킬 수 있다. 유전체 층(210)은 대안적인 실시예에서 다른 유전체 재료를 포함할 수 있다. 실시예에서, 광학 구조물(212 및 214)은 광학 구조물(318)과 같은 유전체 층(310)에서 광학 구조물로 그리고 광학 구조물로부터 광 신호를 송신 및 수신하기 위한 도파관을 포함한다. 일부 실시예에서, 광학 구조물(212 및 214)이 유전체 층(210)에서 상이한 수직 레벨로 배치된다. 일 실시예에서, 광학 구조물(216)은 광학 구조물(214)(예를 들어, 도파관)을 광학 인터포저의 측면에 배치될 수 있는 파이버 어레이(502)와 커플링하기 위한 에지 커플러를 포함할 수 있다. 일 실시예에서, 에지 커플러(216)는 파이버 어레이(502)와의 정렬에 대해 높은 허용 오차를 제공하는 다중 광학 경로 층을 포함한다. 파이버 어레이(502)는 또다른 반도체 구조물(100) 또는 유사한 구조물과 같은, 또다른 구조물 또는 시스템(도시되지 않음)과 연결하는 광학 섬유(504)와 추가로 커플링될 수 있다. 파이버 어레이(502) 및 광학 섬유(504)는 선택적이며 일부 실시예에서 생략될 수 있다.
일 실시예에서, 유전체 층(310)은 실리콘 이산화물을 포함한다. 유전체 층(310)은 대안적인 실시예에서 다른 유전체 재료를 포함할 수 있다. 일 실시예에서, 광학 구조물(312)은 격자 커플러를 포함할 수 있고 격자 커플러(312)로 지칭될 수 있다. 실시예에서, 격자 커플러(312)는 각 세그먼트 사이의 거리를 갖는 여러 세그먼트를 포함한다.
격자 커플러(312)는 레이저 발생기 및/또는 수신기(602)(예를 들어, 도 2에 도시됨)와 커플링될 수 있고 레이저 신호를 변조된 광 신호로 또는 그 반대로 변환하도록 구성될 수 있다. 일부 실시예에서, 격자 커플러(312)는 실리콘 이산화물 또는 유전체 층(310)보다 높은 유전 상수를 갖는 금속 또는 유전체 재료를 포함할 수 있다.
실시예에서, 광학 구조물(314)은 광자 변조기를 포함할 수 있고 변조기(314)로 지칭될 수 있다.
일부 실시예에서, 변조기(314)는 실리콘, 게르마늄, 주석, 알루미늄, 인듐, 또는 갈륨과 같은 III족 원소, 및/또는 비소, 인, 안티몬과 같은 V족 원소를 포함할 수 있다. 실시예에서, 변조기(314)는 레이저 신호를 고속 데이터 신호를 포함하거나 반송하는 변조된 광 신호로 변환하도록 구성될 수 있다. 변조기(314)는 아래에서 더 설명되는 다이(402)에 전기적으로 커플링되고/되거나 다이(402)에 의해 제어될 수 있다.
일 실시예에서, 광학 구조물(316)은 광 검출기 포함할 수 있고 광 검출기(316)로 지칭될 수 있다. 일 실시예에서, 광 검출기(316)는 포토 다이오드(또는 포토다이오드), 포토 트랜지스터, 또는 다른 유형의 광 검출기를 포함할 수 있다. 광 검출기(316)는 광 신호를 전기 신호로 변환하도록 구성된다. 일부 실시예에서, 광 검출기(316)는 실리콘, 게르마늄, 주석, 알루미늄, 인듐, 또는 갈륨과 같은 III족 원소, 및/또는 비소, 인, 안티몬과 같은 V족 원소를 포함할 수 있다. 광 검출기(316)는 아래에 더 논의되는 다이(402)에 전기적으로 커플링될 수 있다.
일 실시예에서, 광학 구조물(318)은 도파관을 포함할 수 있고 도파관(318)으로 지칭될 수 있다. 일 실시예에서, 도파관(318)은 실리콘과 유전체 층 사이의 굴절률 차이를 이요하여 빛을 제한 및 투과시키는 실리콘 도파관을 포함한다. 대안적인 실시예에서, 도파관(318)은 유전체 도파관 또는 플라즈몬 도파관을 포함할 수 있다. 유전체 도파관은 패터닝된 실리콘 질화물, 비정질 실리콘, 또는 실리콘 이산화물과 같은 저 유전 상수 재료의 유전체 층(310)으로 둘러싸인 고 유전체 재료를 포함할 수 있다. 플라즈몬 도파관은 유전체 층(310)의 유전체 재료로 둘러싸인 패터닝된 금속 나노 와이어를 포함할 수 있다. 유전체 층(310)이 유전체 층(210)의 상단에 있기 때문에, 유전체 층(310) 내의 광학 구조물(광학 구조물(312, 314, 316, 318)을 포함함)이 유전체 층(210) 내의 광학 구조물(광학 구조물(212, 214, 216)을 포함함)보다 더 높은 수직 레벨 상에 있다. 광학 인터포저(300)는 유전체 층(310) 내에 다중 광학 구조물(312, 314, 316 및 318)을 포함할 수 있다.
도 1에 도시된 바와 같이, 광학 인터포저(300)는 유전체 층(210 및 310) 내의 광 구조물을 사용함으로써 양방향 광 경로와 같은 광학 경로(들)를 제공한다. 예를 들어, 변조기(314)는 (다이(402)로부터 수신된) 전기 신호를 변조된 광 신호로 변환하도록 구성되고, 변조된 광 신호는 그 후 도파관(318)을 통해 전송된다. 도파관(318)은 광학 구조물(212)(예를 들어, 도파관)에 커플링(예를 들어, 에지-커플링)된다. 도 1에 도시된 바와 같은 실시예에서, 도파관(318)은 도파관(318)과 광학 구조물(212) 사이에서 광이 송신될 수 있도록 평면도에서 광학 구조물(212)과 중첩(즉, 서로 수직으로 중첩)된다. 광학 구조물(212)은 광학 구조물(214)(예를 들어, 광학 구조물(212)과 상이한 레벨에 있는 또다른 도파관)에 차례로 커플링(예를 들어, 에지-커플링)되고, 이것은 에지 커플러(216)에 차례로 커플링된다. 그로부터, 변조된 광 신호는 파이버 어레이(502)와 같은 광학 인터포저(300) 외부의 다른 요소로 송신된다. 반대로, 광학 구조물(212, 214 및 216)은 광학 인터포저(300) 외부의 다른 요소로부터 (예를 들어, 파이버 어레이(502)를 통해) 광 신호를 수신하고, 그러한 광 신호를 도파관(318) 및 광 검출기(316)로 송신할 수 있고, 그 후 광 신호를 전기 신호로 변환하고 전기 신호를 다이(402)로 송신한다.
일 실시예에서, 유전체 층(210)과 유전체 층(310)은 산화물-산화물 본딩을 사용하여 함께 본딩되며, 유전체 층(210)과 유전체 층(310) 사이의 인터페이스는 거의 감지되지 않을 수 있다. 이는 도 7을 참조하여 더 논의될 것이다(예를 들어, 동작(710)). 일부 실시예에서, 광학 인터포저(300)는 유전체 층(210 및 310) 외에 추가적인 유전체 층(들)을 포함할 수 있다. 또한, 추가적인 유전체 층(들)은 각각 상기 논의된 바와 같은 광학 구조물을 포함할 수 있다. 여전히 또한, 추가적인 유전체 층(들)은 산화물-산화물 본딩을 사용하여 유전체 층(210 및 310)에 그리고 서로 본딩될 수 있다. 이것은 원하는 기능을 가진 광학 인터포저(300)를 생성하는 유연성을 크게 증가시킨다. 대안적인 실시예에서, 광학 구조물(212, 214 및 216)을 포함하는 유전체 층(210)이 본딩을 사용하는 대신에 유전체 층(310) 상에 직접 형성된다. 예를 들어, 유전체 층(210) 및 광학 구조물(212, 214 및 216)을 형성하는 재료의 층이 유전체 층(310) 상에 증착될 수 있고, 광학 구조물(212, 214 및 216)을 포함하는유전체 층을 형성하기 위해 패터닝, 에칭 및/또는 폴리싱 등에 의해 후속적으로 처리될 수 있다. 이는 도 18을 참조하여 더 논의될 것이다(예를 들어, 동작(802 및 804)).
도 1을 여전히 참조하면, 광학 인터포저(300)는 유전체 층(310)(광학 인터포저(300)에서 광학 구조물을 갖는 최상단 유전체 층임) 상의 RDL(350)을 더 포함한다. RDL(350)은 하나 이상의 유전체 층(360), 및 하나 이상의 유전체 층(360) 내의 또는 상의 다양한 금속화 패턴(340)(예를 들어, 금속 패드, 금속 트레이스, 및/또는 금속 비아)을 포함한다. 반도체 구조물(100)은 금속화 패턴(340)의 일부 상에 배치된 전도성 커넥터(370)를 더 포함한다. 반도체 구조물(100)은 전도성 커넥터(370) 상에 배치된 다이(402 및 404)를 더 포함한다. 전도성 커넥터(370) 및 RDL(350)은 다이(402 및 404)를 광학 인터포저(300) 내의 광학 구조물(예를 들어, 변조기(314) 및 광 검출기(316))에 전기적으로 그리고 기계적으로 연결한다.
일부 실시예에서, 유전체 층(360)은, 리소그래피 마스크를 사용하여 패터닝될 수 있는, PBO, 폴리이미드, BCB 등과 같은 감광 재료일 수 있는 폴리머로 형성된다. 다른 실시예에서, 유전체 층(360)은 실리콘 질화물과 같은 질화물, 실리콘 산화물과 같은 산화물, PSG, BSG, 또는 BPSG 등으로 형성된다. 유전체 층(360)은 스핀코팅, 라미네이션, CVD 등, 또는 이들의 조합에 의해 형성될 수 있다. 금속화 패턴(340)은 구리, 티타늄, 텅스텐, 알루미늄 등 또는 이들의 조합과 같은 금속 또는 금속 합금을 포함할 수 있고, 퇴적 및 패터닝 프로세스를 사용하여 형성될 수 있다.
전도성 커넥터(370)는 BGA 커넥터, 솔더 볼, 금속 필라, C4 범프, 마이크로 범프, ENEPIG에 의해 형성된 범프 등일 수 있다. 전도성 커넥터(370)는 솔더, 구리, 알루미늄, 금, 니켈, 은, 팔라듐, 주석 등과 같은 금속 또는 금속 합금 또는 이들의 조합으로 형성될 수 있다. 일부 실시예에서, 전도성 커넥터(370)는 증착, 스퍼터링, 전기도금, 무전해 도금, 인쇄, 솔더 전사, 볼 배치, 리플로우 등과 같은 방법을 사용하여 형성된다.
다이(404 및 404) 각각은, 로직 다이(예를 들어, 중앙 프로세싱 유닛, 마이크로컨트롤러 등), 메모리 다이(예를 들어, 동적 랜덤 액세스 메모리(dynamic random access memory; DRAM) 다이, 정적 랜덤 액세스 메모리(static random access memory; SRAM) 다이 등), 전력 관리 다이(예를 들어, 전력 관리 집적 회로(power management integrated circuit; PMIC) 다이), 무선 주파수(radio frequency; RF) 다이, 센서 다이, MEMS(micro-electro-mechanical-system) 다이, 신호 프로세싱 다이(예를 들어, 디지털 신호 프로세싱(digital signal processing; DSP) 다이), 프론트-엔드(front-end) 다이(예를 들어, 아날로그 프론트-엔드(analog front-end; AFE) 다이), 등, 또는 이들의 조합과 같은 베어 다이일 수 있다.
도 1에 도시된 바와 같은 일 실시예에서, 적어도 다이(402)는 광학 인터포저(300) 내의 광학 구조물(예를 들어, 광학 구조물(314 및 316))에 전기적으로 연결된다. 예를 들어, 다이(402)는 전기 신호 프로세싱을 처리할 수 있는 반면, 광학 인터포저(300)는 광-전기 프로세싱을 처리한다. 도 1에 도시된 단면도에서, 다이(404)는 RDL(350)에 전기적으로 연결되지만, 광학 인터포저(300)의 광학 구조물에는 연결되지 않는다. 그러나, 다이(404)는 반도체 구조물(100)의 일부 다른 부분에서 광학 인터포저(300) 내의 광학 구조물에 전기적으로 연결될 수 있다. 또한, 광학 인터포저(300)는 예를 들어 RDL(350)을 통해 다이(402)와 다이(404) 사이에 전기적 상호연결을 제공한다.
도 1을 여전히 참조하여, 반도체 구조물(100)은 관통 비아(330)를 더 포함한다. 예시된 실시예에서, 관통 비아(330)는 적어도 유전체 층(210 및 310) 및 기판(202)을 관통한다. 관통 비아(330)는 전도성 패드(224)를 금속화 패턴에 전기적으로 연결한다. 관통 비아(330)는 구리, 티타늄, 텅스텐, 알루미늄 등 또는 이들의 조합과 같은 금속 또는 금속 합금을 포함할 수 있고, 전기 도금 또는 무전해 도금 등과 같은 도금에 의해 형성될 수 있다.
도 2는 반도체 구조물(100)의 또다른 실시예를 예시한다. 이 실시예에서, 반도체 구조물(100)은 다이(402 및 404)에 더하여 다이(406)를 더 포함한다. 다이(406)는 전도성 커넥터(370)에 의해 RDL(350)에 전기적 그리고 기계적으로 연결된다. 다이(406)는 관통 비아(330)에 전기적으로 연결되고, 전도성 커넥터(220) 및 기판(102)에 차례로 전기적으로 커플링된다. 도 2는 격자 결합기(312)에 결합될 수 있는 레이저 발생기 및/또는 수신기(602)를 추가로 도시한다. 이 실시예의 다른 양태는 도 1에 도시된 실시예와 동일하거나 유사하다.
도 3는 반도체 구조물(100)의 또다른 실시예를 예시한다. 이 실시예에서, 반도체 구조물(100)은 다이(402A, 402B 등)와 같은 다중 다이(402)를 포함한다. 다이(402) 각각은 광학 인터포저(300) 내의 광학 구조물, 특히 유전체 층(310) 내의 광학 구조물(314A, 316A, 314B, 및 316B)에 전기적으로 커플링된다. 예를 들어, 다이(402A)는 광자 변조기(314A) 및 광 검출기(316A)에 전기적으로 커플링될 수 있고, 이는 하나 이상의 도파관(318A)에 광학적으로 커플링된다. 또한, 다이(402B)는 광자 변조기(314B) 및 광 검출기(316B)에 전기적으로 커플링될 수 있고, 이는 하나 이상의 도파관(318B)에 광학적으로 커플링된다. 하나 이상의 도파관(318A) 및 하나 이상의 도파관(318B)은 유전체 층(210) 내의 하나 이상의 광학 구조물(예를 들어, 도파관)(212)을 통해 광학적으로 커플링된다. 실시예에서, 다이(402A)는 전기 신호를 광자 변조기(314A)로 송신할 수 있고, 이는 그 후 전기 신호를 변조된 광 신호로 변환한다. 변조된 광 신호는 광 검출기(316B)로 송신되고, 이는 이후 변조된 광 신호를 전기 신호로 변환하고 전기 신호를 다이(402B)로 송신한다. 역으로, 다이(402B)는 전기 신호를 광자 변조기(314B)로 송신할 수 있고, 이는 그 후 전기 신호를 변조된 광 신호로 변환한다. 변조된 광 신호는 광 검출기(316A)로 송신되고, 이는 이후 변조된 광 신호를 전기 신호로 변환하고 전기 신호를 다이(402A)로 송신한다. 따라서, 반도체 구조물(100)은 다이(402A)와 다이(402B) 사이의 양방향 광학 경로를 가능하게 한다. 다양한 실시예에서, 반도체 구조물(100)은 다이(402A)로부터 다이(402B)로의 단방향 광학 경로, 다이(402B)로부터 다이(402A)로의 단방향 광학 경로를 제공하고/하거나 다이(402A)와 다이(402B) 사이에 양방향 광학 경로를 제공하도록 구성될 수 있다. 이 실시예의 다른 양태는 도 1에 도시된 실시예와 동일하거나 유사하다.
일부 실시예에서, 반도체 구조물(100)은 광학 인터포저(300)를 통해 광학적으로 상호연결되는 2개 이상의 다이(402, 404 및/또는 406)를 포함할 수 있다.
일부 예들이 도 4, 도 5 및 도 6에 추가로 예시된다. 이들 예는 개시된 광학 인터포저가 매우 유연한 시스템 통합을 가능하게 한다는 것을 입증한다.
도 4는 일 실시예에 따른 반도체 구조물(100)의 상면도를 예시한다. 도 4에 도시된 바와 같이, 반도체 구조물(100)은 차례로 기판(102) 상에 있는 기판(202) 상의 2개의 다이(402A 및 402B)를 포함한다. 각각의 다이(402A 및 402B)는 로직 다이, FPGA, 메모리 스택 또는 다른 유형의 다이일 수 있다. 다이(402A 및 402B)는 다이와 기판(202) 사이에 배치된 광학 인터포저(300)(도 4에서 라벨링되지 않음) 내의 광학 경로를 통해 상호연결된다. 파선 박스(420AB)는 다이(402A)와 전기적으로 커플링된 광학 인터포저(300) 내의 광학 구조물(예를 들어, 상기 논의된 광학 구조물(314, 316, 318))을 표시한다. 파선 박스(420BA)는 다이(402B)와 전기적으로 커플링된 광학 인터포저(300) 내의 광학 구조물(예를 들어, 상기 논의된 광학 구조물(314, 316, 318))을 표시한다. 파선 박스(420AB 및 420BA)는 상기 논의된 유전체 층(210) 내의 광학 구조물(212, 214, 216)과 같은 광학 인터포저(300) 내의 광학 구조물(230)에 의해 서로 광학적으로 커플링된다. 파선 박스(420AB, 420BA) 사이의 광학 경로는 일 실시예에서 양방향이다. 광학 경로는 파선 박스(420AB 및 420BA) 사이에 평행한 다중 광학 구조물(230)를 포함한다. 일 실시예에서, 이들 광학 구조물(230)은 실리콘 질화물 기반 광학 디바이스이다. 광학 구조물(230)은 광학 인터포저(300)에서 동일한 수직 레벨 또는 상이한 수직 레벨로 구현될 수 있다.
도 5는 또다른 실시예에 따른 반도체 구조물(100)의 상면도를 예시한다. 도 5에 도시된 바와 같이, 반도체 구조물(100)은 차례로 기판(102) 상에 있는 기판(202) 상의 3개의 다이(402A, 402A 및 402C)를 포함한다. 각각의 다이(402A, 402A 및 402C)는 로직 다이, FPGA, 메모리 스택 또는 다른 유형의 다이일 수 있다. 다이(402A, 402A 및 402C)는 다이와 기판(202) 사이에 배치된 광학 인터포저(300)(도 5에서 라벨링되지 않음) 내의 광학 경로를 통해 상호연결된다. 파선 박스(420AB 및 420AB)는 다이(402A)와 전기적으로 커플링된 광학 인터포저(300) 내의 광학 구조물(예를 들어, 상기 논의된 광학 구조물(314, 316, 318))을 표시한다. 파선 박스(420BA 및 420BA)는 다이(402B)와 전기적으로 커플링된 광학 인터포저(300) 내의 광학 구조물(예를 들어, 상기 논의된 광학 구조물(314, 316, 318))을 표시한다. 파선 박스(420CA 및 420CB)는 다이(402C)와 전기적으로 커플링된 광학 인터포저(300) 내의 광학 구조물(예를 들어, 상기 논의된 광학 구조물(314, 316, 318))을 표시한다. 파선 박스(420AB 및 420BA)는 광학 인터포저(300) 내의 평행한 다중 광학 구조물(230)(예를 들어, 상기 논의된 유전체 층(210) 내의 광학 구조물(212, 214, 216))에 의해 서로 광학적으로 커플링된다. 파선 박스(420AC 및 420CA)는 광학 인터포저(300) 내의 평행한 다중 광학 구조물(230)(예를 들어, 상기 논의된 유전체 층(210) 내의 광학 구조물(212, 214, 216))에 의해 서로 광학적으로 커플링된다. 파선 박스(420BC 및 420CB)는 광학 인터포저(300) 내의 평행한 다중 광학 구조물(230)(예를 들어, 상기 논의된 유전체 층(210) 내의 광학 구조물(212, 214, 216))에 의해 서로 광학적으로 커플링된다. 일 실시예에서, 이들 광학 구조물(230)은 실리콘 질화물 기반 광학 디바이스이다. 광학 구조물(230)은 광학 인터포저(300)에서 동일한 수직 레벨 또는 상이한 수직 레벨로 구현될 수 있다. 일 실시예에서, 파선 박스(420AB 및 420BA) 사이의 광학 경로는 양방향이고, 파선 박스(420BC 및 420CB) 사이의 광학 경로는 양방향이며, 파선 박스(420AC 및 420CA) 사이의 광학 경로는 양방향이다.
도 6은 또다른 실시예에 따른 반도체 구조물(100)의 상면도를 예시한다. 도 6에 도시된 바와 같이, 반도체 구조물(100)은 차례로 기판(102) 상에 있는 기판(202) 상의 4개의 다이(402A, 402B, 402C 및 402D)를 포함한다. 각각의 다이(402A, 402B, 402C 및 402D)는 로직 다이, FPGA, 메모리 스택 또는 다른 유형의 다이일 수 있다. 다이(402A, 402B, 402C 및 402D)는 다이와 기판(202) 사이에 배치된 광학 인터포저(300)(도 6에서 라벨링되지 않음) 내의 광학 경로를 통해 상호연결된다. 파선 박스(420AB, 420AC 및 420AD)는 다이(402A)와 전기적으로 커플링된 광학 인터포저(300) 내의 광학 구조물(예를 들어, 상기 논의된 광학 구조물(314, 316, 318))을 표시한다. 파선 박스(420BA, 420BC 및 420BD)는 다이(402B)와 전기적으로 커플링된 광학 인터포저(300) 내의 광학 구조물(예를 들어, 상기 논의된 광학 구조물(314, 316, 318))을 표시한다. 파선 박스(420CA, 420CB 및 420CD)는 다이(402C)와 전기적으로 커플링된 광학 인터포저(300) 내의 광학 구조물(예를 들어, 상기 논의된 광학 구조물(314, 316, 318))을 표시한다. 파선 박스(420DA, 420DB 및 420DC)는 다이(402D)와 전기적으로 커플링된 광학 인터포저(300) 내의 광학 구조물(예를 들어, 상기 논의된 광학 구조물(314, 316, 318))을 표시한다. 파선 박스(420AB 및 420BA)는 광학 인터포저(300) 내의 평행한 다중 광학 구조물(230)(예를 들어, 상기 논의된 유전체 층(210) 내의 광학 구조물(212, 214, 216))에 의해 서로 광학적으로 커플링된다. 파선 박스(420AC 및 420CA)는 광학 인터포저(300) 내의 평행한 다중 광학 구조물(230)(예를 들어, 상기 논의된 유전체 층(210) 내의 광학 구조물(212, 214, 216))에 의해 서로 광학적으로 커플링된다. 파선 박스(420AD 및 420DA)는 광학 인터포저(300) 내의 평행한 다중 광학 구조물(230-2)(예를 들어, 상기 논의된 유전체 층(210) 내의 광학 구조물(212, 214, 216))에 의해 서로 광학적으로 커플링된다. 파선 박스(420BC 및 420CB)는 광학 인터포저(300) 내의 평행한 다중 광학 구조물(230-1)(예를 들어, 상기 논의된 유전체 층(210) 내의 광학 구조물(212, 214, 216))에 의해 서로 광학적으로 커플링된다. 파선 박스(420BD 및 420DB)는 광학 인터포저(300) 내의 평행한 다중 광학 구조물(230)(예를 들어, 상기 논의된 유전체 층(210) 내의 광학 구조물(212, 214, 216))에 의해 서로 광학적으로 커플링된다. 파선 박스(420CD 및 420DC)는 광학 인터포저(300) 내의 평행한 다중 광학 구조물(230)(예를 들어, 상기 논의된 유전체 층(210) 내의 광학 구조물(212, 214, 216))에 의해 서로 광학적으로 커플링된다. 일 실시예에서, 이들 광학 구조물(230, 230-1 및 230-2)은 실리콘 질화물 기반 광학 디바이스이다. 일부 실시예에서, 광학 구조물(230-1) 및 광학 구조물(230-2)이 광학 인터포저(300)에서 상이한 수직 레벨로 구현된다. 광학 구조물(230)은 광학 인터포저(300)에서 동일한 수직 레벨 또는 상이한 수직 레벨로 구현될 수 있다. 광학 구조물(230 및 230-1)은 광학 인터포저(300)에서 동일한 수직 레벨 또는 상이한 수직 레벨로 구현될 수 있다. 광학 구조물(230 및 230-2)은 광학 인터포저(300)에서 동일한 수직 레벨 또는 상이한 수직 레벨로 구현될 수 있다. 일 실시예에서, 파선 박스(420AB 및 420BA) 사이의 광학 경로는 양방향이고, 파선 박스(420AC 및 420CA) 사이의 광학 경로는 양방향이고, 파선 박스(420AD 및 420DA) 사이의 광학 경로는 양방향이고, 파선 박스(420BC 및 420CB) 사이의 광학 경로는 양방향이고, 파선 박스(420BD 및 420DB) 사이의 광 경로는 양방향이며, 파선 박스(420CD 및 420DC) 사이의 광학 경로는 양방향이다.
도 7은 다양한 실시예에 따른 반도체 구조물(100)을 제조하는 방법(700)의 흐름도를 도시한다. 방법(700)은 동작(702, 704, 706, 708, 710, 712, 714, 716, 718 및 720)을 포함한다. 추가적인 동작이 본 개시에 의해 고려된다. 추가적인 동작들이 방법(700) 전에, 그 동안에, 및 그 후에 제공될 수 있으며, 설명된 동작들 중 몇몇은 방법(700)의 추가적인 실시예들을 위해 이동되거나, 교체되거나 또는 제거될 수 있다. 방법(700)은 방법(700)의 실시예에 따른 다양한 제조 단계 동안의 반도체 구조물(100) 및 다른 구조물의 단면도를 도시하는 도 8 내지 도 17과 함께 이하 개시된다.
동작(702)에서, 방법(700)(도 7)은 도 8에 도시된 바와 같이, 기판(302) 및 기판(302) 상의 구조물(304)을 갖는 제1 구조물(50)을 제공하거나 제공받는다. 구조물(304)은 유전체 층(310) 및 유전체 층(310) 내의 다중 광학 구조물을 포함한다.
예를 들어, 다중 광학 구조물은 상기 논의된 격자 커플러(들)(312), 변조기(들)(314), 광 검출기(들)(316) 및 도파관(들)(318)을 포함할 수 있다. 일 실시예에서, 다중 광학 구조물(예를 들어, 격자 커플러(들)(312), 변조기(들)(314), 광 검출기(들)(316) 및 도파관(들)(318))은 SOI(silicon-on-insulator) 기판으로 제조된다. 예를 들어, SOI 기판은 실리콘 층(또는 또다른 반도체 층), 다중 광학 구조물과 기판(302) 사이의 유전체 층(310) 부분, 및 기판(302)을 포함하며, 여기서 실리콘 층(또는 다른 반도체 층)은 다중 광학 구조물에 반도체 재료를 제공한다. 일 실시예들에서, 기판(302)은 실리콘 웨이퍼와 같은 실리콘 기판이다. 일 실시예에서, 유전체 층(310)은 실리콘 이산화물을 포함한다. 유전체 층(310)은 유전체 서브 층을 포함할 수 있다. 방법(700)은 또한 임시 본딩 재료(160)를 갖는 캐리어(150)를 제공하거나 제공받는다. 예를 들어, 캐리어(150)는 유리 기판일 수 있고, 임시 본딩 재료(160)는 폴리이미드 기반 임시 접착제 또는 다른 유형의 접착제일 수 있다.
동작(704)에서, 방법(700)(도 7)은 도 9에 도시된 바와 같이 임시 본딩 재료(160)를 사용하여 제1 구조물(50)과 캐리어(150)를 함께 본딩한다. 구체적으로, 구조물(304)은 임시 본딩 재료(160)에 부착되고 기판(302)과 캐리어(150) 사이에 끼워진다.
동작(706)에서, 방법(700)(도 7)은 예를 들어 기판(302)을 그라인딩 및/또는 폴리싱함으로써 기판(302)을 제거한다. 도 10에 도시된 바와 같이, 기판(304)이 임시 본딩 재료(160)를 통해 캐리어(150)에 여전히 본딩된다. 그 결과, 구조물(304)의 표면(유전체 층(310)의 표면)이 노출된다.
동작(708)에서, 방법(700)(도 7)은 도 11에 도시된 바와 같이, 기판(202) 및 기판(202) 상의 구조물(204)을 갖는 제2 구조물(60)를 제공하거나 제공받는다. 구조물(204)은 유전체 층(210) 및 유전체 층(210) 내의 다중 광학 구조물을 포함한다. 예를 들어, 다중 광학 구조물은 상기 논의된 광학 구조물(예를 들어, 도파관)(212, 214) 및 광학 구조물(예를 들어, 에지 커플러(들))(216)을 포함할 수 있다. 일 실시예에서, 기판(202)은 실리콘 기판(예를 들어, 실리콘 웨이퍼 또는 그 일부)이다. 추가적으로 또는 대안적으로, 기판(202)은 게르마늄과 같은 다른 반도체 재료; 실리콘 탄화물, 갈륨 비소, 갈륨 인화물, 인듐 인화물, 인듐 비화물, 및/또는 인듐 안티몬화물을 포함하는 화합물 반도체; SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및/또는 GaInAsP를 포함하는 합금 반도체; 또는 이들의 조합을 포함할 수 있다. 다층 또는 구배 기판과 같은, 다른 기판이 또한 기판(202)으로서 사용될 수 있다. 일부 실시예에서, 기판(202)은 유리 기판 또는 세라믹 기판을 포함할 수 있다. 일 실시예에서, 유전체 층(210)은 실리콘 이산화물을 포함한다. 유전체 층(210)은 유전체 서브 층을 포함할 수 있다. 유전체 층(210)의 표면이 노출된다.
동작(710)에서, 방법(700)(도 7)은 도 12에 도시된 바와 같이 제1 구조물(50)과 제2 구조물(60)을 함께 본딩한다. 일 실시예에서, 유전체 층(210 및 310)의 노출된 표면은 실리콘 이산화물을 포함하고, 제1 구조물(50) 및 제2 구조물(60)의 본딩은 산화물-산화물 직접 본딩을 사용하여(즉, 유전체 층(210 및 310)의 노출된 표면을 본딩함으로써) 달성된다. 그 결과, 유전체 층(210)과 유전체 층(310) 사이의 인터페이스가 거의 관찰되지 않는다. 또한, 산화물-산화물 본딩의 본딩 강도는 그라인딩 및 화학적 기계적 평탄화(chemical mechanical planarization; CMP)와 같은 임의의 후면 프로세스를 견딜 수 있을 만큼 강하다.
동작(712)에서, 방법(700)(도 7)은 임시 본딩 재료(160)를 파괴하기 위해 예를 들어 열 프로세스 또는 자외선(UV) 프로세스를 사용함으로써 캐리어(150)를 디본딩한다. 도 13에 도시된 바와 같이 기판(202) 상에 유전체 층(210 및 310)이 남는다. 그 결과, 구조물(304)의 다른 표면(유전체 층(310)의 표면)이 노출된다.
동작(714)에서, 방법(700)(도 7)은 도 14에 도시된 바와 같이 유전체 층(310 및 210) 및 기판(202)을 관통하는 관통 비아(330)를 형성한다. 여기에는 다양한 프로세스가 포함될 수 있다. 예를 들어, 동작(714)은 먼저 예를 들어 드릴링, 에칭 및/또는 다른 방법에 의해 유전체 층(310 및 210) 및 기판(202)을 관통하는 홀을 형성할 수 있다. 그 다음, 동작(714)은 홀에(예를 들어, 홀의 측벽에 및/또는 홀을 완전히 채우는) 전도성 비아(330)를 형성할 수 있다. 동작(714)은 또한 기판(202)의 하단 표면 상에 전도성 패드(224)를 형성하고 관통 비아(330)에 전기적으로 연결될 수 있다. 동작(714)은 관통 비아(330) 및 유전체 층(310)에 대해 평탄화 프로세스(예를 들어, CMP)를 추가로 수행할 수 있다.
동작(716)에서, 방법(700)(도 7)은 도 15에 도시된 바와 같이 관통 비아(330) 및 유전체 층(310) 상에 RDL(350)을 형성한다. RDL(350)은 상기 논의된 하나 이상의 유전체 층(360) 및 금속화 패턴(340)을 포함한다. 동작(716)은 패터닝, 에칭, 퇴적, 평탄화 및/또는 다른 적절한 프로세스를 포함할 수 있다. 그 결과, RDL(350), 유전체 층(210 및 310), 및 유전체 층(210 및 310)에 매립된 광학 구조물로 광학 인터포저(300)가 형성된다. 관통 비아(330) 및 금속화 패턴(340) 내의 전도성 재료가 동일한 프로세스 또는 다른 프로세스로 형성될 수 있다.
동작(718)에서, 방법(700)(도 7)은 도 16에 도시된 바와 같이 RDL(350) 상에 하나 이상의 다이(402 및/또는 404)를 부착한다. 하나 이상의 다이(402 및/또는 404)는 상기 논의된 전도성 커넥터(370)를 사용하여 RDL(350) 상에 부착될 수 있다. 이는 기판(202), 광학 인터포저(300), 다이(402 및/또는 404) 및 관통 비아(330)를 갖는 어셈블리를 초래한다.
동작(720)에서, 방법(700)(도 7)은 도 17에 도시된 바와 같이 동작(718)의 결과인 어셈블리를 기판(102)에 부착한다. 기판(102)은 상기 논의된 바와 같이 유기 기판일 수 있고 금속화 패턴(104)을 포함할 수 있다. 어셈블리는 상기 논의된 바와 같이 전도성 커넥터(220)를 사용하여 기판(102)에 부착될 수 있다.
도 18은 또다른 실시예에 따른 반도체 구조물(100)을 제조하는 방법(800)의 흐름도를 도시한다. 방법(800)은 동작(802, 804, 806, 808, 810, 812, 814 및 816)을 포함한다. 추가적인 동작이 본 개시에 의해 고려된다. 추가적인 동작들이 방법(800) 전에, 그 동안에, 및 그 후에 제공될 수 있으며, 설명된 동작들 중 몇몇은 방법(800)의 추가적인 실시예들을 위해 이동되거나, 교체되거나 또는 제거될 수 있다. 방법(800)은 방법(800)의 실시예에 따른 다양한 제조 단계 동안의 반도체 구조물(100) 및 다른 구조물의 단면도를 도시하는 도 19 내지 22 및 도 14 내지 도 17과 함께 이하 개시된다.
동작(802)에서, 방법(800)(도 18)은 도 19에 도시된 바와 같이, 기판(302) 및 기판(302) 상의 구조물(304)을 갖는 제1 구조물(50)을 제공하거나 제공받는다. 구조물(304)은 유전체 층(310) 및 유전체 층(310) 내의 다중 광학 구조물을 포함한다. 예를 들어, 다중 광학 구조물은 상기 논의된 격자 커플러(들)(312), 변조기(들)(314), 광 검출기(들)(316) 및 도파관(들)(318)을 포함할 수 있다. 일 실시예에서, 다중 광학 구조물(예를 들어, 격자 커플러(들)(312), 변조기(들)(314), 광 검출기(들)(316) 및 도파관(들)(318))은 SOI(silicon-on-insulator) 기판으로 제조된다. 예를 들어, SOI 기판은 실리콘 층(또는 또다른 반도체 층), 다중 광학 구조물과 기판(302) 사이의 유전체 층(310) 부분, 및 기판(302)을 포함하며, 여기서 실리콘 층(또는 다른 반도체 층)은 다중 광학 구조물에 반도체 재료를 제공한다. 일 실시예들에서, 기판(302)은 실리콘 웨이퍼와 같은 실리콘 기판이다. 일 실시예에서, 유전체 층(310)은 실리콘 이산화물을 포함한다. 유전체 층(310)은 유전체 서브 층을 포함할 수 있다.
동작(804)에서, 방법(800)(도 18)은 도 20에 도시된 바와 같이 구조물(304) 상의 구조물(204)을 형성한다. 구조물(204)은 유전체 층(210) 및 유전체 층(210) 내의 다중 광학 구조물을 포함한다. 예를 들어, 다중 광학 구조물은 상기 논의된 광학 구조물(예를 들어, 도파관)(212, 214) 및 광학 구조물(예를 들어, 에지 커플러(들))(216)을 포함할 수 있다. 일부 실시예에서, 유전체 층(210) 내의 광학 구조물은 유전체 층(310) 내의 광학 구조물과 중첩하도록 형성되어 서로 광학적으로 커플링되어 광학 경로를 형성한다. 일 실시예에서, 유전체 층(210)은 실리콘 이산화물을 포함하고 광학 구조물(212, 214 및 216)은 실리콘 질화물을 포함한다. 유전체 층(210)은 유전체 서브 층을 포함할 수 있다. 일부 실시예에서, 구조물(204)은 구조물(304)과 직접 접촉한다. 일 실시예에서, 구조물(204)은 구조물(304) 상에 재료(예를 들어, 유전체 재료)를 퇴적하고 재료를 패터닝하여 다양한 광학 구조물을 형성하는 것을 포함하는 프로세스에 의해 형성된다.
동작(806)에서, 방법(800)(도 18)은 도 20에 도시된 바와 같이 구조물(204) 상의 구조물(202)을 부착한다. 일 실시예에서, 기판(202)은 실리콘 기판(예를 들어, 실리콘 웨이퍼 또는 그 일부)이다. 추가적으로 또는 대안적으로, 기판(202)은 게르마늄과 같은 다른 반도체 재료; 실리콘 탄화물, 갈륨 비소, 갈륨 인화물, 인듐 인화물, 인듐 비화물, 및/또는 인듐 안티몬화물을 포함하는 화합물 반도체; SiGe, GaAsP, AlInAs, AlGaAs, GaInAs, GaInP, 및/또는 GaInAsP를 포함하는 합금 반도체; 또는 이들의 조합을 포함할 수 있다. 다층 또는 구배 기판과 같은, 다른 기판이 또한 기판(202)으로서 사용될 수 있다. 일부 실시예에서, 기판(202)은 유리 기판 또는 세라믹 기판을 포함할 수 있다. 기판(202)은 접착제 또는 다른 적합한 재료 및/또는 방법을 사용하여 구조물(204) 상에 부착될 수 있다.
동작(808)에서, 방법(800)(도 18)은 예를 들어 기판(302)을 그라인딩 및/또는 폴리싱함으로써 기판(302)을 제거한다. 결과적인 구조물이, 도 21에 도시된 구조물과 비교하여 거꾸로 뒤집힌 도 22에 도시된다.
동작(810)에서, 방법(800)(도 18)은 도 14에 도시된 바와 같이 유전체 층(310 및 210) 및 기판(202)을 관통하는 관통 비아(330)를 형성한다. 이는 상기 논의된 동작(714)과 실질적으로 동일하다.
동작(812)에서, 방법(800)(도 18)은 도 15에 도시된 바와 같이 관통 비아(330) 및 유전체 층(310) 상에 RDL(350)을 형성한다. 이는 상기 논의된 동작(716)과 실질적으로 동일하다.
동작(814)에서, 방법(800)(도 18)은 도 16에 도시된 바와 같이 RDL(350) 상에 하나 이상의 다이(402 및/또는 404)를 부착한다. 이는 상기 논의된 동작(718)과 실질적으로 동일하다.
동작(816)에서, 방법(800)(도 18)은 도 17에 도시된 바와 같이 동작(814)의 결과인 어셈블리를 기판(102)에 부착한다. 이는 상기 논의된 동작(720)과 실질적으로 동일하다.
도 23은 또 다른 실시예에 따른 반도체 구조물(100)을 제조하는 방법(900)의 흐름도를 도시한다. 방법(900)은 동작(902, 904, 906, 908, 910, 912, 914 및 916)을 포함한다. 추가적인 동작이 본 개시에 의해 고려된다. 추가적인 동작들이 방법(900) 전에, 그 동안에, 및 그 후에 제공될 수 있으며, 설명된 동작들 중 몇몇은 방법(900)의 추가적인 실시예들을 위해 이동되거나, 교체되거나 또는 제거될 수 있다. 방법(900)은 방법(900)의 실시예에 따른 다양한 제조 단계 동안의 반도체 구조물(100) 및 다른 구조물의 단면도를 도시하는 도 24 내지 도 29과 함께 이하 개시된다.
동작(902)에서, 방법(900)(도 23)은 도 24에 도시된 바와 같이, 기판(302) 및 기판(302) 상의 구조물(304)을 갖는 제1 구조물(50)을 제공하거나 제공받는다. 구조물(304)은 유전체 층(310) 및 유전체 층(310) 내의 다중 광학 구조물을 포함한다. 예를 들어, 다중 광학 구조물은 상기 논의된 격자 커플러(들)(312), 변조기(들)(314), 광 검출기(들)(316) 및 도파관(들)(318)을 포함할 수 있다. 일 실시예에서, 다중 광학 구조물(예를 들어, 격자 커플러(들)(312), 변조기(들)(314), 광 검출기(들)(316) 및 도파관(들)(318))은 SOI(silicon-on-insulator) 기판으로 제조된다. 예를 들어, SOI 기판은 실리콘 층(또는 또다른 반도체 층), 다중 광학 구조물과 기판(302) 사이의 유전체 층(310) 부분, 및 기판(302)을 포함하며, 여기서 실리콘 층(또는 다른 반도체 층)은 다중 광학 구조물에 반도체 재료를 제공한다. 일 실시예들에서, 기판(302)은 실리콘 웨이퍼와 같은 실리콘 기판이다. 일 실시예에서, 유전체 층(310)은 실리콘 이산화물을 포함한다. 유전체 층(310)은 유전체 서브 층을 포함할 수 있다. 또한, 도 24에 도시된 바와 같이, 구조물(304)은 금속 와이어 및 비아와 같은 연결 구조물(320)을 포함한다. 연결 구조물(320)은 다중 광학 구조물에 전기적으로 커플링된다. 본 실시예에서, 연결 구조물(320)은 다중 광학 구조물을 나중에 제조되는 RDL(350)(도 27 참조)에 전기적으로 연결하는데 사용된다. 또다른 실시예(도시되지 않음)에서, 다중 광학 구조물(예를 들어, 격자 커플러(들)(312), 변조기(들)(314), 광 검출기(들)(316) 및 도파관(들)(318))은 SOI 기판 대신에 벌크 실리콘 기판(302) 상에 제조된다. 그러한 실시예에서, 도 24에 도시된 바와 같이, 다중 광학 구조물과 기판(302) 사이의 유전체 층 부분은 생략된다.
동작(904)에서, 방법(900)(도 23)은 도 25에 도시된 바와 같이 구조물(304) 상의 구조물(204)을 형성한다. 구조물(204)은 유전체 층(210) 및 유전체 층(210) 내의 다중 광학 구조물을 포함한다. 예를 들어, 다중 광학 구조물은 상기 논의된 광학 구조물(예를 들어, 도파관)(212, 214) 및 광학 구조물(예를 들어, 에지 커플러(들))(216)을 포함할 수 있다. 일부 실시예에서, 유전체 층(210) 내의 광학 구조물은 유전체 층(310) 내의 광학 구조물과 중첩하도록 형성되어 서로 광학적으로 커플링되어 광학 경로를 형성한다. 또한, 도 25에 도시된 바와 같이, 구조물(204)은 연결 구조물(320)에 전기적으로 커플링된 연결 구조물(222)을 포함한다. 연결 구조물(222)은 다중 광학 구조물을 나중에 제조되는 RDL(350)(도 27 참조)에 전기적으로 연결하는 금속 와이어 및 비아를 포함할 수 있다. 일 실시예에서, 유전체 층(210)은 실리콘 이산화물을 포함하고 광학 구조물(212, 214 및 216)은 실리콘 질화물을 포함한다. 유전체 층(210)은 유전체 서브 층을 포함할 수 있다. 일부 실시예에서, 구조물(204)은 구조물(304)과 직접 접촉한다. 일 실시예에서, 구조물(204)은 구조물(304) 상에 재료(예를 들어, 유전체 재료 및 전도성 재료)를 퇴적하고 재료를 패터닝하여 다양한 요소를 형성하는 것을 포함하는 프로세스에 의해 형성된다.
동작(906)에서, 방법(900)(도 23)은 도 26에 도시된 바와 같이 유전체 층(310 및 210) 및 기판(302)을 관통하는 관통 비아(330)를 형성한다. 이는 상기 논의된 동작(714)과 실질적으로 동일하다.
동작(908)에서, 방법(900)(도 23)은 도 27에 도시된 바와 같이 관통 비아(330) 및 유전체 층(210) 상에 RDL(350)을 형성한다. 이는 상기 논의된 동작(716)과 실질적으로 동일하다. 도시된 실시예에서, RDL(350)의 금속화 패턴(340)이 또한 연결 구조물(222)에 전기적으로 연결된다.
동작(910)에서, 방법(900)(도 23)은 도 28에 도시된 바와 같이 RDL(350) 상에 하나 이상의 다이(402 및/또는 404)를 부착한다. 이는 상기 논의된 동작(718)과 실질적으로 동일하다.
동작(912)에서, 방법(900)(도 23)은 도 29에 도시된 바와 같이 동작(910)의 결과인 어셈블리를 기판(102)에 부착한다. 이는 상기 논의된 동작(720)과 실질적으로 동일하다.
다른 피처들 및 프로세스들이 또한 상기 논의된 실시예에 포함될 수 있다. 예를 들어, 반도체 구조물(100)의 검증 테스트를 지원하기 위해 테스트 구조물이 포함될 수 있다. 테스팅 구조물은 예를 들어, 반도체 구조물(100)의 테스트, 프로브 및/또는 프로브 카드의 사용 등을 가능하게 하는 RDL(350) 내에 형성된 테스트 패드를 포함할 수 있다. 검증 테스트는 중간 구조물뿐만이 아니라 최종 구조물에 대해 수행될 수 있다. 또한, 여기에 개시된 구조 및 방법은 수율을 증가시키고 비용을 감소시키기 위해 알려진 양품의 다이(또는 알려진 양품의 디바이스 층)의 중간 검증을 통합하는 테스트 방법과 관련하여 사용될 수 있다.
제한하려는 의도는 아니지만, 본 개시의 하나 이상의 실시예는 광학 디바이스를 갖는 3차원 집적 회로 또는 시스템과 같은 반도체 디바이스 및 제조에 많은 이점을 제공한다. 예를 들어, 본 개시의 실시예는 3차원 집적 회로 또는 시스템에 사용될 수 있는 광학 인터포저를 제공한다. 광학 인터포저는 도파관과 함께 광전자 디바이스를 제공한다. 다양한 실시예에서, 광학 인터포저와 그 위에 부착된 다이 사이의 인터페이스는 전기적이며, 이는 기존의 또는 향후 개발될 본딩 방법을 사용하여 광학 인터포저와 다이의 유연한 통합을 가능하게 한다. 개시된 구조물 및 방법은 기존 반도체(예를 들어, CMOS) 제조 프로세스로 쉽게 통합될 수 있다.
예시적이 양상에 있어서, 본 개시는 제1 유전체 층 내의 적어도 하나의 제1 광자 디바이스 및 제2 유전체 층 내의 적어도 하나의 제2 광자 디바이스를 포함하는 광학 인터포저를 포함하는 반도체 구조물에 관한 것이고, 제2 유전체 층은 제1 유전체 층 위에 배치된다. 반도체 구조물은 광학 인터포저 상에 배치되고 광학 인터포저에 전기적으로 연결되는 제1 다이; 광학 인터포저 아래의 제1 기판; 및 제1 기판 아래의 전도성 커넥터를 더 포함한다.
실시예에서, 반도체 구조물은 제1 및 제2 유전체 층과 제1 기판을 관통하여 전도성 커넥터에 전기적으로 연결되는 비아를 포함한다. 반도체 구조물의 일부 실시예에서, 광학 인터포저는 제2 유전체 층 상의 재배선 층을 더 포함한다. 일부 실시예에서, 적어도 하나의 제1 광자 디바이스는 실리콘 질화물 기반 광자 디바이스를 포함한다. 추가의 실시예에서, 적어도 하나의 제2 광자 디바이스는 변조기, 광 검출기, 도파관 또는 격자 커플러를 포함한다.
일부 실시예에서, 광학 인터포저와 제1 다이 사이의 인터페이스는 광학 인터페이스를 포함하지 않는다. 일부 실시예에서, 반도체 구조물은 제1 기판 아래의 베이스 기판을 더 포함하고, 전도성 커넥터는 제1 기판을 베이스 기판에 전기적으로 커플링한다. 일부 실시예에서, 반도체 구조물은 광학 인터포저의 측부 상에서 적어도 하나의 제1 광자 디바이스에 커플링된 파이버 어레이를 더 포함한다.
일부 실시예에서, 반도체 구조물은 제2 유전체 층 내의 적어도 하나의 제3 광자 디바이스를 더 포함하고, 적어도 하나의 제2 광자 디바이스는 제1 광자 변조기를 포함하고, 적어도 하나의 제3 광자 디바이스는 제1 광 검출기를 포함하고, 제1 광자 변조기는 제1 광 검출기에 광학적으로 커플링된다. 추가의 실시예에서, 적어도 하나의 제2 광자 디바이스는 제2 광 검출기를 더 포함하고, 적어도 하나의 제3 광자 디바이스는 제2 광자 변조기를 더 포함하며, 제2 광자 변조기는 제2 광 검출기에 광학적으로 커플링된다. 다른 추가의 실시예에서, 반도체 구조물은 광학 인터포저 상에 배치되고 광학 인터포저에 전기적으로 연결되는 제2 다이를 더 포함하고, 제1 광자 변조기는 제1 다이와 전기적으로 커플링되고, 제1 광 검출기는 제2 다이와 전기적으로 커플링된다.
또다른 예시적인 양상에서, 본 개시는 광학 인터포저를 포함하는 반도체 구조물에 관한 것이다. 광학 인터포저는 제1 유전체 층 및 제1 유전체 층 상의 제2 유전체 층, 제1 유전체 층 내의 제1 광자 디바이스, 제2 유전체 층 내의 제2 광자 디바이스, 및 제2 유전체 층 상의 재배선 층을 포함하고, 제2 유전체 층은 제1 유전체 층과 재배선 층 사이에 있다. 반도체 구조물은 재배선 층 상에 배치된 제1 및 제2 다이를 더 포함하고, 제1 및 제2 다이는 재배선 층에 전기적으로 연결된다. 반도체 구조물은 제1 유전체 층 아래의 제1 기판, 제1 기판 아래의 전도성 커넥터, 및 제1 및 제2 유전체 층과 제1 기판을 관통하여 재배선 층을 전도성 커넥터에 전기적으로 커플링하는 비아를 더 포함한다.
반도체 구조물의 실시예에서, 제1 광자 디바이스는 실리콘 질화물 기반 도파관을 포함하고, 제2 광자 디바이스는 광자 변조기, 광 검출기, 도파관, 격자 커플러 또는 이들의 조합을 포함한다. 또다른 실시예에서, 광학 인터포저와 제1 및 제2 다이 사이의 연결은 전기적 연결이고 광학적 연결을 포함하지 않는다.
일 실시예에서, 반도체 구조물은 제1 기판 아래의 유기 베이스 기판을 더 포함하고, 전도성 커넥터는 제1 기판을 유기 베이스 기판에 전기적으로 커플링한다. 또다른 실시예에서, 제1 다이 및 제2 다이는 제1 광자 디바이스 및 제2 광자 디바이스를 통해 서로 광학적으로 커플링된다.
또다른 예시적인 양상에서, 본 개시는 제1 기판 및 제1 기판 상의 제1 층을 갖는 제1 구조물을 제공하는 단계를 포함하는 방법에 관한 것이고, 제1 층은 도파관, 및 제1 유전체 재료 내의 변조기와 광 검출기 중 하나를 포함한다. 방법은 제1 구조물을 캐리어에 본딩하는 단계; 제1 구조물로부터 제1 기판을 제거하는 단계; 및 제2 기판 및 제2 기판 상의 제2 층을 갖는 제2 구조물을 제공하는 단계를 더 포함하고, 제2 층은 제2 유전체 재료 내의 실리콘 질화물 기반 광자 디바이스를 포함한다. 방법은 제1 층을 제2 층에 본딩하는 단계; 캐리어를 제거하는 단계; 제1 층, 제2 층, 및 제2 기판을 관통하는 비아를 형성하는 단계; 제1 층 상에 재배선 층을 형성하는 단계; 재배선 층 상에 하나 이상의 다이를 부착하는 단계; 및 베이스 기판에 제2 기판을 부착하는 단계를 더 포함한다.
발명의 실시예에서, 제1 및 제2 유전체 재료는 모두 실리콘 이산화물을 포함하고, 제1 층을 제2 층에 본딩하는 단계는 산화물-산화물 본딩을 사용한다. 또다른 실시예에서, 하나 이상의 다이는 전도성 커넥터를 사용하여 재배선 층에 부착된다. 또다른 실시예에서, 제2 기판은 전도성 커넥터를 사용하여 베이스 기판에 부착된다.
상술한 내용은 당업자가 본 발명의 측면을 더 잘 이해할 수 있도록 여러 실시예의 특징을 개략적으로 설명한다 . 당업자는 동일한 목적을 수행하고/하거나 여기에 소개된 실시예의 동일한 이점을 달성하기 위해 다른 프로세스 및 구조물을 설계 또는 수정하기 위한 기초로서 본 개시를 쉽게 사용할 수 있음을 인식해야 한다. 또한, 당업자는 그러한 등가 구성이 본 개시의 사상 및 범위를 벗어나지 않으며, 본 개시의 사상 및 범위를 벗어나지 않고 본 명세서에서 다양한 변경, 대체 및 변경을 가할 수 있음을 인식해야 한다.
실시예
1. 반도체 구조물에 있어서,
제1 유전체 층 내의 적어도 하나의 제1 광자 디바이스 및 제2 유전체 층 내의 적어도 하나의 제2 광자 디바이스를 포함하는 광학 인터포저 - 상기 제2 유전체 층은 상기 제1 유전체 층 위에 배치됨 - ;
상기 광학 인터포저 상에 배치되고 상기 광학 인터포저에 전기적으로 연결되는 제1 다이;
상기 광학 인터포저 아래의 제1 기판; 및
상기 제1 기판 아래의 전도성 커넥터
를 포함하는, 반도체 구조물.
2. 제1항에 있어서,
상기 제1 및 제2 유전체 층과 상기 제1 기판을 관통하여 상기 전도성 커넥터에 전기적으로 연결되는 비아
를 포함하는, 반도체 구조물.
3. 제1항에 있어서,
상기 광학 인터포저는 상기 제2 유전체 층 상의 재배선 층을 더 포함하는 것인, 반도체 구조물.
4. 제1항에 있어서,
상기 적어도 하나의 제1 광자 디바이스는 실리콘 질화물 기반 광자 디바이스를 포함하는 것인, 반도체 구조물.
5. 제4항에 있어서,
상기 적어도 하나의 제2 광자 디바이스는 변조기, 광 검출기, 도파관 또는 격자 커플러를 포함하는 것인, 반도체 구조물.
6. 제1항에 있어서,
상기 광학 인터포저와 상기 제1 다이 사이의 인터페이스는 광학 인터페이스를 포함하지 않는 것인, 반도체 구조물.
7. 제1항에 있어서,
상기 제1 기판 아래의 베이스 기판
을 더 포함하고, 상기 전도성 커넥터는 상기 제1 기판을 상기 베이스 기판에 전기적으로 커플링하는 것인, 반도체 구조물.
8. 제1항에 있어서,
상기 광학 인터포저의 측부 상에서 상기 적어도 하나의 제1 광자 디바이스에 커플링된 파이버 어레이
를 더 포함하는, 반도체 구조물.
9. 제1항에 있어서,
상기 제2 유전체 층 내의 적어도 하나의 제3 광자 디바이스
를 더 포함하고, 상기 적어도 하나의 제2 광자 디바이스는 제1 광자 변조기를 포함하고, 상기 적어도 하나의 제3 광자 디바이스는 제1 광 검출기를 포함하고, 상기 제1 광자 변조기는 상기 제1 광 검출기에 광학적으로 커플링되는 것인, 반도체 구조물.
10. 제9항에 있어서,
상기 적어도 하나의 제2 광자 디바이스는 제2 광 검출기를 더 포함하고, 상기 적어도 하나의 제3 광자 디바이스는 제2 광자 변조기를 더 포함하며, 상기 제2 광자 변조기는 상기 제2 광 검출기에 광학적으로 커플링되는 것인, 반도체 구조물.
11. 제9항에 있어서,
상기 광학 인터포저 상에 배치되고 상기 광학 인터포저에 전기적으로 연결되는 제2 다이
를 더 포함하고, 상기 제1 광자 변조기는 상기 제1 다이와 전기적으로 커플링되고, 상기 제1 광 검출기는 상기 제2 다이와 전기적으로 커플링되는 것인, 반도체 구조물.
12. 반도체 구조물에 있어서,
제1 유전체 층 및 상기 제1 유전체 층 상의 제2 유전체 층, 상기 제1 유전체 층 내의 제1 광자 디바이스, 상기 제2 유전체 층 내의 제2 광자 디바이스, 및 상기 제2 유전체 층 상의 재배선 층을 포함하는 광학 인터포저 - 상기 제2 유전체 층은 상기 제1 유전체 층과 상기 재배선 층 사이에 있음 - ;
상기 재배선 층 상에 배치되고, 상기 재배선 층에 전기적으로 연결되는 제1 및 제2 다이;
상기 제1 유전체 층 아래의 제1 기판;
상기 제1 기판 아래의 전도성 커넥터; 및
상기 제1 및 제2 유전체 층과 상기 제1 기판을 관통하여 상기 재배선 층을 상기 전도성 커넥터에 전기적으로 커플링하는 비아
를 포함하는, 반도체 구조물.
13. 제12항에 있어서,
상기 제1 광자 디바이스는 실리콘 질화물 기반 도파관을 포함하고, 상기 제2 광자 디바이스는 광자 변조기, 광 검출기, 도파관, 격자 커플러 또는 이들의 조합을 포함하는 것인, 반도체 구조물.
14. 제12항에 있어서,
상기 광학 인터포저와 상기 제1 및 제2 다이 사이의 연결은 전기적 연결이고 광학적 연결을 포함하지 않는 것인, 반도체 구조물.
15. 제12항에 있어서,
상기 제1 기판 아래의 유기 베이스 기판
을 더 포함하고, 상기 전도성 커넥터는 상기 제1 기판을 상기 유기 베이스 기판에 전기적으로 커플링하는 것인, 반도체 구조물.
16. 제12항에 있어서,
상기 제1 다이 및 상기 제2 다이는 상기 제1 광자 디바이스 및 상기 제2 광자 디바이스를 통해 서로 광학적으로 커플링되는 것인, 반도체 구조물.
17. 방법에 있어서,
제1 기판 및 상기 제1 기판 상의 제1 층을 갖는 제1 구조물을 제공하는 단계 - 상기 제1 층은 도파관, 및 제1 유전체 재료 내의 변조기와 광 검출기 중 하나를 포함함 - ;
상기 제1 구조물을 캐리어에 본딩하는 단계;
상기 제1 구조물로부터 상기 제1 기판을 제거하는 단계;
제2 기판 및 상기 제2 기판 상의 제2 층을 갖는 제2 구조물을 제공하는 단계 - 상기 제2 층은 제2 유전체 재료 내의 실리콘 질화물 기반 광자 디바이스를 포함함 - ;
상기 제1 층을 상기 제2 층에 본딩하는 단계;
상기 캐리어를 제거하는 단계;
상기 제1 층, 상기 제2 층, 및 상기 제2 기판을 관통하는 비아를 형성하는 단계;
상기 제1 층 상에 재배선 층을 형성하는 단계;
상기 재배선 층 상에 하나 이상의 다이를 부착하는 단계; 및
베이스 기판에 상기 제2 기판을 부착하는 단계
를 포함하는, 방법.
18. 제17항에 있어서,
상기 제1 및 제2 유전체 재료는 모두 실리콘 이산화물을 포함하고, 상기 제1 층을 상기 제2 층에 본딩하는 단계는 산화물-산화물 본딩을 사용하는 것인, 방법.
19. 제17항에 있어서,
상기 하나 이상의 다이는 전도성 커넥터를 사용하여 상기 재배선 층에 부착되는 것인, 방법.
20. 제17항에 있어서,
상기 제2 기판은 전도성 커넥터를 사용하여 상기 베이스 기판에 부착되는 것인, 방법.

Claims (10)

  1. 반도체 구조물에 있어서,
    제1 유전체 층 내의 적어도 하나의 제1 광자 디바이스 및 제2 유전체 층 내의 적어도 하나의 제2 광자 디바이스를 포함하는 광학 인터포저 - 상기 제2 유전체 층은 상기 제1 유전체 층 위에 배치됨 - ;
    상기 광학 인터포저 상에 배치되고 상기 광학 인터포저에 전기적으로 연결되는 제1 다이;
    상기 광학 인터포저 아래의 제1 기판; 및
    상기 제1 기판 아래의 전도성 커넥터
    를 포함하는, 반도체 구조물.
  2. 제1항에 있어서,
    상기 제1 및 제2 유전체 층과 상기 제1 기판을 관통하여 상기 전도성 커넥터에 전기적으로 연결되는 비아
    를 더 포함하는, 반도체 구조물.
  3. 제1항에 있어서,
    상기 광학 인터포저는 상기 제2 유전체 층 상의 재배선 층을 더 포함하는 것인, 반도체 구조물.
  4. 제1항에 있어서,
    상기 적어도 하나의 제1 광자 디바이스는 실리콘 질화물 기반 광자 디바이스를 포함하는 것인, 반도체 구조물.
  5. 제1항에 있어서,
    상기 광학 인터포저와 상기 제1 다이 사이의 인터페이스는 광학 인터페이스를 포함하지 않는 것인, 반도체 구조물.
  6. 제1항에 있어서,
    상기 제1 기판 아래의 베이스 기판
    을 더 포함하고, 상기 전도성 커넥터는 상기 제1 기판을 상기 베이스 기판에 전기적으로 커플링하는 것인, 반도체 구조물.
  7. 제1항에 있어서,
    상기 광학 인터포저의 측부 상에서 상기 적어도 하나의 제1 광자 디바이스에 커플링된 파이버 어레이
    를 더 포함하는, 반도체 구조물.
  8. 제1항에 있어서,
    상기 제2 유전체 층 내의 적어도 하나의 제3 광자 디바이스
    를 더 포함하고, 상기 적어도 하나의 제2 광자 디바이스는 제1 광자 변조기를 포함하고, 상기 적어도 하나의 제3 광자 디바이스는 제1 광 검출기를 포함하고, 상기 제1 광자 변조기는 상기 제1 광 검출기에 광학적으로 커플링되는 것인, 반도체 구조물.
  9. 반도체 구조물에 있어서,
    제1 유전체 층 및 상기 제1 유전체 층 상의 제2 유전체 층, 상기 제1 유전체 층 내의 제1 광자 디바이스, 상기 제2 유전체 층 내의 제2 광자 디바이스, 및 상기 제2 유전체 층 상의 재배선 층을 포함하는 광학 인터포저 - 상기 제2 유전체 층은 상기 제1 유전체 층과 상기 재배선 층 사이에 있음 - ;
    상기 재배선 층 상에 배치되고, 상기 재배선 층에 전기적으로 연결되는 제1 및 제2 다이;
    상기 제1 유전체 층 아래의 제1 기판;
    상기 제1 기판 아래의 전도성 커넥터; 및
    상기 제1 및 제2 유전체 층과 상기 제1 기판을 관통하여 상기 재배선 층을 상기 전도성 커넥터에 전기적으로 커플링하는 비아
    를 포함하는, 반도체 구조물.
  10. 방법에 있어서,
    제1 기판 및 상기 제1 기판 상의 제1 층을 갖는 제1 구조물을 제공하는 단계 - 상기 제1 층은 도파관, 및 제1 유전체 재료 내의 변조기와 광 검출기 중 하나를 포함함 - ;
    상기 제1 구조물을 캐리어에 본딩하는 단계;
    상기 제1 구조물로부터 상기 제1 기판을 제거하는 단계;
    제2 기판 및 상기 제2 기판 상의 제2 층을 갖는 제2 구조물을 제공하는 단계 - 상기 제2 층은 제2 유전체 재료 내의 실리콘 질화물 기반 광자 디바이스를 포함함 - ;
    상기 제1 층을 상기 제2 층에 본딩하는 단계;
    상기 캐리어를 제거하는 단계;
    상기 제1 층, 상기 제2 층, 및 상기 제2 기판을 관통하는 비아를 형성하는 단계;
    상기 제1 층 상에 재배선 층을 형성하는 단계;
    상기 재배선 층 상에 하나 이상의 다이를 부착하는 단계; 및
    베이스 기판에 상기 제2 기판을 부착하는 단계
    를 포함하는, 방법.
KR1020230115648A 2022-09-01 2023-08-31 광학 인터포저 구조물 및 방법 KR20240032673A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US202263403136P 2022-09-01 2022-09-01
US63/403,136 2022-09-01
US202263425626P 2022-11-15 2022-11-15
US63/425,626 2022-11-15
US18/154,687 2023-01-13
US18/154,687 US20240077670A1 (en) 2022-09-01 2023-01-13 Optical interposer structure and method

Publications (1)

Publication Number Publication Date
KR20240032673A true KR20240032673A (ko) 2024-03-12

Family

ID=89905433

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020230115648A KR20240032673A (ko) 2022-09-01 2023-08-31 광학 인터포저 구조물 및 방법

Country Status (3)

Country Link
US (1) US20240077670A1 (ko)
KR (1) KR20240032673A (ko)
DE (1) DE102023107780A1 (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3897688B2 (ja) 2002-12-11 2007-03-28 キヤノン株式会社 光電融合配線基板
US9933566B2 (en) 2015-11-13 2018-04-03 Cisco Technology, Inc. Photonic chip with an evanescent coupling interface
US10393959B1 (en) 2018-10-26 2019-08-27 Cisco Technology, Inc. Photonic integrated circuit bonded with interposer

Also Published As

Publication number Publication date
DE102023107780A1 (de) 2024-03-07
US20240077670A1 (en) 2024-03-07

Similar Documents

Publication Publication Date Title
US11417698B2 (en) Semiconductor package and method of forming the same
CN112530925B (zh) 封装件及其形成方法
US20210132309A1 (en) Vertical Integrated Photonics Chiplet for In-Package Optical Interconnect
US20210271020A1 (en) Photonic semiconductor device and method
US20220328552A1 (en) Semiconductor package and method of forming the same
US11493689B2 (en) Photonic semiconductor device and method of manufacture
Doany et al. Terabit/s-class 24-channel bidirectional optical transceiver module based on TSV Si carrier for board-level interconnects
US20210096311A1 (en) Photonic semiconductor device and method of manufacture
US10867982B1 (en) Hybrid integrated circuit package and method
US11747563B2 (en) Photonic semiconductor device and method of manufacture
CN112086444A (zh) 半导体装置
US20220382003A1 (en) Photonic Semiconductor Device and Method of Manufacture
US20230161120A1 (en) Package Structure Including Photonic Package and Interposer Having Waveguide
US20230417993A1 (en) Photonic Package and Method of Manufacture
US20230395583A1 (en) Integrated packages having electrical devices and photonic devices and methods of manufacturing the same
KR20240032673A (ko) 광학 인터포저 구조물 및 방법
US11796735B2 (en) Integrated 3DIC with stacked photonic dies and method forming same
CN117270117A (zh) 半导体结构及其形成方法
TW202416384A (zh) 半導體結構及其形成方法
CN116195207A (zh) 微led互连件与ic的混合集成
US20230377907A1 (en) Package structure including photonic package having embedded optical glue
US20240085610A1 (en) Photonic Package and Method of Manufacture
TWI487151B (zh) 光電元件封裝體及光電模組
US20240113056A1 (en) Semiconductor device and methods of manufacture
US20240192439A1 (en) Heterogeneous package structures with photonic devices