CN104766844A - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN104766844A
CN104766844A CN201410008639.4A CN201410008639A CN104766844A CN 104766844 A CN104766844 A CN 104766844A CN 201410008639 A CN201410008639 A CN 201410008639A CN 104766844 A CN104766844 A CN 104766844A
Authority
CN
China
Prior art keywords
substrate
dielectric layer
post
electrical
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410008639.4A
Other languages
English (en)
Other versions
CN104766844B (zh
Inventor
李志成
林家祺
施佑霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201410008639.4A priority Critical patent/CN104766844B/zh
Publication of CN104766844A publication Critical patent/CN104766844A/zh
Application granted granted Critical
Publication of CN104766844B publication Critical patent/CN104766844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82031—Reshaping, e.g. forming vias by chemical means, e.g. etching, anodisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82035—Reshaping, e.g. forming vias by heating means
    • H01L2224/82039—Reshaping, e.g. forming vias by heating means using a laser
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82009—Pre-treatment of the connector or the bonding area
    • H01L2224/8203—Reshaping, e.g. forming vias
    • H01L2224/82047—Reshaping, e.g. forming vias by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

半导体结构包括基板、芯片、第一介电层、基板导热柱、基板电性柱、第一介电层电性柱及走线。基板具有相对的上表面与下表面。芯片设于基板的上表面上方。第一介电层形成于基板的上表面上方且包覆芯片。基板导热柱从基板的上表面贯穿至下表面。基板电性柱从基板的上表面贯穿至下表面。第一介电层电性柱贯穿第一介电层并连接于基板电性柱。走线形成于第一介电层上并连接芯片与第一介电层电性柱。其中，芯片的热量通过基板导热柱传导至基板的下表面且经由走线、第一介电层电性柱与基板电性柱传导至基板的下表面。

Description

半导体结构及其制造方法
技术领域
本发明是有关于一种半导体结构及其制造方法，且特别是有关于一种具有导热柱的半导体结构及其制造方法。
背景技术
随着半导体工艺的发展，芯片的工作频率愈来愈高。然而，此会增加芯片的发热量。因此，如何将芯片的热量导至外界是本技术领域通常知识者努力的重点之一。
发明内容
本发明是有关于一种半导体结构及其制造方法，可将芯片的热量导至外界。
根据本发明，提出一种半导体结构。半导体结构包括一基板、一芯片、一第一介电层、一基板导热柱、一基板电性柱、一第一介电层电性柱及一走线。基板具有相对的一上表面与一下表面。芯片设于基板的上表面上方。第一介电层形成于基板的上表面上方且包覆芯片。基板导热柱位于该芯片正下方且且从基板的上表面贯穿至下表面。基板电性柱从基板的上表面贯穿至下表面。第一介电层电性柱贯穿第一介电层并连接于基板电性柱。走线形成于第一介电层上并连接芯片与第一介电层电性柱。其中，芯片的热量通过基板导热柱传导至基板的下表面且经由走线、第一介电层电性柱与基板电性柱传导至基板的下表面。
根据本发明，提出一种半导体结构的制造方法。制造方法包括以下步骤。提供一基板，基板具有一上表面与一下表面；形成一基板导热柱从基板的上表面贯穿至下表面；形成一基板电性柱从基板的上表面贯穿至下表面；设置一芯片于基板的上表面上方；形成一第一介电层包覆芯片；形成一第一介电层电性柱贯穿第一介电层，其中第一介电层电性柱连接基板电性柱；以及，形成一走线于第一介电层上并连接芯片与第二导热柱。其中，芯片的热量通过基板导热柱传导至基板的下表面且经由走线、第一介电层电性柱与基板电性柱传导至基板的下表面。
为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下：
附图说明
图1A绘示依照本发明另一实施例的半导体结构的剖视图。
图1B绘示图1A中沿方向1B-1B’的剖视图。
图1C绘示图1A中沿方向1C-1C’的剖视图。
图2绘示依照本发明另一实施例的半导体结构的剖视图。
图3绘示依照本发明另一实施例的半导体结构的剖视图。
图4绘示依照本发明另一实施例的半导体结构的剖视图。
图5绘示依照本发明另一实施例的半导体结构的剖视图。
图6A至6L绘示图1A的半导体结构的制造过程图。
图7A至7J绘示图2的半导体结构的制造过程图。
图8绘示图3的半导体结构的制造过程图。
图9A至9F绘示图4的半导体结构的制造过程图。
主要元件符号说明：
12、14、16、18：光阻层
100、200、300、400、500：半导体结构
100a1、110a1、110a2、130a1、130a2、170a、170a、175a1、175a2：开孔
110：  基板
110b： 下表面
110c： 基板电性柱
110h： 基板导热柱
110s： 外侧面
110u、130u： 上表面
111：  第一导电层
1111： 芯片导热垫
1112： 柱电性接垫
112：  第二导电层
113：  种子层
120：  芯片
121：  接垫
125：  黏胶
130：  第一介电层
130c： 第一介电层电性柱
140’、150'： 传导材料
141’、151’： 第一部分
142’、152’： 第二部分
150：  第一传导层
151：  第一导热垫
153’： 第三部分
153：  第二导热垫
160：  第二传导层
161：  第三导热垫
162：  电性接垫
170：  第一保护层
175：  第二保护层
180：  电性接点
230c： 第二介电层电性柱
具体实施方式
请参照图1A，其绘示依照本发明一实施例的半导体结构的剖视图。半导体结构100包括基板110、至少一基板导热柱110h、至少一基板电性柱110c、芯片120、黏胶125、第一介电层130、第一介电层电性柱130c、走线140、第一传导层150、第二传导层160、第一保护层170、第二保护层175及电性接点180。
基板110例如是由BT(Bismaleimide Triazine)树脂此外，基板110可以是单层或多层结构。基板110具有至少一开孔110a1及至少一开孔110a2，基板导热柱110h及基板电性柱110c分别形成于开孔110a1及开孔110a2内。本实施例中，开孔110a1及开孔110a2由例如是采用机械钻孔形成，其是一直孔(各截面的内径大致上相同)。开孔110a1及开孔110a2的内径介于约80微米与200微米之间，然本发明实施例不限于此。
基板导热柱110h从基板110的上表面110u贯穿至下表面110b。基板导热柱110h位于芯片120的正下方，可使芯片120的热量经由基板导热柱110h往下传导至基板110的下表面110b。本实施例中，基板导热柱110h笔直地贯穿基板110，使芯片120的热量以最短路径经由基板导热柱110h传导至基板110的下表面110b。基板导热柱110h可由导热材料形成于基板110的开孔110a1内而形成，其中导热材料例如是铜、铝或其合金。此外，基板导热柱110h可以实心结构，亦可为中空结构。以中空结构来说，基板导热柱110h可以是薄层结构，其通过电镀工艺形成于开孔110a1的内侧壁而围绕出中空结构。本发明所有实施例的导热柱及电性柱都可以是类似基板导热柱110h的实心或空心结构。
基板电性柱110c位于基板110的外侧面110s与基板导热柱110h之间的区域。基板电性柱110c从基板110的上表面110u贯穿至下表面110b。基板电性柱110c具有电性且兼具导热性，可使芯片120的热量通过基板电性柱110c往下传导至基板110的下表面110b。此外，基板电性柱110c是笔直地贯穿基板110，使芯片120的热量以最短路径经由基板电性柱110c传导至基板110的下表面110b。基板电性柱110c的形成方法及材料可相似于基板导热柱110h，容此不再赘述。
芯片120设于基板110的上表面110u上方。本实施例中，芯片120是以主动面朝上方位设于基板110上，芯片120的非主动面通过黏胶125设于基板110的上表面110u上。芯片120包括至少一接垫121，其突出地形成，可使走线140容易接触到接垫121。由于接垫121的材质与走线140的材质相同，因此可提升接垫121与走线140之间的结合性。一实施例中，接垫121的材质包括铜、铝或其合金。
第一介电层130形成于基板110的上表面110u上方。本实施例中，第一介电层130覆盖基板110的上表面110u且包覆芯片120，以保护芯片120。第一介电层130的材质包括环氧玻纤布半固化片（Prepreg,PP）、ABF(Ajinomoto Build-up Film)树脂或感光材料(如光阻)制成，其中环氧玻纤布半固化片可包含玻璃纤维，而ABF树脂可包含填充颗粒，藉以提升基板强度。
第一介电层电性柱130c贯穿第一介电层130并连接于基板电性柱110c，以电性连接于基板电性柱110c。本实施例中，第一介电层电性柱130c与走线140可于同一工艺中完成。第一介电层电性柱130c具有电性且兼具导热性，使芯片120的热量可往上经由走线140后往下经由第一介电层电性柱130c与基板电性柱110c传导至基板110的下表面110b。第一介电层电性柱130c可形成于第一介电层130的开孔130a2内，其中开孔130a2例如是采用激光钻孔形成一上宽下窄的锥孔。一实施例中，第一介电层电性柱130c的材料包括铜、铝或其合金。一实施例中，开孔130a2的最大内径(即上方开口)介于30微米与100微米之间，如此，使开孔130a2的最窄处(最底部处)可与传导垫150之间具有足够的导热面积。此外，开孔130a2亦可采用微影工艺（photolithography）、化学蚀刻（chemical etching）或机械钻孔（mechanical drilling）。
第一介电层130更具有至少一开孔130a1。走线140从芯片120的接垫121经由开孔130a1延伸至第一介电层130的上表面130u。走线140延伸于芯片120与电性接点180之间，可使电性接点180通过走线140电性连接于芯片120。此外，走线140从芯片120往外侧延伸，使半导体结构100形成一扇出形(fan-out)封装结构。
第一保护层170覆盖第一介电层电性柱130c、走线140与第一传导层150，并具有至少一开孔170a。开孔170a露出走线140的一部分，可使电性接点180通过开孔170a电性连接于芯片120。电性接点180例如是导电柱、焊球或凸块，其形成于第一保护层170的开孔170a。
第二保护层175覆盖第二传导层160。第二保护层175具有至少一开孔175a1。开孔175a1露出第二传导层160，可使芯片120的热量通过露出的基板导热柱110h传导至一外部电路元件(如芯片、被动元件或半导体封装件)或对流至外界。第二保护层175更具有至少一开孔175a2，其露出基板电性柱110c，除了可使基板电性柱110c电性连接于一外部电路元件(如芯片、被动元件或半导体封装件)外，亦可使芯片120的热量通过露出的基板电性柱110c传导至外界。
请参照图1B，其绘示图1A中沿方向1B-1B’的局部剖视图。第一传导垫150形成于基板110的上表面110u(未绘示于图1B)。第一传导层150包括第一导热垫151、走线152、第二导热垫153及电性接垫154。第二导热垫153延伸至基板110的外侧面110s，可使热量对流至基板110外。走线152连接第一导热垫151与第二导热垫153，使第一导热垫151的热量经由走线152传导至第二导热垫153。电性接垫154连接第一介电层电性柱130c与基板电性柱110c，且与第一导热垫151及第二导热垫153隔离，避免数个第一介电层电性柱130c彼此短路、数个基板电性柱110c彼此短路，或第一介电层电性柱130c与基板电性柱110c彼此短路。本实施例中，第一传导层150、基板导热柱110h与基板电性柱110c可于同一工艺中完成。
请参照图1C，其绘示图1A中沿方向1C-1C’的局部剖视图。第二传导层160形成于基板110的下表面110b，并连接于基板导热柱110h及基板电性柱110c。第二传导层160包括第三导热垫161及数个电性接垫162，其中第三导热垫161连接于基板导热柱110h，而各电性接垫162连接于对应的基板电性柱110c。由于第三导热垫161提供一大散热面积，使传导至基板导热柱110h经由第二传导层160快速地对流至半导体结构100外。此外，第二传导层160可由导电材料形成，例如是铜、铝或其合金，可使第二传导层160提供一电磁干扰屏蔽作用。
请参照图2，其绘示依照本发明另一实施例的半导体结构200的剖视图。半导体结构200包括基板110、芯片导热垫1111、柱电性接垫1112、至少一基板导热柱110h、至少一基板电性柱110c、芯片120、黏胶125、第一介电层130、第一介电层电性柱130c、走线140、第二传导层160、第一保护层170、第二保护层175、第二介电层230、介电层导热垫230h及第二介电层电性柱230c。
芯片120设于基板110的上表面110u上方。与图1A的半导体结构100不同的是，本实施例的半导体结构200的芯片120设于基板110上方的第二介电层230上，并通过黏胶125固设于第二介电层230上。
第二介电层230形成于基板110与第一介电层130之间。第二介电层230具有数个开孔230a1及230a2，其分别露出芯片导热垫1111及柱电性接垫1112。本实施例中，开孔230a1及230a2可采用激光钻孔形成；另一实施例中，开孔230a1及230a2可采用机械钻孔形成。第二介电层230的材料相似于第一介电层130，容此不再赘述。
介电层导热垫230h及第二介电层电性柱230c分别通过开孔230a1及230a2物理连接芯片导热垫1111及柱电性接垫1112。芯片120的热量可通过介电层导热垫230h、芯片导热垫1111与基板导热柱110h传导至基板110的下表面110b。此外，第二介电层电性柱230c具有电性及导热性，使芯片120的热量可通过走线140、第一介电层电性柱130c、第二介电层电性柱230c、柱电性接垫1112与基板电性柱110c往下传导至基板110的下表面110b。
请参照图3，其绘示依照本发明另一实施例的半导体结构300的剖视图。半导体结构300包括基板110、至少一基板导热柱110h、至少一基板电性柱110c、芯片120、黏胶125、第一介电层130、第一介电层电性柱130c、走线140、传导垫150、第二传导层160、第二介电层230、介电层导热垫230h及第二介电层电性柱230c。
与图2的半导体结构200不同的是，本实施例的基板110的开孔110a1及110a2是由机械钻孔形成。由机械钻孔所形成的开孔110a1及110a2的孔径较大，因此可增加热通量，提升热传导效率。
请参照图4，其绘示依照本发明另一实施例的半导体结构400的剖视图。半导体结构400包括基板110、至少一基板导热柱110h、至少一基板电性柱110c、芯片120、黏胶125、第一介电层130、第一介电层电性柱130c、走线140、第二传导层160、第二介电层230、介电层导热垫230h及第二介电层电性柱230c。
与图3的半导体结构300不同的是，本实施例的半导体结构400包括开孔100a1，其于一机械钻孔工艺中一次贯穿第二介电层230、第一介电层130与基板110，使于后续电镀工艺中，第一介电层电性柱130c与基板电性柱110c可同时形成于单一开孔100a1内，而构成单一电性柱。
请参照图5，其绘示依照本发明另一实施例的半导体结构500的剖视图。半导体结构500包括基板110、至少一基板导热柱110h、至少一基板电性柱110c、芯片120、黏胶125、第一介电层130、第一介电层电性柱130c、第一介电层电性柱130c、走线140、第二传导层160、第二介电层230、介电层导热垫230h及第二介电层电性柱230c。与图4的半导体结构400不同的是，半导体结构500的基板导热柱110h与基板110的外侧面110s之间包括多排开孔100a1及多排由第一介电层电性柱130c与基板电性柱110c形成的单ㄧ电性柱。
请参照图6A至6L，其绘示图1A的半导体结构100的制造过程图。
如图6A所示，提供一基板110，其中基板110的相对二面分形成有第一导电层111与第二导电层112。
如图6B所示，可采用例如是图案化技术，形成数个开孔110a1及110a2从基板110的上表面110u贯穿至下表面110b。图案化技术例如是微影工艺（photolithography）、化学蚀刻（chemical etching）、激光钻孔（laser drilling）或机械钻孔（mechanical drilling）。
然后，如图6B的放大图所示，可采用无电镀工艺，形成种子层113覆盖第一导电层111的外表面、第二导电层112的外表面、开孔110a1的内侧面与开孔110a2的内侧面。
如图6C所示，可采用例如是电镀工艺，经由种子层113的导电性，形成传导材料150’覆盖整个种子层113上。本实施例中，传导材料150’同时具有导电性及导热性，其例如是由铜、铝或其合金制成。传导材料150’包括第一部分151’、第二部分152’及第三部分153’，其中第一部分151’覆盖基板110的上表面110u，第二部分152’形成于开孔110a1及110a2内，而第三部分153’覆盖基板110的下表面110b。形成于开孔110a1内的第二部分152’构成基板导热柱110h，而形成于开孔110a2内的的第二部分152’构成基板电性柱110c。
如图6D所示，形成图案化光阻层12(例如是干膜)覆盖第一部分151’，其中第一部分151’被图案化光阻层12覆盖的部分定义第一传导层150(图6E)的区域。此外，形成图案化光阻层14(例如是干膜)覆盖第三部分153’，其中第三部分153’被图案化光阻层14覆盖的部分定义第二传导垫160(图6E)的区域。
如图6E所示，可采用例如是蚀刻工艺，移除第一部分151’(图6D)未受到图案化光阻层12覆盖的部分，以形成第一传导层150，其中第一传导垫150包括第一导热垫151、走线152(图1B)及第二导热垫153。于蚀刻制中，移除第三部分153’(图6D)未受到图案化光阻层14覆盖的部分，以形成第二传导垫160，其中第二传导垫160包括第三导热垫161及数个电性接垫162。由于第三导热垫161提供一大散热面积，可提升散热效率。
如图6F所示，可采用例如剥膜技术，移除图案化光阻层12与图案化光阻层14，以露出第一传导层150与第二传导层160。
然后，可采用例如是蚀刻技术，移除露出的种子层113。
如图6G所示，可采用例如表面黏贴技术(SMT)，设置芯片120于基板110的上表面110u上方。本实施例中，芯片120以主动面朝上方位通过黏胶125设于第一导热垫151上。
如图6H所示，可采用例如是层压(Lamination)技术，形成第一介电层130包覆第一传导层150及芯片120。
如图6I所示，可采用例如是上述图案化技术，形成数个开孔130a1露出芯片120的接垫121及数个开孔130a2露出第一传导层150。
如图6J所示，可采用例如是电镀技术，形成第一介电层电性柱130c及走线140于第一介电层130上，其中走线140物理连接第一介电层电性柱130c与芯片120。走线140通过开孔130a1电性连接芯片120，而第一介电层电性柱130c通过开孔130a2物理连接第一传导垫150。
如图6K所示，可采用例如是涂布技术搭配图案化技术，形成第一保护层170覆盖第一介电层电性柱130c及走线140，其中第一保护层170具有至少一开孔170a，其露出走线140的一部分，可使后续形成的电性接点180通过露出的走线140电性连接于芯片120。此处的涂布技术例如是印刷（printing）、旋涂（spinning）或喷涂（spraying）。此外，第二保护层175的形成类似第一保护层170，容此不再赘述。
如图6L所示，形成至少一电性接点180于开孔170a内，电性接点180通过开孔170a电性连接于走线140。
然后，可采用例如是刀具或激光，形成至少一切割道经过第一保护层170、第一介电层130与基板110，以形成至少一如图1A所示的半导体结构100。
请参照图7A至7J，其绘示图2的半导体结构200的制造过程图。
如图7A所示，提供一基板110，其中基板110的相对二侧分形成有第一导电层111与第二导电层112。
如图7B所示，可采用例如是上述图案化技术，图案化第一导电层111(图7A)，使第一导电层111形成芯片导热垫1111及柱电性接垫1112。
如图7C所示，可采用例如是上述图案化技术，形成第二介电层230覆盖芯片导热垫1111及柱电性接垫1112，其中第二介电层230具有数个露出芯片导热垫1111的开孔230a1及数个露出柱电性接垫1112的开孔230a2。
如图7D所示，可采用例如是电镀技术搭配图案化技术，形成介电层导热垫230h及第二介电层电性柱230c，其中介电层导热垫230h及第二介电层电性柱230c分别形成于开孔230a1及230a2内。介电层导热垫230h经由开孔230a1物理连接于芯片导热垫1111，第二介电层电性柱230c经由开孔230a2电性连接于柱电性接垫1112。
如图7E所示，可采用例如表面黏贴技术，设置芯片120于基板110的上表面110u上方。本实施例中，芯片120通过黏胶125固定于介电层导热垫230h上
如图7F所示，可采用例如是层压技术，形成第一介电层130覆盖第二介电层电性柱230c、第二介电层230的上表面230u及芯片120。
如图7G所示，可采用例如是上述图案化技术，形成开孔130a1、130a2、110a1及110a2，其中开孔130a1及130a2形成于第一介电层130并分别露出芯片120的接垫121及第二介电层电性柱230c，而开孔110a1及110a2贯穿基板110并分别露出芯片导热垫1111及柱电性接垫1112。
如图7H所示，可采用例如是无电电镀法，形成种子层113覆盖第一介电层130的外表面、开孔130a1的内侧壁、开孔130a2的内侧壁、第二导电层112的外表面、开孔110a1的内侧壁及开孔110a2的内侧壁。
然后，可采用例如是电镀工艺，经由种子层113的导电性形成传导材料140’覆盖种子层113。本实施例中，传导材料140’同时具有导热性及导电性，其例如是由铜、铝或其合金所形成。导电材料140’包括第一部分141’及第二部分142’，第一部分141’覆盖第一介电层130且形成于开孔130a1及130a2内，而第二部分142’覆盖第二导电层112且形成于开孔110a1及110a2内。
如图7I所示，可采用例如是上述图案化技术，形成图案化光阻层16(例如是干膜)覆盖第一部分141’及形成图案化光阻层18(例如是干膜)覆盖第二部分142’。第一部分141’被图案化光阻层16覆盖的部分定义第一介电层电性柱130c(图7J)及走线140(图7J)的区域。第二部分142’被图案化光阻层18覆盖的部分定义第二传导层160(图7J)的区域。
如图7J所示，可采用例如是蚀刻技术，移除第一部分141’未被图案化光阻层16覆盖的部分，以形成第一介电层电性柱130c及走线140，并移除第二部分142’未被图案化光阻层18覆盖的部分，以形成第二传导层160，其中第二传导层160包括第三导热垫161及数个电性接垫162。
然后，移除图案化光阻层16及18，以露出成第一介电层电性柱130c及走线140及第二传导层160。
图2的半导体结构200的其余制造步骤相似于图1A的半导体结构100的对应步骤，容此不再赘述。
请参照图8，其绘示图3的半导体结构300的制造过程图。图3的半导体结构300的制造方法与图2的半导体结构200的制造方法不同的是，开孔110a1及110a2是于设置芯片120的步骤前形成于基板110，而基板导热柱110h及基板电性柱110c是于设置芯片120的步骤前形成，如图8所示，因此图8的基板结构相似于图6C所示的基板结构。此外，图3的半导体结构300的其余制造步骤相似于图2的半导体结构200的对应步骤，容此不再赘述。
请参照图9A至9F，其绘示图4的半导体结构400的制造过程图。
如图9A所示，可采用例如是上述图案化技术，形成第二介电层230覆盖芯片导热垫1111及柱电性接垫1112，其中第二介电层230具有数个露出芯片导热垫1111的开孔230a1及数个露出柱电性接垫1112的开孔230a2。本步骤中，一些柱电性接垫1112从开孔230a2露出，而一些柱电性接垫1112仍被第二介电层230覆盖。
如图9B所示，可采用例如是电镀技术搭配图案化技术，形成介电层导热垫230h及第二介电层电性柱230c，其中介电层导热垫230h经由开孔230a1物理连接于芯片导热垫1111，而第二介电层电性柱230c经由开孔230a2电性连接于柱电性接垫1112。本步骤中，一些第二介电层电性柱230c通过开孔230a2电性连接于柱电性接垫1112，而一些第二介电层电性柱230c隔着第二介电层230与柱电性接垫1112隔离。
如图9C所示，可采用例如表面黏贴技术，设置芯片120于基板110的上表面110u上方。本实施例中，芯片120通过黏胶125固定于位于第二介电层230的上表面230u上的介电层导热垫230h。
如图9D所示，可采用例如是层压技术，形成第一介电层130覆盖第二介电层电性柱230c、第二介电层230的上表面230u及芯片120。
如图9E所示，可采用例如是上述图案化技术，一次形成开孔100a1贯穿第一介电层130、未接触柱电性接垫1112的第二介电层电性柱230c、第二介电层230与基板110。
如图9F所示，可采用例如是电镀技术搭配图案化技术，一次形成第一介电层电性柱130c与基板电性柱110c于开孔100a1内，其中第一介电层电性柱130c与基板电性柱110c共同贯穿第一介电层130、第二介电层230与基板110，而构成一单一电性柱。
图4的半导体结构400的其余制造步骤相似于图3的半导体结构300的对应步骤，容此不再赘述。
图5的半导体结构500的制造方法相似于图4的半导体结构400的制造方法，容此不再赘述。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (11)

1.一种半导体结构，其特征在于，包括：
一基板，具有相对的一上表面与一下表面；
一芯片，设于该基板的该上表面上方；
一第一介电层，形成于该基板的该上表面上方且包覆该芯片；
一基板导热柱，位于该芯片正下方且从该基板的该上表面贯穿至该下表面；
一基板电性柱，从该基板的该上表面贯穿至该下表面；
一第一介电层电性柱，贯穿该第一介电层并连接于该基板电性柱；以及
一走线，形成于该第一介电层上并连接该芯片与该第一介电层电性柱；
其中，该芯片的热量通过该基板导热柱传导至该基板的该下表面且经由该走线、该第一介电层电性柱与该基板电性柱传导至该基板的该下表面。
2.如权利要求1所述的半导体结构，其特征在于，更包括:
一第一传导层，形成于该基板的该上表面，该芯片通过该第一传导层连接该基板导热柱。
3.如权利要求1所述的半导体结构，其特征在于，该基板电性柱位于该基板的外侧面与该基板导热柱之间。
4.如权利要求1所述的半导体结构，其特征在于，更包括:
一第二传导层，形成于该基板的该下表面。
5.如权利要求1所述的半导体结构，其特征在于，更包括:
一第二介电层，形成于该基板与该第一介电层之间；以及
一第二介电层电性柱，经由该第二介电层连接该第一介电层电性柱与该基板电性柱。
6.如权利要求1所述的半导体结构，其特征在于，该第一介电层电性柱与该基板电性柱构成单一电性柱。
7.一种半导体结构的制造方法，其特征在于，包括：
提供一基板，该基板具有一上表面与一下表面；
形成一基板导热柱从该基板的该上表面贯穿至该下表面；
形成一基板电性柱从该基板的该上表面贯穿至该下表面；
设置一芯片于该基板的该上表面上方，其中该基板导热柱位于该芯片正下方；
形成一第一介电层包覆该芯片；
形成一第一介电层电性柱贯穿该第一介电层，其中该第一介电层电性柱连接该基板电性柱；以及
形成一走线于该第一介电层上并连接该芯片与该第二导热柱；
其中，该芯片的热量通过该基板导热柱传导至该基板的该下表面且经由该走线、该第一介电层电性柱与该基板电性柱传导至该基板的该下表面。
8.如权利要求7所述的制造方法，其特征在于，更包括:
形成一第一传导层于该基板的该上表面上；
于设置该芯片于该基板的该上表面上方的步骤中，该芯片通过该第一传导层连接该基板导热柱。
9.如权利要求7所述的制造方法，其特征在于，更包括:
形成一第二传导层于该基板的该下表面。
10.如权利要求7所述的制造方法，其特征在于，形成该第一介电层之前，该制造方法更包括:
形成一第二介电层于该基板的该上表面上；以及
形成一第二介电层电性柱贯穿该第二介面层，其中该第二介电层电性柱连接该第一介电层电性柱。
11.如权利要求7所述的制造方法，其特征在于，更包括:
形成一第二介电层于该基板的该上表面上；以及
形成一开孔贯穿该第一介电层、该第二介电层与该基板；以及
一次形成该第一介电层电性柱与该基板电性柱于该开孔内，使该第一介电层电性柱与该基板电性柱构成单一电性柱。
CN201410008639.4A 2014-01-07 2014-01-07 半导体结构及其制造方法 Active CN104766844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410008639.4A CN104766844B (zh) 2014-01-07 2014-01-07 半导体结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410008639.4A CN104766844B (zh) 2014-01-07 2014-01-07 半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN104766844A true CN104766844A (zh) 2015-07-08
CN104766844B CN104766844B (zh) 2017-12-19

Family

ID=53648589

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410008639.4A Active CN104766844B (zh) 2014-01-07 2014-01-07 半导体结构及其制造方法

Country Status (1)

Country Link
CN (1) CN104766844B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028239A (zh) * 2015-08-31 2018-05-11 三星电子株式会社 半导体封装结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102142405A (zh) * 2010-10-27 2011-08-03 日月光半导体制造股份有限公司 半导体封装结构及其制作方法
CN102446884A (zh) * 2010-10-13 2012-05-09 财团法人工业技术研究院 封装单元及其堆叠结构与制造方法
CN202384323U (zh) * 2011-12-14 2012-08-15 日月光半导体制造股份有限公司 半导体封装构造
CN102789991A (zh) * 2011-05-20 2012-11-21 旭德科技股份有限公司 封装结构及其制作方法
US20130299961A1 (en) * 2012-05-11 2013-11-14 Siliconware Precision Industries Co., Ltd. Semiconductor package and fabrication method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102446884A (zh) * 2010-10-13 2012-05-09 财团法人工业技术研究院 封装单元及其堆叠结构与制造方法
CN102142405A (zh) * 2010-10-27 2011-08-03 日月光半导体制造股份有限公司 半导体封装结构及其制作方法
CN102789991A (zh) * 2011-05-20 2012-11-21 旭德科技股份有限公司 封装结构及其制作方法
CN202384323U (zh) * 2011-12-14 2012-08-15 日月光半导体制造股份有限公司 半导体封装构造
US20130299961A1 (en) * 2012-05-11 2013-11-14 Siliconware Precision Industries Co., Ltd. Semiconductor package and fabrication method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028239A (zh) * 2015-08-31 2018-05-11 三星电子株式会社 半导体封装结构及其制造方法

Also Published As

Publication number Publication date
CN104766844B (zh) 2017-12-19

Similar Documents

Publication Publication Date Title
JP5572684B2 (ja) パッケージキャリア及びその製造方法
TWI410190B (zh) 嵌入式元件基板及其製造方法
CN106165554A (zh) 印刷电路板、封装基板及其制造方法
CN105228341A (zh) 印刷电路板、封装基板及其制造方法
JP2012054297A (ja) 配線基板およびその製造方法
US9247654B2 (en) Carrier substrate and manufacturing method thereof
TW201436132A (zh) 封裝基板、封裝基板製作方法及封裝結構
JP6092752B2 (ja) 配線基板
CN104576575B (zh) 半导体封装件及其制造方法
CN112103269B (zh) 一种具有屏蔽腔的嵌入式封装结构及其制造方法
CN104662655B (zh) 布线基板及其制造方法
JP2012054295A (ja) 配線基板およびその製造方法
CN104168706B (zh) 承载基板及其制作方法
CN109634458B (zh) 触控面板及其制造方法
CN102738120A (zh) 半导体封装件及其制造方法
US9491871B2 (en) Carrier substrate
US9171770B2 (en) Electronic device and manufacturing method thereof
CN104766844A (zh) 半导体结构及其制造方法
CN104812226A (zh) 盖板结构及其制作方法
CN103904048B (zh) 内置式芯片封装结构
CN203055903U (zh) 多层封装基板构造
JP5959395B2 (ja) 配線基板
US20150027977A1 (en) Method of manufacturing wiring board
JP2016127134A (ja) 配線基板
JP6215784B2 (ja) 配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant