CN104733536A - 薄膜晶体管及其制造方法 - Google Patents
薄膜晶体管及其制造方法 Download PDFInfo
- Publication number
- CN104733536A CN104733536A CN201310713363.5A CN201310713363A CN104733536A CN 104733536 A CN104733536 A CN 104733536A CN 201310713363 A CN201310713363 A CN 201310713363A CN 104733536 A CN104733536 A CN 104733536A
- Authority
- CN
- China
- Prior art keywords
- district
- insulating barrier
- gate insulator
- grid
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 238000004519 manufacturing process Methods 0.000 title abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 42
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000005468 ion implantation Methods 0.000 claims abstract description 15
- 239000010410 layer Substances 0.000 claims description 93
- 230000004888 barrier function Effects 0.000 claims description 72
- 239000012212 insulator Substances 0.000 claims description 68
- 229920005591 polysilicon Polymers 0.000 claims description 27
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 230000005684 electric field Effects 0.000 abstract description 7
- 238000009413 insulation Methods 0.000 abstract 13
- 150000002500 ions Chemical class 0.000 description 6
- 239000011159 matrix material Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000012780 transparent material Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- -1 phosphonium ion Chemical class 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
Abstract
本发明提供一种薄膜晶体管及其制造方法。该薄膜晶体管包括基板、形成于基板上的多晶硅层、形成于多晶硅层上的栅极绝缘层及形成于栅极绝缘层上的栅极层，多晶硅层上形成有沟道区、源极区和漏极区，栅极绝缘层包括第一栅极绝缘层区、第二栅极绝缘层区和第三栅极绝缘层区，第二栅极绝缘层区的厚度小于第一栅极绝缘层区和第三栅极绝缘层区的厚度，栅极层覆盖第二栅极绝缘层区并部分覆盖第一栅极绝缘层区和第三栅极绝缘层区。该薄膜晶体管采用不同厚度的栅极绝缘层来减小沟道区与源极区或漏极区接触部分的电场，从而达到降低关闭时的漏电流的目的。相对于采用LDD结构的薄膜晶体管，其在制造时就无需两次离子注入过程，从而简化了制程，降低了成本。
Description
技术领域
本发明涉及半导体器件制造领域，特别是涉及一种薄膜晶体管及其制造方法。
背景技术
多晶硅薄膜晶体管（Poly-Si thin film transistor）已经被广泛应用再有源矩阵显示装置（active matrix display），例如有源矩阵有机显示器（AMOLED，ActiveMatrix Organic Light Emitting Diode）、有源矩阵液晶显示器（AMLCD，ActiveMatrix liquid crystal display），和静态随机存储器中。相较于非晶硅薄膜晶体管，由于多晶硅薄膜晶体管的晶格排列整齐，有利于内部电子的传输，电子迁移率（mobility）较快。换句话说，电子在其内部所受的阻抗较小，导致在关闭状态下具有严重的漏电流（leakage current）问题，使显示装置损失电荷，或者使静态随机存储器的备用电力消耗。
为了解决这个问题，现有技术发展处轻掺杂漏极（LDD，lightly doped drain）结构，用来降低漏极接触面处的电场，从而减少漏电流。下面将介绍一下常用的具有轻掺杂漏极的薄膜晶体管的制造方法。
请参考图1A-1D，首先，如图1A所示，提供一基板110，在该基板110上形成一层缓冲层120以及一层多晶硅层130。并进行一次硼离子注入制程以调整薄膜晶体管的阈值电压（threshold voltage）。然后，如图1B所示，依序制作一层栅极绝缘层140以及栅极层150，并进行一次轻掺杂离子注入制程，此时是利用栅极层150作为阻挡掩膜。接着，如图1C所示，经过沉积、显影、和蚀刻制程形成一层190，使其覆盖栅极层150并覆盖部分栅极绝缘层140。利用光阻层190作为阻挡掩膜进行重掺杂离子注入制程，此时将形成源极区131、漏极区132、沟道区133和两个轻掺杂区134。最后，可以去掉光阻层190并在栅极绝缘层140和栅极层150上形成一层层间介质层160。这样就完成了该薄膜晶体管100的制造。
然而上述薄膜晶体管100的制造流程中需要两次离子注入制程，制作流程较为复杂。制造成本较高。
发明内容
基于此，有必要提供一种薄膜晶体管及其制造方法，其具有制造流程简单、制造成本低的优点。
一种薄膜晶体管，包括基板、形成于基板上的多晶硅层、形成于多晶硅层上的栅极绝缘层及形成于栅极绝缘层上的栅极层，所述多晶硅层上形成有沟道区、源极区和漏极区，所述栅极绝缘层包括第一栅极绝缘层区、第二栅极绝缘层区和第三栅极绝缘层区，所述第二栅极绝缘层区的厚度小于第一栅极绝缘层区和第三栅极绝缘层区的厚度，所述栅极层覆盖所述第二栅极绝缘层区并部分覆盖第一栅极绝缘层区和第三栅极绝缘层区。
在其中一个实施例中，所述栅极层覆盖所述第一栅极绝缘层区和第三栅极绝缘层区的部分的厚度由靠近栅极层的中心区域向栅极层的边缘递减。
在其中一个实施例中，所述第一栅极绝缘层区和第三栅极绝缘层区的厚度相同，所述第一栅极绝缘层区和第三栅极绝缘层区的厚度为第二栅极绝缘层区的厚度的1.5～5倍。
一种薄膜晶体管制造方法，包括以下步骤：提供基板；在所述基板上形成多晶硅层；在所述多晶硅层上形成栅极绝缘层；在所述栅极绝缘层上刻蚀形成第一栅极绝缘层区、第二栅极绝缘层区和第三栅极绝缘层区，所述第二栅极绝缘层区的厚度小于第一栅极绝缘层区和第三栅极绝缘层区的厚度；在所述第二栅极绝缘层区、部分第一栅极绝缘层区和部分第三栅极绝缘层区上形成栅极层；以所述栅极层为阻挡掩膜进行离子注入制程在多晶硅层中形成源极区、漏极区和沟道区。
在其中一个实施例中，所述第一栅极绝缘层区和第三栅极绝缘层区的厚度相同，所述第一栅极绝缘层区和第三栅极绝缘层区的厚度为第二栅极绝缘层区的厚度的1.5～5倍。
在其中一个实施例中，所述栅极层覆盖所述第一栅极绝缘层区和第三栅极绝缘层区的部分的厚度由靠近栅极层的中心区域向栅极层的边缘递减。
在其中一个实施例中，所述以所述栅极层为阻挡掩膜进行离子注入制程在多晶硅层中形成源极区、漏极区和沟道区的步骤之后还包括在所述栅极层和所述栅极绝缘层上形成层间介质层的步骤。
在其中一个实施例中，所述栅极绝缘层为氧化硅层、氮化硅层、氮氧化硅层或者其组合的堆叠层。
在其中一个实施例中，所述源极区和漏极区的掺杂浓度为1014～1016个每平方厘米。
在其中一个实施例中，所述提供基板的步骤之后还包括在所述基板上形成一层缓冲层的步骤。
上述薄膜晶体管及其制造方法采用不同厚度的栅极绝缘层来减小沟道区与源极区或漏极区接触部分的电场，从而达到降低关闭时的漏电流的目的。相对于采用LDD结构的薄膜晶体管，该薄膜晶体管在制造时就无需两次离子注入过程，从而简化了制程，降低了成本。
附图说明
图1A～1D为传统的薄膜晶体管制造过程中的结构示意图；
图2为本发明的薄膜晶体管制造流程示意图；
图3A～3E为图2所示的薄膜晶体管制造流程所对应的部分结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似改进，因此本发明不受下面公开的具体实施例的限制。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及／或”包括一个或多个相关的所列项目的任意的和所有的组合。
请参考图2，本发明的一个实施例提供一种薄膜晶体管制造方法。该薄膜晶体管制造方法包括如下步骤：
请参考图3A～3E。步骤S110，提供基板210。在该实施例中，该基板210为玻璃基板，在其它实施例中，基板210也可以为其它透明材质的基板，或者为不透明的硅衬底。采用透明材质的基板可以方便后续形成显示器件。
步骤S120，在基板210上形成一层缓冲层220。该缓冲层220可以根据需要选择是否形成。缓冲层220可以为一层介电材料，如氧化硅。缓冲层220的设置可以方便多晶硅层230形成于基板210上。本领域技术人员可以理解的是，在制造该薄膜晶体管时，该步骤S120也可以省略。
步骤S130，在缓冲层220上形成多晶硅层230。多晶硅层230可以采用薄膜沉积或者其它合适的方法形成。为了调整晶体管的阈值电压（thresholdvoltage），可以在形成多晶硅层230之后对多晶硅层230进行一次硼或磷离子的注入过程。如图3A所示。
步骤S140，在多晶硅层230上形成栅极绝缘层240。栅极绝缘层240可以为氧化硅层、氮化硅层、氮氧化硅层或者其组合的堆叠层。
步骤S150，在栅极绝缘层240上刻蚀形成第一栅极绝缘层区241、第二栅极绝缘层区242和第三栅极绝缘层区243。其中，第二栅极绝缘层区242的厚度小于第一栅极绝缘层区241和第三栅极绝缘层区243的厚度。
请参考图3B，此处，第一栅极绝缘层区241、第二栅极绝缘层区242和第三栅极绝缘层区243是通过刻蚀的方法形成的。通过曝光、显影的方法在第一栅极绝缘层区241和第三栅极绝缘层区243形成阻挡层，然后通过干法或湿法刻蚀将未被阻挡层覆盖的部分栅极绝缘层240刻蚀掉，就可以形成第二栅极绝缘层区242。这样，第二栅极绝缘层区242的厚度也就小于第一栅极绝缘层区241和第三栅极绝缘层区243的厚度。可以通过调整刻蚀的参数，例如刻蚀时间、刻蚀液体的浓度等来调整第二栅极绝缘层区242的厚度。在该实施例中，可以通过调整刻蚀参数使第一栅极绝缘层区241和第三栅极绝缘层区243的厚度相同，第一栅极绝缘层区241和第三栅极绝缘层区243的厚度为第二栅极绝缘层区242的厚度的1.5～5倍。较佳的，第一栅极绝缘层区241和第三栅极绝缘层区243的厚度均为第二栅极绝缘层区242的厚度的2倍。
步骤S160，在第二栅极绝缘层区242、部分第一栅极绝缘层区241和部分第三栅极绝缘层区243上形成栅极层250。请参考图3C，在该实施例中，栅极层250覆盖第一栅极绝缘层区241和第三栅极绝缘层区243的部分的厚度由靠近栅极层250的中心区域向栅极层250的边缘递减。也就是说，该栅极层250具有一个厚度递减区251，该厚度递减区251位于栅极层250的四周，并覆盖在第一栅极绝缘层区241和第三栅极绝缘层区243的上方。该厚度递减区251的厚度由栅极层250的中心附件向四周逐渐减小。该厚度递减区251可以通过沉积、曝光、显影、刻蚀的制程来形成。
步骤S170，以栅极层250为阻挡掩膜进行离子注入制程在多晶硅层230中形成源极区231、漏极区232和沟道区233。请参考图3D，沟道区233位于源极区231和漏极区232之间。另外，源极区231和沟道区233之间，漏极区232和沟道区233之间均具有轻掺杂漏极区234。轻掺杂漏极区234是由于厚度递减区251的存在而形成的。在进行离子注入时，厚度递减区251的存在可以阻挡部分离子，但是没有栅极层250上其它区域对离子的阻挡效果好，因此，仍然会有部分离子从厚度递减区251处到达多晶硅层230中，从而形成轻掺杂漏极区234。这样，无需另外增加掩膜板和进行离子注入制程就能形成轻掺杂漏极区234。轻掺杂漏极区234的存在有利于减小关闭状态下的漏电流。
另外，在该实施例中，该步骤S170中所形成的源极区231和漏极区232的掺杂浓度为1014～1016个每平方厘米。源极区231和漏极区232的掺杂浓度可以根据实际需要进行调整。
步骤S180，在栅极层250和栅极绝缘层240上形成层间介质层260。如图3E所示。该步骤S180主要是为后续形成其它器件做准备。例如，后续可以形成有机发光显示器或者静态随机存储器等。当需要形成有机发光显示器时，后续可以在该步骤S180的基础上进行蚀刻、金属的沉积、有机二极管制作等制程以最终形成有机发光显示器。
经过上述步骤形成的薄膜晶体管200的结构如图3E所示。该薄膜晶体管200包括基板210、形成于基板210上的缓冲层220、形成于缓冲层220上的多晶硅层230、形成于多晶硅层230上的栅极绝缘层240及形成于栅极绝缘层240上的栅极层250。其中，该薄膜晶体管200的多晶硅层230上形成有沟道区233、源极区231、漏极区232以及行成于沟道区233和漏极区232之间或者沟道区233和源极区231之间的轻掺杂漏极区234。该薄膜晶体管200的栅极绝缘层240包括第一栅极绝缘层区241、第二栅极绝缘层区242和第三栅极绝缘层区243。该薄膜晶体管200的第二栅极绝缘层区242的厚度小于第一栅极绝缘层区241和第三栅极绝缘层区243的厚度。栅极层250覆盖第二栅极绝缘层区242并部分覆盖第一栅极绝缘层区241和第三栅极绝缘层区243。
该薄膜晶体管200采用不同厚度的栅极绝缘层240，其中栅极层250下方的栅极绝缘层240的厚度小于其它区域的厚度，也就是说，沟道区233上方的栅极绝缘层240的厚度小于轻掺杂漏极区234上方的栅极绝缘层240的厚度。图3E中第二栅极绝缘层区242的厚度小于第一栅极绝缘层区241和第三栅极绝缘层区243的厚度。这样，栅极层250对沟道区233和轻掺杂漏极区234产生的电场大小是不同的，即栅极层250对沟道区233的电场和栅极层250对沟道区233与源极区231或漏极区232接触部分的电场不同。阶梯性的电场降低了关闭时的漏电流，具有不同厚度栅极绝缘层240的薄膜晶体管200具有降低漏电流的作用。而相对于采用LDD结构的薄膜晶体管，该薄膜晶体管200在制造时无需两次离子注入过程，也无需采用掩膜板，无需采用高精度的黄光制程，从而简化了制程，降低了成本。
另外，该薄膜晶体管200的栅极层250具有厚度递减区251。厚度递减区251的存在可以在进行离子注入时阻挡部分离子，但是没有栅极层250上其它区域对离子的阻挡效果好，这样就能在厚度递减区251下方的多晶硅层230内形成轻掺杂漏极区234。采用此方法就无需另外增加掩膜板和进行离子注入制程就能形成轻掺杂漏极区234。轻掺杂漏极区234的存在有利于进一步减小关闭状态下的漏电流。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种薄膜晶体管，包括基板、形成于基板上的多晶硅层、形成于多晶硅层上的栅极绝缘层及形成于栅极绝缘层上的栅极层，所述多晶硅层上形成有沟道区、源极区和漏极区，其特征在于，所述栅极绝缘层包括第一栅极绝缘层区、第二栅极绝缘层区和第三栅极绝缘层区，所述第二栅极绝缘层区的厚度小于第一栅极绝缘层区和第三栅极绝缘层区的厚度，所述栅极层覆盖所述第二栅极绝缘层区并部分覆盖第一栅极绝缘层区和第三栅极绝缘层区。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅极层覆盖所述第一栅极绝缘层区和第三栅极绝缘层区的部分的厚度由靠近栅极层的中心区域向栅极层的边缘递减。
3.根据权利要求2所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层区和第三栅极绝缘层区的厚度相同，所述第一栅极绝缘层区和第三栅极绝缘层区的厚度为第二栅极绝缘层区的厚度的1.5～5倍。
4.一种薄膜晶体管制造方法，其特征在于，包括以下步骤：
提供基板；
在所述基板上形成多晶硅层；
在所述多晶硅层上形成栅极绝缘层；在所述栅极绝缘层上刻蚀形成第一栅极绝缘层区、第二栅极绝缘层区和第三栅极绝缘层区，所述第二栅极绝缘层区的厚度小于第一栅极绝缘层区和第三栅极绝缘层区的厚度；
在所述第二栅极绝缘层区、部分第一栅极绝缘层区和部分第三栅极绝缘层区上形成栅极层；
以所述栅极层为阻挡掩膜进行离子注入制程在多晶硅层中形成源极区、漏极区和沟道区。
5.根据权利要求4所述的薄膜晶体管制造方法，其特征在于，所述第一栅极绝缘层区和第三栅极绝缘层区的厚度相同，所述第一栅极绝缘层区和第三栅极绝缘层区的厚度为第二栅极绝缘层区的厚度的1.5～5倍。
6.根据权利要求5所述的薄膜晶体管制造方法，其特征在于，所述栅极层覆盖所述第一栅极绝缘层区和第三栅极绝缘层区的部分的厚度由靠近栅极层的中心区域向栅极层的边缘递减。
7.根据权利要求6所述的薄膜晶体管制造方法，其特征在于，所述以所述栅极层为阻挡掩膜进行离子注入制程在多晶硅层中形成源极区、漏极区和沟道区的步骤之后还包括在所述栅极层和所述栅极绝缘层上形成层间介质层的步骤。
8.根据权利要求7所述的薄膜晶体管制造方法，其特征在于，所述栅极绝缘层为氧化硅层、氮化硅层、氮氧化硅层或者其组合的堆叠层。
9.根据权利要求7所述的薄膜晶体管制造方法，其特征在于，所述源极区和漏极区的掺杂浓度为1014～1016个每平方厘米。
10.根据权利要求4至9中任一权利要求所述的薄膜晶体管制造方法，其特征在于，所述提供基板的步骤之后还包括在所述基板上形成一层缓冲层的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310713363.5A CN104733536B (zh) | 2013-12-20 | 2013-12-20 | 薄膜晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310713363.5A CN104733536B (zh) | 2013-12-20 | 2013-12-20 | 薄膜晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104733536A true CN104733536A (zh) | 2015-06-24 |
| CN104733536B CN104733536B (zh) | 2018-02-13 |
Family
ID=53457242
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310713363.5A Active CN104733536B (zh) | 2013-12-20 | 2013-12-20 | 薄膜晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104733536B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097550A (zh) * | 2015-08-04 | 2015-11-25 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 |
| CN106847687A (zh) * | 2017-02-04 | 2017-06-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管及显示装置 |
| CN109411467A (zh) * | 2018-08-28 | 2019-03-01 | 北京中电华大电子设计有限责任公司 | 一种降低esd保护器件触发电压的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222960A (ja) * | 2000-11-06 | 2002-08-09 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
| CN1758446A (zh) * | 2004-10-08 | 2006-04-12 | 中华映管股份有限公司 | 薄膜晶体管及其轻掺杂漏极区的制造方法 |
| KR20060055845A (ko) * | 2004-11-19 | 2006-05-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를구비한 평판 표시 장치 |
| CN101663772A (zh) * | 2007-04-04 | 2010-03-03 | 剑桥显示技术有限公司 | 有机薄膜晶体管 |
| US20100163843A1 (en) * | 2007-09-14 | 2010-07-01 | Chungbuk National University Industry-Academic Cooperation Foundation | Room temperature-operating single-electron device and the fabrication method thereof |
-
2013
- 2013-12-20 CN CN201310713363.5A patent/CN104733536B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222960A (ja) * | 2000-11-06 | 2002-08-09 | Semiconductor Energy Lab Co Ltd | 電気光学装置およびその作製方法 |
| CN1758446A (zh) * | 2004-10-08 | 2006-04-12 | 中华映管股份有限公司 | 薄膜晶体管及其轻掺杂漏极区的制造方法 |
| KR20060055845A (ko) * | 2004-11-19 | 2006-05-24 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 그 제조방법 및 이 박막 트랜지스터를구비한 평판 표시 장치 |
| CN101663772A (zh) * | 2007-04-04 | 2010-03-03 | 剑桥显示技术有限公司 | 有机薄膜晶体管 |
| US20100163843A1 (en) * | 2007-09-14 | 2010-07-01 | Chungbuk National University Industry-Academic Cooperation Foundation | Room temperature-operating single-electron device and the fabrication method thereof |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105097550A (zh) * | 2015-08-04 | 2015-11-25 | 深圳市华星光电技术有限公司 | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 |
| US9786789B2 (en) | 2015-08-04 | 2017-10-10 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Manufacture method of LTPS thin film transistor and LTPS thin film transistor |
| CN106847687A (zh) * | 2017-02-04 | 2017-06-13 | 京东方科技集团股份有限公司 | 一种薄膜晶体管的制作方法、薄膜晶体管及显示装置 |
| CN109411467A (zh) * | 2018-08-28 | 2019-03-01 | 北京中电华大电子设计有限责任公司 | 一种降低esd保护器件触发电压的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104733536B (zh) | 2018-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10312271B2 (en) | Array substrate, manufacturing method thereof and display device | |
| CN103151388B (zh) | 一种多晶硅薄膜晶体管及其制备方法、阵列基板 | |
| CN101030602B (zh) | 一种可减小短沟道效应的mos晶体管及其制作方法 | |
| CN101840865B (zh) | 一种薄膜晶体管的制造方法及用该方法制造的晶体管 | |
| CN105097841B (zh) | Tft基板的制作方法及tft基板 | |
| US10409115B2 (en) | Liquid crystal display panel, array substrate and manufacturing method thereof | |
| CN105097550A (zh) | 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管 | |
| CN104882485A (zh) | 薄膜晶体管及其制造方法 | |
| CN104576399A (zh) | 一种薄膜晶体管及其制造方法 | |
| CN105304500A (zh) | N型tft的制作方法 | |
| CN105161496A (zh) | 一种薄膜晶体管阵列基板及其制造方法、显示装置 | |
| CN105789317A (zh) | 薄膜晶体管器件及其制备方法 | |
| CN104733536A (zh) | 薄膜晶体管及其制造方法 | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| CN104538354B (zh) | 一种ltps tft像素单元及其制造方法 | |
| CN105576034A (zh) | 薄膜晶体管元件及其制造方法 | |
| CN104538455A (zh) | 一种轻掺杂漏极区的制作方法、薄膜晶体管及阵列基板 | |
| US11469329B2 (en) | Active switch, manufacturing method thereof and display device | |
| CN109119427B (zh) | 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板 | |
| US10516058B2 (en) | Low temperature polysilicon thin film transistor and preparation method thereof | |
| CN104347639A (zh) | 薄膜晶体管基板及其制作方法 | |
| CN106252277B (zh) | 低温多晶硅薄膜晶体管阵列基板、制作方法以及显示装置 | |
| CN109637932B (zh) | 薄膜晶体管及其制备方法 | |
| CN102468162B (zh) | Nmos晶体管的制作方法 | |
| KR20120132998A (ko) | 산화물 박막 트랜지스터 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20201208 Address after: No.146 Tianying Road, high tech Zone, Chengdu, Sichuan Province Patentee after: Chengdu CHENXIAN photoelectric Co.,Ltd. Address before: 215300, 188, Feng Feng Road, Kunshan hi tech Zone, Suzhou, Jiangsu, Kunshan Patentee before: Kunshan New Flat Panel Display Technology Center Co.,Ltd. Patentee before: KunShan Go-Visionox Opto-Electronics Co.,Ltd. |
|
| TR01 | Transfer of patent right |