KR20120132998A - 산화물 박막 트랜지스터 및 그 제조방법 - Google Patents
산화물 박막 트랜지스터 및 그 제조방법 Download PDFInfo
- Publication number
- KR20120132998A KR20120132998A KR1020110051443A KR20110051443A KR20120132998A KR 20120132998 A KR20120132998 A KR 20120132998A KR 1020110051443 A KR1020110051443 A KR 1020110051443A KR 20110051443 A KR20110051443 A KR 20110051443A KR 20120132998 A KR20120132998 A KR 20120132998A
- Authority
- KR
- South Korea
- Prior art keywords
- ion implantation
- drain
- source
- implantation region
- thin film
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims abstract description 68
- 239000004065 semiconductor Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 claims description 19
- 229910052738 indium Inorganic materials 0.000 claims description 10
- 229910052733 gallium Inorganic materials 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 229910052749 magnesium Inorganic materials 0.000 claims description 6
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- 229910052790 beryllium Inorganic materials 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 229910052791 calcium Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 229910052711 selenium Inorganic materials 0.000 claims description 3
- 229910052717 sulfur Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000000758 substrate Substances 0.000 abstract description 11
- 239000000463 material Substances 0.000 abstract description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 10
- 150000002500 ions Chemical class 0.000 description 8
- 239000011787 zinc oxide Substances 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229920001621 AMOLED Polymers 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021645 metal ion Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 산화물 반도체로 이루어진 채널층에 이온주입영역을 형성함으로써 채널층의 이동도를 향상시킬 수 있고, 소오스 및 드레인과 채널층이 접촉하는 영역에 높은 농도의 이온을 주입함으로써 옴접촉(Ohmic-contact)특성이 개선된 산화물 박막 트랜지스터 및 그 제조방법을 제공한다.
본 발명인 산화물 박막 트랜지스터는 게이트, 게이트 절연층, 산화물 반도체를 포함하는 채널층, 소오스 및 드레인을 포함하는 산화물 박막 트랜지스터에 있어서, 상기 채널층은 그 내부에 매몰된 하나 또는 복수의 층으로 이루어진 이온주입영역을 포함하는 것을 특징으로 한다.
본 발명인 산화물 박막 트랜지스터는 게이트, 게이트 절연층, 산화물 반도체를 포함하는 채널층, 소오스 및 드레인을 포함하는 산화물 박막 트랜지스터에 있어서, 상기 채널층은 그 내부에 매몰된 하나 또는 복수의 층으로 이루어진 이온주입영역을 포함하는 것을 특징으로 한다.
Description
본 발명은 산화물 박막 트랜지스터에 관한 것으로 산화물 반도체를 포함하는 채널층에 이온을 주입하여 이온주입영역을 형성함으로써 스위칭 소자로서의 특성을 유지시켜줌과 동시에 채널층의 이동도를 증가시키고 소스 및 드레인과의 옴접촉 특성을 개선시켜줄 수 있는 산화물 박막 트랜지스터 및 그 제조방법에 관한 것이다.
기존 LCD, AMOLED 디스플레이에서 사용된 비정질 실리콘 박막 트랜지스터는 이동도가 1cm2/VS 수준으로 액정구동에는 충분하였으나 고화질 디스플레이에서의 이동도는 충분하지 않았다. 또한 비정질 실리콘은 충격에 약하며, 바이어스 스트레스 환경 하에서 문턱 전압이 변하는 단점을 가지고 있다. 비정질 실리콘과 달리 저온 다결정 실리콘(LTPS,Low Temperature Poly Silicon) 박막 트랜지스터는 높은 이동도와 우수한 디바이스 안정성을 가지고 있지만 디스플레이의 백플레인 내에서 문턱전압 변화가 심하여 특성 균일도가 좋지 않다. 또한 저온 다결정 실리콘 박막 트랜지스터는 산화물 박막 트랜지스터보다 그 제조 공정이 복잡하고 공정 수율이 낮아 비용측면에서도 불리하다.
산화물 박막 트랜지스터의 경우에는 별도의 결정화공정을 필요로 하지 않기 때문에 대형화 기판에 이용하기에 매우 유리하다. 박막 트랜지스터의 소자특성중 대표적인 파라미터인 이동도의 경우 산화물 박막 트랜지스터 소자는 비정질 실리콘 박막 트랜지스터 소자에 비해 10배 이상 높은 이동도를 갖는데, 이는 노트북 혹은 HDTV AMOLED제품의 백플레인으로 사용하기에 충분한 것으로 인식되고 있다. 하지만 계속되는 디스플레이 기술의 발전으로 3D 디스플레이나 UHDV(Ultra High Definition Video)가 개발되면서 더욱 선명한 초고해상도 구현을 위해 더 높은 이동도를 가진 박막 트랜지스터를 필요로 한다. 이러한 관점에서 높은 이동도를 가지는 산화물 반도체를 이용한 박막 트랜지스터의 개발이 요구되어 진다.
본 발명은 산화물 반도체로 이루어진 채널층에 이온주입영역을 형성함으로써 채널층의 이동도를 향상시킬 수 있는 산화물 박막 트랜지스터 및 그 제조방법을 제공한다.
본 발명은 소오스 및 드레인과 채널층이 접촉하는 영역에 높은 농도의 이온을 주입함으로써 옴접촉(Ohmic-contact)특성이 개선된 산화물 박막 트랜지스터 및 그 제조방법을 제공한다.
본 발명인 산화물 박막 트랜지스터는 게이트, 게이트 절연층, 산화물 반도체를 포함하는 채널층, 소오스 및 드레인을 포함하는 산화물 박막 트랜지스터에 있어서, 상기 채널층은 그 내부에 매몰된 하나 또는 복수의 층으로 이루어진 이온주입영역을 포함하는 것을 특징으로 한다.
상기 이온주입영역은 상기 소오스 및 드레인과 평행하게 형성되어 있는 것을 특징으로 한다.
상기 이온주입영역은 상기 소오스 및 드레인과 직교하는 방향으로 형성되어 있는 것을 특징으로 한다.
상기 이온주입영역의 일부분은 상기 소오스 및 드레인과 접촉하도록 형성되어 있는 것을 특징으로 한다.
상기 소오스 및 드레인과 접촉하는 상기 이온주입영역의 일부분은 이온 주입 농도가 다른 부분보다 더 높은 것을 특징으로 한다.
상기 이온주입영역은 Hf, In, Zr, Sn, Al, Mg, Ga, As, Ta, Sb, Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, He, Al, In, B, N, Se, S 및 P 로 이루어진 군에서 적어도 어느 하나를 포함하여 이루어진 것을 특징으로 한다.
본 발명인 산화물 박막 트랜지스터 제조방법은 게이트, 게이트 절연층, 산화물 반도체를 포함하는 채널층, 소오스 및 드레인을 포함하는 산화물 박막 트랜지스터 제조방법에 있어서, 상기 채널층의 내부에 하나 또는 복수의 층으로 이루어진 이온주입영역이 매몰되도록 하는 단계를 포함한다.
상기 이온주입영역은 상기 소오스 및 드레인과 평행하게 형성하는 것을 특징으로 한다.
상기 이온주입영역은 상기 소오스 및 드레인과 직교하는 방향으로 형성하는 것을 특징으로 한다.
상기 이온주입영역의 일부분은 상기 소오스 및 드레인과 접촉하도록 형성하는 것을 특징으로 한다.
상기 소오스 및 드레인과 접촉하는 상기 이온주입영역의 일부분은 이온 주입 농도를 다른 부분보다 더 높게 하는 것을 특징으로 한다.
상기 이온주입영역을 형성하는 단계의 전후에 걸쳐 상기 채널층을 열처리 하는 단계를 더 포함한다.
본 발명인 산화물 박막 트랜지스터 및 그 제조방법은 산화물 반도체로 이루어진 채널층에 이온주입영역을 형성함으로써 채널층의 이동도를 향상시킬 수 있다.
본 발명인 산화물 박막 트랜지스터 및 그 제조방법은 소오스 및 드레인과 채널층이 접촉하는 영역에 높은 농도의 이온을 주입함으로써 옴접촉(Ohmic-contact)특성을 개선시킬 수 있다.
도 1은 본 발명의 일실시예에 따른 산화물 박막 트랜지스터의 구성도,
도 2 내지 도 4는 본 발명의 실시예에 따른 산화물 박막 트랜지스터에 형성된 이온주입영역을 나타내는 도면, 및
도 5는 본 발명의 일실시예에 따른 산화물 박막 트랜지스터 제조방법의 실시도이다.
도 2 내지 도 4는 본 발명의 실시예에 따른 산화물 박막 트랜지스터에 형성된 이온주입영역을 나타내는 도면, 및
도 5는 본 발명의 일실시예에 따른 산화물 박막 트랜지스터 제조방법의 실시도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 설명하면 다음과 같다. 하기의 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하며, 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.
도 1은 본 발명의 일실시예에 따른 산화물 박막 트랜지스터의 구성도이다.
본 발명의 일실시예에 따른 산화물 박막 트랜지스터는 게이트(110), 게이트 절연층(120), 산화물 반도체를 포함하는 채널층(130), 소오스(150) 및 드레인(160)을 포함하며, 채널층(130)은 그 내부에 매몰된 하나 또는 복수의 층으로 이루어진 이온주입영역을 포함하는 것을 특징으로 한다.
게이트(110)는 기판(100)상에 형성된다. 기판(100)은 절연성 기판일 수 있으며, 유리 또는 플라스틱 기판으로 형성 될 수 있다. 게이트(110)는 도전성 물질층으로, 예를 들면 도전성이 우수하고 접착성이 뛰어난 몰리브덴(Mo)으로 구성될 수 있다.
게이트 절연층(120)은 기판(100)의 상부에서 게이트(110)의 상부표면 및 측면을 뒤덮을 수 있게 형성된다. 게이트 절연층(120)은 게이트(110)를 전기적으로 절연시킬 수 있는 물질로 구성되며, 예를 들면 실리콘 산화물층으로서 Sio2로 구성될 수 있다.
채널층(130)은 게이트 절연층(120)의 상부에서 게이트(110)와 동일선상에 위치한다. 채널층(130)은 ZnO, IZO, IGO, ITO, GZO, IGZO, SnO2, In2O3등의 산화물 반도체로 구성될 수 있다.
도 2 내지 도4는 본 발명의 실시예에 따른 산화물 박막 트랜지스터에 형성된 이온주입영역(140)을 나타내는 도면이다.
도 2a, 도3a및 도4a는 이온주입영역이 형성된 산화물 박막 트랜지스터에 대한 평면도이고, 도2b,도3b및 도 4b는 이온주입영역이 형성된 산화물 박막 트랜지스터의 정면도이다. 채널층(130)의 내부에는 하나 또는 복수의 층으로 이루어진 이온주입영역(140)이 매몰되어 있다. 이온주입영역(140)은 소오스(150) 및 드레인(160)과 평행한 방향으로 형성될 수 있으며(도 3a,도 3b), 소오스(150) 및 드레인(160)과 직교하는 방향(도4a, 도 4b)으로 형성될 수도 있다. 또한, 이온주입영역(140)이 소오스(150) 및 드레인(160)과 직교하는 방향으로 형성되는 경우에는 도 2와 같이 채널층(130)의 전면에 걸쳐서 형성될 수도 있다. 이온주입영역(140)은 채널층(130)의 상부 표면에 드러나지 않고 게이트 절연층(120)과 접촉되지 않도록, 채널층(130)에 매몰되도록 형성된다. 이온주입영역(140)은 일부분이 소오스(150) 및 드레인(160)과 접촉하도록 형성될 수 있으며, 이온주입영역(140)이 소오스(150) 및 드레인(160)과 평행하게 형성된 경우는 복수개의 평행하게 나열된 이온주입영역(140) 중에서 채널층(130)의 양끝에 형성된 두 개의 이온주입영역(140)이 각각 소오스(150) 및 드레인(160)과 접촉하도록 형성될 수 있다. 이온주입영역(140)의 일부분이 소오스(150) 및 드레인(160)과 접촉하는 경우, 접촉하는 일부분의 이온주입농도는 접촉하지 않는 다른 부분의 이온주입 농도보다 높게 할 수 있다. 이온주입영역(140)이 소오스(150) 및 드레인(160)과 직교하는 방향으로 형성된 경우는 직교함으로써 접촉하게 되는 일부분의 이온주입농도를 다른 부분보다 높게 한다. 이온주입영역(140)은 저항이 낮은 금속이온인Hf, In, Zr, Sn, Al, Mg, Ga, As, Ta, Sb, Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, He, Al, In, B, N, Se, S 및 P 로 이루어진 군에서 적어도 어느 하나를 포함하여 구성될 수 있다.
다시 도 1로 돌아오면, 소오스(150) 및 드레인(160)은 게이트 절연층(120)의 양 가장자리 상부에 일정 간격 이격되어 형성될 수 있다. 소오스(150) 및 드레인(160)의 일부는 채널층(130)과 접촉하여 있으며, 또는 소오스(150) 및 드레인(160)의 일부가 채널층(130)의 양 가장자리 상부에 형성될 수 도 있다. 소오스(150) 및 드레인(160)은 ITO(Indium Tin Oxide), GZO(Gallium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGO(Indium Gallium Oxide), IZO(Indium Zinc Oxide), In2O3 등의 투명전극을 이용하여 구성될 수 있다.
본 발명에 따른 산화물 박막 트랜지스터는 본 실시예에 한정되는 것은 아니며 예를들면, 게이트가 채널층의 상부에 위치하는 탑 게이트(Top Gate)방식으로도 구현될 수 있다. 이 경우에는 기판의 상부에 산화물 반도체로 이루어진 채널층이 적층되고, 채널층의 내부에는 하나 또는 복수의 층으로 이루어진 이온주입영역이 매몰되어 있다. 채널층의 상부에는 양 가장자리에 소오스 및 드레인이 일정 간격으로 이격되어 형성되어 있으며, 그 상부표면을 게이트 절연층이 뒤덮고 있다. 게이트는 게이트 절연층의 상부에 형성되어 있다.
도 5는 본 발명의 일실시예에 따른 산화물 박막 트랜지스터 제조방법의 실시도이다.
게이트(110)는 기판(100)의 상부에 금속막을 증착하고 포토리소그라피 공정을 거쳐 습식 또는 건식 식각 방법으로 게이트(110)로서 사용할 영역 이외의 부분을 식각함으로써 형성된다.
다음에는 게이트(110)의 상부표면에 게이트(110)를 전기적으로 절연시킬 수 있는 물질(예를 들면 실리콘 산화물층으로서 Sio2)과 산화물 반도체를 차례로 적층시킨 후 포토리소그라피 공정을 통하여 게이트 절연층(120) 및 채널층(130)을 형성한다.
채널층(130)의 내부에는 이온주입 방법(예를 들면, 플라즈마를 이용한 이온주입)을 이용하여 하나 또는 복수의 층으로 이루어진 이온주입영역(140)이 매몰되도록 형성한다. 채널층(130)에 주입하는 이온의 주입량과 각도, 주입 에너지를 조절하여 소오스(150) 및 드레인(160)과 평행하게 형성할 수도 있고, 소오스(150) 및 드레인(160)과 직교하는 형태의 이온주입영역(140)을 형성할 수도 있다. 이온 주입시에는 이온주입 에너지를 조절하여 채널층(130)의 상부면으로 드러나지 않고 게이트 절연층(120)과 접촉하지 않도록 이온주입영역(140)을 형성할 수 있다. 이온 주입후에는 이온의 균일한 분포와 확산을 위한 표면처리 및 열처리를 실시할 수 있다. 이온주입영역(140)을 소오스(150) 및 드레인(160)과 접촉하도록 형성하는 경우는 접촉하는 영역의 이온 주입 농도를 다른 영역보다 더 크게 할 수 있다.
이온주입영역(140)은 소오스(150) 및 드레인(160)을 형성한 후 표면에 드러나는 채널층(130)에 이온을 주입함으로써 형성할 수도 있다.
채널층(130)의 상부에는 ITO(Indium Tin Oxide), GZO(Gallium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGO(Indium Gallium Oxide), IZO(Indium Zinc Oxide), In2O3 등의 도전성 물질을 적층한 후 채널층(130)과 이온주입영역(140)의 일부가 드러나도록 패터닝을 함으로써 채널층(130)의 양 가장자리에 소오스(150) 및 드레인(160)을 형성한다.
본 발명인 산화물 박막 트랜지스터는 탑 게이트 방식으로도 제조될 수 있다. 채널층, 이온주입영역, 소오스 및 드레인, 게이트 절연층의 형성방법은 상기의 방법과 동일하므로 이하에서는 형성되는 구조를 중심으로 설명한다.
이 경우에는 기판의 상부에 산화물 반도체로 이루어진 채널층을 적층시키고, 채널층의 내부에는 이온주입을 통하여 하나 또는 복수의 층으로 이루어진 이온주입영역이 매몰되도록 한다. 채널층 상부의 양 가장자리에 소오스 및 드레인을 일정 간격으로 이격시켜 형성하며, 그 상부표면을 게이트 절연층(120)으로 뒤덮도록 적층시킨다. 게이트는 게이트 절연층의 상부에 형성된다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
100: 기판 110: 게이트
120: 게이트 절연층 130: 채널층
140: 이온주입영역 150: 소오스
160: 드레인
120: 게이트 절연층 130: 채널층
140: 이온주입영역 150: 소오스
160: 드레인
Claims (12)
- 게이트, 게이트 절연층, 산화물 반도체를 포함하는 채널층, 소오스 및 드레인을 포함하는 산화물 박막 트랜지스터에 있어서,
상기 채널층은 그 내부에 매몰된 하나 또는 복수의 층으로 이루어진 이온주입영역을 포함하는 산화물 박막 트랜지스터. - 제 1항에 있어서,
상기 이온주입영역은 상기 소오스 및 드레인과 평행하게 형성되어 있는 것을 특징으로 하는 산화물 박막 트랜지스터. - 제 1항에 있어서,
상기 이온주입영역은 상기 소오스 및 드레인과 직교하는 방향으로 형성되어 있는 것을 특징으로 하는 산화물 박막 트랜지스터. - 제 1항에 있어서,
상기 이온주입영역의 일부분은 상기 소오스 및 드레인과 접촉하도록 형성되어 있는 것을 특징으로 하는 산화물 박막 트랜지스터. - 제 4항에 있어서,
상기 소오스 및 드레인과 접촉하는 상기 이온주입영역의 일부분은 이온 주입 농도가 다른 부분보다 더 높은 것을 특징으로 하는 산화물 박막 트랜지스터. - 제 1항에 있어서,
상기 이온주입영역은 Hf, In, Zr, Sn, Al, Mg, Ga, As, Ta, Sb, Si, Te, Zn, Mg, Ca, Ar, Be, O, Au, Ti, C, H, He, Al, In, B, N, Se, S 및 P 로 이루어진 군에서 적어도 어느 하나를 포함하여 형성된 것을 특징으로 하는 산화물 박막 트랜지스터. - 게이트, 게이트 절연층, 산화물 반도체를 포함하는 채널층, 소오스 및 드레인을 포함하는 산화물 박막 트랜지스터 제조방법에 있어서,
상기 채널층의 내부에 하나 또는 복수의 층으로 이루어진 이온주입영역이 매몰되도록 하는 단계
를 포함하는 산화물 박막 트랜지스터 제조방법. - 제 7항에 있어서,
상기 이온주입영역은 상기 소오스 및 드레인과 평행하게 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법. - 제 7항에 있어서,
상기 이온주입영역은 상기 소오스 및 드레인과 직교하는 방향으로 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법. - 제 7항에 있어서,
상기 이온주입영역의 일부분은 상기 소오스 및 드레인과 접촉하도록 형성하는 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법. - 제 10항에 있어서,
상기 소오스 및 드레인과 접촉하는 상기 이온주입영역의 일부분은 이온 주입 농도를 다른 부분보다 더 높게 하는 것을 특징으로 하는 산화물 박막 트랜지스터 제조방법. - 제 7항에 있어서,
상기 이온주입영역을 형성하는 단계의 전후에 걸쳐 상기 채널층을 열처리 하는 단계
를 더 포함하는 산화물 박막 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110051443A KR101250371B1 (ko) | 2011-05-30 | 2011-05-30 | 산화물 박막 트랜지스터 및 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110051443A KR101250371B1 (ko) | 2011-05-30 | 2011-05-30 | 산화물 박막 트랜지스터 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20120132998A true KR20120132998A (ko) | 2012-12-10 |
| KR101250371B1 KR101250371B1 (ko) | 2013-04-05 |
Family
ID=47516441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110051443A KR101250371B1 (ko) | 2011-05-30 | 2011-05-30 | 산화물 박막 트랜지스터 및 그 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101250371B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150028060A (ko) * | 2013-09-05 | 2015-03-13 | 엘지디스플레이 주식회사 | 산화물 반도체 박막 트랜지스터와 그 제조 방법 |
| KR102344974B1 (ko) * | 2020-06-30 | 2021-12-29 | 연세대학교 산학협력단 | 뉴로모픽 소자 및 뉴로모픽 소자 어레이 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150111550A (ko) | 2014-03-25 | 2015-10-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI222224B (en) * | 2003-04-29 | 2004-10-11 | Toppoly Optoelectronics Corp | TFT structure and manufacturing method of the same |
| KR101312259B1 (ko) * | 2007-02-09 | 2013-09-25 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR100962989B1 (ko) * | 2008-01-09 | 2010-06-10 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치 |
-
2011
- 2011-05-30 KR KR1020110051443A patent/KR101250371B1/ko active IP Right Grant
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20150028060A (ko) * | 2013-09-05 | 2015-03-13 | 엘지디스플레이 주식회사 | 산화물 반도체 박막 트랜지스터와 그 제조 방법 |
| KR102344974B1 (ko) * | 2020-06-30 | 2021-12-29 | 연세대학교 산학협력단 | 뉴로모픽 소자 및 뉴로모픽 소자 어레이 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR101250371B1 (ko) | 2013-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8530273B2 (en) | Method of making oxide thin film transistor array | |
| JP5992675B2 (ja) | 薄膜トランジスター表示板およびその製造方法 | |
| US10192957B2 (en) | Thin-film transistor array substrate | |
| US8513720B2 (en) | Metal oxide semiconductor thin film transistors | |
| KR101344483B1 (ko) | 박막 트랜지스터 | |
| US9960281B2 (en) | Metal oxide thin film transistor with source and drain regions doped at room temperature | |
| TWI413259B (zh) | 薄膜電晶體和使用其之有機發光顯示裝置 | |
| US20150060990A1 (en) | Transistors, methods of manufacturing the same, and electronic devices including the transistors | |
| CN101656270A (zh) | 薄膜晶体管及其制造方法 | |
| US9698278B2 (en) | Thin film transistor and manufacturing method thereof, array substrate, display device | |
| JP2010161327A (ja) | 有機電界発光表示装置及びその製造方法 | |
| US20170162708A1 (en) | Tft substrates and the manufacturing methods thereof | |
| US20120025187A1 (en) | Transistors, methods of manufacturing transistors, and electronic devices including transistors | |
| KR101901251B1 (ko) | 산화물 반도체 박막트랜지스터 및 그의 제조 방법 | |
| CN108172595A (zh) | 薄膜晶体管基底 | |
| CN105390551A (zh) | 薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| CN102636927A (zh) | 阵列基板及其制造方法 | |
| US20170255044A1 (en) | Tft substrates and the manufacturing methods thereof | |
| KR102281848B1 (ko) | 박막 트랜지스터 제조 방법과 박막 트랜지스터 | |
| CN102646715A (zh) | 薄膜晶体管及其制造方法 | |
| CN104795447A (zh) | 半导体结构 | |
| CN104300007A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| US20160043228A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display apparatus | |
| KR101250371B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| KR102148957B1 (ko) | 표시 기판 및 표시 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160310 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170328 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190311 Year of fee payment: 7 |