CN104620375A - 包含绝热材料的半导体装置封装以及制作及使用此类半导体封装的方法 - Google Patents

包含绝热材料的半导体装置封装以及制作及使用此类半导体封装的方法 Download PDF

Info

Publication number
CN104620375A
CN104620375A CN201380045685.5A CN201380045685A CN104620375A CN 104620375 A CN104620375 A CN 104620375A CN 201380045685 A CN201380045685 A CN 201380045685A CN 104620375 A CN104620375 A CN 104620375A
Authority
CN
China
Prior art keywords
semiconductor device
heat
insulating material
additional
packages
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380045685.5A
Other languages
English (en)
Other versions
CN104620375B (zh
Inventor
史蒂文·格罗特斯
李健
罗时剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104620375A publication Critical patent/CN104620375A/zh
Application granted granted Critical
Publication of CN104620375B publication Critical patent/CN104620375B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

半导体装置封装包括第一半导体装置，所述第一半导体装置包括位于其至少一个端上的热产生区域。第二半导体装置附着到所述第一半导体装置。所述热产生区域的至少一部分横向延伸超过所述第二半导体装置的至少一个对应端。绝热材料至少部分地覆盖所述第二半导体装置的所述端。形成半导体装置封装的方法包括将第二半导体装置附着到第一半导体装置。所述第一半导体装置包括在其一端处的热产生区域。所述热产生区域的至少一部分横向延伸超过所述第二半导体装置的一端。用绝热材料至少部分地覆盖所述第二半导体装置的所述端。

Description

包含绝热材料的半导体装置封装以及制作及使用此类半导体封装的方法
优先权主张
本申请案主张2012年7月12日提出申请的标题为“包含绝热材料的半导体装置封装以及制作及使用此类半导体封装的方法(Semiconductor Device Packages IncludingThermally Insulating Materials and Methods of Making and Using Such SemiconductorPackages)”的第13/547,296号美国专利申请案的申请日期的权益。
技术领域
本发明大体来说涉及半导体装置封装以及制作及使用半导体装置封装的方法。更具体来说，所揭示实施例涉及通过对绝热材料的选择性定位而提供热管理的半导体装置封装。
背景技术
当在使用中时，一些半导体装置产生显著量的热。热管理技术用以将热传导远离此类半导体装置及此类半导体装置附近的其它组件。举例来说，刘(Yoo)等人于2008年3月6日公开的第2008/0054433号美国专利申请公开案揭示插置于半导体芯片之间以防止热从一个芯片到另一芯片的转移的热转移阻挡间隔件。巴特利(Bartley)等人于2007年12月18日发布的美国专利7,309,911揭示与用于冷却多个存储器装置的盘片堆叠相关联的散热器。美国专利6,917,100揭示分群成不同时作用的群组的电路芯片的多个堆叠，且属于同一群组的电路芯片布置于邻近堆叠中的不同层中。法勒(Farrar)等人于2004年6月8日发布的美国专利6,747,347揭示气密密封于外壳中的芯片堆叠，所述外壳包含用于冷却经包封芯片堆叠的经加压导热流体。当用以将热传导远离热产生半导体装置的热管理技术不充足时，所得温度可使此类半导体装置的性能降级，可使此类半导体装置附近的其它组件的性能降级，可损坏此类半导体装置，可损坏此类半导体装置附近的其它组件，且甚至可损伤所述半导体装置附近的用户。
参考图4A，展示常规半导体装置封装100的示意图，其图解说明半导体装置封装100内的热流动。半导体装置封装100包含具有热产生区域104(例如高功率密度区域)的至少一个半导体装置102，举例来说，包含高功率SERDES(即，串行化器-解串行化器)的逻辑裸片。额外半导体装置106(例如存储器装置(例如，DRAM装置))堆叠于具有热产生区域104的半导体装置102上。具有热产生区域104的半导体装置102及额外半导体装置106通过导电元件108(例如，导电凸块、柱、立柱、螺柱)及导电通孔109(例如，穿硅通孔(TSV))彼此电连接。导热包覆模制物110覆盖具有热产生区域104的半导体装置102及额外经堆叠半导体装置106。当在使用中时，热从半导体装置102的热产生区域104流出半导体装置封装100，如图4A中的箭头所指示。在热从热产生区域104流出半导体装置封装100时，即使热产生区域104从额外经堆叠半导体装置106横向偏移，此热也流动穿过导热包覆模制物110而不仅朝向半导体装置封装100的外部，而且到达并穿过额外经堆叠半导体装置106。热还从热产生区域104流动穿过导电元件108及在相应半导体装置102与106之间及环绕导电元件108的电绝缘底填充材料。
参考图4B，展示半导体装置封装100的接近半导体装置102的热产生区域104的一部分的放大视图。如图4B中的箭头所指示，从半导体装置104的热产生区域104流动的热可流动穿过额外半导体装置106，这至少部分地是因为额外半导体装置106是在热产生区域104附近且与导热包覆模制物110接触地定位。另外，从热产生区域104流动的热可流动穿过半导体装置106之间的导电元件108及额外半导体装置106内的导电通孔109，这至少部分地是因为此类导电元件108及导电通孔109是在热产生区域104附近定位且因为此类导电元件108及导电通孔109的展示高电导率的材料通常也展现高热导率。如上所述，半导体装置102及半导体装置106中的每一者之间的底填充材料也可用以传导热。因此，来自热产生区域104的热可具有朝向额外半导体装置106流动且进入其中的倾向，且供热从半导体装置封装100行进出的低阻力或甚至最小阻力的路径可为穿过额外半导体装置106及导电元件108。在热从热产生区域104流动穿过额外半导体装置106时，额外半导体装置106及特定来说最低半导体装置106的温度可增加到足以导致对额外半导体装置106的损坏或额外半导体装置106的故障的水平。
附图说明
尽管本说明书以尤其指出且明显地主张视为本发明的实施例的内容的权利要求书结束，但当结合附图一起阅读时可依据以下描述较容易地确定所揭示实施例的各种特征及优点，其中：
图1是半导体装置封装的示意图；
图2A是另一半导体装置封装的示意图；
图2B是图2A的半导体装置封装的半导体装置的经模拟热图的横截面图；
图2C是图2A的半导体装置封装的另一半导体装置的经模拟热图的横截面图；
图3A是图1的半导体装置封装的示意图；
图3B是图3A的半导体装置封装的半导体装置的经模拟热图的横截面图；
图3C是图3A的半导体装置封装的另一半导体装置的经模拟热图的横截面图；
图4A是常规半导体装置封装的示意图，其图解说明半导体装置封装内的热流；且
图4B是图4A的半导体装置封装的一部分的放大视图。
具体实施方式
本文中所呈现的图解说明并非意在作为任何特定半导体装置封装或其组件的实际视图，而是仅为用以描述说明性实施例的理想化表示。因此，图式不必按比例绘制。另外，各图之间共同的元件可保持相同或类似数字标号。
所揭示实施例大体来说涉及可通过对绝热材料的选择性定位而管理热的半导体装置封装。更具体来说，揭示可包含至少部分地覆盖半导体装置的一端以阻抗热流影响另一半导体装置的至少一个绝热材料的半导体装置封装。
如本文中所使用，结合给定参数使用的术语“大约”及“实质上”各自意指且包含与针对所述特定参数提及的指定值的差异在正常制造公差、材料变化、测量仪表的准确度、控制一致性等等(根据情况而定)内。
参考图1，展示半导体装置封装10的示意图。半导体装置封装10可包含第一半导体装置12及附着到第一半导体装置12的第二半导体装置14。举例来说，第二半导体装置14可堆叠于第一半导体装置12上且可通过导电元件16(例如，导电凸块或柱)在结构上紧固并电连接到第一半导体装置12。半导体装置封装10可包含附着到第二半导体装置14的至少一个额外半导体装置18。举例来说，半导体装置封装10可包含循序地堆叠于第二半导体装置14上且彼此上下堆叠的任何数目个额外半导体装置18A、18B及18C等，例如，最低额外半导体装置18A通过导电元件16在结构上紧固并电连接到第二半导体装置14，中间额外半导体装置18B通过导电元件16在结构上紧固并电连接到最低额外半导体装置18A，且最高额外半导体装置18C通过导电元件16在结构上紧固且电连接到中间额外半导体装置18B。作为特定非限制性实例，第一半导体装置12可包括逻辑半导体装置(例如，逻辑芯片)，且第二半导体装置14以及额外半导体装置18A、18B及18C可包括存储器半导体装置(例如，DRAM)，其中半导体装置封装10可配置为包括在最高额外半导体装置18C上方的导热包覆模制物的存储器立方体DRAM(MCDRAM)。
第一半导体装置12、第二半导体装置14及额外半导体装置18可包含导电通孔20或用以使得电能够在个别半导体装置12、14、18的相对侧之间流动的其它电连接。可在结构上支撑导电元件16的底填充物22将半导体装置12、14及18彼此粘附，或两者可插置于邻近半导体装置12、14及18之间。第一半导体装置12、第二半导体装置14及额外半导体装置18可电且结构连接到封装衬底34。封装衬底34可在结构上支撑第一半导体装置12、第二半导体装置14及额外半导体装置18，可将电子信号从封装衬底34或从封装衬底34电连接到的更高层级封装传达到第一半导体装置12、第二半导体装置14及额外半导体装置18，且可将第一半导体装置12、第二半导体装置14及额外半导体装置18电连接到电源。
第一半导体装置12可包括位于第一半导体装置12的至少一个端26上的至少一个热产生区域24，来自热产生区域24的热可增加半导体装置封装10内的温度。举例来说，热产生区域24可包括可在使用中时产生显著量的热的逻辑电路高功率密度区域(例如，高速逻辑电路，例如高功率SERDES)。第一半导体装置12的端26可横向延伸超过第二半导体装置14及额外半导体装置18的对应端28。作为特定非限制性实例，第一半导体装置12的端26可包括逻辑廊(例如，逻辑架)。在一些实施例中，矩形第一半导体装置12的一个端26可横向延伸超过矩形第二半导体装置14及额外半导体装置18的接近第一半导体装置12的端26的端28。在其它实施例中，第一半导体装置12的两个相对端可横向延伸超过第二半导体装置14及额外半导体装置18的对应端，第一半导体装置12的三个端(例如，呈“U”形状)可横向延伸超过第二半导体装置14及额外半导体装置18的对应端，或矩形第一半导体装置12的所有四个端(例如，外围)可横向延伸超过第二半导体装置14及额外半导体装置18的对应外围。在一些实施例中，热产生区域24的至少实质上整个区可位于第二半导体装置14及额外半导体装置18的占用面积外侧。举例来说，可在第二半导体装置14及额外半导体装置18的端28与热产生区域24之间界定横向偏移(例如横向间隙(例如，大约0.1mm、大约10μm或更小))。在其它实施例中，热产生区域24的一部分可位于第二半导体装置14及额外半导体装置18的占用面积下方。第二半导体装置14及额外半导体装置18的端28可彼此至少实质上齐平(例如，垂直对准或共面)。举例来说，第二半导体装置14及额外半导体装置18的端28的最外表面之间的横向偏移距离可为大约0.1mm、大约0.01mm或更小。在一些实施例中，第二半导体装置14、额外半导体装置18或两者也可包括热产生区域(未展示)，来自所述热产生区域的热可进一步增加半导体装置封装10内的温度。
绝热材料30可至少部分地覆盖第二半导体装置14的端28。举例来说，绝热材料30可完全地覆盖第二半导体装置14的端28且可延伸以至少部分地覆盖额外半导体装置18的一些或全部端28。在其中热产生区域24位于第一半导体装置12的一个以上端(例如，相对端、三个端、围绕整个外围)上的实施例中，绝热材料30可至少部分地覆盖额外半导体装置18的第二半导体装置14或两者的一个对应端、一些对应端或所有对应端。绝热材料30在半导体装置12上方的高度H可为大约0.05mm或更大。举例来说，绝热材料30的高度H可为大约0.09mm、大约0.135mm、大约0.18mm或更大。绝热材料30垂直于第二半导体装置14及额外半导体装置18的侧的在其最厚部分处的厚度T可在大约0.1mm与大约0.5mm之间。举例来说，绝热材料30的厚度T在其最厚部分处可在大约0.2mm与大约0.3mm之间。在一些实施例中，绝热材料30的厚度T可并非恒定的。在此类实施例中，绝热材料30的最厚部分可位于接近第一半导体装置12的突出超过第二半导体装置14及额外半导体装置18的横向延伸端26处(例如，安置于横向延伸端26上或粘附到横向延伸端26)。在其它实施例中，绝热材料30的厚度T可为至少实质上恒定的(例如，已知制造技术在选定公差集合内或在标准公差集合内提供的恒定)。
绝热材料30可阻抗热从第一半导体装置12的热产生区域24朝向第二半导体装置14及额外半导体装置18的流动。举例来说，绝热材料30可增加沿着不合意流动路径(例如，从第一半导体装置的热产生区域24通向第二半导体装置14及额外半导体装置18中的路径)的热阻，这可降低第二半导体装置14及额外半导体装置18的操作温度。绝热材料30可致使沿着所要流动路径(例如，从热产生区域24通向半导体装置封装10外而不穿过第二半导体装置14或额外半导体装置18的路径)的热阻(举例来说)相当地减小，这可使半导体装置封装10内的温度维持低于最大推荐操作温度、低于将损坏半导体装置封装10的组件的温度或低于将致使半导体装置封装10的一或多个组件经历灾难性故障的温度。举例来说，绝热材料30可展现小于远离第二半导体装置14及额外半导体装置18的流动路径中的其它材料的导热率的导热率。举例来说，导热包覆模制物32可覆盖第一半导体装置12、第二半导体装置14及额外半导体装置18以及绝热材料30，且流动穿过导热包覆模制物32的热可被引导远离第二半导体装置14及额外半导体装置18且引导出半导体装置封装10。
当半导体装置封装10在使用中时，可使第二半导体装置14及额外半导体装置18的温度维持低于将损坏第二半导体装置14及额外半导体装置18的温度，这至少部分地是由于绝热材料30对流动到第二半导体装置14及额外半导体装置18中的热的阻力。举例来说，可使第二半导体装置14及额外半导体装置18的最大温度维持在大约95℃或更小，其可为存储器半导体装置(例如，DRAM)在不受热损坏的情况下可被加热到的最大操作温度。作为特定非限制性实例，可使第二半导体装置14及额外半导体装置18的最大操作温度维持在大约94℃、大约93℃、大约92℃或更小。还可使第一半导体装置12的温度维持低于将损坏第一半导体装置12的温度。第一半导体装置12在不受热损坏的情况下可被加热到的最大操作温度可大于第二半导体装置14及额外半导体装置18在不受热损坏的情况下可被加热到的最大操作温度。举例来说，可使第一半导体装置12的最大操作温度维持在大约105℃或更小，其可为逻辑半导体装置(例如，逻辑芯片)在不受热损坏的情况下可被加热到的最大操作温度。作为特定非限制性实例，可使第一半导体装置12的最大操作温度维持在大约101℃、大约100℃、大约99℃或更小。
绝热材料30的导热率可为大约0.5W/m·K或更小。举例来说，绝热材料30的导热率可为大约0.2W/m·K。导热包覆模制物32的导热率可为大约3.0W/m·K或更大。举例来说，导热包覆模制物32的导热率可为大约5.0W/m·K。导热包覆模制物32的导热率可为绝热材料30的导热率的大约6倍到大约25倍之间大。适合导热包覆模制物32材料可(举例来说)从加利福尼亚州圣克拉拉市的美国住友塑料公司(Sumitomo PlasticsAmerica，Inc.of Santa Clara，California)购得。底填充物22的导热率可在大约0.5 W/m·K与大约2.0W/m·K之间。
在一些实施例中，可在形成包覆模制物32之前或之后在最高额外半导体装置18C上安置均热器(未展示)，例如铜箔片。在一些实施例中，可将散热器(未展示)紧固到均热器、紧固到包覆模制物32的上部表面或紧固到第一半导体装置12、第二半导体装置14及额外半导体装置18中的一或多者。
在一些实施例中，绝热材料30可包括绝热聚合物。举例来说，绝热材料30可包括聚合物底填充材料或包含不导电填料材料的聚合物。作为特定非限制性实例，绝热材料30可包括由加利福尼亚州尔湾市的汉高电子材料有限责任公司(Henkel ElectronicMaterials LLC of Irvine，California)提供的FF6000市售底填充材料。
可通过用绝热材料30至少部分地覆盖第二半导体装置14的端28来形成半导体装置封装10。在其中绝热材料30包括绝热聚合物底填充材料的实施例中，可使用市售底填充施配器(例如，可从加利福尼亚州卡尔斯巴德市的诺信ASYMTEK(NordsonASYMTEK of Carlsbad，California)购得的施配器)在第二半导体装置14的端28的至少一部分上方施配绝热材料30。此底填充施配器的施配器(例如，喷嘴或针)可越过第二半导体装置14的端28的至少一部分，同时流体绝热材料30从施配器流出到第二半导体装置14的端28上。绝热材料30可浸湿到第二半导体装置14的材料及额外半导体装置18的材料以使得绝热材料30能够在将绝热材料30施配到第二半导体装置14的端28上之后发生的任何工艺之前、期间及之后保持与第二半导体装置14且任选地与额外半导体装置18接触。另外，绝热材料30可具有足够高的粘度以使得绝热材料30能够在绝热材料30的任何固化(其可固定绝热材料30的位置)之前及期间保持与第二半导体装置14接触。可在单个遍次中施配绝热材料30，前提是在所述遍次期间实现绝热材料30的充足厚度T及高度H。否则，可在多个遍次期间施配绝热材料30，这可使绝热材料30的循序部分积聚直到达到预选厚度T及高度H。如先前所论述，绝热材料30可经施配以完全覆盖第二半导体装置14的端28且部分地或完全地覆盖堆叠于第二半导体装置14上的额外半导体装置18的端28。
在一些实施例中，在施配绝热材料30时，可水平地定向半导体装置封装10(即，其中第一半导体装置12的主表面36(举例来说，作用表面)垂直于从大地表面径向垂直延伸的线而定向)。在其它实施例中，可在施配绝热材料30时垂直地定向半导体装置封装10(即，其中第一半导体装置12的作用表面36垂直于与大地表面相切地水平延伸的线)。在又一些实施例中，可在施配绝热材料30时以一角度定向半导体装置封装10(例如)以借助第一半导体装置12的端26以及第二半导体装置14及额外半导体装置18的端28形成沟槽。在施配绝热材料30时，施配器可指向任何角度地(例如，垂直向下、水平地或介于水平与垂直之间的角度)接近第二半导体装置14及额外半导体装置18的端28。
在施配绝热材料30之后，可使绝热材料30固化以使绝热材料30固定于适当位置中。在一些实施例中，在绝热材料30的施配期间或之后且特定来说在其固化之后，可形成导热包覆模制物32以覆盖第一半导体装置12、第二半导体装置14及任何额外半导体装置18以及绝热材料30。
在其它实施例中，绝热材料30可被模制为其所要形状、固化且随后经附着以至少部分地覆盖第一半导体装置14及任选地额外半导体装置18的端28。举例来说，绝热材料30可粘附到第一半导体装置14及额外半导体装置18的端28。
实例
参考图2A，展示另一半导体装置封装10′的示意图。半导体装置封装10′的组件及配置类似于图1的半导体装置封装10的组件及配置，图2A的半导体装置封装10′缺少绝热材料30(参见图1)除外。使用ANSYS Mechanical将当半导体装置封装10′在使用中时热的分布数学模拟及显示为热图，ANSYS Mechanical为可从宾夕法尼亚州卡农斯堡市的ANSYS公司(ANSYS，Inc.ofCanonsburg，PA)购得的用于执行热分析的计算机辅助工程(CAE)软件。作为在模拟中所使用的参数的特定实例，将第一半导体装置12的横向宽度W1模拟为12mm且将第二半导体装置14及额外半导体装置18的横向宽度W2模拟为11mm。将第一半导体装置12、第二半导体装置14及额外半导体装置18中的每一者的厚度模拟为0.05mm，其之间具有0.03mm的底填充物22。将第一半导体装置12、第二半导体装置14及额外半导体装置18模拟为具有在20℃下148W/m·K且在100℃下105W/m·K的导热率。将聚合底填充物22模拟为具有0.4W/m·K的导热率，同时将半导体裸片12、14及18上的钝化材料(未展示)模拟为具有0.2W/m·K的导热率。将导热包覆模制物32模拟为具有3.0W/m·K的导热率。将最高额外半导体装置18C的上部表面与导热包覆模制物32的上部表面之间的距离D模拟为0.2mm。将导电元件16(参见图1)模拟为具有398W/m·K的导热率的铜连同具有50W/m·K的导热率的焊料尖端，且将导电通孔20(参见图1)内的材料模拟为具有398W/m·K的导热率的铜。
参考图2B，展示图2A的半导体装置封装10的第二半导体装置14的经数学模拟热图沿着截面虚线2B-2B截取的横截面图。不同平均温度的区域由具有其对应字母标号A到J的划分线标示，且图例展示给定区域A到J的以摄氏度为单位的平均温度。如所模拟，区域A到J中的平均操作温度从92.7℃到97.377℃变化，在位于接近第一半导体装置12的热产生区域24处的那些区域G到J中具有较高温度。第二半导体装置14的最大模拟温度为97.6℃。因此，最大模拟操作温度超过第二半导体装置14在不经历热损坏的情况下可被加热到的最大操作温度(例如，高于大约95℃)。
参考图2C，展示图2A的半导体装置封装10的第一半导体装置12的经数学模拟热图沿着截面虚线2C-2C截取的横截面图。如所模拟，区域A到J中的平均温度从89.776℃到99.2℃变化，在位于接近第一半导体装置12的热产生区域24处的那些区域G到J中具有较高温度。第一半导体装置12的最大模拟温度为99.7℃。最大模拟操作温度维持低于第一半导体装置12在不经历热损坏的情况下可被加热到的最大操作温度(例如，低于大约105℃)。然而，此温度部分地由转移到第二半导体装置14的损坏热产生。
参考图3A，展示图1的半导体装置封装10的示意图。用于模拟的配置及参数等同于用于图2A的经模拟半导体装置封装10′的配置及参数，半导体装置封装10包含覆盖第二半导体装置14及额外半导体装置18的端28的绝热材料30除外。将绝热材料30的厚度T模拟为恒定的0.3mm，且将绝热材料的导热率模拟为0.2W/m·K。
参考图3B，展示图3A的半导体装置封装的半导体装置的经模拟热图沿着截面虚线3B-3B所截取的横截面图。如所模拟，区域A到J中的平均温度从91.324℃到94.207℃变化，在位于接近第一半导体装置12的热产生区域24处的那些区域H到J中具有较高温度。第二半导体装置14的最大模拟操作温度为94.1℃，低于第二半导体装置14在不经历热损坏的情况下可被加热到的最大操作温度(例如，低于大约95℃)。
参考图3C，展示图3A的半导体装置封装的另一半导体装置的经模拟热图沿着截面虚线3C-3C所截取的横截面图。如所模拟，区域A到J中的平均温度从93.173℃到100.342℃变化，在位于接近第一半导体装置12的热产生区域24处的那些区域F到J中具有较高温度。第一半导体装置12的最大模拟操作温度为100.5℃。虽然最大操作温度相对于图2C的第一半导体装置12的最大操作温度增加，但最大模拟操作温度仍维持充分低于第一半导体装置12在不经历热损坏的情况可被加热到的最大操作温度(例如，低于大约105℃)。
比较所述模拟的结果，通过覆盖第二半导体装置14及额外半导体装置18的端28而将第二半导体装置14的最大操作温度降低3.7％。相比之下，第一半导体装置12的最大操作温度增加仅0.8％。因此，绝热材料30可通过以下操作保护第二半导体装置14及额外半导体装置18免受由因来自第一半导体装置12的热产生区域24的热流所致的过热而导致的损坏：显著减小第二半导体装置14(及额外半导体装置18)由第一半导体装置12加热到的最大操作温度。如此一来，绝热材料30可仅最低限度地增加第一半导体装置12被加热到的最大操作温度。
在本发明的范围内的额外非限制性实施例包含以下：
实施例1：一种半导体装置封装，其包括：第一半导体装置，其包括位于其一端上的热产生区域；第二半导体装置，其附着到所述第一半导体装置，所述热产生区域的至少一部分横向延伸超过所述第二半导体装置的一端；及绝热材料，其至少部分地覆盖所述第二半导体装置的所述端。
实施例2：根据实施例1所述的半导体装置封装，其中所述绝热材料的导热率为0.5W/m·K或更小。
实施例3：根据实施例1或实施例2所述的半导体装置封装，其中所述绝热材料包括绝热聚合物。
实施例4：根据实施例1到4中任一实施例所述的半导体装置封装，其中所述绝热材料包括包含不导电填料材料的绝热聚合物。
实施例5：根据实施例1到4中任一实施例所述的半导体装置封装，其进一步包括在与所述第一半导体装置附着到的侧相对的侧上附着到所述第二半导体装置的额外半导体装置，其中所述绝热材料至少部分地覆盖所述额外半导体装置的一端。
实施例6：根据实施例5所述的半导体装置封装，其进一步包括在与所述第二半导体装置附着到的侧相对的侧上附着到所述额外半导体装置的另一额外半导体装置，其中所述绝热材料至少部分地覆盖所述另一额外半导体装置的一端。
实施例7：根据实施例1到6中任一实施例所述的半导体装置封装，其进一步包括至少部分地覆盖所述第一及第二半导体装置以及所述绝热材料的导热包覆模制物。
实施例8：根据实施例7所述的半导体装置封装，其中所述导热包覆模制物的导热率为3.0W/m·K或更大。
实施例9：根据实施例1到8中任一实施例所述的半导体装置封装，其中所述绝热材料的厚度在0.1mm与0.5mm之间。
实施例10：根据实施例9所述的半导体装置封装，其中所述绝热材料的所述厚度为0.3mm。
实施例11：根据实施例1到10中任一实施例所述的半导体装置封装，其中所述绝热材料的高度为0.05mm或更大。
实施例12：根据实施例11所述的半导体装置封装，其中所述绝热材料的所述高度为80μm或更小。
实施例13：根据实施例1到12中任一实施例所述的半导体装置封装，其中位于所述第一半导体装置的所述端上的所述热产生区域包括在多个端上的热产生区域。
实施例14：一种半导体装置封装，其包括：逻辑半导体装置，其包括在其一端处的热产生逻辑廊；存储器半导体装置，其附着到所述逻辑半导体装置，所述热产生逻辑廊的至少一部分横向延伸超过所述存储器半导体装置的一端；及绝热材料，其至少部分地覆盖所述存储器半导体装置的所述端。
实施例15：根据实施例14所述的半导体装置封装，其中所述绝热材料的导热率为0.5W/m·K或更小。
实施例16：根据实施例14或实施例15所述的半导体装置封装，其进一步包括在与所述逻辑半导体装置附着到的侧相对的侧上附着到所述存储器半导体装置的额外存储器半导体装置，其中所述绝热材料至少部分地覆盖所述额外存储器半导体装置的一端。
实施例17：根据实施例14到16中任一实施例所述的半导体装置封装，其进一步包括至少部分地覆盖所述逻辑及存储器半导体装置以及所述绝热材料的导热包覆模制物。
实施例18：根据实施例14到17中任一实施例所述的半导体装置封装，其中所述绝热材料的厚度在0.1mm与0.5mm之间。
实施例19：根据实施例14到18中任一实施例所述的半导体装置封装，其中所述绝热材料的高度为0.05mm或更大。
实施例20：一种形成半导体装置封装的方法，其包括：将第二半导体装置附着到在其一端处包括热产生区域的第一半导体装置，其中所述热产生区域的至少一部分横向延伸超过所述第二半导体装置的一端；及用绝热材料至少部分地覆盖所述第二半导体装置的所述端。
实施例21：根据实施例20所述的方法，其进一步包括提供包括0.5W/m·K或更小的导热率的材料作为所述绝热材料。
实施例22：根据实施例20或实施例21所述的方法，其进一步包括：将额外半导体装置在所述第二半导体装置的与所述第一半导体装置附着到的侧相对的侧上附着到所述第二半导体装置，其中所述额外半导体装置的一端与所述第二半导体装置的所述端对准；及用所述绝热材料至少部分地覆盖每一额外半导体装置的所述经对准端。
实施例23：根据实施例22所述的方法，其中至少部分地覆盖所述第二半导体装置的所述端及至少部分地覆盖每一额外半导体装置的所述经对准端包括同时覆盖所述第二半导体装置的所述端及每一额外半导体装置的所述经对准端。
实施例24：根据实施例20到23中任一实施例所述的方法，其进一步包括用导热包覆模制物至少部分地覆盖所述第一及第二半导体装置以及所述绝热材料。
实施例25：一种调节半导体装置封装中的热的方法，其包括：在第一半导体装置的一端处的热产生区域中产生热；及抵抗所述热朝向附着到所述第一半导体装置的第二半导体装置的流动，所述第一半导体装置的所述端延伸超过所述第二半导体装置的一端；利用至少部分地覆盖所述第二半导体装置的所述端的绝热材料。
实施例26：根据实施例25所述的方法，其中利用所述绝热材料抵抗所述热的流动包括利用包括0.5W/m·K或更小的导热率的绝热材料抵抗所述热的流动。
实施例27：根据实施例25或实施例26所述的方法，其中利用所述绝热材料抵抗所述热的流动包括使所述第二半导体装置的最大操作温度维持低于所述第二半导体装置将受热损坏的操作温度。
实施例28：根据实施例27所述的方法，其中使所述第二半导体装置的所述最大操作温度维持低于所述第二半导体装置将受热损坏的操作温度包括使所述第二半导体装置的所述最大操作温度维持在95℃或更小。
实施例29：根据实施例25到28中任一实施例所述的方法，其进一步包括抵抗所述热朝向在所述第二半导体装置的与所述第一半导体装置附着到的侧相对的侧上附着到所述第二半导体装置的额外半导体装置的流动，且其中所述额外半导体装置的一端与所述第二半导体装置的所述端至少实质上共面，其中所述绝热材料至少部分地覆盖所述至少一个额外半导体装置的所述端。
实施例30：根据实施例25到29中任一实施例所述的方法，其中抵抗所述热朝向所述第二半导体装置的流动进一步包括通过至少部分地覆盖所述第一及第二半导体装置以及所述绝热材料的导热包覆模制物传导热。
尽管已结合各图描述了某些说明性实施例，但所属领域的技术人员将认识及了解，本发明的实施例并不限于本文中明确展示及描述的那些实施例。而是，可对本文中所描述的实施例做出许多添加、删除及修改，此并不背离本发明的范围，包含随附叙述的权利要求书的合法等效内容。另外，来自一个所揭示实施例的特征可与另一所揭示实施例的特征组合，同时仍涵盖在如发明人所预期的本发明实施例的范围内。

Claims (20)

1.一种半导体装置封装，其包括：
第一半导体装置，其包括位于其一端上的热产生区域；
第二半导体装置，其附着到所述第一半导体装置，所述热产生区域的至少一部分横向延伸超过所述第二半导体装置的一端；及
绝热材料，其至少部分地覆盖所述第二半导体装置的所述端。
2.根据权利要求1所述的半导体装置封装，其中所述绝热材料的导热率为0.5W/m·K或更小。
3.根据权利要求1或权利要求2所述的半导体装置封装，其中所述绝热材料包括绝热聚合物。
4.根据权利要求1到3中任一权利要求所述的半导体装置封装，其中所述绝热材料包括包含不导电填料材料的绝热聚合物。
5.根据权利要求1到4中任一权利要求所述的半导体装置封装，其进一步包括在与所述第一半导体装置附着到的侧相对的侧上附着到所述第二半导体装置的额外半导体装置，其中所述绝热材料至少部分地覆盖所述额外半导体装置的一端。
6.根据权利要求5所述的半导体装置封装，其进一步包括在与所述第二半导体装置附着到的侧相对的侧上附着到所述额外半导体装置的另一额外半导体装置，其中所述绝热材料至少部分地覆盖所述另一额外半导体装置的一端。
7.根据权利要求1到6中任一权利要求所述的半导体装置封装，其进一步包括至少部分地覆盖所述第一及第二半导体装置以及所述绝热材料的导热包覆模制物。
8.根据权利要求7所述的半导体装置封装，其中所述导热包覆模制物的导热率为3.0W/m·K或更大。
9.根据权利要求1到8中任一权利要求所述的半导体装置封装，其中所述绝热材料的厚度在0.1mm与0.5mm之间。
10.根据权利要求9所述的半导体装置封装，其中所述绝热材料的所述厚度为0.3mm。
11.根据权利要求1到10中任一权利要求所述的半导体装置封装，其中所述绝热材料的高度为0.05mm或更大。
12.根据权利要求11所述的半导体装置封装，其中所述绝热材料的所述高度为80μm。
13.根据权利要求1到12中任一权利要求所述的半导体装置封装，其中位于所述第一半导体装置的所述端上的所述热产生区域包括在多个端上的热产生区域。
14.根据权利要求1到13中任一权利要求所述的半导体装置封装，其中所述第一半导体装置包括逻辑半导体装置，且所述热产生区域包括逻辑廊。
15.根据权利要求1所述的半导体装置封装，其中所述第二半导体装置包括存储器半导体装置。
16.一种形成半导体装置封装的方法，其包括：
将第二半导体装置附着到在其一端处包括热产生区域的第一半导体装置，其中所述热产生区域的至少一部分横向延伸超过所述第二半导体装置的一端；及
用绝热材料至少部分地覆盖所述第二半导体装置的所述端。
17.根据权利要求16所述的方法，其进一步包括提供包括0.5W/m·K或更小的导热率的材料作为所述绝热材料。
18.根据权利要求16或权利要求17所述的方法，其进一步包括：将额外半导体装置在所述第二半导体装置的与所述第一半导体装置附着到的侧相对的侧上附着到所述第二半导体装置，其中所述额外半导体装置的一端与所述第二半导体装置的所述端对准；及用所述绝热材料至少部分地覆盖每一额外半导体装置的所述经对准端。
19.根据权利要求18所述的方法，其中至少部分地覆盖所述第二半导体装置的所述端及至少部分地覆盖每一额外半导体装置的所述经对准端包括同时覆盖所述第二半导体装置的所述端及每一额外半导体装置的所述经对准端。
20.根据权利要求16到19中任一权利所述的方法，其进一步包括用导热包覆模制物至少部分地覆盖所述第一及第二半导体装置以及所述绝热材料。
CN201380045685.5A 2012-07-12 2013-07-09 包含绝热材料的半导体装置封装以及制作及使用此类半导体封装的方法 Active CN104620375B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/547,296 2012-07-12
US13/547,296 US8816494B2 (en) 2012-07-12 2012-07-12 Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
PCT/US2013/049730 WO2014011638A1 (en) 2012-07-12 2013-07-09 Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages

Publications (2)

Publication Number Publication Date
CN104620375A true CN104620375A (zh) 2015-05-13
CN104620375B CN104620375B (zh) 2018-08-24

Family

ID=49913487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380045685.5A Active CN104620375B (zh) 2012-07-12 2013-07-09 包含绝热材料的半导体装置封装以及制作及使用此类半导体封装的方法

Country Status (6)

Country Link
US (2) US8816494B2 (zh)
EP (1) EP2873094B1 (zh)
JP (1) JP6141975B2 (zh)
KR (1) KR101633238B1 (zh)
CN (1) CN104620375B (zh)
WO (1) WO2014011638A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8631372B2 (en) * 2012-02-10 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. System and method of electromigration mitigation in stacked IC designs
US8816494B2 (en) 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
JP6377634B2 (ja) * 2013-01-07 2018-08-22 タルヤグ メディカル リミテッド 拡張可能アテローム切除術用デバイス
US10383644B2 (en) * 2013-10-17 2019-08-20 Covidien Lp Mechanical thrombectomy with proximal occlusion
US9543274B2 (en) 2015-01-26 2017-01-10 Micron Technology, Inc. Semiconductor device packages with improved thermal management and related methods
US10068875B2 (en) * 2015-10-22 2018-09-04 Micron Technology, Inc. Apparatuses and methods for heat transfer from packaged semiconductor die
US10074633B2 (en) 2016-11-08 2018-09-11 Micron Technology, Inc. Semiconductor die assemblies having molded underfill structures and related technology
KR20190047444A (ko) 2017-10-27 2019-05-08 에스케이하이닉스 주식회사 단열벽을 포함하는 반도체 패키지
GB2575038B (en) * 2018-06-25 2023-04-19 Lumentum Tech Uk Limited A Semiconductor Separation Device
US20220037258A1 (en) * 2020-07-28 2022-02-03 Micron Technology, Inc. Semiconductor devices with thermal buffer structures
US11887908B2 (en) * 2021-12-21 2024-01-30 International Business Machines Corporation Electronic package structure with offset stacked chips and top and bottom side cooling lid

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US20060091290A1 (en) * 2004-10-26 2006-05-04 Ikuo Yoshihara Semiconductor image sensor module, method for manufacturing the same as well as camera and method for manufacturing the same
CN101097906A (zh) * 2006-06-29 2008-01-02 海力士半导体有限公司 具有垂直形成的热沉的层叠封装
US20080042261A1 (en) * 2006-08-15 2008-02-21 Andreas Wolter Integrated circuit package with a heat dissipation device and a method of making the same
US20100044856A1 (en) * 2008-08-19 2010-02-25 International Business Machines Corporation Electronic package with a thermal interposer and method of manufacturing the same
US20100167467A1 (en) * 2008-09-26 2010-07-01 Panasonic Corporation Method for fabricating semiconductor device
US20100258931A1 (en) * 2009-04-08 2010-10-14 Elpida Memory, Inc. Semiconductor device and method of forming the same
KR20110033367A (ko) * 2009-09-25 2011-03-31 앰코 테크놀로지 코리아 주식회사 Ｔｓｖ를 이용한 적층 칩 패키지
KR20110036150A (ko) * 2009-10-01 2011-04-07 앰코 테크놀로지 코리아 주식회사 열방출 수단을 갖는 적층 칩 반도체 패키지
KR20110037066A (ko) * 2009-10-05 2011-04-13 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20120005185A (ko) * 2010-07-08 2012-01-16 주식회사 하이닉스반도체 스택 패키지

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH077814B2 (ja) * 1987-02-03 1995-01-30 松下電器産業株式会社 実装基板
US5561622A (en) * 1993-09-13 1996-10-01 International Business Machines Corporation Integrated memory cube structure
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
JP2004256644A (ja) * 2003-02-25 2004-09-16 Matsushita Electric Works Ltd 封止用エポキシ樹脂組成物及び半導体装置
DE60305006T2 (de) 2003-05-08 2006-11-02 Infineon Technologies Ag Schaltungsmodul mit miteinander verschalteten gruppen von überlappenden halbleiterchips
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US7118941B2 (en) * 2003-06-25 2006-10-10 Intel Corporation Method of fabricating a composite carbon nanotube thermal interface device
US7030485B2 (en) * 2003-06-26 2006-04-18 Intel Corporation Thermal interface structure with integrated liquid cooling and methods
US7589417B2 (en) * 2004-02-12 2009-09-15 Intel Corporation Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same
JP4205613B2 (ja) * 2004-03-01 2009-01-07 エルピーダメモリ株式会社 半導体装置
US7547978B2 (en) * 2004-06-14 2009-06-16 Micron Technology, Inc. Underfill and encapsulation of semiconductor assemblies with materials having differing properties
US7309911B2 (en) * 2005-05-26 2007-12-18 International Business Machines Corporation Method and stacked memory structure for implementing enhanced cooling of memory devices
US20070090517A1 (en) * 2005-10-05 2007-04-26 Moon Sung-Won Stacked die package with thermally conductive block embedded in substrate
JP4828251B2 (ja) * 2006-02-22 2011-11-30 エルピーダメモリ株式会社 積層型半導体記憶装置及びその制御方法
KR100809701B1 (ko) * 2006-09-05 2008-03-06 삼성전자주식회사 칩간 열전달 차단 스페이서를 포함하는 멀티칩 패키지
JP2008177241A (ja) * 2007-01-16 2008-07-31 Toshiba Corp 半導体パッケージ
JP2007243215A (ja) * 2007-05-01 2007-09-20 Yamaha Corp 半導体装置
TWI470762B (zh) * 2007-07-27 2015-01-21 尼康股份有限公司 Laminated semiconductor device
CN101869008B (zh) * 2007-12-26 2012-08-29 松下电器产业株式会社 半导体装置和多层配线基板
DE102008048420A1 (de) * 2008-06-27 2010-01-28 Qimonda Ag Chip-Anordnung und Verfahren zum Herstellen einer Chip-Anordnung
US7928562B2 (en) * 2008-07-22 2011-04-19 International Business Machines Corporation Segmentation of a die stack for 3D packaging thermal management
JP2010171176A (ja) * 2009-01-22 2010-08-05 Fujifilm Corp 半導体素子用基板およびその製造方法
TWI395317B (zh) * 2009-05-15 2013-05-01 Ind Tech Res Inst 晶片堆疊封裝結構及其製作方法
JP2011023587A (ja) * 2009-07-16 2011-02-03 Shinko Electric Ind Co Ltd 半導体装置
KR101078740B1 (ko) * 2009-12-31 2011-11-02 주식회사 하이닉스반도체 스택 패키지 및 그의 제조방법
WO2012058074A2 (en) * 2010-10-28 2012-05-03 Rambus Inc. Thermal isolation in 3d chip stacks using gap structures and contactless communications
US9153520B2 (en) * 2011-11-14 2015-10-06 Micron Technology, Inc. Stacked semiconductor die assemblies with multiple thermal paths and associated systems and methods
US8816494B2 (en) 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6747347B2 (en) * 2001-08-30 2004-06-08 Micron Technology, Inc. Multi-chip electronic package and cooling system
US20060091290A1 (en) * 2004-10-26 2006-05-04 Ikuo Yoshihara Semiconductor image sensor module, method for manufacturing the same as well as camera and method for manufacturing the same
CN101097906A (zh) * 2006-06-29 2008-01-02 海力士半导体有限公司 具有垂直形成的热沉的层叠封装
US20080042261A1 (en) * 2006-08-15 2008-02-21 Andreas Wolter Integrated circuit package with a heat dissipation device and a method of making the same
US20100044856A1 (en) * 2008-08-19 2010-02-25 International Business Machines Corporation Electronic package with a thermal interposer and method of manufacturing the same
US20100167467A1 (en) * 2008-09-26 2010-07-01 Panasonic Corporation Method for fabricating semiconductor device
US20100258931A1 (en) * 2009-04-08 2010-10-14 Elpida Memory, Inc. Semiconductor device and method of forming the same
KR20110033367A (ko) * 2009-09-25 2011-03-31 앰코 테크놀로지 코리아 주식회사 Ｔｓｖ를 이용한 적층 칩 패키지
KR20110036150A (ko) * 2009-10-01 2011-04-07 앰코 테크놀로지 코리아 주식회사 열방출 수단을 갖는 적층 칩 반도체 패키지
KR20110037066A (ko) * 2009-10-05 2011-04-13 앰코 테크놀로지 코리아 주식회사 반도체 디바이스 및 그 제조 방법
KR20120005185A (ko) * 2010-07-08 2012-01-16 주식회사 하이닉스반도체 스택 패키지

Also Published As

Publication number Publication date
EP2873094A4 (en) 2016-04-13
US8816494B2 (en) 2014-08-26
EP2873094B1 (en) 2020-03-11
JP6141975B2 (ja) 2017-06-07
WO2014011638A1 (en) 2014-01-16
KR101633238B1 (ko) 2016-06-23
US9184105B2 (en) 2015-11-10
US20140015598A1 (en) 2014-01-16
US20140327130A1 (en) 2014-11-06
CN104620375B (zh) 2018-08-24
EP2873094A1 (en) 2015-05-20
KR20150038067A (ko) 2015-04-08
JP2015527734A (ja) 2015-09-17

Similar Documents

Publication Publication Date Title
CN104620375A (zh) 包含绝热材料的半导体装置封装以及制作及使用此类半导体封装的方法
CN103975428B (zh) 具有增强型热管理的半导体裸片组合件、包含所述半导体裸片组合件的半导体装置及相关方法
CN104716109B (zh) 具有降低热串扰的热管理部件的封装件及其形成方法
KR101888234B1 (ko) 솔리드 스테이트 드라이브를 위한 열 관리
CN106489202B (zh) 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
CN106663661A (zh) 具有高效率散热路径的堆叠式半导体裸片组合件及相关联系统
CN109690761A (zh) 具有高效热路径及模制底填充的堆叠式半导体裸片组合件
CN106537588A (zh) 制造具有高效率散热路径的堆叠式半导体裸片组合件的方法
US8937385B2 (en) Electronic component and fabrication process of this electronic component
CN104798198B (zh) 半导体装置
CN110246816A (zh) 一种晶圆级三维堆叠微流道散热结构及其制造方法
Al Omari et al. A novel concept to enhance the applicability of solid gallium as phase change material for heat sinks by integrating within it discretely distributed chunks of un-encapsulated PCM
CN106571350A (zh) 数据存储装置和包括该数据存储装置的电子装置
Sarvey et al. Microfluidic cooling of a 14-nm 2.5-D FPGA with 3-D printed manifolds for high-density computing: Design considerations, fabrication, and electrical characterization
CN108417541A (zh) 半导体封装
Oprins et al. Experimental thermal characterization and thermal model validation of 3D packages using a programmable thermal test chip
CN103413802B (zh) 一种大功耗芯片封装结构
CN206541823U (zh) 散热件及具有散热件的芯片封装
CN107993990A (zh) 一种16引脚高密度集成电路封装结构
CN109845424A (zh) 用于导出热的设备及其制造方法
CN104576572B (zh) 包括电子装置和电子系统的集成电路芯片
Park et al. Thermal and electrical performance for wafer level package
Pan et al. IC-Package Thermal Co-Analysis in 3D IC Environment
BR112020004464A2 (pt) pastilha de freio com colheitadeira de energia termoelétrica integrada para sistema de frenagem
CN106971987A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant