CN104617569A - 用于级联电压管脚的组合esd有源钳位电路 - Google Patents

用于级联电压管脚的组合esd有源钳位电路 Download PDF

Info

Publication number
CN104617569A
CN104617569A CN201410584942.9A CN201410584942A CN104617569A CN 104617569 A CN104617569 A CN 104617569A CN 201410584942 A CN201410584942 A CN 201410584942A CN 104617569 A CN104617569 A CN 104617569A
Authority
CN
China
Prior art keywords
voltage
pin
circuits
diode
triggering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410584942.9A
Other languages
English (en)
Other versions
CN104617569B (zh
Inventor
曹轶群
A·鲁普
U·格拉瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104617569A publication Critical patent/CN104617569A/zh
Application granted granted Critical
Publication of CN104617569B publication Critical patent/CN104617569B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02—Details
    • H02H3/04—Details with warning or supervision in addition to disconnection, e.g. for indicating that protective apparatus has functioned
    • H02H3/046—Signalling the blowing of a fuse
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/041—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage using a short-circuiting device
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/043—Protection of over-voltage protection device by short-circuiting

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Emergency Protection Circuit Devices (AREA)
  • Protection Of Static Devices (AREA)

Abstract

本发明的各个实施例涉及一种用于级联的电压管脚的、组合的静电放电有源钳位电路，其可以包括电子开关、多个放电路径和多个触发电路。响应于检测到跨任意两个电压管脚的电压事件，触发电路装置可以接通电子开关从而使电压事件引起的电流流过放电路径中的一个或者多个放电路径而不是流过可能潜在地被电压事件引起的电流损坏的功能电路装置。

Description

用于级联电压管脚的组合ESD有源钳位电路
技术领域
本公开内容涉及电子装置，并且更具体地涉及静电放电保护电路装置。
背景技术
在材料的表面内或者表面上的静电的不平衡会引起静电。这类电荷不平衡最常见地被观察到为由称为摩擦起电效应(也称为摩擦充电)的现象所引起。摩擦充电使得，具有弱束缚的电子的材料通过摩擦失去电子并且电子转移至具有被稀疏地填充的电子壳层(shell)的材料，从而造成一种材料变成带正电而另一种材料带负电。静电放电(ESD)是在两个物体之间由接触而引起的骤然的电流。在每天生活中，摩擦充电的一个常见示例，在某人走过地面从而静电累积时出现；而ESD的一个常见示例，在这个人触摸灯开关或者其它导电性材料时出现，有时会导致小火花的产生。
在以上示例中产生的火花通常对人无害，并且有时甚至不被人察觉，但是却潜在地可以对电子器件和部件非常有破坏性。人走过地面并触摸导电性材料的以上示例，仅为静电如何累积并造成ESD的许多示例之一。为了防止ESD引起的损坏，电子装置制造商经常在电子器件和部件中，比如集成电路(IC)和印刷电路板(PCB)中，包括ESD保护电路装置。具有接地管脚和级联电压管脚(即具有不同供应电压的管脚)的IC例如可以包括，用于保护在各种管脚组合之间的功能电路免受正和负ESD应力二者的ESD保护电路装置。在电子器件中常用的一个类型的ESD保护电路装置是ESD钳位电路。在检测到由例如ESD事件引起的、跨两个管脚的过电压或者电压尖峰时，ESD钳位电路引导由过电压或者电压尖峰引起的电流离开功能电路，例如引导到接地。
ESD保护电路装置增加了整个电路的复杂性，并且需要在电路上的物理空间，但是在一些情况下可能必需的，以便保护电路的功能电路装置。如果没有ESD保护电路装置，会潜在地降低电路的可靠性，并且潜在地增加对于替代地采用耗费时间的和高成本的电路的需要。
发明内容
本公开内容介绍一种静电放电(ESD)钳位电路，该ESD钳位电路包括：一个大电子开关，在本公开内容中称为大开关；以及不同的触发电路，其用于针对不同应力组合(即在跨不同管脚组合的不同触发条件)而接通大开关。通过采用不同触发电路而不是多个分离的ESD钳位电路来使用大开关，本公开内容的技术可以允许如下ESD保护电路装置，该ESD保护电路装置在IC或者PCB上被实施时，与现有技术的ESD钳位电路比较，利用更少面积并且可能也更易于实施。
在一个示例中，一种电路包括：电子开关；触发电路装置，其被配置用于检测跨多个节点的电压事件；以及路径电路装置，其被配置用于响应于触发电路装置检测到跨多个节点中的两个节点的电压事件，来引导经过电子开关的电流。
在另一示例中，一种电路包括：第一管脚，其被配置用于接收第一电压；第二管脚，其被配置用于接收第二电压；第三管脚，其被配置用于接收第三电压；以及电子开关，其连接到第一管脚和第三管脚；触发电路装置，其中触发电路装置被配置用于检测跨第一管脚和第三管脚的第一电压事件，以及响应于检测到第一电压事件而引导经过电子开关的电流，以及检测跨第二管脚和第三管脚的第二电压事件，以及响应于检测到第二电压事件而引导经过电子开关的电流，以及检测跨第一管脚和第二管脚的第三电压事件，并且响应于检测到第三电压事件而引导经过电子开关的电流。
在附图和以下说明中阐述一个或者多个示例的细节。其它的特征、目的和优点，将由本说明书和附图以及从权利要求而变得显而易见。
附图说明
图1A示出使用不同ESD钳位电路以保护不同电路的现有技术的ESD概念的示意图。
图1B示出使用堆叠的ESD钳位电路以保护不同电路的现有技术的ESD概念的示意图。
图2A示出如下电路，该电路代表可以模拟带电操作者的人体模型(HBM)。
图2B示出图2A中的HBM电路产生的放电曲线图的示例。
图3示出根据本公开内容的技术的包括ESD保护的电路的示例。
图4A-图4C示出可以用来实施本公开内容的技术的路径电路装置的示例部分。
图5示出根据本公开内容的技术的包括ESD保护的电路的示例。
图6示出根据本公开内容的技术的包括ESD保护的电路的示例。
图7示出根据本公开内容的技术的包括ESD保护的电路的示例。
图8示出根据本公开内容的技术的包括ESD保护的电路的示例。
图9示出根据本公开内容的技术的包括ESD保护的电路的示例。
图10示出根据本公开内容的技术的包括ESD保护的电路的示例。
图11示出根据本公开内容的技术的包括ESD保护的电路的示例。
具体实施方式
本公开内容描述一种静电放电(ESD)钳位电路，该ESD钳位电路包括一个大电子开关(在本公开内容中有时称为大开关)以及用于针对不同应力组合而接通大开关的不同触发电路。电子器件目前使用具有不同电压等级的多个ESD钳位电路以保护电路的管脚免受ESD事件。本公开内容描述用于将多个ESD钳位电路组合成包括大开关和不同触发电路的一个ESD钳位电路的技术。通过采用不同触发电路而不是多个分离ESD钳位电路来使用大开关，本公开内容的技术可以允许如下ESD保护电路装置，该ESD保护电路装置在集成电路(IC)或者印刷电路板(PCB)上被实施时，与现有技术的ESD钳位电路比较，利用更少面积并且可能也更易于实施。在本公开内容中介绍的电路设计技术可以被实施到一大系列的高度集成的器件或者IC中，该高度集成器件或IC包括微处理器、微控制器、专用集成电路(ASIC)、数字信号处理器(DSP)、汽车IC、安全IC和功率管理IC，并且也可以被实施到包括PCB的非高度地集成的器件中。实施在本公开内容中介绍的设计技术的电路，可以被包括在消费者电子装置、工业电子装置、汽车电子装置、或者实际上在任何其它类型的电子装置中。
用来实施本公开内容的技术的ESD开关是电子开关，该电子开关可以例如是金属-氧化物-半导体场效应晶体管(MOSFET)器件、双极型晶体管、氮化镓(GaN)FET、晶闸管或者其它类型的电子开关。本公开内容将呈现ESD保护电路的若干示例，这些ESD保护电路使用MOSFET开关(在本公开内容中也称为大MOS(BigMOS))，但是应当理解的是，其它类型的开关，以及包括以上列举的开关，可以相似地用于实施本公开内容的技术。如在本公开内容中使用的那样，在“大开关”或者“大MOS”中的“大”一般是指为了实施ESD保护而需要的总面积。可以用来实施本公开内容的技术并且以下将更具体描述的特定部件，、比如正向二极管或者触发电路，例如具有大MOS的大小的约10％。根据指定的ESD要求，大MOS可以例而在5000μm2与100000μm2之间。
图1A示出器件100A的示意图，该器件利用ESD保护电路装置的示例。器件100A可以例如是IC、PCB或者其它类型的电路。器件100A包括电路102、电路104、电路106、ESD钳位电路108、ESD钳位电路110和ESD钳位电路112。电路102、电路104和电路106代表功能电路，这意味着它们被配置用于执行器件100A的希望的功能。ESD钳位电路108、ESD钳位电路110和ESD钳位电路112代表ESD保护电路装置，这意味着它们被配置用于保护电路102、电路104和电路106免受ESD事件。器件100A具有被配置用于接收不同等级的电压的电压管脚114、电压管脚116和电源管脚118。电压管脚114、116和118被配置用于分别接收VCP、Vbat和GND。VCP可以例如是高于Vbat的电压，该Vbat可以又高于GND。
电路102被连接于电压管脚114与电压管脚116之间，并且在ESD事件引起比VCP–Vbat加上跨电压管脚114和116的裕度更大的电压差的实例中，ESD钳位电路108被配置用于从电路102引开电流，从而保护电路102免受跨电压管脚114和116的过电压。相似地，电路104被连接于电压管脚116与电压管脚118之间，并且在ESD事件引起比Vbat–Gnd加上跨电压管脚116和118的裕度更大的电压差的实例中，ESD钳位电路110被配置用于从电路104引开电流，从而保护电路104免受跨电压管脚116和118的过电压。电路106被连接于电压管脚114与电压管脚118之间，并且在ESD事件引起比VCP–Gnd加上跨电压管脚114和118的裕度更大的电压差的实例中，ESD钳位电路112被配置用于从电路106引开电流，从而此保护电路106免受跨电压管脚114和118的过电压。以上实例包括裕度因子，因为ESD钳位电路108、ESD钳位电路110和ESD钳位电路112被配置用于在该电压处检测到过电压条件的门限电压，可以不与正常操作电压相同。取而代之，ESD钳位电路108、ESD钳位电路110和ESD钳位电路112可以例如被配置用于在略高于正常操作电压的电压处检测到过电压条件。
ESD钳位电路108、ESD钳位电路110和ESD钳位电路112可以附加地或者备选地被配置用于分别检测跨电压管脚114和116、电压管脚116和118、以及电压管脚114和118的电压尖峰。如在图1A的示例中可见，三个分离的ESD钳位电路被用来保护三个分离的功能电路免于可能在两个不同电压管脚之间出现的ESD事件。
图1B示出器件100B的示意图，该器件利用ESD保护装置的另一示例。器件100B使用堆叠的ESD钳位电路来保护不同的功能电路。图1B中所示的部件的行为方式大体与上文关于图1A描述的相似编号的部件相同，但是器件100B仅包括两个ESD钳位电路而不是三个。在器件100B中，ESD钳位电路108和ESD钳位电路110被级联，以保护电路106免受跨电压管脚114和118的过电压条件。因此，在器件100B的配置中，电路106被连接于电压管脚114与电压管脚118之间，并且在ESD引起跨电压管脚114和118的比VCP–Gnd更大的电压差的实例中，ESD钳位电路108和ESD钳位电路110的组合被配置用于从电路106引开电流，从而保护电路106免受跨电压管脚114和118的过电压。尽管图1B中所示配置相对于图1A中所示配置将ESD钳位电路数目从三个减少至两个，但是ESD钳位电路108和ESD钳位电路110在被配置用于器件100B时可能需要比在被配置用于器件100A时更大，因此抵消了器件100B的级联配置的一些益处。所示用于器件100A和器件100B二者的设计技术由于需要多个ESD钳位电路，而潜在地遭受大的面积消耗和高的ESD设计成本。
与图1A和1B中所示设计形成对照，本公开内容的ESD钳位电路可以包括大开关以及用于针对不同应力组合(即跨不同管脚组合的不同过电压或者电压尖峰组合)而接通大开关的不同触发电路。一个或者多个正向偏置二极管可以用来创建放电路径，这些放电路径从功能电路装置引开ESD电流，从而保护功能电路装置。大开关传导主要ESD电流，并且触发电路检测出现的在不同电压等级在不同管脚之间的过电压或者瞬态电压。在实施本公开内容的技术时，触发电路通常占用与大开关比较的小得多的布局面积，因此通过仅使用与多个触发电路组合的一个大开关，与关于图1A和1B描述的技术比较，可以减少专用于ESD保护的布局面积数量。作为示例，在本公开内容的技术的一个实现方式中，发现大MOS占据近似16000微米的布局面积，而触发电路各自占据近似2200微米的布局面积。本公开内容的ESD钳位电路也可以由于使用大MOS开关以及减少独立ESD钳位电路的数目，而造成更低的漏电流和寄生电容。
图2A示出如下电路，该电路代表可以模拟带电操作者的人体模型。在1000V的充电电压，在被放电时，图2A的电路可以产生近似600-740mA的峰值电流，其中上升时间为近似2ns至10ns并且衰减时间为近似130ns至170ns。图2B中所示放电曲线图呈现了本公开内容的技术可以帮助防范的放电类型的示例。
图3示出根据本公开内容的技术的包括ESD保护的电路的示例。电路300包括触发电路装置301、路径电路装置303和电子开关305。电路300包括N个节点，在图3中标注为V1、V2、V3…VN。图3的节点可以例如对应于级联的电压输入管脚。在图3的示例中，可以假设在正常操作条件之下，在V1的电压代表最高电压，并且在VN的电压代表最低电压。因此，在图3的示例中，电子开关305被连接于最高电压(V1)与最低电压(VN)之间。在检测到跨N个节点中的任意两个节点的电压事件、比如过电压或者电压尖峰时，触发电路装置301可以接通电子开关305，从而使由电压事件创建的电流经过电子开关305流向接地或者参考电压，并且从可能潜在地被电压事件损坏的功能电路装置流开。例如在检测到跨节点V2和VN的电压事件时，触发电路装置301可以接通电子开关305，并且路径电路装置303可以创建从节点V2经过节点V1并且经过电子开关305到VN的放电路径。
图4A-图4C示出路径电路装置比如图3的路径电路装置303的示例部分。图4A-图4C的示例示出用于四个级联的节点的路径电路装置，但是本公开内容的技术可以被扩展至具有更多或者更少节点的配置。在图4A的示例中，路径电路装置400A包括串联的二极管401、402和403。如以下将更具体说明的那样，二极管401-403可以包括正向偏置二极管，这些正向偏置二极管可以用来创建从功能电路装置引开ESD电流的放电路径，从而保护功能电路装置。在图4B的示例中，路径电路装置400B包括并联(in parallel)的二极管411、412、413和414，如图所示。如以下将更具体说明的那样，二极管411-414可以包括正向偏置二极管，这些正向偏置二极管可以用来创建从功能电路装置引开ESD电流的放电路径，从而保护功能电路装置。在图4C的示例中，路径电路装置400C包括二极管421、422、423、424、425和426，这些二极管类似地可以包括可以正向偏置二极管，这些正向偏置二极管可以用来创建从功能电路装置引开ESD电流的放电路径，从而保护功能电路装置。
参照图4A并且在这一示例中将电子开关连接到V1和V4(在图4A中未示出)，如果在V2与V3之间检测到过电压事件，则电流在正向方向上经过二极管401、经过节点V1、经过电子开关(在图4A中未示出)流向V4并且经过二极管403流向V3。作为另一示例，如果在V3与V4之间检测到过电压电流，则电流在正向方向上经过二极管402和二极管401、经过节点V1、经过电子开关流向V4。如果在V4与V3之间出现过电压事件，其中V4高于V3，则电流在正向方向上流过二极管403。
图4B示出路径电路装置的另一实现方式。路径电路装置400B大体以与400A的方式相似的方式操作，但是在路径电路装置400B中，一些节点组合具有单二极管路径，而一些节点组合具有包括多个二极管的路径，这意味着用于一些节点组合的路径可以与用于其它节点组合的路径完全或者部分地重叠。例如关于图4B，如果在V3与V4之间检测到过电压，则电流仅流过一个二极管(即二极管412)而不是如图4A中所示的两个二极管(即二极管401和402)。然而，如果在V4出现过电压，则电流可以流过二极管414和二极管412并且/或者电流可以流过二极管413和二极管411。图4C示出路径电路装置的又一实现方式，其中每个节点组合具有专用路径。以下将更具体描述关于图3和图4A-图4C介绍的本公开内容的技术。
图5示出根据本公开内容的技术的包括ESD保护的电路500。电路500包括大MOS 502、触发电路块504以及电压管脚506、508、510、512和514。电路500也包括二极管516、二极管518和二极管520。在V2与VN之间示出的省略号旨在于表示在图5中未明示的电压管脚和对应ESD保护电路装置，这意味着图5的技术不限于具有特定数目的电压管脚的电路，而是也可以具有各种数目的电压管脚。电路500也可选地包括，被配置用于保护大MOS的栅极氧化物在ESD事件的情况下免于过电压的栅极保护电路装置(GPC)550。然而GPC550不是实施本公开内容的技术所必需的，并且另外，栅极保护电路装置可以不是特定类型的ESD开关所必需的，比如双极型晶体管或者晶闸管。
在图5的示例中，电压管脚506被配置用于接收电压V1；电压管脚508被配置用于接收电压V2；电压管脚510被配置用于接收电压VN；电压管脚512被配置用于接收电压VN+1；并且电压管脚514被配置用于接收电压GND。大MOS 502的漏极连接到电路500的最高电压输入管脚，该电压输入管脚在图5的示例中是电压管脚506，并且大MOS 502的源极连接到电路500的最低电压输入管脚，该电压输入管脚在图5的示例中是电压管脚514。如在本公开内容中使用的那样，术语“连接”不应被解释为仅意味着直接连接，因为在一些实例中，可以经由中间部件来连接两个部件。电压V2、V N和VN+1可以是在V1与GND之间的任何电压；然而出于示例的目的，可以对于图5假设以下条件成立：V1>V2>VN>VN+1>GND。V1、V2、V N、VN+1和GND代表电压管脚506、508、510、512和514被配置用于在正常操作条件之下接收的电压。
电压管脚506、508、510、512和514中的每个电压管脚连接到触发电路块504。触发电路块504可以被配置用于检测在电压管脚506、508、510、512和514中的两个管脚的任意组合之间的过电压和/或电压尖峰。过电压一般在两个管脚之间的电压大于在那些两个管脚之间的正常操作电压时出现。因此，触发电路块504可以被配置用于在该电压处确定过电压存在的电压值，可以是如下电压：该电压充分地高于用于两个管脚的正常操作电压，从而触发电路块504在电路500在正常条件之下操作时不会检测到过电压；但是该电压充分地低于潜在地引起损坏的电压电平，从而触发电路块504会在功能电路装置被损坏之前检测到过电压。在电路500中，例如在电压管脚506与电压管脚508之间的正常操作电压是V1–V2。因此，触发电路块504可以被配置用于在如下电压处检测到过电压：该电压通常为V1–V2的101％至200％，或者在V1–V2以上的在0.5V与15V之间的绝对值。可以基于可以对于在不同应用中使用的不同电路而变化的设计考虑，来调整触发电路块504在该电压处检测到过电压的特定电压。
电压尖峰一般是指大于门限增加速率的每单位时间的电压增加速率(dV/dT)。因此，触发电路块504可以被配置用于在该dV/dT值处确定电压尖峰存在的dV/dT值可以是如下dV/dT值：该dV/dT值充分地高于可以在正常操作条件之下操作的dV/dT值，从而触发电路块504在电路500在正常条件之下操作时不会检测到电压尖峰；但是充分地低于潜在地引起损坏的dV/dT值，从而触发电路块504会在功能电路装置被损坏之前检测到电压尖峰。对于一些实现方式，用于dV/dT的门限值可以在0.1V/ns至100V/ns的范围内。然而，根据ESD保护电路被实施用于的具体应用，用于确定对应电压尖峰的dV/dT值的门限值，可以广泛地变化。本公开内容将使用术语“电压事件”来一般地指代过电压或者电压尖峰。
二极管516、二极管518和二极管520可以都包括正向偏置二极管。在图5的示意图中，二极管516具有端子517A和517B。在端子517A的电压大于在端子517B的电压时，那么很少或者无电流流过二极管516。在端子517B的电压充分地大于在端子517A的电压时，那么电流经过二极管516从端子517B流向端子517A。如以上提到的那样，在正常操作条件之下，V1>V2，这意味着很少或者无电流流过二极管516；然而在电压事件在电压管脚508处出现时，在端子517B的电压可以大于在端子517A的电压从而使电流流过二极管516。二极管518和二极管520的行为方式一般以与二极管516相同，并且在正常操作条件以下，很少或者无电流流过二极管518和二极管520。
响应于检测到电压事件，触发电路块504向大MOS 502发送栅极控制信号并且“接通”大开关502，从而电流流过大MOS 502。栅极控制信号接通大MOS 502，从而电流从大MOS 502的漏极流向大MOS 502的连接到接地的源极。然而在正常操作条件之下，触发电路块504不会向大MOS 502发送栅极控制信号，并且大MOS 502“关断”，从而很小的电流流过大MOS 502。在本公开内容中，假定大MOS“接通”一般旨在于意味着大MOS正在传导电流，而假定大MOS“关断”一般是意味着大MOS没有正在传导电流。
作为一个示例，在正常操作条件之下，电压管脚506接收电压V1，并且电压管脚514接收电压GND，这意味着跨电压管脚506和514的电压是V1–GND。电路500可以包括功能电路装置的在电压V1–GND操作的部分(在图5中未示出)。当跨电压管脚506和514的电压是V1–GND时，那么触发电路块504不会检测到过电压并且不会发送用于接通大MOS 502的栅极接通信号。然而，如果在电压管脚506和514处出现ESD事件，则跨电压管脚506和514的电压可能高于V1–GND，在该情况下，触发电路块504检测到过电压条件并且向大MOS 502发送接通大MOS 502的栅极控制信号。在大MOS 502接通时，过电压条件引起的电流经过大MOS 502流向接地而不是流过功能电路装置，后者可能潜在地损坏功能电路装置。
在单独的示例中，在正常操作条件之下，电压管脚508接收电压V2，并且电压管脚514接收电压GND，这意味着跨电压管脚508和514的电压是V2–GND。电路500可以包括功能电路装置的在电压V2–GND操作的部分(在图5中未示出)。当跨电压管脚508和514的电压是V2–GND时，那么触发电路块504不会检测到过电压并且不会发送用于接通大MOS 502的栅极信号。然而，如果在电压管脚508和514处出现ESD事件，则跨电压管脚508和514的电压可能高于V2–GND，在该情况下，触发电路块504检测到过电压条件并且向大MOS 502发送接通大MOS 502的栅极控制信号。在大MOS 502接通时，过电压条件引起的电流经过二极管516和大MOS 502流向接地而不是流过功能电路装置，后者可能潜在地损坏功能电路装置。
在如以上描述的，在电压管脚506和514处的电压事件的示例中，电压事件引起的电流可以经过大MOS 502从电压管脚506直接流向接地，因为如以上提到的那样，电压管脚506被配置用于接收最高电压并且直接连接到大MOS 502。然而，电压管脚508不直接连接到大MOS 502。取而代之，在电压事件在电压管脚508与514之间出现时，电压事件引起的电流经过二极管516以及经过大MOS 502流向接地。在过电压事件在电压管脚510与514之间出现时，过电压引起的电流经过二极管518、在管脚510与508之间的更多二极管(由图5中的省略号代表)、二极管516和大MOS 502，流向接地。
图6示出根据本公开内容的技术的包括ESD保护的电路600。电路600包括大MOS 602、触发电路块604以及电压管脚606、608、610和612。电路600也包括二极管616和二极管618。触发电路块604包括触发电路621、触发电路622、触发电路623、触发电路624、触发电路625和触发电路626。如以上提到的那样，本公开内容的技术不限于具有特定数目的电压管脚的电路，而是也可以具有各种数目的电压管脚。电路600也可选地包括被配置用于保护大MOS的栅极氧化物在ESD事件的情况下免于过电压的栅极保护电路装置(GPC)650。然而GPC 650不是实施本公开内容的技术所必需的，并且另外，栅极保护电路装置可以不是特定类型的ESD开关所必需的。
在图6的示例中，电压管脚606被配置用于接收电压V1；电压管脚608被配置用于接收电压V2；电压管脚610被配置用于接收电压VN；电压管脚612被配置用于接收电压GND。大MOS 602的漏极连接到电路600的最高电压输入管脚，该电压输入管脚在图6的示例中是电压管脚606，并且大MOS 602的源极连接到电路600的最低电压输入管脚，该电压输入管脚在图6的示例中是电压管脚612。电压V2和V N可以是在V1与GND之间的任何电压；然而出于示例的目的，可以对于图6假设以下条件成立：V1>V2>VN>GND。V1、V2、V N和GND代表电压管脚606、608、610和612被配置用于在正常操作条件之下接收的电压。图6旨在于是用于具有N+1个输入管脚的电路的通用图。如图6中所示，如果N等于3，这意味着电路600具有四个输入管脚，则电路600可以包括用于检测跨两个管脚的不同排列(permutation)的电压事件的六个触发电路。如果N大于3，则电路600可以包括用于检测跨两个输入管脚的附加的排列的电压事件的附加的触发电路。
电压管脚606、608、610和612中的每个电压管脚连接到触发电路块604。触发电路块604可以被配置用于检测在电压管脚606、608、610和612中的两个管脚的任意组合之间的过电压和/或电压尖峰。二极管616和二极管618是正向偏置二极管。如以上陈述的那样，电路600旨在于是具有N+1个输入的电路的通用表示。因而，在电路600中包括的正向偏置二极管的数目可以根据输入数目而变化，从而基于触发电路数目而变化。触发电路块604的行为方式大体以与以上关于图5描述的触发电路块504相同，但是图6的示意图示出触发电路块604包括多个分立触发电路。触发电路621被配置用于检测跨电压管脚606和612的电压事件；触发电路622被配置用于检测跨电压管脚606和608的电压事件；触发电路623被配置用于检测跨电压管脚606和610的电压事件；触发电路624被配置用于检测跨电压管脚608和612的电压事件；触发电路625被配置用于检测跨电压管脚608和610的电压事件；并且触发电路626被配置用于检测跨电压管脚610和612的电压事件。
响应于检测到电压事件，触发电路621-626中的任意触发电路向大MOS 602发送栅极控制信号并且接通大MOS 602，从而电流流过大MOS 602。栅极控制信号接通大MOS 602，从而电流从大MOS 602的漏极流向大MOS 602的连接到接地的源极。然而在正常操作条件之下，触发电路621-626都不会向大MOS 602发送栅极控制信号，并且大MOS 602“关断”，从而很小的电流流过大MOS 602。
作为一个示例，在正常操作条件之下，电压管脚606接收电压V1，并且电压管脚612接收电压GND，这意味着跨电压管脚606和614的电压是V1–GND。电路600可以包括功能电路装置的在电压V1–GND操作的部分(在图6中未示出)。当跨电压管脚606和612的电压是V1–GND时，那么触发电路块621不会检测到过电压并且不会发送用于接通大MOS 602的栅极接通信号。然而，如果在电压管脚606和612处出现ESD事件，则跨电压管脚606和612的电压可能高于V1–GND，在该情况下，触发电路621检测到过电压条件并且向大MOS 602发送接通大MOS 602的栅极控制信号。在大MOS602接通时，过电压条件引起的电流经过大MOS 602流向接地而不是流过功能电路装置，后者可能潜在地损坏功能电路装置。
在单独的示例中，在正常操作条件之下，电压管脚608接收电压V2，并且电压管脚610接收电压VN，这意味着跨电压管脚608和610的电压是V2–VN。电路600可以包括功能电路装置的在电压V2–VN操作的部分(在图6中未示出)。当跨电压管脚608和610的电压是V2–VN时，那么触发电路块625不会检测到过电压并且不会发送用于接通大MOS 602的栅极信号。然而，如果在电压管脚608和610处出现ESD事件，则跨电压管脚608和610的电压可能比V2–VN高得多，在该情况下，触发电路块625检测到过电压条件并且向大MOS602发送接通大MOS 602的栅极控制信号。在大MOS 602接通时，过电压条件引起的电流经过二极管616和大MOS 602流向接地，并且经过二极管618流向VN而不是流过功能电路装置，后者可能潜在地损坏功能电路装置。触发电路622、触发电路623、触发电路624和触发电路626的行为方式大体为，以上关于触发电路621和触发电路625描述的方式。
图7示出根据本公开内容的技术的包括ESD保护的电路700。电路700包括大MOS 702、触发电路块704以及电压管脚706、708和710。电路700也包括二极管716和二极管718，这些二极管是正向偏置二极管。触发电路块704包括触发电路721、触发电路722、触发电路723和电阻器751。电路700也包括功能电路装置(在图中标注为FC)732、功能电路装置734和功能电路装置736。在电路700中实施的ESD保护被配置用于保护功能电路装置732、功能电路装置734和功能电路装置736。
图7也示出栅极保护电路装置，该栅极保护电路装置包括以串联配置对齐在大MOS 702的栅极与源极之间的齐纳二极管(例如图7中的二极管753和755)的堆叠。齐纳二极管的堆叠使在栅极与源极之间的电压(并且因此使跨大MOS 702的栅极氧化物的电压)限于近似为齐纳二极管的击穿电压之和。这一电压限制可以在正常功能操作期间以及在ESD应力事件期间，保证对于大MOS栅极氧化物的安全操作条件。用于电路700的栅极电路装置的其它实现方式可以包括更多或者更少齐纳二极管，并且电路700的一些实现方式可以不包括栅极保护电路装置。一般而言，也可以在图8-图11的电路中包括如关于图7描述的栅极保护。因此，对于在图8-图11的电路中示出栅极保护的范围，可以假设栅极保护电路装置以如关于图7描述的相同方式操作。
在图7的示例中，电压管脚706被配置用于接收电压VCP；电压管脚708被配置用于接收电压VS；并且电压管脚710被配置用于接收电压GND。在图7的示例中，大MOS 702可以是n型横向DMOS晶体管。大MOS 702的漏极连接到电路700的最高电压输入管脚，该电压输入管脚在图7的示例中是电压管脚706，并且大MOS 702的源极连接到电路700的最低电压输入管脚，该电压输入管脚在图7的示例中是电压管脚710。电压VS可以是在VCP与GND之间的任何电压。出于示例的目的，可以对于图7假设以下条件成立：VCP>VS>GND。VCP、VS和GND代表电压管脚706、708和710被配置用于在正常操作条件之下接收的电压。
电压管脚706、708和710中的每个电压管脚连接到触发电路块704。触发电路块704可以被配置用于检测在电压管脚706、708和710中的两个管脚的任意组合之间的过电压。触发电路块704的行为方式大体与以上分别关于图5和6描述的触发电路块504和604相同，但是图7的示意图示出关于触发电路的实现方式的更多细节。在电路700中，功能电路装置732被配置为在电压VCP–VS下、即在电压管脚706与电压管脚708之间的电压下操作。触发电路722被配置用于检测跨电压管脚706和708的电压事件，并且从而保护功能电路装置732。功能电路装置734被配置为在电压VS–GND下、即在电压管脚708与电压管脚710之间的电压下操作。触发电路723被配置用于检测跨电压管脚708和710的电压事件，并且从而保护功能电路装置734。功能电路装置736被配置为在电压VCP–GND下、即在电压管脚706与电压管脚710之间的电压下操作。触发电路721被配置用于检测跨电压管脚706和710的电压事件，并且从而保护功能电路装置736。
响应于检测到电压事件，触发电路721-723中的任意触发电路向大MOS 702发送栅极控制信号并且接通大MOS 702，从而电流流过大MOS 702。触发电路721-723通过创建跨电阻器751的栅极到源极电压——该栅极到源极电压使漏极到源极电流流过大MOS 702，来使大MOS 702接通。栅极控制信号接通大MOS 702，从而电流从大MOS702的漏极流向大MOS 702的连接到接地的源极。然而在正常操作条件之下，触发电路721-723都不会向大MOS 702发送栅极控制信号，并且大MOS 702“关断”，从而很小的电流流过大MOS 702。
作为一个示例，在正常操作条件之下，电压管脚706接收电压VCP，并且电压管脚710接收电压GND，这意味着跨电压管脚706和710的电压是VCP–GND。出于示例的目的，VCP可以是45V，并且GND可以是0V，这意味着VCP–GND是45V。功能电路装置736可以被配置为在45V操作。当跨电压管脚706和710的电压处于或者接近45V时，那么触发电路721不会检测到过电压并且不会发送用于接通大MOS 702的栅极接通信号。然而，如果在电压管脚706和710处出现ESD事件，则跨电压管脚706和710的电压可能比45V高得多，在该情况下，触发电路721检测到过电压条件并且向大MOS702发送接通大MOS 702的栅极控制信号。触发电路721可以例如被配置为，在电压管脚706与710之间的电压超过50V时检测到过电压。在大MOS 702接通时，跨电压管脚706和710的大于70伏特的电压引起的电流经过大MOS 702流向接地而不是流过功能电路装置736，后者可能潜在地损坏功能电路装置736。
触发电路721包括晶体管742A、电阻器744A、齐纳二极管(在图7中表示为二极管746A和二极管748A)的第一堆叠、以及齐纳二极管(在图7中表示为二极管750A和二极管752A)的第二堆叠。在图7的示例中，晶体管742A可以是p沟道MOSFET，其中晶体管742A的源极连接到电压管脚706并且晶体管742A的漏极连接到大MOS702的栅极。二极管746A和748A是齐纳二极管，其中二极管746A的一个端子(标注为754A)连接到晶体管742A的栅极(在节点745A处)并且二极管748A的一个端子(标注为756A)连接到接地。电阻器744A的一个端子连接到电压管脚706，而电阻器744A的另一端子在节点745A处连接到，晶体管742A的栅极和二极管746A的端子754A二者。二极管750A和752A是在晶体管742A的栅极与源极之间的可选栅极保护电路装置。二极管750A和752A的栅极保护电路装置大体以与以上描述的二极管753和755的栅极保护电路装置相同的方式工作。
触发电路722包括晶体管742B、电阻器744B、齐纳二极管(在图7中表示为二极管746B和二极管748B)的第一堆叠以及齐纳二极管(在图7中表示为二极管750B和二极管752B)的第二堆叠。在图7的示例中，晶体管742B可以是p沟道MOSFET，其中晶体管742B的源极连接到电压管脚706并且晶体管742B的漏极连接到大MOS702的栅极。二极管746B和748B是齐纳二极管，其中二极管746B的一个端子连接到晶体管742B的栅极并且二极管748B的一个端子连接到电压管脚708。电阻器744B的一个端子连接到电压管脚706，而电阻器744B的另一端子连接到，晶体管742B的栅极和二极管746B的端子二者。二极管750B和752B是在晶体管742B的栅极与源极之间的可选栅极保护电路装置。二极管750B和752B的栅极保护电路装置大体以与以上描述的二极管753和755的栅极保护电路装置相同的方式工作。
触发电路723包括晶体管742C、电阻器744C、齐纳二极管(在图7中表示为二极管746C和二极管748C)的第一堆叠以及齐纳二极管(在图7中表示为二极管750C和二极管752C)的第二堆叠。在图7的示例中，晶体管742C可以是p沟道MOSFET，其中晶体管742C的源极连接到电压管脚708并且晶体管742C的漏极连接到大MOS702的栅极。二极管746C和748C是齐纳二极管，其中二极管746C的一个端子连接到晶体管742C的栅极并且二极管748C的一个端子连接到电压管脚710。电阻器744C的一个端子连接到电压管脚708，而电阻器744C的另一端子连接到，晶体管742C的栅极和二极管746C的端子二者。二极管750C和752C是在晶体管742C的栅极与源极之间的可选栅极保护电路装置。二极管750C和752C的栅极保护电路装置大体以与以上描述的二极管753和755的栅极保护电路装置相同的方式工作。触发电路723也包括用于防止自大MOS 702的栅极的不希望的电流路径的二极管765，该电流路径可能避免大MOS 702接通。
如以上介绍的那样，触发电路721被配置用于检测跨电压管脚706和710的过电压。当在节点745A处的电压在门限电平以下时，无电流从晶体管742A的源极流向晶体管742A的漏极。在无电流流过晶体管742A时，在大MOS 702的栅极不存在用于接通大MOS 702的栅极信号。在节点745A处的电压在门限电平以上时，电流从晶体管742A的源极流向晶体管742A的漏极从而在大MOS 702的栅极存在用于使大MOS 702接通的栅极信号。因此，触发电路721被配置用于在745A处产生如下电压，该电压在正常操作期间在门限电平以下，但是在过电压存在时在门限电平以上。
如以上介绍的那样，二极管746A和748B代表齐纳二极管的堆叠。二极管746A和748A代表的齐纳二极管的堆叠、以及在本公开内容中提到的齐纳二极管的其它堆叠，可以在事实上包括多于所示的仅两个二极管。在齐纳二极管的堆叠中的二极管可以用来限定用于该堆叠的击穿电压。作为一个示例，假设齐纳二极管具有8V的反向击穿电压和0.7V的正向电压，那么为了实现32.7V的击穿电压，可以使用包括四个反向偏置方向齐纳二极管和一个正向偏置方向二极管的齐纳二极管的堆叠。
当跨二极管746A和748A(即二极管746A和748A代表的齐纳二极管的堆叠)的电压降在正向方向上(即从端子756A到754A)为正时，那么二极管746A和748A导电。当跨二极管746A和748A的电压降在反向方向上(即从端子754A到756A)为正，但是小于击穿电压时，那么二极管746A和748A不导电。当跨二极管746A和748A的电压降在反向方向上为正并且大于击穿电压时，那么二极管746A和748B导电。因此，选择二极管746A和748A，使得正常电压不会造成反向偏置电流流动而过电压会造成反向偏置电流流动。附加地，选择电阻器744A的电阻值，使得跨电压管脚706和710的电压超过VCP–GND特定数量时，反向偏置电流流过二极管746A和748A所引起的跨电阻器744A的电压降，在节点745A处产生在使晶体管742A传输电流的门限值以上的电压。
在另一示例中，在正常操作条件之下，电压管脚708接收电压VS，并且电压管脚710接收电压GND，这意味着跨电压管脚708和710的电压是VS–GND。出于示例的目的，可以假设VCP为30V，并且可以假设电压GND为0V，这意味着电压VS–GND是30V。电路700包括可以在30V操作的功能电路装置734。当跨电压管脚708和710的电压处于或者接近30V时，那么触发电路723不会检测到过电压并且不会发送用于接通大MOS 702的栅极信号。然而，如果在电压管脚708和710处出现ESD事件，则跨电压管脚708和710的电压可能比30V高得多，在该情况下，触发电路723检测到过电压条件并且向大MOS 702发送接通大MOS 702的栅极控制信号。触发电路723可以例如被配置为，在跨电压管脚708和电压管脚710的电压超过34V时检测到过电压。在大MOS 702接通时，过电压条件引起的电流经过二极管716，并且经过大MOS 702流向接地而不是流过功能电路装置734，后者可能潜在地损坏功能电路装置734。
在另一示例中，使用以上给出的电压值，在正常操作条件之下，电压管脚706接收电压VCP(45V)，并且电压管脚708接收电压VS(30V)，这意味着跨电压管脚706和708的电压为15V。电路700包括可以在15V操作的功能电路装置732。当跨电压管脚706和708的电压处于或者接近15V时，那么触发电路722不会检测到过电压并且不会发送用于接通大MOS 702的栅极信号。然而，如果在电压管脚706和708处出现ESD事件，则跨电压管脚706和708的电压可能比15V高得多，在该情况下，触发电路722检测到过电压条件并且向大MOS 702发送接通大MOS 702的栅极控制信号。触发电路722可以例如被配置为，当跨电压管脚706和电压管脚708的电压超过18V时检测到过电压。在大MOS 702接通时，过电压条件引起的电流经过大MOS 702流向接地，并且经过二极管716流向VS而不是流过功能电路装置734，后者可能潜在地损坏功能电路装置734。
触发电路722和触发电路723大体根据以上关于触发电路721描述的相同原理操作。就这一点而言，触发电路722和723的部件以与它们在触发电路721中的对应部件相同的方式工作。例如晶体管742B和晶体管742C以与以上描述的晶体管742A相同的方式工作，齐纳二极管746B和748B以及齐纳二极管746C和748C以与以上关于齐纳二极管746A和748B描述的相同方式工作，以此类推。
图8示出根据本公开内容的技术的包括ESD保护的电路800。电路800包括大MOS 802、触发电路块804以及电压管脚806、808和810。电路800也包括二极管816和二极管818，这些二极管是正向偏置二极管。触发电路块804包括触发电路821、触发电路822、触发电路823和电阻器851。电路800也包括功能电路装置832、功能电路装置834和功能电路装置836。在电路800中实施的ESD保护被配置用于保护功能电路装置832、功能电路装置834和功能电路装置836。电路800的行为方式大体与以上描述的电路700相同，但是触发电路821-823是被配置用于检测电压尖峰的RC触发电路，而触发电路721-723被配置用于检测过电压。图8也示出栅极保护电路装置，该栅极保护电路装置包括以串联配置对准在大MOS 802的栅极与源极之间的齐纳二极管(例如图8中的二极管853和855)的堆叠。
根据本公开内容的技术的电路可以包括用于检测电压尖峰或者过电压之一的触发电路，或者可以包括用于检测电压尖峰和过电压二者的触发电路。因而，设想关于图8描述的用于检测电压尖峰的技术可以与关于图7和别处描述的用于检测过电压的触发电路向结合地实施。当在电路中实施用于检测电压尖峰和过电压二者的触发电路时，设想过电压和电压尖峰触发电路可以接通相同的大开关。因此，虽然不同的触发电路可以用于检测过电压和电压尖峰，但是用来对所导致ESD电流进行放电的ESD放电路径可以相同。
在图8的示例中，电压管脚806被配置用于接收电压VCP；电压管脚808被配置用于接收电压VS；并且电压管脚810被配置用于接收电压GND。大MOS 802的漏极连接到电路800的最高电压输入管脚，该电压输入管脚在图8的示例中是电压管脚806，并且大MOS 802的源极连接到电路800的最低电压输入管脚，该电压输入管脚在图8的示例中是电压管脚810。电压VS可以是在VCP与GND之间的任何电压。出于示例的目的，可以对于图8假设以下条件成立：VCP>VS>GND。VCP、VS和GND代表电压管脚806、808和810被配置用于在正常操作条件之下接收的电压。
电压管脚806、808和810中的每个电压管脚连接到触发电路块804。触发电路块804可以被配置用于检测在电压管脚806、808和810中的两个管脚的任意组合之间的电压尖峰。触发电路块804的行为方式大体与以上关于图7描述的触发电路块704相同，但是如先前提到的那样，触发电路块804被配置用于响应于检测到电压尖峰而不是过电压来接通大MOS 802。在电路800中，功能电路装置832被配置为在电压VCP–VS下、即在电压管脚806与电压管脚808之间的电压下操作。触发电路822被配置用于检测跨电压管脚806和808的电压尖峰，并且从而保护功能电路装置832。功能电路装置834被配置为在电压VS–GND下、即在电压管脚808与电压管脚810之间的电压下操作。触发电路823被配置用于检测跨电压管脚806和810的电压尖峰，并且从而保护功能电路836。
响应于检测到电压尖峰，触发电路821-823中的任意触发电路向大MOS 802发送栅极控制信号并且接通大MOS 802，从而电流流过大MOS 802。触发电路821-823通过创建跨电阻器851的栅极到源极电压——该栅极到源极电压使漏极到源极电流流过大MOS 802，来使大MOS 802接通。栅极控制信号接通大MOS 802，从而电流从大MOS802的漏极流向大MOS 802的连接到接地的源极。然而在正常操作条件之下，触发电路821-823都不会向大MOS 802发送栅极控制信号，并且大MOS 802“关断”，从而很小的电流流过大MOS 802。
作为一个示例，在正常操作条件之下，电压管脚806接收电压VCP，并且电压管脚810接收电压GND，这意味着跨电压管脚806和810的电压是VCP–GND。功能电路装置836被配置为在电压VCP–GND下操作。在跨管脚806和810的电压在VCP–GND相对地稳定、或者以与正常电路操作(比如在上电期间)一致的速率增加时，那么触发电路821不会检测到电压尖峰并且不会发送用于接通大MOS 802的栅极信号。然而，如果在电压管脚806和810处出现ESD事件，则跨电压管脚806和810的电压可能迅速地尖峰化，在该情况下，触发电路821检测到电压尖峰并且向大MOS 802发送接通大MOS802的栅极控制信号。在大MOS 802接通时，过电压条件引起的电流经过大MOS 802流向接地而不是流过功能电路装置836，后者可能潜在地损坏功能电路装置836。
触发电路821包括晶体管842A、电阻器844A、电容器846A、二极管850A和二极管852A。在图8的示例中，晶体管842A可以是p沟道MOSFET，其中晶体管842A的源极连接到电压管脚806并且晶体管842A的漏极连接到大MOS 802的栅极。电容器846A具有连接到晶体管842A的栅极(在节点845A处)的一个端子和连接到接地的一个端子。电阻器844A的一个端子连接到电压管脚806，而电阻器844A的另一端子在节点845A处连接到，晶体管842A的栅极和电容器846A的端子二者。
触发电路822包括晶体管842B、电阻器844B、电容器846B、二极管850B和二极管852B。在图8的示例中，晶体管842B可以是p沟道MOSFET，其中晶体管842B的源极连接到电压管脚806并且晶体管842B的漏极连接到大MOS 802的栅极。电容器846B具有连接到晶体管842B的栅极的一个端子和连接到电压管脚808的一个端子。电阻器844B的一个端子连接到电压管脚806，而电阻器844B的另一端子连接到，晶体管842B的栅极和电容器846B的端子二者。
触发电路823包括晶体管842C、电阻器844C、电容器846C、二极管850C和二极管852C。在图8的示例中，晶体管842C可以是p沟道MOSFET，其中晶体管842C的源极连接到电压管脚808并且晶体管842C的漏极连接到大MOS 802的栅极。电容器846C具有连接到晶体管842C的栅极的一个端子和连接到电压管脚810的一个端子。电阻器844C的一个端子连接到电压管脚808，而电阻器844C的另一端子连接到，晶体管842C的栅极和电容器846C的端子二者。触发电路823也包括用于防止自大MOS 802的栅极的不希望的电流路径的二极管865，该电流路径可能避免大MOS 802接通。
如以上介绍的那样，触发电路821被配置用于检测跨电压管脚806和810的电压尖峰。当在节点845A处的电压在门限电平以下时，无电流从晶体管842A的源极流向晶体管842A的漏极。当在无电流流过晶体管842A时，在大MOS 802的栅极不存在用于接通大MOS 802的栅极信号。当在节点845A处的电压在门限电平以上时，电流从晶体管842A的源极流向晶体管842A的漏极从而使得在大MOS 802的栅极处存在使大MOS 802接通的栅极信号。因此，触发电路821被配置用于在845A产生如下电压，该电压在正常操作期间在门限电平以下，但是在电压尖峰存在时在门限电平以上。
响应于在管脚806与管脚810之间出现电压尖峰，在节点845A处的电压由于电容器846A的存在而不会立即跟随在管脚806处的电压。晶体管842A接通从而使电流流过晶体管842A，这就接通了大MOS 802。然后ESD电流由大MOS 802从管脚806向管脚810传导。在ESD事件之后，在由电阻器844A和电容器846A的RC时间常数定义的一定时间段(例如300ns)之后，节点845A将经由电阻器844A被放电至与电压管脚806相同的电势。晶体管842A关断从而造成大MOS 802关断。触发电路822和823大体被配置为以与关于触发电路812描述的相同方式操作。
在另一示例中，在正常操作条件之下，电压管脚808接收电压VS，并且电压管脚810接收电压GND，这意味着跨电压管脚808和810的电压是VCP–GND。电路800包括可以在电压VCP–GND下操作的功能电路装置834。当跨电压管脚808和810的电压在VCP–GND相对地稳定、或者以与正常操作一致的速率增加时，那么触发电路823不会检测到电压尖峰并且不会发送用于接通大MOS 802的栅极信号。然而，如果在电压管脚808和810处出现ESD事件，则跨电压管脚808和810的电压可以迅速地尖峰化，在该情况下，触发电路823检测到过电压条件并且向大MOS 802发送接通大MOS 802的栅极控制信号。在大MOS 802接通时，过电压条件引起的电流经过二极管816，并且经过大MOS 802流向接地而不是流过功能电路装置834，后者可能潜在地损坏功能电路装置834。触发电路822的行为方式大体为以上关于触发电路821和触发电路823描述。
图9示出根据本公开内容的技术的包括ESD保护的电路900。电路900包括大MOS 902、触发电路块904以及电压管脚906、908和910。电路900也包括二极管916和二极管918，这些二极管是正向偏置二极管。触发电路块904包括触发电路921、触发电路922和触发电路923以及电阻器951。标注为触发电路921的虚线旨在于意味着表示，触发电路921是触发电路922和触发电路923的组合。电路900也包括功能电路装置932、功能电路装置934和功能电路装置936。在电路900中实施的ESD保护被配置用于保护功能电路装置932、功能电路装置934和功能电路装置936。图9也示出栅极保护电路装置，该栅极保护电路装置包括以串联配置对准在大MOS 902的栅极与源极之间的齐纳二极管(例如图9中的二极管953和955)的堆叠。
在图9的示例中，电压管脚906被配置用于接收电压VCP；电压管脚908被配置用于接收电压VS；并且电压管脚910被配置用于接收电压GND。在图9的示例中，大MOS 902可以是n型横向DMOS晶体管。大MOS 902的漏极连接到电路900的最高电压输入管脚，该电压输入管脚在图9的示例中是电压管脚906，并且大MOS 902的源极连接到电路900的最低电压输入管脚，该电压输入管脚在图9的示例中是电压管脚910。电压VS可以是在VCP与GND之间的任何电压。出于示例的目的，可以对于图9假设以下条件成立：VCP>VS>GND。VCP、VS和GND代表电压管脚906、908和910被配置用于在正常操作条件之下接收的电压。
电压管脚906、908和910中的每个电压管脚连接到触发电路块904。触发电路块904可以被配置用于检测在电压管脚906、908和910中的两个管脚的任意组合之间的过电压。触发电路块904的行为方式大体与以上分别关于图5和图6描述的触发电路块504和604相同，但是图9的示意图示出关于触发电路的实现方式的更多细节。在电路900中，功能电路装置932被配置为在电压VCP–VS下、即在电压管脚906与电压管脚908之间的电压下操作。触发电路922被配置用于检测跨电压管脚906和908的电压事件，并且从而保护功能电路装置932。功能电路装置934被配置为在电压VS–GND下、即在电压管脚908与电压管脚910之间的电压下操作。触发电路923被配置用于检测跨电压管脚908和910的电压事件，并且从而保护功能电路装置934。功能电路装置936被配置为在电压VCP–GND下、即在电压管脚906与电压管脚910之间的电压下操作。触发电路921被配置用于检测跨电压管脚906和910的电压事件，并且从而保护功能电路装置936。
响应于检测到电压事件，触发电路921-923中的任意触发电路向大MOS 902发送栅极控制信号并且接通大MOS 902，从而电流流过大MOS 902。触发电路921-923通过创建跨电阻器951的栅极到源极电压——该栅极到源极电压使漏极到源极电流流过大MOS 902，来使大MOS 902接通。栅极控制信号接通大MOS 902，从而电流从大MOS902的漏极流向大MOS 902的连接到接地的源极。然而在正常操作条件之下，触发电路921-923都不会向大MOS 902发送栅极控制信号，并且大MOS 902“关断”，从而很小的电流流过大MOS 902。
在一个示例中，电压管脚906接收电压VCP，并且电压管脚908接收电压VS，这意味着跨电压管脚906和908的电压是VCP–VS。电路900包括可以在电压VCP–VS下操作的功能电路装置932。当跨电压管脚906和908的电压处于或者接近VCP–VS时，那么触发电路922不会检测到过电压并且不会发送用于接通大MOS 902的栅极信号。然而，如果在电压管脚906和908处出现ESD事件，则跨电压管脚906和908的电压可能比VCP–VS高得多，在该情况下，触发电路922检测到过电压条件并且向大MOS 902发送接通大MOS902的栅极控制信号。在大MOS 902接通时，过电压条件引起的电流经过大MOS 902流向接地，并且经过二极管916流向VS而不是流过功能电路装置932，后者可能潜在地损坏功能电路装置932。
触发电路922包括晶体管942B、电阻器944B、齐纳二极管(在图9中表示为二极管946B和二极管948B)的堆叠、二极管950B以及二极管952B。在图9的示例中，晶体管942B可以是p沟道MOSFET，其中晶体管942B的源极连接到电压管脚906并且晶体管942B的漏极连接到大MOS 902的栅极。二极管946B和948B是齐纳二极管，其中二极管946B的一个端子(标注为954B)连接到晶体管942B的栅极(在节点945B处)并且二极管948B的一个端子(标注为956B)连接到电压管脚908。电阻器944B的一个端子连接到电压管脚906，而电阻器944B的另一端子在节点945B处连接到，晶体管942B的栅极和二极管946B的端子954B二者。
如以上介绍的那样，触发电路922被配置用于检测跨电压管脚906和908的过电压。当在节点945B处的电压在门限电平以下时，无电流从晶体管942B的源极流向晶体管942B的漏极。当在无电流流过晶体管942B时，在大MOS 902的栅极不存在用于接通大MOS 902的栅极信号。当在节点945B处的电压在门限电平以上时，电流从晶体管942B的源极流向晶体管942B的漏极，从而使得在大MOS 902的栅极存在用于使大MOS 902接通的栅极信号。因此，触发电路922被配置用于在945B处产生如下电压，该电压在正常操作期间在门限电平以下，但是在过电压存在时在门限电平以上。
如以上介绍的那样，二极管946B和948B是齐纳二极管。当跨二极管946B和948B的电压降正向方向上为正时，那么二极管946B和948B导电。当跨二极管946B和948B的电压降在反向方向上为正，但是小于击穿电压时，那么二极管946B和948B不导电。当跨二极管946B和948B的电压降在反向方向上为正并且大于击穿电压时，那么二极管946B和948B导电。因此，选择二极管946B和948B，使得正常电压不会造成反向偏置电流流动而过电压会造成反向偏置电流流动。附加地，选择电阻器944B的电阻值，使得当跨电压管脚906和908的电压超过VCP–VS特定数量时，由流过二极管946B和948B的反向偏置电流所引起的跨电阻器944B的电压降，在节点945B处产生在使晶体管942B传输电流的门限值以上的电压。
在一个示例中，在正常操作条件之下，电压管脚908接收电压VS，并且电压管脚910接收电压GND，这意味着跨电压管脚908和910的电压是VS–GND。电路900包括可以在电压VS–GND下操作的功能电路装置934。当跨电压管脚908和910的电压处于或者接近VS–GND时，那么触发电路923不会检测到过电压并且不会发送用于接通大MOS 902的栅极信号。然而，如果在电压管脚908和910处出现ESD事件，则跨电压管脚908和910的电压可能比VS–GND高得多，在该情况下，触发电路923检测到过电压条件并且向大MOS902发送接通大MOS 902的栅极控制信号。在大MOS 902接通时，过电压条件引起的电流经过二极管916，并且经过大MOS 902流向接地而不是流过功能电路装置934，后者可能潜在地损坏功能电路装置934。
触发电路923大体与以上描述的触发电路922包括相同部件并且被配置为以相同的方式操作。触发电路923包括晶体管942C、电阻器944C、齐纳二极管(在图9中表示为二极管946C和二极管948C)的堆叠、二极管950C和二极管952C。在图9的示例中，晶体管942C可以是p沟道MOSFET，其中晶体管942C的源极连接到电压管脚908并且晶体管942C的漏极连接到大MOS 902的栅极。二极管946C和948C是齐纳二极管，其中二极管946C的一个端子连接到晶体管942C的栅极并且二极管948C的一个端子连接到电压管脚908。电阻器944C的一个端子连接到电压管脚908，而电阻器944C的另一端子在节点945C处连接到，晶体管942C的栅极和二极管946C的端子954C二者。
触发电路923被配置用于检测跨电压管脚908和910的过电压。当在节点945C处的电压在门限电平以下时，无电流从晶体管942C的源极流向晶体管942C的漏极。当在无电流流过晶体管942C时，在大MOS 902的栅极不存在用于接通大MOS 902的栅极信号。当在节点945C处的电压在门限电平以上时，电流从晶体管942C的源极流向晶体管942C的漏极从而使得在大MOS 902的栅极存在用于使大MOS 902接通的栅极信号。因此，触发电路923被配置用于在945C处产生如下电压，该电压在正常操作期间在门限电平以下，但是在过电压存在时在门限电平以上。
二极管946C和948C可以包括齐纳二极管。当跨二极管946C和948C的电压降在正向方向上为正时，那么二极管946C和948C导电。当跨二极管946C和948C的电压降在反向方向上为正，但是小于击穿电压时，那么二极管946C和948C不导电。当跨二极管946C和948C的电压降在反向方向上为正并且大于击穿电压时，那么二极管946C和948C导电。因此，选择二极管946C和948C，使得正常电压不会造成反向偏置电流流动而过电压会造成反向偏置电流流动。附加地，选择电阻器944C的电阻值，使得当跨电压管脚908和910的电压超过VS–GND特定数量时，由流过二极管946C和948C的反向偏置电流所引起的跨电阻器944C的电压降，在节点945C处产生在使晶体管942C传输电流的门限值以上的电压。
作为另一示例，在正常操作条件之下，电压管脚906接收电压VCP，并且电压管脚910接收电压GND，这意味着跨电压管脚906和910的电压是VCP–GND。功能电路936可以被配置为在VCP–GND下操作。当跨电压管脚906和910的电压处于或者接近VCP–GND时，那么触发电路921不会检测到过电压并且不会发送用于接通大MOS 902的栅极信号。然而，如果在电压管脚906和910处出现ESD事件，则跨电压管脚906和910的电压可能比VCP–GND高得多，在该情况下，触发电路921检测到过电压条件并且向大MOS 902发送接通大MOS 902的栅极控制信号。在大MOS 902接通时，由跨电压管脚906和910的过电压所引起的电流经过大MOS 902流向接地而不是流过功能电路装置936，后者可能潜在地损坏功能电路装置936。
如以上提到的那样，触发电路921由触发电路922和触发电路923的组合形成。触发电路921被配置用于检测跨电压管脚906和910的过电压。当在节点945C处的电压在门限电平以下时，无电流从晶体管942C的源极流向晶体管942C的漏极。当在无电流流过晶体管942C时，在大MOS 902的栅极不存在用于接通大MOS 902的栅极信号。当在节点945C处的电压在门限电平以上时，电流从晶体管942C的源极流向晶体管942C的漏极，从而使得在大MOS 902的栅极存在用于使大MOS 902接通的栅极信号。因此，触发电路921被配置用于在945C处产生如下电压，该电压在正常操作期间在门限电平以下，但是在过电压存在时在门限电平以上。
二极管946B、948B、946C和948C可以包括齐纳二极管。当跨二极管946B、948B、946C和948C的电压降在正向方向上为正时，那么二极管946B、948B、946C和948C导电。当跨二极管946B、948B、946C和948C的电压降在反向方向上为正，但是小于击穿电压时，那么二极管946B、948B、946C和948C不导电。当跨二极管946B、948B、946C和948C的电压降在反向方向上为正并且大于击穿电压时，那么二极管946B、948B、946C和948C导电。因此，选择二极管946B、948B、946C和948C，使得正常电压不会造成反向偏置电流流动而过电压会造成反向偏置电流流动。附加地，选择电阻器944C的电阻值，使得当跨电压管脚906和910的电压超过VCP–GND特定数量时，由流过二极管946B、948B、946C和948C的反向偏置电流所引起的跨电阻器944C的电压降，在节点945C处产生在使晶体管942C传输电流的门限值以上的电压。附加地，选择电阻器944B的电阻值，使得当跨电压管脚906和910的电压超过VCP–GND特定数量时，由流过二极管946B、948B、946C和948C的反向偏置电流所引起的跨电阻器944B的电压降，在节点945B处产生在使晶体管942B传输电流的门限值以上的电压。
图10示出根据本公开内容的技术的包括ESD保护的电路1000。电路1000包括大MOS 1002、触发电路块1004以及电压管脚1006、1008和1010。电路1000也包括二极管1016和二极管1018，这些二极管是正向偏置二极管。电路1000也包括功能电路装置1032、功能电路装置1034和功能电路装置1036。在电路1000中实施的ESD保护被配置用于保护功能电路装置1032、功能电路装置1034和功能电路装置1036。图10也示出栅极保护电路装置，该栅极保护电路装置包括以串联配置对准在大MOS 1002的栅极与源极之间的齐纳二极管(例如图10中的二极管1053和1055)的堆叠。
触发电路块1004包括触发电路1021、触发电路1022、触发电路1023和电阻器1051。标注为触发电路1021/1023的虚线旨在于表示，触发电路1021和触发电路1023是融合的(merged)触发电路，这意味着它们共享一些部件。触发电路1021被配置用于检测在电压管脚1006与1010之间的过电压，而触发电路1023被配置用于检测在电压管脚1008与1010之间的过电压。触发电路1023包括二极管1062和1064，并且触发电路1021除了二极管1066和二极管1068之外还包括二极管1062和1064。
在图10的示例中，电压管脚1006被配置用于接收电压VCP；电压管脚1008被配置用于接收电压VS；并且电压管脚1010被配置用于接收电压GND。在图10的示例中，大MOS 1002是n型横向DMOS晶体管。大MOS 1002的漏极连接到电路1000的最高电压输入管脚，该电压输入管脚在图10的示例中是电压管脚1006，并且大MOS 1002的源极连接到电路1000的最低电压输入管脚，该电压输入管脚在图10的示例中是电压管脚1010。电压VS可以是在VCP与GND之间的任何电压。出于示例的目的，可以对于图10假设以下条件成立：VCP>VS>GND。VCP、VS和GND代表电压管脚1006、1008和1010被配置用于在正常操作条件之下接收的电压。
电压管脚1006、1008和1010中的每个电压管脚连接到触发电路块1004。触发电路块1004可以被配置用于检测在电压管脚1006、1008和1010中的两个管脚的任意组合之间的过电压。触发电路块1004的行为方式大体与以上分别关于图5和8描述的触发电路块504和804相同，但是图10的示意图示出关于触发电路的实现方式的更多细节。在电路1000中，功能电路装置1032被配置为在电压VCP–VS下、即在电压管脚1006与电压管脚1008之间的电压下操作。触发电路1022被配置用于检测跨电压管脚1006和1008的电压事件，并且从而保护功能电路装置1032。功能电路装置1034被配置为在电压VS–GND下、即在电压管脚1008与电压管脚1010之间的电压下操作。触发电路1023被配置用于检测跨电压管脚1008和1010的电压事件，并且从而保护功能电路1034。功能电路装置1036被配置为在电压VCP–GND下、即在电压管脚1006与电压管脚1010之间的电压下操作。触发电路1021被配置用于检测跨电压管脚1006和1010的电压事件，并且从而保护功能电路1036。
响应于检测到电压事件，触发电路1021-1023中的任意触发电路向大MOS 1002发送栅极控制信号并且接通大MOS 1002，从而电流流过大MOS 1002。触发电路1021-1023通过创建跨电阻器1051的栅极到源极电压——该栅极到源极电压使漏极到源极电流流过大MOS1002，来使大MOS 1002接通。栅极控制信号接通大MOS 1002，从而使得电流从大MOS 1002的漏极流向大MOS 1002的连接到接地的源极。然而在正常操作条件之下，触发电路1021-1023都不会向大MOS 1002发送栅极控制信号，并且大MOS 1002“关断”，从而很小的电流流过大MOS 1002。
在一个示例中，在正常操作条件之下，电压管脚1006接收电压VCP，并且电压管脚1008接收电压VS，这意味着跨电压管脚1006和1008的电压是VCP–VS。电路1000包括可以在电压VCP–VS下操作的功能电路装置1032。当跨电压管脚1006和1008的电压处于或者接近VCP–VS，那么触发电路1022不会检测到过电压并且不会发送用于接通大MOS 1002的栅极信号。然而，如果在电压管脚1006和1008处出现ESD事件，则跨电压管脚1006和1008的电压可能比VCP–VS高得多，在该情况下，触发电路1022检测到过电压条件并且向大MOS 1002发送接通大MOS 1002的栅极控制信号。在大MOS1002接通时，由过电压条件引起的电流经过大MOS 1002流向接地而不是流过功能电路装置1032，后者可能潜在地损坏功能电路装置1032。
触发电路1022包括晶体管1042B、电阻器1044B、齐纳二极管(在图10中表示为二极管1046B和二极管1048B)的堆叠、二极管1050B和二极管1052B。在图10的示例中，晶体管1042B可以是p沟道MOSFET，其中晶体管1042B的源极连接到电压管脚1006并且晶体管1042B的漏极连接到大MOS 1002的栅极。二极管1046B和1048B是齐纳二极管，其中二极管1046B的一个端子连接到晶体管1042B的栅极(在节点1045B处)并且二极管1048B的一个端子连接到电压管脚1008。电阻器1044B的一个端子连接到电压管脚1006，而电阻器1044B的另一端子在节点1045B处连接到，晶体管1042B的栅极和二极管1046B的端子二者。
如以上介绍的那样，触发电路1022被配置用于检测跨电压管脚1006和1008的过电压。当在节点1045B处的电压在门限电平以下时，无电流从晶体管1042B的源极流向晶体管1042B的漏极。当无电流流过晶体管1042B时，在大MOS 1002的栅极不存在用于接通大MOS1002的栅极信号。当在节点1045B处的电压在门限电平以上时，电流从晶体管1042B的源极流向晶体管1042B的漏极，从而使得在大MOS 1002的栅极存在用于使大MOS 1002接通的栅极信号。因此，触发电路1022被配置用于在1045B处产生如下电压，该电压在正常操作期间在门限电平以下，但是在过电压存在时在门限电平以上。
如以上介绍的那样，二极管1046B和1048B是齐纳二极管。当跨二极管1046B和1048B的电压降在正向方向上为正时，那么二极管1046B和1048B导电。当跨二极管1046B和1048B的电压降在反向方向上为正，但是小于击穿电压时，那么二极管1046B和1048B不导电。当跨二极管1046B和1048B的电压降在反向方向上为正并且大于击穿电压时，那么二极管1046B和1048B导电。因此，选择二极管1046B和1048B，使得正常电压不会造成反向偏置电流流动而过电压会造成反向偏置电流流动。附加地，选择电阻器1044B的电阻值，使得当跨电压管脚1006和1010的电压超过VCP–VS特定数量时，流过二极管1046B和1048B的反向偏置电流所引起的跨电阻器1044B的电压降，在节点1045B处产生在使晶体管1042B传输电流的门限值以上的电压。
在另一示例中，在正常操作条件之下，电压管脚1008接收电压VS，并且电压管脚1010接收电压GND，这意味着跨电压管脚1008和1010的电压是VS–GND。功能电路装置1034可以被配置为在电压VS–GND下操作。当跨电压管脚1008和1010的电压处于或者接近VS–GND时，那么触发电路1023不会检测到过电压并且不会发送用于接通大MOS 1002的栅极信号。然而，如果在电压管脚1008和1010处出现ESD事件，则跨电压管脚1008和1010的电压可能比VS–GND高得多，在该情况下，触发电路1023检测到过电压条件并且向大MOS 1002发送接通大MOS 1002的栅极控制信号。在大MOS1002接通时，由跨电压管脚1008和1010的过电压所引起的电流经过大MOS 1002流向接地而不是流过功能电路装置1034，后者可能潜在地损坏功能电路装置1034。
触发电路1023包括二极管1062和1064，这些二极管是齐纳二极管，这意味着当跨二极管1062和1064的电压在击穿电压以下时反向偏置电流不会流过二极管1062和1064。然而当跨二极管1062和1064的电压在击穿电压以上时反向偏置电流会流过二极管1062和1064。因而，触发电路1023被配置为，通过为二极管1062和1064选择具有如下击穿电压的齐纳二极管来检测过电压，该击穿电压高于或近似地等于，在该电压处将检测到过电压的电压。也选择二极管1062和1064，使得击穿电压高于，它们被配置用于保护的功能电路装置的正常操作电压。在图10的示例中，触发电路1023被配置用于保护具有VS–GND的正常操作电压的功能电路装置1034。因而，用于二极管1062和1064的击穿电压可能大于VS–GND。出于示例的目的，如果VS–GND是15V，则二极管1062和1064的击穿电压可能是17V。因此，响应于在电压管脚1008与电压管脚1010之间的过电压，电流将流过二极管1062和1064并且接通大MOS 1002。
在另一示例中，电压管脚1006接收电压VCP，并且电压管脚1010接收电压GND，这意味着跨电压管脚1006和1010的电压是VCP–GND。电路1000包括可以在VCP–GND下操作的功能电路装置1036。当在电压管脚1006和1010处的电压处于或者接近VCP–GND时，那么触发电路1021不会检测到过电压并且不会发送用于接通大MOS 1002的栅极信号。然而，如果在电压管脚1006和1010处出现ESD事件，则跨电压管脚1006和1010的电压可能比VCP–GND高得多，在该情况下，触发电路1021检测到过电压条件并且向大MOS1002发送接通大MOS 1002的栅极控制信号。在大MOS 1002接通时，过电压条件引起的电流经过大MOS 1002流向接地而不是流过功能电路装置1036，后者可能潜在地损坏功能电路装置1036。
触发电路1021包括齐纳二极管(在图10中表示为二极管1062和1064)的第一堆叠以及齐纳二极管(在图10中表示为二极管1066和1068)的第二堆叠。二极管1062、1064、1066和1068是齐纳二极管，这意味着当跨二极管1062、1064、1066和1068的电压在击穿电压以下时反向偏置电流不会流过二极管1062、1064、1066和1068。然而当跨二极管1062、1064、1066和1068在击穿电压以上时反向偏置电流会流过二极管1062、1064、1066和1068。因而，触发电路1021被配置为，通过为二极管1062、1064、1066和1068选择具有如下击穿电压的齐纳二极管来检测过电压，该击穿电压高于或近似地等于，在该电压处将检测到过电压的电压。也选择二极管1062、1064、1066和1068，使得击穿电压高于，它们被配置用于保护的功能电路装置的正常操作电压。在图10的示例中，触发电路1021被配置用于保护具有VCP–GND的正常操作电压的功能电路装置1036。因而，用于二极管1062、1064、1066和1068的击穿电压可能大于VCP–GND。出于示例的目的，如果VC–GND是45V，则二极管1062、1064、1066和1068的击穿电压可能是50V。因此，响应于在电压管脚1006与电压管脚1010之间的过电压，电流将流过二极管1062、1064、1066和1068并且接通大MOS 1002。
图11示出根据本公开内容的技术的包括ESD保护的电路1100。电路1100包括大MOS 1102、触发电路块1104以及电压管脚1106、1108和1110。触发电路块1104代表融合的触发电路，该合并的触发电路检测在电压管脚1106、1108和1110的任意组合之间的过电压。电路1100也包括二极管1116和二极管1118，这些二极管是正向偏置二极管。电路1100也包括功能电路装置1132、功能电路装置1134和功能电路装置1136。在电路1100中实施的ESD保护被配置用于保护功能电路装置1132、功能电路装置1134和功能电路装置1136。图11也示出栅极保护电路装置，该栅极保护电路装置包括以串联配置对准在大MOS 1102的栅极与源极之间的齐纳二极管(例如图11中的二极管1153和1155)的堆叠。
在图11的示例中，电压管脚1106被配置用于接收电压VCP；电压管脚1108被配置用于接收电压VS；并且电压管脚1110被配置用于接收电压GND。在图11的示例中，大MOS 1102是n型横向DMOS晶体管。大MOS 1102的漏极连接到电路1100的最高电压输入管脚，该电压输入管脚在图11的示例中是电压管脚1106，并且大MOS 1102的源极连接到电路1100的最低电压输入管脚，该电压输入管脚在图11的示例中是电压管脚1112。电压VS可以是在VCP与GND之间的任何电压。出于示例的目的，可以对于图11假设以下条件成立：VCP>VS>GND。VCP、VS和GND代表电压管脚1106、1108和1110被配置用于在正常操作条件之下接收的电压。
电压管脚1106、1108和1110中的每个电压管脚连接到触发电路块1104。触发电路块1104可以被配置用于检测在电压管脚1106、1108和1110中的两个管脚的任意组合之间的过电压。触发电路块1104的行为方式大体与以上分别关于图5和6描述的触发电路块504和604相同，但是图11的示意图示出关于触发电路的实现方式的更多细节。在电路1100中，功能电路装置1132被配置为在电压VCP–VS下、即在电压管脚1106与电压管脚1108之间的电压下操作。功能电路装置1134被配置为在电压VS–GND下、即在电压管脚1108与电压管脚1110之间的电压下操作。功能电路装置1136被配置为在电压VCP–GND下、即在电压管脚1106与电压管脚1110之间的电压下操作。
响应于检测到电压事件，触发电路块1104向大MOS 1102发送栅极控制信号并且接通大MOS 1102，从而电流流过大MOS 1102。触发电路1121-1123通过创建跨电阻器1151的栅极到源极电压——该栅极到源极电压使漏极到源极电流流过大MOS 1102，来使大MOS1102接通。栅极控制信号接通大MOS 1102，从而电流从大MOS 1102的漏极流向大MOS 1102的连接到接地的源极。然而在正常操作条件之下，触发电路块1104不会向大MOS 1102发送栅极控制信号，并且大MOS 1102“关断”，从而很小的电流流过大MOS 1102。
在一个示例中，在正常操作条件之下，电压管脚1106接收电压VCP，并且电压管脚1108接收电压VS，这意味着跨电压管脚1106和1108的电压是VCP–VS。电路1100包括可以在电压VCP–VS下操作的功能电路装置1132。当跨电压管脚1106和1108的电压处于或者接近VCP–VS时，那么触发电路块1104不会检测到过电压并且不会发送用于接通大MOS 1102的栅极信号。然而，如果在电压管脚1106和1108处出现ESD事件，则跨电压管脚1106和1108的电压可能比VCP–VS高得多，在该情况下，触发电路块1104检测到过电压条件并且向大MOS 1102发送接通大MOS 1102的栅极控制信号。在大MOS 1102接通时，过电压条件引起的电流经过大MOS 1102流向接地而不是流过功能电路装置1132，后者可能潜在地损坏功能电路装置1132。
触发电路块1104包括晶体管1142B、电阻器1144B、第一齐纳二极管堆叠(在图11中表示为二极管1146B和二极管1148B)、第二齐纳二极管堆叠(在图11中表示为二极管1150B和二极管1152B)。在图11的示例中，晶体管1142B可以是p沟道MOSFET，其中晶体管1142B的源极连接到电压管脚1106并且晶体管1142B的漏极连接到大MOS 1102的栅极。二极管1146B和1148B是齐纳二极管，其中二极管1146B的一个端子连接到晶体管1142B的栅极(在节点1145B处)并且二极管1148B的一个端子连接到电压管脚1108。如以上讨论的那样，二极管1146B和1148B旨在于表示可以包括多于两个二极管的堆叠。电阻器1144B的一个端子连接到电压管脚1106，而电阻器1144B的另一端子在节点1145B处连接到，晶体管1142B的栅极和二极管1146B的端子二者。
如以上介绍的那样，触发电路块1104被配置用于检测跨电压管脚1106和1108的过电压。当在节点1145B处的电压在门限电平以下时，无电流从晶体管1142B的源极流向晶体管1142B的漏极。当无电流流过晶体管1142B时，在大MOS 1102的栅极不存在用于接通大MOS 1102的栅极信号。当在节点1145B处的电压在门限电平以上时，电流从晶体管1142B的源极流向晶体管1142B的漏极，从而使得在大MOS 1102的栅极存在用于使大MOS 1102接通的栅极信号。因此，触发电路1122被配置用于在1145B处产生如下电压，该电压在正常操作期间在门限电平以下，但是在过电压存在时在门限电平以上。
如以上介绍的那样，二极管1146B和1148B代表齐纳二极管的第一堆叠。当跨齐纳二极管的第一堆叠的电压降在正向方向上为正时，那么二极管1146B和1148B导电。当跨齐纳二极管的第一堆叠的电压降在反向方向上为正，但是小于击穿电压时，那么二极管1146B和1148B不导电。当跨齐纳二极管的第一堆叠的电压降在反向方向上为正并且大于击穿电压时，那么二极管1146B和1148B导电。因此，选择在二极管的第一堆叠中的二极管，使得正常电压不会造成反向偏置电流流动而过电压会造成反向偏置电流流动。附加地，选择电阻器1144B的电阻值，使得当跨电压管脚1106和1108的电压超过VCP–VS特定数量时，流过二极管1146B和1148B的反向偏置电流所引起的跨电阻器1144B的电压降，在节点1145B处产生在使晶体管1142B传输电流的门限值以上的电压。
在另一示例中，在正常操作条件之下，电压管脚1108接收电压VS，并且电压管脚1110接收电压GND，这意味着跨电压管脚1108和1110的电压是VS–GND。功能电路装置1134可以被配置用于在VS–GND操作。当跨电压管脚1108和1110的电压处于或者接近VS–GND时，那么触发电路块1104不会检测到过电压并且不会发送用于接通大MOS 1102的栅极信号。然而，如果在电压管脚1108和1110处出现ESD事件，则跨电压管脚1108和1110的电压可能比VS–GND高得多，在该情况下，触发电路块1104检测到过电压条件并且向大MOS 1102发送接通大MOS 1102的栅极控制信号。在大MOS 1102接通时，跨电压管脚1108和1110的过电压引起的电流经过大MOS1102流向接地而不是流过功能电路装置1134，后者可能潜在地损坏功能电路装置1134。
触发电路块1104还包括二极管1162和1164，这些二极管代表齐纳二极管的堆叠，这意味着当跨二极管1162和1164的电压在击穿电压以下时反向偏置电流不会流过二极管1162和1164。然而当跨二极管1162和1164的电压在击穿电压以上时反向偏置电流流过二极管1162和1164。因而，触发电路块1104被配置为，通过为二极管1162和1164以及在堆叠中的其它二极管选择具有如下击穿电压的齐纳二极管来检测过电压，该击穿电压近似地等于，在该电压下将检测到过电压的电压。也选择二极管1162和1164，使得击穿电压高于，它们被配置用于保护的功能电路装置的正常操作电压。在图11的示例中，触发电路块1104被配置用于保护具有VS–GND的正常操作电压的功能电路装置1134。因而，用于二极管1162和1164代表的齐纳二极管的堆叠的击穿电压可能大于VS–GND。因此，响应于在电压管脚1108与电压管脚1110之间的过电压，电流将流过二极管1162和1164并且接通大MOS 1102。
在另一示例中，电压管脚1106接收电压VCP，并且电压管脚1110接收电压GND，这意味着跨电压管脚1106和1110的电压是VCP–GND。电路1100包括可以在VCP–GND下操作的功能电路装置1136。当跨电压管脚1106和1110的电压处于或者接近VCP–GND时，那么触发电路1104不会检测到过电压并且不会发送用于接通大MOS 1102的栅极信号。然而，如果在电压管脚1106和1110处出现ESD事件，则跨电压管脚1106和1110的电压可能比VCP–GND高得多，在该情况下，触发电路1104检测到过电压条件并且向大MOS1102发送接通大MOS 1102的栅极控制信号。在大MOS 1102接通时，过电压条件引起的电流经过大MOS 1102流向接地而不是流过功能电路装置1136，后者可能潜在地损坏功能电路装置1136。
如以上讨论的那样，触发电路块1104包括分别代表齐纳二极管的第一堆叠和齐纳二极管的第二堆叠的二极管1146B、1148B、1162和1164，这意味着当跨齐纳二极管的第一和第二堆叠的电压在用于两个堆叠的击穿电压以下时反向偏置电流不会流过二极管1146B、1148B、1162和1164。然而当跨二极管1146B、1148B、1162和1164的电压在用于两个堆叠的击穿电压以上时反向偏置电流会流过二极管1146B、1148B、1162和1164。附加地，跨电阻器1144B的电压接通晶体管1142B，从而使电流经过晶体管1142B流向大MOS 1102的栅极。因此，响应于在电压管脚1110与电压管脚1106之间的过电压，电流将流过二极管1162和1164并且流过晶体管1142B，这就接通了大MOS 1102。电路1100也包括二极管1165，该二极管1165用于防止自大MOS 1102的栅极、在正向偏置方向上经过二极管1162和1164、到管脚1108的不希望的电流路径，该电流路径可能避免大MOS 1102接通。
已经描述技术和电路的各种示例。这些和其它示例在所附权利要求的范围内。

Claims (22)

1.一种电路，包括：
触发电路装置，被配置用于检测跨多个节点的电压事件；
路径电路装置；
电子开关，被配置用于响应于所述触发电路装置检测到跨所述多个节点中的两个节点的电压事件，来引导经过所述路径电路装置的电流。
2.根据权利要求1所述的电路，其中所述路径电路装置提供从所述多个节点中的任意节点到所述电子开关的第一端子的电流路径、以及从所述电子开关的第二端子到所述多个节点中的任意节点的电流路径。
3.根据权利要求1所述的电路，还包括：
功能电路装置，以及其中所述路径电路装置被配置用于引导电流经过所述电子开关，以及引导电流离开所述功能电路装置。
4.根据权利要求1所述的电路，
其中所述多个节点包括：
第一管脚，被配置用于接收第一电压；
第二管脚，被配置用于接收第二电压；
第三管脚，被配置用于接收第三电压；
其中所述电子开关连接到所述第一管脚和所述第三管脚，
其中所述触发电路装置还被配置用于：
检测跨所述第一管脚和所述第三管脚的第一电压事件，并且响应于检测到所述第一电压事件，来引导电流经过所述电子开关；
检测跨所述第二管脚和所述第三管脚的第二电压事件，并且响应于检测到所述第二电压事件，来引导电流经过所述电子开关；
检测跨所述第一管脚和所述第二管脚的第三电压事件，并且响应于检测到所述第三电压事件，来引导电流经过所述电子开关。
5.根据权利要求1所述的电路，其中所述触发电路装置包括齐纳二极管的堆叠，其中所述触发电路装置被配置用于响应于跨所述齐纳二极管的堆叠的电压大于所述齐纳二极管的堆叠的击穿电压，来引导电流经过所述电子开关。
6.根据权利要求1所述的电路，其中所述触发电路装置包括RC网络，其中所述触发电路装置被配置用于响应于跨所述RC网络的电压的每单位时间增加速率超过门限值，来引导电流经过所述电子开关。
7.根据权利要求1所述的电路，其中所述路径电路装置包括二极管的堆叠，所述二极管的堆叠连接所述多个节点中的所有节点。
8.根据权利要求2所述的电路，其中所述路径电路装置包括：
二极管的第一集合，将所述电子开关的所述第一端子连接到所述多个节点中的除了直接连接到所述电子开关的节点之外的任意节点；
二极管的第二集合，将所述电子开关的所述第二端子连接到所述多个节点中的除了直接连接到所述电子开关的节点之外的任意节点。
9.根据权利要求1所述的电路，其中所述路径电路装置在所述多个节点中的任意两个节点之间都包括二极管。
10.根据权利要求4所述的电路，其中所述第一电压事件包括跨所述第一管脚和所述第三管脚的电压超过第一门限，以及其中所述第二电压事件包括跨所述第二管脚和所述第三管脚的电压超过第二门限，以及其中所述第三电压事件包括跨所述第一管脚和所述第二管脚的电压超过第三门限，其中至少一个门限不同于其它两个所述门限。
11.根据权利要求4所述的电路，其中所述第一电压事件包括跨所述第一管脚和所述第三管脚的电压的每单位时间增加速率超过第一门限，以及其中所述第二电压事件包括跨所述第二管脚和所述第三管脚的电压的每单位时间增加速率超过第二门限，以及其中所述第三电压事件包括跨所述第一管脚和所述第二管脚的电压的每单位时间增加速率超过第三门限，其中至少一个门限不同于其它两个所述门限。
12.根据权利要求4所述的电路，其中所述电子开关连接到多于三个输入。
13.根据权利要求1所述的电路，其中所述触发电路装置通过向所述电子开关的控制端子施加电压，来引导电流经过所述电子开关。
14.根据权利要求1所述的电路，其中所述电压事件包括过电压条件。
15.根据权利要求1所述的电路，其中所述电压事件包括电压尖峰。
16.根据权利要求1所述的电路，其中所述电子开关包括金属氧化物半导体场效应晶体管(MOSFET)。
17.根据权利要求16所述的电路，其中所述MOSFET包括n沟道双扩散金属氧化物半导体(DMOS)晶体管。
18.根据权利要求1所述的电路，其中所述电子开关包括双极型晶体管。
19.根据权利要求1所述的电路，其中所述电子开关包括氮化镓(GaN)场效应晶体管。
20.根据权利要求1所述的电路，其中所述电子开关包括晶闸管。
21.根据权利要求1所述的电路，其中所述触发电路装置包括晶体管，并且其中所述触发电路装置被配置用于向所述电子开关的控制端子施加电压。
22.根据权利要求1所述的电路，其中所述电路包括以下各项中的至少一项：
部分集成电路；
部分印刷电路板；
部分微控制器。
CN201410584942.9A 2013-11-01 2014-10-27 用于级联电压管脚的组合esd有源钳位电路 Active CN104617569B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/070,209 US9225163B2 (en) 2013-11-01 2013-11-01 Combined ESD active clamp for cascaded voltage pins
US14/070,209 2013-11-01

Publications (2)

Publication Number Publication Date
CN104617569A true CN104617569A (zh) 2015-05-13
CN104617569B CN104617569B (zh) 2018-09-21

Family

ID=52829866

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410584942.9A Active CN104617569B (zh) 2013-11-01 2014-10-27 用于级联电压管脚的组合esd有源钳位电路

Country Status (3)

Country Link
US (1) US9225163B2 (zh)
CN (1) CN104617569B (zh)
DE (1) DE102014115583B4 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106357242A (zh) * 2015-07-15 2017-01-25 英飞凌科技股份有限公司 用于电子器件的esd应力测试的信号生成装置和方法以及执行电子器件的esd应力测试的系统
CN106876380A (zh) * 2015-12-11 2017-06-20 联发科技股份有限公司 静电放电保护电路及用于静电放电保护的方法
CN107565805A (zh) * 2016-06-30 2018-01-09 英飞凌科技股份有限公司 中心组合有源esd钳位电路
CN109672163A (zh) * 2019-03-07 2019-04-23 上海华力微电子有限公司 一种电源保护钳位电路模块及钳位电路
CN112600167A (zh) * 2020-12-24 2021-04-02 成都思瑞浦微电子科技有限公司 一种高压稳压器的过流保护电路
US20220384421A1 (en) * 2021-05-28 2022-12-01 Taiwan Semiconductor Manufacturing Company Ltd. Low-leakage esd protection circuit and operating method thereof

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9537338B2 (en) 2014-09-16 2017-01-03 Navitas Semiconductor Inc. Level shift and inverter circuits for GaN devices
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
JP2016167516A (ja) * 2015-03-09 2016-09-15 株式会社東芝 静電気保護回路
US10290623B2 (en) 2015-04-16 2019-05-14 Gan Systems Inc. Gate input protection for devices and systems comprising high power E-mode GaN transistors
US20160372920A1 (en) * 2015-06-18 2016-12-22 Navitas Semiconductor, Inc. Integrated esd protection circuits in gan
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
US10298215B2 (en) * 2016-04-19 2019-05-21 Globalfoundries Singapore Pte. Ltd. Integrated circuit electrostatic discharge protection
US10971488B2 (en) 2018-02-06 2021-04-06 Infineon Technologies Ag Active ESD clamp deactivation
TWI735909B (zh) * 2019-07-10 2021-08-11 瑞昱半導體股份有限公司 靜電放電保護電路以及運作方法
US11316340B2 (en) 2019-07-30 2022-04-26 Infineon Technologies Ag Electrostatic discharge with parasitic compensation
US20210408784A1 (en) * 2020-06-26 2021-12-30 Intel Corp Integrated circuit device including electrostatic discharge protection and current limiting circuitry

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
US6064249A (en) * 1997-06-20 2000-05-16 Texas Instruments Incorporated Lateral DMOS design for ESD protection
CN1426601A (zh) * 2000-04-10 2003-06-25 摩托罗拉公司 静电放电(esd)保护电路
US20040095699A1 (en) * 1999-03-19 2004-05-20 Kenji Kohno Semiconductor device including a surge protecting circuit
US20050045909A1 (en) * 2003-08-29 2005-03-03 Agency For Science, Technology And Research Electrostatic discharge protection for integrated circuit devices
TW200820415A (en) * 2006-08-30 2008-05-01 Triquint Semiconductor Inc Electrostatic discharge protection circuit for compound semiconductor devices and circuits
CN101421896A (zh) * 2006-04-21 2009-04-29 沙诺夫公司 通过电源状态检测的esd箝位控制
CN101689545A (zh) * 2007-06-21 2010-03-31 Nxp股份有限公司 Esd保护电路
CN102017144A (zh) * 2008-04-30 2011-04-13 飞思卡尔半导体公司 多电压静电放电保护
CN102593122A (zh) * 2011-01-10 2012-07-18 英飞凌科技股份有限公司 半导体esd电路和方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI98255C (fi) 1994-04-14 1997-05-12 Kone Oy Ylijännitesuojaus
US5600525A (en) * 1994-08-17 1997-02-04 David Sarnoff Research Center Inc ESD protection circuit for integrated circuit
US5671111A (en) * 1995-10-30 1997-09-23 Motorola, Inc. Apparatus for electro-static discharge protection in a semiconductor device
DE102010030064B4 (de) 2010-06-15 2022-04-28 Infineon Technologies Ag Schutzschaltung
US8576523B2 (en) 2011-03-14 2013-11-05 Qualcomm Incorporated Charge pump electrostatic discharge protection
JP5696074B2 (ja) 2012-03-16 2015-04-08 株式会社東芝 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064249A (en) * 1997-06-20 2000-05-16 Texas Instruments Incorporated Lateral DMOS design for ESD protection
US5946177A (en) * 1998-08-17 1999-08-31 Motorola, Inc. Circuit for electrostatic discharge protection
US20040095699A1 (en) * 1999-03-19 2004-05-20 Kenji Kohno Semiconductor device including a surge protecting circuit
CN1426601A (zh) * 2000-04-10 2003-06-25 摩托罗拉公司 静电放电(esd)保护电路
US20050045909A1 (en) * 2003-08-29 2005-03-03 Agency For Science, Technology And Research Electrostatic discharge protection for integrated circuit devices
CN101421896A (zh) * 2006-04-21 2009-04-29 沙诺夫公司 通过电源状态检测的esd箝位控制
TW200820415A (en) * 2006-08-30 2008-05-01 Triquint Semiconductor Inc Electrostatic discharge protection circuit for compound semiconductor devices and circuits
CN101689545A (zh) * 2007-06-21 2010-03-31 Nxp股份有限公司 Esd保护电路
CN102017144A (zh) * 2008-04-30 2011-04-13 飞思卡尔半导体公司 多电压静电放电保护
CN102593122A (zh) * 2011-01-10 2012-07-18 英飞凌科技股份有限公司 半导体esd电路和方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106357242A (zh) * 2015-07-15 2017-01-25 英飞凌科技股份有限公司 用于电子器件的esd应力测试的信号生成装置和方法以及执行电子器件的esd应力测试的系统
CN106357242B (zh) * 2015-07-15 2019-08-09 英飞凌科技股份有限公司 用于电子器件的esd应力测试的信号生成装置和方法以及执行电子器件的esd应力测试的系统
CN106876380A (zh) * 2015-12-11 2017-06-20 联发科技股份有限公司 静电放电保护电路及用于静电放电保护的方法
US10535647B2 (en) 2015-12-11 2020-01-14 Mediatek Inc. Electrostatic discharge (ESD) protection circuit
CN107565805A (zh) * 2016-06-30 2018-01-09 英飞凌科技股份有限公司 中心组合有源esd钳位电路
US10367350B2 (en) 2016-06-30 2019-07-30 Infineon Technologies Ag Central combined active ESD clamp
CN107565805B (zh) * 2016-06-30 2020-02-11 英飞凌科技股份有限公司 钳位电路、系统和为电子电路提供过压保护的方法
CN109672163A (zh) * 2019-03-07 2019-04-23 上海华力微电子有限公司 一种电源保护钳位电路模块及钳位电路
CN112600167A (zh) * 2020-12-24 2021-04-02 成都思瑞浦微电子科技有限公司 一种高压稳压器的过流保护电路
CN112600167B (zh) * 2020-12-24 2022-09-27 成都思瑞浦微电子科技有限公司 一种高压稳压器的过流保护电路
US20220384421A1 (en) * 2021-05-28 2022-12-01 Taiwan Semiconductor Manufacturing Company Ltd. Low-leakage esd protection circuit and operating method thereof

Also Published As

Publication number Publication date
DE102014115583B4 (de) 2023-04-27
US9225163B2 (en) 2015-12-29
US20150124359A1 (en) 2015-05-07
CN104617569B (zh) 2018-09-21
DE102014115583A1 (de) 2015-05-07

Similar Documents

Publication Publication Date Title
CN104617569A (zh) 用于级联电压管脚的组合esd有源钳位电路
CN107645157B (zh) 具有瞬态激活和激活释放控制的高电压钳位装置
CN102347752B (zh) 用于限制跨开关的电压的系统、方法和设备
CN103715193B (zh) 用于n衬底高侧开关的反向极性保护
CN102751968B (zh) 高压器件及高压晶体管的过压保护方法
CN107528304B (zh) 瞬态电压保护电路、装置和方法
CN103368160B (zh) 箝位电路
US9472948B2 (en) On chip reverse polarity protection compliant with ISO and ESD requirements
US10367350B2 (en) Central combined active ESD clamp
CN101588062B (zh) 半导体集成电路的保护电路、其驱动方法及系统
CN104810813B (zh) 具有加电模式中的esd保护能力的噪声容忍有源钳位
CN101483339A (zh) 一种带检测控制电路的静电保护方法及电路
CN104205345A (zh) 具有交替导电类型的区域的用于静电放电保护的半导体装置
CN104253126A (zh) Esd保护电路、半导体装置、车载电子装置和系统
US20140368958A1 (en) Electrostatic protection circuit
JP2009147995A (ja) 電力供給制御回路
CN103367357B (zh) 使用高压设备的低压esd箝位
EP2066032A2 (en) Power supply control circuit including overvoltage protection circuit
US9374074B2 (en) Voltage selection circuit and semiconductor integrated circuit device having the same
TWI521824B (zh) 靜電放電防護電路及具有此電路的電壓調節器晶片
US8598938B2 (en) Power switch
JP6405986B2 (ja) 静電気保護回路及び半導体集積回路装置
CN107123977B (zh) 晶体管的驱动电路
CN102810849B (zh) 欠压保护系统
CN113675832B (zh) 静电保护方法、静电保护电路及芯片

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant