CN107565805A - 中心组合有源esd钳位电路 - Google Patents
中心组合有源esd钳位电路 Download PDFInfo
- Publication number
- CN107565805A CN107565805A CN201710506405.6A CN201710506405A CN107565805A CN 107565805 A CN107565805 A CN 107565805A CN 201710506405 A CN201710506405 A CN 201710506405A CN 107565805 A CN107565805 A CN 107565805A
- Authority
- CN
- China
- Prior art keywords
- terminal
- voltage
- circuit
- input
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
- H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
- H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
Abstract
本公开涉及中心组合有源ESD钳位电路,例如用于端子组的静电放电钳位具有级联且不同的电压等级、多个放电路径以及多输入触发器电路。响应于在任何端子组处检测到正电压事件,触发器电路可以接通电开关,使得由电压事件引起的电流流过一个或多个放电路径来代替流过功能电路,功能电路会潜在地被电压事件引起的电流损伤。
Description
技术领域
本公开涉及电子设备,更具体地,涉及静电放电保护电路。
背景技术
材料表面内或上的电荷的不平衡创建了静电。这种电荷不平衡最常见被观察为源于已知的摩擦起电效应(也称为摩擦带电)。摩擦带电使得具有弱束缚电子的材料通过对具有稀疏填充外壳的材料进行摩擦而失去电子,导致一种材料变得带正电而另一材料带负电。静电放电(ESD)是通过接触引起的两个对象之间的电流的突然流动。在日常生活中,摩擦带电的普通示例发生在有些人走过创建静电积聚的地板时,并且ESD的普通示例发生在人触摸照明开关或其他导电材料时,有时产生小火花。
在上述示例中产生的火花通常是无害的,并且有时人类感觉不到,但是会潜在地对电子设备和部件非常有害。人类走过地板和触摸导电材料的上述示例仅仅是如何可以积聚静电并导致ESD的许多示例中的一个,如果与电子设备接触会潜在地对设备内的电设备或电部件产生损伤。
发明内容
本公开介绍了静电放电(ESD)监控和钳位电路,其可以结合到电子电路和设备中或者电耦合至该电子电路和设备,来为该电子电路或设备提供ESD保护。本文描述的示例包括单个ESD钳位电路(在本公开中称为“大开关”)以及多输入触发电路,以接通大开关来为不同的应力组合(即,不同管脚组合两端的不同过压条件)提供ESD保护。通过使用本文描述的具有触发器电路的大开关来代替多个分离的ESD钳位电路,本公开的技术可以使得当在集成电路(IC)上实施时或者与安装至一个或多个印刷电路板(PCB)的电子电路结合时ESD保护电路使用较小的面积,并且与现有的ESD钳位电路相比还可以更简单地实施。此外,本文公开的多输入触发器电路允许被导向不同电压等级(voltage class)的IC或电子电路的管脚或端子的组(具有操作电压和/或最大操作电压的管脚组,其不同于不同管脚组的操作电压范围和/或最大操作电压)使用相同的触发器电路和单个ESD钳位电路。此外,部分触发器电路在触发器电路的所有多个输入上被再利用,从而对触发器电路的每个附加输入要求最少数量的附加部件,由此针对由触发器电路提供的每个附加输入利用最小的附加电路面积。触发器电路的示例被配置为提供监控和过压保护,包括使用触发器电路的多个输入中的单个输入在正常操作期间在相同电压等级内但是不需要在相同电压下进行操作的管脚组的ESD创建过压条件。ESD监控和保护电路的示例被配置为相对于正ESD应力(正ESD事件)和负ESD应力(负ESD事件)被监控的管脚或端子提供ESD保护。与用作大开关的单个设备的尺寸相比,本文公开的ESD路径电路和多输入触发器电路的示例使用相对较小尺寸的部件,由此与传统的ESD监控和钳位电路相比提供相对较小的总电路面积。
在一个示例中,一种电路包括:触发器电路,包括第一输入、第二输入、阳极和切换输出,其中,阳极被配置为耦合至参考电压,第一输入被配置为监控在第一端子组处提供的最高电压电平,第一端子组被配置为在第一电压等级中进行操作,其中,第二输入被配置为监控在第二端子组处提供的最高电压电平,第二端子组被配置为在不同于第一电压等级的第二电压等级中进行操作,其中,用于第二端子组的第二最大操作电压不同于用于第一端子组的第一最大操作电压,并且其中第一端子组或第二端子组中的至少一个包括多个端子,并且其中,触发器电路被配置为当在第一端子组或第二端子组处发生正静电(ESD)事件时在切换输出处提供输出信号;以及单个电子切换器件,耦合至切换输出,电子切换器件被配置为接收输出信号从而接通,以及相对于参考电压钳位在第一端子组和第二端子组处发生的电压电平。
另一示例包括一种为电子电路提供过压保护的方法,包括:在触发器电路的第一输入处接收由第一端子组提供的第一最高电压电平,第一端子组在第一电压等级下进行操作;在触发器电路的第二输入处接收由第二端子组提供的第二最高电压电平,第二端子组在不同于第一电压等级的第二电压等级下进行操作;确定第一最高电压电平是否超过第一触发器阈值电压,并且在第一最高电压电平超过第一触发器阈值电压期间,生成输出信号,输出信号被配置为导通半导体器件,以激活将第一端子组耦合至参考电压的路径电路,从而相对于参考电压钳位第一最高电压电平;以及确定第二最高电压电平是否超过第二触发器阈值电压,并且在第二最高电压电平超过第二触发器阈值电压期间,生成输出信号,输出信号被配置为导通半导体器件,以激活将第二端子组耦合至参考电压的路径电路,从而相对于参考电压钳位第二最高电压电平;其中,第一端子组或第二端子组中的至少一个包括多个端子。
在另一示例中,一种系统包括:电子器件,包括第一端子组和第二端子组,第一端子组被配置为在第一电压等级下进行操作,第二端子组被配置为在第二电压等级下进行操作,第二电压等级具有与第一电压等级的操作电压范围不同的操作电压范围;功能电路,耦合至第一端子组和第二端子组;触发器电路,包括耦合至第一端子组中的每个端子的第一输入和耦合至第二端子组中的每个端子的第二输入,第一端子组中的每个端子通过不同的正向偏置二极管分别耦合至第一输入,第二端子组中的每个端子通过另一不同的正向偏置二极管分别耦合至第二输入,其中,触发器电路包括切换输出,并且被配置为监控第一输入处的第一电压电平并且在第一电压超过第一触发器阈值电压时在切换输出处提供输出信号,以及监控第二输入处的第二电压电平并且在第二电压超过第二触发器阈值电压时在切换输出处提供输出信号;以及半导体器件,耦合至第一端子组、第二端子组和切换输出,半导体器件被配置为接收来自触发器电路的输出信号,并且在接收到输出信号时导通以钳位第一端子组处和第二端子组处的电压电平,以及提供通过半导体器件的路径电路以重新引导电流远离功能电路。
以下在附图和说明书中阐述一个或多个示例的细节。其他特征、目的和优势将从说明书、附图和权利要求中变得明显。
附图说明
图1示出了根据本公开描述的一个或多个示例性实施方式和技术的包括被路径电路保护的功能电路和ESD有源钳位电路的电路的框图。
图2A示出了表示可仿真带电操作者的人体模型(HBM)的电路。
图2B示出了由图2A中的HBM电路产生的放电轮廓的示例。
图3示出了根据本公开描述的一个或多个示例性实施方式和技术的ESD保护电路的框图。
图4示出了根据本公开描述的一个或多个示例性实施方式和技术的示例性触发器电路的示意图。
图5示出了根据本公开描述的一个或多个示例性实施方式和技术的用于触发器电路的示例性堆叠二极管电路。
图6示出了根据本公开描述的一个或多个示例性实施方式和技术的一种或多种方法的流程图。
具体实施方式
为了防止由ESD引起的损伤,电子制造商通常在电子设备和部件(诸如集成电路(IC))内结合有ESD保护电路,其中电子设备被设置在印刷电路板(PCB)上。包括接地管脚或端子以及在不同电压类别内操作的一个或多个管脚或端子的组(即,提供不同电源电压电平的管脚/端子和/或在不同电压范围上操作或者具有不同的最大操作电压的管脚/端子)的电子设备可以包括ESD保护电路,以保护功能电路不会在来自正和负ESD应力的各个管脚/端子组合之间发生ESD事件。常用于电子设备的ESD保护电路的一种类型是ESD钳位电路。在检测到例如由ESD事件引起的设备的两个管脚两端的过电压或电压尖峰时,使用可以称为“路径电路”的电路,ESD钳位电路将由过电压或电压尖峰引起的电流引导远离功能电路,例如到接地或参考电压。虽然ESD保护电路增加了总体电路复杂度并且在电路上要求物理空间,但是在一些情况下必须保护电路的功能电路。在不具有ESD保护电路的情况下,电路可靠性潜在地降低,并且耗时且成本高的电路替换的需要潜在地增加。
本公开描述了一种静电放电(ESD)钳位电路,其包括:一个大ESD开关,在本公开有时称为大开关或简称为“半导体器件”;以及多输入触发器电路,用于针对ESD引发应力的不同组合接通大开关。传统的电子设备目前使用多个ESD钳位电路来对设备上的管脚的多个电压等级提供保护,从而保护设备的所有管脚/端子免受ESD事件。本公开描述了用于将多个ESD钳位电路组合到一个ESD钳位电路(其包括可通过单个多输入触发器电路控制的大开关)中的技术。通过使用具有单个多输入触发器电路的大开关代替多个分离的ESD钳位电路和用于每个ESD钳位电路的分离的触发器电路,本公开的设备和技术可以使得在集成电路(IC)或印刷电路板(PCB)上实施时ESD保护电路能够使用较小的面积,并且与现有的ESD钳位电路相比可以更简单地实施。本公开描述了一种触发器电路,其中,触发器电路的多个输入中的每一个都被配置为监控在公共电压等级中操作的一个或多个管脚(即,具有相同操作电压范围和/或相同最大额定操作电压的管脚组),并且使用单个触发器电路的某个部分为公共电压等级内的所有管脚提供ESD保护,以控制单个ESD钳位电路,由此降低了被要求提供这种保护的总体电路复杂度和电路面积。此外,本文描述的ESD触发器电路利用堆叠技术,其使得触发器电路的一个或多个附加部分被配置为监控属于不同电压等级的管脚的一个或多个附加组,来利用触发器电路内的相同部件集合的部分,从而进一步降低了被要求实施这些附加触发器电路的复杂度和安装面积。本公开引入的电路设计技术可以在大范围的高度集成设备或IC(包括微处理器、微控制器、专用集成电路(ASIC)、数字信号处理器(DSP)、汽车IC、安全IC和功率管理IC)中实施,并且还可以在包括PCB的非高度集成设备中实施。实施本公开引入的设计技术的电路可以包括在消费电子设备、工业电子设备、汽车电子设备或者几乎任何其他类型的期望ESD保护的电子设备中。
用于实施本公开的技术的ESD开关(大开关)是电开关,其例如可以是金属氧化物半导体场效应晶体管(MOSFET)器件、双极晶体管、氮化镓(GaN)FET、半导体闸流管或者一些其他类型的电子开关。在一些示例中,ESD开关是n沟道双扩散金属氧化物半导体(DMOS)晶体管。本公开将呈现ESD保护电路的多个示例,其使用MOSFET开关(本公开也称为大开关或“半导体器件”),但是应该理解,其他类型的开关(包括上文所列)可以类似地用于实施本公开的技术。如本公开所使用的,大开关中的“大”一般表示需要实施ESD保护所需的总面积。例如,可用于实施本公开的技术且将在下文更详细描述的诸如正向二极管或触发器电路的特定部件具有大开关的尺寸的约10%。例如,大开关可以根据特定的ESD需求在5000μm2和100000μm2之间。在各个示例中,大开关具有近似14000μm2的尺寸。在各个示例中,本文公开的其他二极管(例如公开为路径电路的正向偏置二极管)的面积远小于大开关的面积,例如,可以在近似1200的μm2面积中形成数十个这些二极管。通过仅要求一个ESD钳位设备(大开关)并且针对本文公开的ESD监控和保护电路的剩余部分利用相对较少的部件,可以在采用这些电路的设备或电子部件内利用最少量的电路面积来实施监控和保护电路的特征和功能。
在本文提供的各种说明和描述中,参照“地”或作为“地”的电压电平。然而,参照“地”或“地”的电压电平不限于任何特定的电压电平或者具体表示“接地”,并且被解释为参考耦合至指定为“地”或“接地”的点之间的公共电压电平。在一些情况下,“地”是相同的参考电压电平,并且本文描述的其他电压电平的值与该参考电压电平相比是相对的。
术语“管脚”和术语“端子”可用于在本公开中互换以表示任何类型的导电引线、电接触、电连接管脚或者导电焊盘(诸如焊料焊盘),它们可用作电路或电设备的一部分并且为电路或电设备(包括可允许电路或电设备与其他电路和/或其他电设备的物理和电连接和断开的设备)中包括的功能电路提供电连接。词语“端子”和“端子组”以及“第一端子组”和“第二端子组”不是必须暗示多个端子,并且在一些示例中提到“端子”或“端子组”或“第一端子组”或“第二端子组”是指一个或多个端子,在一些示例中包括单个端子,而在其他示例中包括多个端子。
图1示出了根据本公开描述的一个或多个示例性实施方式和技术的包括被路径电路和ESD有源钳位电路140保护的功能电路120的设备110的框图100。设备110不限于任何特定类型的设备,并且可以是IC或者可以是安装至一个或多个PCB的电部件,或者应用ESD保护的一些其他类型的电路。功能电路120表示功能电路。功能电路120不限于特定类型或数量的电路,并且可以包括一个或多个电路。功能电路120可以包括不同类型的电路,或者使用不同技术形成的不同类型的电部件,包括但不限于本文描述的任何类型的电路和设备。由功能电路120提供的功能和特征不限于任何特定类型的功能和/或特征,并且可以被配置为执行用于由设备110提供的任何功能和/或特征。
如图所示,设备110包括端子102、端子104和地端子108。在一些示例中,端子102、端子104和端子108(GND)被配置为分别接收不同类别的电压。例如,端子102的端子A1可以被配置为接收处于第一电压电平的电源电压,并且端子104的端子B1可以被配置为接收第二电源电压,其是与端子A1处提供的电压电平不同的电压电平,并且在一些示例中是比端子A1处提供的电压电平低的电压电平。在一些示例中,端子108可以被配置为接收参考电压电平,其被指定为“GND”。在端子A1处提供的电压例如可以是比在端子B1处提供的电压电平高的电压,而端子B1处提供的电压电平又可以是比端子108处提供的参考电压(GND)高的电压电平。
端子102被称为A组端子,并且可以包括单个端子A1或者多个端子A1-An(由点103表示)。A组端子102中的每个端子可以电耦合至功能电路120(由点103A表示),并且还可以并联地电耦合至路径电路和ESD钳位电路(以下称为“电路”)140(由点103B表示)。端子102提供去向和来自功能电路120的电连接,并且不限于相对于功能电路120的特定类型的输入或输出。一个或多个端子102可以耦合至电压源(图1中未示出)以提供被包括功能电路120的一个或多个电路使用的电压或功率源。在各个示例中,一个或多个端子102是功能电路120的输入,提供表示信号或数据的电压电平,包括数字和/或模拟信号输入。在各个示例中,一个或多个端子102是来自功能电路120的输出,接收由功能电路120生成的代表信号或数据的电压电平,包括数字和/或模拟信号输出。A组端子在相同的电压等级内进行操作,其中,在正常操作条件下,端子和耦合至这些端子的电路和/或设备具有相同的操作电压范围和/或相同的最大操作电压。作为示例性示例,A组端子102和耦合至端子102的电路/部件可以具有包括-0.3伏特的最小操作电压Vmin和+56伏特的最大操作电压Vmax的电压等级,并由此具有-0.3伏特到+56伏特的操作电压范围。
端子104被称为B组端子,并且可以包括单个端子B1或者多个端子B1-BN(由点105表示)。B组端子104中的每个端子电耦合至功能电路120(由点105A表示),并且还并联地电耦合至电路140(由点105B表示)。端子104提供去向和来自功能电路120的电连接,并且相对于功能电路120不限于特定类型的输入和输出。一个或多个端子104可以耦合至电压源(图1中未示出)以提供被包括功能电路120的一个或多个电路使用的电压或功率源。如上所述,耦合至一个端子104的电压源可以提供一电压电平,其通常是比提供给一个或多个端子102的电压电平低的电压。以这种方式,功能电路120内的要求特定电压电平的一个或多个电路可以与功能电路120内包括的要求不同电压电平的一个或多个其他电路一起供电,以相对于通过端子102提供的电压电平进行操作。在各个示例中,一个或多个端子104是功能电路120的输入,提供代表信号或数据的电压电平,包括数字和/或仿真信号输入。在各个示例中,一个或多个端子104是来自功能电路120的示出,接收由功能电路120生成的代表信号或数据的电平电平,包括数字和/或仿真信号输出。B组端子104包括在相同的电压等级内操作的端子,其中,端子和耦合至这些端子的电路和/或设备在正常的操作条件下具有相同的操作电压范围和/或相同的最大操作电压。作为示例性示例,B组端子104和耦合至端子104的电路和/或部件可具有包括-0.3伏特的最小操作电压Vmin和+40伏特的最大操作电压Vmax的电压等级,并由此具有-0.3伏特到+40伏特的操作电压范围。
在各个示例中,端子108向功能电路120和电路140提供参考电压电平。通过端子108提供的参考电压可以称为“地”或“GND”,并且在一些示例中是低于与A组端子102相关联的最大操作电压电平且低于与B组端子104相关联的最大操作电压电平的电压电平。在各个示例中,用于A组端子102的电压等级不同于与B组端子104相关联的电压等级。在各个示例中,在本公开中为了说明的目的,A组端子102与具有比与B组端子104相关联的电压等级(和最大操作电压)高的最大操作电压的电压等级相关联。
如图1所示,除了功能电路120之外,每个端子102、端子104和端子108还电耦合至电路140。电路140被配置为监控端子102、端子104和端子108通过这些连接发生ESD事件,并且当在这些端子中的任何端子上发生ESD事件时为功能电路120提供保护,包括针对正ESD事件和负ESD事件提供保护。电路140包括路径电路和ESD钳位电路,其被配置为在端子102、104和108中的任何端子处发生ESD事件期间引导电流远离功能电路120,由此保护功能电路120免受在这些端子处由于ESD事件而可能发生的过电压或反极性电压。
图2A示出了表示可仿真带电操作者的人体模型的电路。在1000伏特的充电电压下,当放电时,图2A的电路可以产生近似600-700mA的峰值电流,其中上升时间近似为2ns到10ns且下降时间近似为130ns到170ns。图2B所示的放电轮廓表示本公开的实施方式和技术可帮助保护的放电类型的示例。
图3示出了根据本公开描述的一个或多个示例性实施方式和技术的包括电路140和触发器电路350的示例性设备110的示意图300。图3所示的元件与图1所示相同或等效的元件保持与图1使用元件相同的参考标号。图3所示的设备110包括端子102、端子104和地端子108。为了清楚和简化,在图3中未示出功能电路120,但是功能电路120以及设备100中存在的端子102、104和108之间的连接由箭头112表示。图1所示的电路140包括路径电路和ESD钳位电路,并且参照图3、图4和图5更加详细地示出和描述。
如图3所示,端子102和104中包括的每个端子都通过反向偏置二极管耦合至地端子108(GND)。对于端子102来说,每个端子都通过二极管302、304中的一个耦合至地。二极管302包括耦合至端子A1的阴极以及耦合至地的阳极。二极管304包括耦合至端子AN的阴极和耦合至地的阳极。如果存在附加端子102(由点103表示),则每个附加端子102都将以端子A1和AN所示相同的方式分别耦合至地。对于端子104来说,每个端子都通过二极管306、308、310和312中的一个耦合至地。二极管306包括耦合至端子B1的阴极以及耦合至地的阳极。二极管308包括耦合至端子B2的阴极和耦合至地的阳极。二极管310包括耦合至端子BN-1的阴极和耦合至地的阳极。二极管312包括耦合至端子BN的阴极和耦合至地的阳极。如果存在附加端子104(由点105表示),则每个附加端子104都将以与端子B1、B2、BN-1和BN所示相同的方式分别耦合至地。
二极管302、304、306、308、310和312形成电路140的路径电路的一部分,并且当在任何端子102或端子104上发生负ESD事件时提供对功能电路120的有效保护。通过说明,端子102的端子A1和二极管302将被描述为该负ESD事件保护特征的示例。如上所述,端子A1处提供的电压电平是高于端子108处提供为地的参考电压电平的电压电平。通过示例,提供+56伏特的电源可以耦合至端子A1,并且在端子108处提供为地的参考电压为+0(零)伏特。当在二极管302的阴极和阳极之间提供这种电压差(例如,阴极处的电压比阳极处的电压更加为正)时,二极管302被认为是反向偏置,并且没有电流将流过,或者将仅通过二极管302从端子A1到地发生可忽略的电流流动。当二极管302被反向偏置时,端子A1处提供的电压还可以被提供给二极管320的阳极,其中,二极管320将端子A1耦合至触发器电路350来用于监控端子A1在端子A1处发生任何正ESD事件的目的。
当端子A1处发生负ESD事件时,端子A1处提供的电压电平可以下降到一电平,在该电平的情况下端子A1处的电压小于由端子108处的参考电压提供的电压。通过示例,在不具有ESD保护的情况下,负ESD事件将使得端子A1处的电压相对于端子108处的零伏特电平下降到-10伏特的负电压电平。当在二极管302的阴极和阳极之间设置这种电压差(例如,阳极处的电压现在比阴极处的电压更加为正)时,二极管302被认为是正向偏置。当正向偏置时,并且一旦二极管302的阴极处的电压电平之间的差变得大于二极管302的阈值电压电平(通常为0.7伏特或0.3伏特),二极管302将开始提供低阻抗路径来传导电流从端子108流向端子A1。二极管302实际上变为端子A1和地端子108之间的有效“短路”,在端子108和端子A1之间提供可选的电流路径(路径电路),并且防止端子A1处的电压被下拉到-10伏特的电平,因此保护耦合至端子A1的任何功能电路120经受由负ESD事件生成的反向电压。一旦负ESD事件结束并且端子A1处存在的电压可以再次上升到至少反向偏置二极管302的电平,其中,一旦被反向偏置,二极管302将自动地再次阻挡电流相对于端子108从端子A1流动(或者仅允许可忽略的电流流动)。
以类似的方式,二极管304相对于端子AN执行这些相同的功能,使得当二极管304被反向偏置时在端子AN处提供的电压被提供给二极管322,并且当发生相对于端子AN的负ESD事件时提供用于端子AN的路径电路。如此,二极管304被配置为在发生涉及端子AN的负ESD事件期间为耦合至端子AN的任何功能电路120提供保护。此外,如果在端子102中包括附加端子(由点103表示),则这些附加端子可以通过分别耦合至这些端子和端子108的附加二极管以针对端子A1和AN描述的相似方式来保护。
以类似方式,以上文相对于端子104描述的相同方式,每个端子104都可以分别针对在这些端子上发生的负ESD事件进行保护。在各个示例中,端子104处存在的电压电平可以小于端子102处提供的电压电平,但是仍然处于比端子108处提供的参考电压电平高的电压电平。通过说明,端子104可以正常地在Vmax=+40伏特的最大操作电压电平处进行操作,其小于用于端子102的+56伏特的Vmax,但是相对于端子108处的+0伏特仍然是更加为正的电压电平。将端子B1用作示例性示例,端子B1处提供的+40伏特的电平将反向偏置二极管306,使得没有电流或者仅有可忽略的电流将从端子B1流至端子108,并且端子B1处提供的电压将被提供给二极管324的阳极,其中,二极管324将端子B1耦合至触发器电路350,用于监控端子B1的在端子B1处发生任何正ESD事件的目的。
当端子B1处发生负ESD事件时,端子B1处提供的电压电平可以下降到端子B1处的电压小于由端子108处的参考电压提供的电压的电平。通过示例,在不具有ESD保护的情况下,负ESD事件会使得端子B1处的电压相对于端子108处的零伏特电平下降到-10伏特的负电压电平。当在二极管306的阴极和阳极之间提供这些电压差时(例如,阳极处的电压现在比阴极处的电压更加为正),二极管306认为被正向偏置。当正向偏置时,并且一旦二极管306的阳极处的电压电平之间的相对于端子108的差值变得大于二极管306的阈值电压电平(通常为0.7伏特或0.3伏特),二极管306就将开始提供低阻抗路径以将电流从端子108传导流动到端子B1。二极管306实际上变为端子B1和地端子108之间的有效“短路”,在端子108和端子B1之间提供可选的电流路径(路径电路),并且防止端子B1处的电压被下拉到-10伏特的电平,因此保护耦合至端子B1的任何功能电路120免受由负ESD事件生成的反向电压。一旦负ESD事件结束,端子B1处存在的电压可以再次至少上升到反向偏置二极管306的电平,其中,一旦被反向偏置,二极管306就将自动地再次阻挡电流从端子B1相对于端子108流动(或者仅允许可忽略的电流流动)。
以类似方式,每个二极管308、310和312都分别相对于端子B2、BN-1和BN执行这些相同的功能,使得当二极管308、310和312分别被反向偏置时,这些端子处提供的电压被分别提供给二极管326、328和330,并且当发生相对于相应端子的负ESD事件时,分别提供用于端子B2、BN-1和BN的路径电路。如此,二极管308、310和312被配置为在发生涉及这些端子的负ESD事件期间分别为耦合至端子B2、BN-1和BN的任何功能电路120提供保护。此外,如果在端子104中包括附加端子(由点105表示),则这些附加端子可以通过分别耦合至这些端子和端子108的附加二极管以针对端子B1、B2、BN-1和BN的相似方式进行保护。
除了为功能电路120提供针对负ESD事件的保护,电路140还被配置为针对在任何端子102和104上发生的正ESD事件提供保护。当端子102或端子104中的任何端子处提供的电压超过为端子的电压等级指定的最大操作电压(Vmax)电平时(无论是确实超过Vmax电平,还是比Vmax电平超过预定的电压裕度)发生正ESD事件。正ESD事件可以被定义为在相对于参考电压电平(诸如端子108处正常提供的电压电平)在设备110的端子处提供大于Vmax+预定电压裕度的电压时发生。通过示例,端子102可以被限定为具有+56伏特的最大操作电压Vmax电压等级以及+2伏特的最大操作电压的电压裕度。在该示例中,超过+58伏特的任何端子102处提供的任何电压(Vmax+裕度电压)被确认为正ESD事件。此外,端子104可以被设置为不同的电压等级,其具有不同于且在各个示例中小于端子102的Vmax电压电平的最大电压Vmax。作为说明性示例,当用于端子102的Vmax电平为+56伏特时,用于端子104的Vmax电平可以被设置为+40伏特的较小电压等级。此外,用于端子104的预定电压裕度可以被设置为小于、等于或大于用于端子102的预定电压裕度值的电压值。作为说明性示例,当用于端子104的最大操作电压(Vmax)被设置为+40伏特时,用于端子104的电压裕度可以被设置为+1伏特的值。在该示例中,用于端子104的正ESD事件可限定为当在任何一个端子104处提供+41伏特的电压电平(+40的Vmax++1.0伏特的电压裕度)时发生。
电路140被配置为在任何端子102或端子104上的正ESD事件的事件中为功能电路120提供保护,并且可以提供这种正ESD事件保护,尽管事实上端子102和104可以被设置为在不同的电压等级下进行操作。此外,电路140被配置为仅使用单个ESD钳位电路以及单个多输入触发器电路来提供这种保护。如本文进一步公开的,仅使用单个钳位电路来为属于至少两个不同的电压等级的多个端子提供ESD保护,与传统的ESD钳位电路相比,使用较少总数量的器件和较少的电路提供有效的ESD保护。
如图3所示,电路104包括触发器电路350,其具有阴极1输入352、阴极2输入354、阳极356和切换输出358。阴极1输入352耦合至节点331,阴极2输入354耦合至节点333,并且阳极356耦合至节点335。触发器电路350的切换输出358被耦合至半导体器件362的栅极。在各个示例中,半导体器件362是ESD钳位(大开关),其可操作用于提供路径电路用于引导到达端子102和104的ESD电流远离功能电路112。半导体器件362包括耦合至节点333的漏极以及耦合至节点335的源极。在各个示例中,半导体器件362是一个大器件,其需要比包括电路140的其他器件大的面积。在一些示例中,半导体器件362是N型横向扩散金属氧化物半导体(nLDMOS)器件。在一些示例中,半导体器件362具有5000至50000μm2的范围内的面积。
如图所示,每个端子102都通过独立的二极管耦合至节点333和触发器电路350的阴极2输入354。端子A1耦合至二极管320的阳极,并且二极管320的阴极耦合至节点333,由此耦合至触发器电路350的阴极2输入354。端子AN耦合至二极管322的阳极,并且二极管322的阴极耦合至节点333,由此耦合至触发器电路350的阴极2输入354。如果存在附加端子102(由点103表示),则以针对端子A1和AN示出的相同方式,每个附加端子102将分别耦合至节点333和触发器电路350的阴极2输入354。
此外,每个端子104都通过独立的二极管耦合至节点331和触发器电路350的阴极1输入352。端子B1耦合至二极管324的阳极,二极管324的阴极耦合至节点331,由此耦合至触发器电路350的阴极1输入352。端子B2耦合至二极管326的阳极,并且二极管326的阴极耦合至节点331,由此耦合至触发器电路350的阴极1输入352。端子BN-1耦合至二极管328的阳极,并且二极管328的阴极耦合至节点331,由此耦合至触发器电路350的阴极1输入352。端子BN耦合至二极管330的阳极,并且二极管330的阴极耦合至节点331,由此耦合至触发器电路350的阴极1输入352。如果存在附加端子104(由点105表示),则每个附加端子104都将以针对端子B1、B2、BN-1和BN示出的相同方式分别耦合至节点331并由此耦合至触发器电路350的阴极1输入352。此外,节点331(阴极1输入352)耦合至二极管(Df)360的阳极,并且二极管(Df)360的阴极耦合至节点333和阴极2输入354。此外,触发器电路350的阳极356通过节点335耦合至地和端子108。
由于每个端子102都通过阴极2输入354耦合至触发器350,所以触发器电路350被配置为监控每个端子102处的电压电平。此外,由于每个端子104都通过阴极1输入352耦合至触发器电路350,所以触发器电路350被配置为监控每个端子104处的电压电平。在正常操作条件下,其中“正常操作条件”被定义为在任何端子102或任何端子104处没有发生正ESD事件的条件,触发器电路350被配置为在切换输出358处提供控制半导体器件362为“OFF”状态的信号电平。当半导体器件362处于“OFF”状态时,在节点333和335之间,半导体器件362的源极和漏极如极其高阻抗连接来动作,或者实际上用作打开的开关。当半导体器件362处于这种“OFF”状态时,节点333处提供的电压电平以及可以从节点331通过二极管360耦合至节点333的电压电平不通过半导体器件362耦合至节点335和地,由此保持在由分别耦合至这些节点的一个或多个端子提供的电平。
在一些示例中,在这些正常操作条件下以及当半导体器件362处于“OFF”状态时,在任何端子102上提供的最高电压电平将基本在节点333处提供。通过说明,如果耦合至端子A1的电压源在端子A1处提供+56伏特的电压电平,并且该电压电平低于由触发器电路350设置的用于确定在任何端子102处发生正ESD事件的阈值电压(Vtrigger2),则+56伏特的电压电平将通过二极管320提供给节点333。由于半导体器件362处于“OFF”状态,所以没有电流或者可忽略的电流从节点333通过半导体器件362流动到节点335。此外,当在节点333处不存在超过阈值电压(Vtrigger2)的电压时,触发器电路350被配置为使得没有电流从节点333流入阴极2输入354。此外,即使比端子A1处提供的电压低的电压例如存在于端子AN处或节点331处,二极管322和360将被反向偏置,由此阻挡电流从节点333流向端子AN或节点331。在正常操作条件下并且其中半导体器件362处于“OFF”状态的任何情况下,电路140将以相同方式动作,但是端子AN提供的电压电平高于端子A1处提供的电压电平。在这种情况下,并且其中由端子AN提供的电压电平不超过为阴极2输入354设置的阈值电压(Vtrigger2),端子AN处提供的较高电压被提供给节点333,但是触发器电路350被配置为不允许电流从节点333流入阴极2输入354。此外,即使例如在端子A1处或节点331处存在比端子AN处提供的电压低的电压,二极管320和360将被反向偏置,由此基于通过端子AN提供给节点333的较高电压阻挡电流从节点333流向端子A1或节点331。以相对于端子A1和AN描述的相同方式,如果端子102中存在附加端子(由点103)表示,则这些附加端子可被配置为向节点333提供最高电压而不创建电流流过半导体器件362进入阴极2输入354或流向节点331或者反向到端子102的其他端子。
在一些示例中,在这些正常操作条件下并且当半导体器件362处于“OFF”状态时,在任何端子104上提供的最高电压电平将基本在节点331和333处提供。通过说明,如果耦合至端子B1的电压源在端子B1处提供+40伏特的电压电平,并且电压电平低于由触发器电路350设置的用于确定在任何端子104处发生正ESD事件的阈值电压(Vtrigger1),+40伏特的电压电平将通过二极管324提供给节点331。由于半导体器件362处于“OFF”状态,所以没有电流或者可忽略的电流将从节点331通过二极管(Df)360流至节点333并且通过半导体器件362流至节点335。此外,当节点331处不存在超过阈值电压(Vtrigger1)的电压时,触发器电路350被配置为使得没有电流从节点331流入阴极1输入352。此外,即使例如在端子BN或端子AN处存在比端子B1处提供的电压低的电压,将每个端子104耦合至节点331的二极管将被反向偏置,由此阻挡电流从节点331流回到具有比B1更低的电压的任何端子104,并且将端子102耦合至节点333的二极管将防止电流从节点331流回到具有比端子B1提供的电压电平低的电压电平的任何端子102。
在正常操作条件下并且其中半导体器件362处于“OFF”状态的任何情况下,电路140将以相同方式动作,但是其中端子B2、BN-1或BN提供的电压电平高于端子B1或任何其他端子104处提供的电压电平。在这种情况下,由端子104中的端子提供的电压电平具有不超过为阴极1输入352设置的阈值电压(Vtrigger1)的最高电压电平,端子处提供的较高电压被提供给节点331和333,但是触发器电路350在这些条件下被配置为不允许电流从节点331流入阴极1输入352。以相对于端子B1和BN描述的相同方式,如果端子104中存在附加端子(由点105)表示,则这些附加端子可被配置为向节点331提供最高电压而不创建电流流过半导体器件362进入阴极1输入352、进入阴极2输入354或反向到端子102的其他端子。
如上所述,端子102和端子104可以被配置为在不同的电压电平等级下进行操作。为了在两个不同的电压等级电平中监控端子,触发器电路350包括当在任何端子102上发生正ESD事件时可设置为阈值电压(Vtrigger2)的阴极2输入354以触发包括半导体器件362的ESD钳位电路,并且当在任何端子104上发生正ESD事件时可以设置为具有不同的阈值电压(Vtrigger1)以触发包括半导体器件362的ESD钳位电路。在各个示例中,将如参照图4完全描述地,触发器电路350被配置为提供与阴极1输入352的阈值(Vtrigger1)设置相比不同且在一些示例中为较高值的阴极2输入354的阈值电压(Vtrigger2)。
再次参照图3,当在一个端子102上发生正ESD事件时,将在经历ESD事件的端子102中的端子上达到超过用于阴极2输入354的阈值电压Vtrigger2的电压,由此将在节点333处提供通过将经历正ESD事件的端子耦合至节点333的二极管。由于节点333处的电压电平超过阈值电压(Vtrigger2),在阴极2输入354处接收。触发器电路350感测超过阈值电压(Vtrigger2)电平的电压电平,并且被配置在切换输出358处生成并提供信号,当提供给半导体器件362的栅极时使得半导体器件362从“OFF”状态切换为“ON”状态。当半导体器件362处于“ON”状态时,半导体器件362使得电流从节点333通过半导体器件362流至节点335(地)。确定半导体器件362的尺寸以使得大电流流过半导体器件362而不损伤半导体器件362。在各个示例中,半导体器件362可进行操作以允许1至30安培的范围内的电流流动而不会损伤。
此外,流过半导体器件362的电流导致在半导体器件362的源极和漏极之间生成压降,由此可进行操作来将节点333处的电压控制(钳位)为等于端子108处提供的地电压电平(例如,零伏特)加上半导体器件362两端的压降的电压电平。通过使得电流流过半导体器件362,电路140提供路径电路以引导ESD电流远离功能电路112,从而保护功能电路112不超过由ESD事件引发的电流电平。此外,通过调节流过半导体器件362的电流量并由此控制半导体器件362两端生成的压降,电路140能够钳位半导体器件的漏极处的电压,由此将节点333和每个端子102处的电压钳位到处于阈值电压(Vtrigger2)电平或略高于Vtrigger2的电压电平,由此保护可耦合至端子102的功能电路112免受将在端子102处由ESD事件引发的电压电平,即使没有应用ESD电压保护,并且其是远大于用于耦合至端子102的功能电路112的最大操作电压的电压电平。
在各个示例中,触发器电路350被配置为持续监控节点333处存在的电压,并且基于该电压调节在切换输出358处提供的信号(电压电平)以保持器件362处于“ON”状态,并且调节流过器件362的电流以防止节点333处的电压超过阈值电压(Vtrigger2)或者比阈值电压超过预定的电压裕度。当端子102处发生的正ESD不再存在时,由此节点333处的电压电平返回到低于阈值电压电平的电压电平,触发器电路350被配置为在切换输出358处提供输出信号(在一些示例中为电压电平),其在被提供给器件362的栅极时,将半导体器件362再次返回到“OFF”状态。
类似地,当在一个端子104上发生正ESD事件时,将在经历ESD事件的端子104中的端子上达到超过用于阴极1输入352的阈值电压Vtrigger1的电压,由此将在节点331处提供通过将经历正ESD事件的端子耦合至节点331的二极管。由于在阴极1输入352处接收到超过阈值电压(Vtrigger1)的节点331处的电压,所以触发器电路350感测超过阈值电压(Vtrigger1)电平的电压电平,并且被配置为在切换输出358处生成并提供信号,其在被提供给半导体器件362的栅极时使得半导体器件362从“OFF”状态切换到“ON”状态。当半导体器件362处于“ON”状态时,半导体器件362使得电流从节点331流动通过二极管(DF)360到达节点333,然后通过半导体器件362到达节点335(地)。如上所述,确定半导体器件362的尺寸以能够使得大电流流过半导体器件362而不损伤半导体器件362。此外,流过半导体器件362的电流导致在半导体器件362的源极和漏极之间生成压降,由此可进行操作以将节点333处的电压控制(钳位)到等于端子108处提供的地电压电平(例如,零伏特)加上半导体器件362两端的压降的电压电平。如此,节点331处的电压将被钳位到333的电压电平加上通过从节点331通过二极管360到达节点333的电流所创建的正向偏置电压电平(通常为0.7伏特)。
通过使电流流过半导体器件362,电路140提供路径电路以引导ESD电流远离功能电路112以保护功能电路112免受由ESD事件引发的电流的过量电平。此外,通过调节流过半导体器件362的电流量,由此控制半导体器件362两端生成的压降,电路140能够钳位半导体器件的漏极处的电压,由此钳位节点333和331处的电压,由此在每个端子104处为处于阈值电压(Vtrigger1)电平或略高于阈值电压的电压电平,从而保护可耦合至端子104的功能电路112免受将在端子104处由ESD事件引发的电压电平,即使不应用ESD电压保护,并且可以是远大于用于耦合至端子104的功能电路的最大操作电压的电压电平。
在各个示例中,触发器电路350被配置为继续监控节点331处存在的电压,并且基于该电压,调节在切换输出358处提供的输出信号(电压电平)以保持器件362处于“ON”状态,并且调节流过器件362的电流,以防止节点331处的电压超过阈值电压(Vtrigger1)或者比阈值电压超过预定的电压裕度。当端子104处发生的正ESD不再存在时,由此节点331处的电压电平返回到低于Vtrigger1的阈值电压电平的电压电平,触发器电路350被配置为在切换输出358处提供输出信号(在一些示例中为电压电平),当其被提供给器件362的栅极时,将半导体器件362再次返回到“OFF”状态。
因此,半导体器件362在节点333和节点331与地端子108之间提供可切换的路径电路,其可以在任何端子102和/或104处发生正ESD事件期间被接通,以保护耦合至端子102和/或104的功能电路112,并且当存在相对于端子102和104的正常操作条件(没有发生正ESD事件)时通过半导体器件362断开路径电路。此外,电路140提供能够同时地监控不同的端子组在端子处发生正ESD事件的优势,每一组都可以包括多个端子,并且其中组可以在不同的电压等级下进行操作。除了监控这些端子配置发生正ESD事件,电路140能够提供路径电路以引导ESD电流远离功能电路,并且使用单个ESD钳位器件和具有多个输入的单个触发器电路来钳位耦合至功能电路的电压以在正ESD事件期间保护功能电路。
此外,通过在具有相同电压等级的这些端子的每一个上包括正向偏置二极管,触发器电路的单个输入可用于监控所有这些端子的正ESD事件,即使组内的端子提供变化的电压和/或有时处于比同时由相同端子组内的其他端子提供的电压电平低的电压电平。例如,触发器电路350的单个输入可进行操作来监控在相同电压等级中操作的端子组内的端子,其中,一个端子耦合至提供恒定电压电平或者接近用于该端子组的电压等级的最大操作电压的电压源,并且其中,组内的一个或多个端子提供涉及端子上提供的电压电平中的变化的数据输入,例如从最小电压电平变为用于端子等级的最大操作电压电平之下的电压电平。
图4示出了根据本公开的一个或多个示例性实施方式和技术的示例性触发器电路410的示意图400。在各个示例中,触发器电路410结合到设备110中,并且路径电路和ESD钳位140如参照图1所示和所述。在各个示例中,触发器电路410是如本文参照图3所示和所述的触发器电路350。然而,触发器电路410的示例不限于图1或图3的示例,并且可以分别地设置和配置用于结合到其他电路和设备中,以提供本文描述的特征和功能及其等效物。
如图所示,触发器电路410包括耦合至节点413的阴极1输入402、耦合至节点411的阴极2输入404、耦合至节点419的阳极406以及切换输出408。触发器电路410还包括齐纳二极管420的第一堆叠件、电阻器414、晶体管418、齐纳二极管412的第二堆叠件和电阻器422。在一些示例中,触发器电路350任选地包括可用于为晶体管418的栅极提供过压保护的齐纳二极管416的第三堆叠件。在各个示例中,晶体管418是p沟道MOSFET。在一些示例中,触发器电路350任选地包括可用于向半导体器件(大开关)462的栅极提供过压保护的齐纳二极管424的第四堆叠件。齐纳二极管420的第一堆叠件被示出为单个齐纳二极管,但是可以包括一个或多个齐纳二极管,齐纳二极管420的第一堆叠件中包括的齐纳二极管的数量被调整为为阴极1输入402提供期望的触发器电压(Vtrigger1),这在下文进行进一步的描述。齐纳二极管420的第一堆叠件的阴极端子420A耦合至节点415。齐纳二极管420的第一堆叠件的阳极端子420B耦合至节点419(阳极406)。电阻器414包括耦合至节点413的第一端子和耦合至节点415的第二端子。齐纳二极管412的第二堆叠件被示为具有单个齐纳二极管,但是可以包括一个或多个齐纳二极管,包括在齐纳二极管412的第二堆叠件中的齐纳二极管的数量可以被调整为为阴极2输入404提供期望的触发器电压(Vtrigger2),这将在下面进行进一步的描述。齐纳二极管412的第二堆叠件的阴极端子412A耦合至节点411。齐纳二极管412的第二堆叠件的阳极端子412B耦合至节点413。
如图所示,可以配置触发器电路410,使得阴极1输入402耦合至二极管(Df)426的阳极,并且二极管(Df)的阴极耦合至节点411和阴极2输入404。此外,半导体器件462的漏极耦合至节点411,并且半导体器件462的源极耦合至节点419。在各个示例中,半导体器件462是参照图3所示和所述的半导体器件362,并且可以提供本公开中描述的与“大开关”相关联的一个或多个特征或功能。如以下进一步参照图4所描述的,触发器电路410被配置为在切换输出408处提供输出信号以控制半导体器件462,使得半导体器件462处于“OFF”状态,其中半导体器件462如打开的开关一样动作,并且不允许电流流动或者仅允许可忽略的电流量从节点411流动到节点406。当在可耦合至阴极1输入402并被阴极1输入402监控的一个或多个端子(图4中未示出)上检测到正ESD事件时,触发器电路410被配置为在切换输出408处提供输出信号,以将半导体器件调整为“ON”状态。当半导体器件462被触发至“ON”状态时,在耦合至阴极1输入402的端子中感应的ESD电流(由箭头IESD1表示)从阴极1输入402流动通过二极管(Df)426到达节点411,并且从节点411通过半导体器件462到达阳极406(其可以耦合至地或参考电压电平)。此外,以上文参照半导体器件362描述的类似方式,当在“ON”状态下进行操作时,半导体器件462可进行操作以钳位可在阴极1输入402处提供的电压电平,由此重新引导ESD电流并防止在可耦合至阴极1输入402的任何端子处发生过压条件。
类似地,当在可耦合至阴极2输入404并被阴极2输入404监控的一个或多个端子(图4中未示出)上检测到正ESD事件时,触发器电路410被配置为在切换输出408处提供输出信号以将半导体器件调整为“ON”状态。当半导体器件462被触发至“ON”状态时,在耦合至阴极2输入404的端子中感应的ESD电流(由箭头IESD2表示)从阴极2输入404流动通过半导体器件462到达阳极406(其可以耦合至地或参考电压电平)。此外,以上文参照半导体器件362描述的类似方式,当在“ON”状态下进行操作时,半导体器件462可进行操作以钳位可在阴极2输入404处提供的电压电平,由此重新引导ESD电流并防止在可耦合至阴极2输入404的任何端子处发生过压条件。
在操作中,触发器电路410被配置为针对过压条件监控多个端子,包括在任何端子上发生的正ESD事件,并且进一步能够针对属于至少两个不同电压等级的端子组监控这些过压和正ESD事件。如上所述,电压等级是指特定端子或端子组被配置为在其中进行操作的电压范围,包括特定电压等级内的端子应该在正常操作条件下提供的对应于最高电压电平的最大操作电压(Vmax)。当在一般电压等级中操作的给定端子组的一个或多个端子处提供超过最大操作电压预定电压裕度的电压电平时,该事件被认为是过压或正ESD事件(如上所述被静电荷触发时)。对于被触发器电路410监控的端子的每个电压等级,触发器电路410被配置为提供触发器阈值电压,其中,如果在被监控的任何端子处提供超过针对端子的该电压等级的触发器阈值电压的电压电平,则触发器电路410被配置为在切换输出408处生成并提供输出信号,这将使得半导体器件462在“ON”状态中操作。如上所述,当在“ON”状态中操作时,半导体器件可进行操作被触发器电路410控制以重新引导ESD电流,并且钳位在经历ESD事件的端子组处提供的电压,由此保护耦合至这些端子的功能电路。此外,如图4所示,触发器电路410包括两个独立的阴极输入(阴极1输入402和阴极2输入404)。这些阴极输入中的每一个都能够监控属于普通电压等级的一个或多个端子,并且其中被触发器电路410的一个阴极输入监控的端子与被触发器电路410的另一阴极输入监控的端子具有不同的电压等级。该特征使得触发器电路410为属于两个不同的电压等级的两个独立的端子集合提供正ESD事件保护。本领域技术人员应理解并且如下文进一步所述,触发器电路410可以进一步被修改以添加附加的阴极输入,由此为多于两个的端子集合提供正ESD事件保护,其中,端子集合的每个集合属于不同的电压等级。
参照阴极1输入402描述触发器电路410的操作的各个方面。以与上文参照阴极1输入352和图3描述的类似方式,触发器电路410的阴极1输入402可以耦合至属于普通电压等级的一个或多个端子。为了图4讨论的说明性目的,+40的示例性电压将被用作为阴极1输入402耦合的端子所指定的最大操作电压(Vmax)。使用该示例,为阴极1输入402确定触发器阈值(Vtrigger1)的值。用于Vtrigger1设置的值可以是Vmax(在该示例中为+40伏特),或者Vmax加上裕度电压。对于该示例,使用+2伏特的裕度电压,由此该示例中的用于阴极1输入402的触发器阈值电压(Vtrigger1)被设置为+42伏特的值。
当在阴极1输入402处提供的电压低于Vtrigger1电压电平时(并且为了示例性示例的目的,假设在被阴极2输入404监控的端子处不发生ESD事件),触发器电路410被配置为在切换输出408处提供输出信号,这使得半导体器件462处于“OFF”状态,在节点411和阳极406之间类似于打开的开关。如上所述,当处于“OFF”状态时,没有电流从阴极1输入402流动到达节点411并且通过半导体器件462到达触发器电路410外的阳极406,如此被触发器电路410监控的在触发器电路410外的任何端子处提供的电压被保持在它们相应的电压电平。如果被阴极1输入402监控的任何端子经历ESD事件,则在阴极1输入402处提供的电压将上升到超过阈值电压Vtrigger1电平的电压电平。一旦在阴极1输入402处提供的电压电平超过Vtrigger1电压电平,触发器电路410就被配置为在切换输出408处提供输出信号,将半导体器件462从“OFF”状态转换为“ON”状态。当处于“ON”状态时,半导体器件462允许电流通过器件462从阴极1输入404通过二极管(Df)426到达节点411,然后到达阳极406。流过器件462的电流在器件462两端创建压降,由此将节点411处的电压拉至由节点406处提供的电压加上器件462两端的压降所确定的电压电平,由此将阴极1输入402处的电压拉至由节点411处的电压加上二极管(Df)426两端的压降所确定的电压电平。
当处于“ON”状态时,器件462允许电流流过器件462。在一些示例中,当处于“ON”状态时,器件462在半导体器件的线性操作区域中进行操作。在一些示例中,当处于“ON”状态时,半导体器件462在半导体器件的饱和操作区域中进行操作。在一些示例中,当处于“ON”状态时,半导体器件462利用半导体器件的固有寄生双极晶体管的显著电流传导在线性或饱和操作区域中进行操作。
通过改变切换输出408处提供的输出信号,触发器电路410可操作以调节半导体器件462,从而控制流过半导体器件462的电流量,由此控制(钳位)节点411处的电压电平并由此控制阴极1输入402处的电压电平到某个最大钳位电压电平。在各个示例中,触发器电路410被配置为控制半导体器件462,使得在ESD事件期间可在阴极1输入402处达到的最大钳位电压电平是略高于Vtrigger1电压电平的电压电平。以这种方式,触发器电路410可进行操作以将可耦合至阴极1输入402并被阴极1输入402监控的任何端子处可在ESD事件期间达到的电压电平钳位到防止对还可以耦合至这些端子的功能电路产生损伤的电压电平。
在各个示例中,通过调整包括在齐纳二极管420的第一堆叠件中的齐纳二极管的类型和数量来为阴极1输入402设置Vtrigger1电压的设置。通过布置“堆叠”的(串联耦合的)齐纳二极管的类型和数量以形成齐纳二极管420的第一堆叠件,可以配置端子420A和420B之间的预定阈值电压电平,从而设置Vtrigger1阈值电压。再次使用+42伏特作为用于阴极1输入402的示例性Vtrigger1阈值电压电平,可以选择齐纳二极管的集合,其中,每个齐纳二极管都具有7伏特的反向击穿电压。通过将六个这样的二极管串联耦合形成齐纳二极管420的第一堆叠件,可以在端子420A和420B之间创建+42伏特的总反向击穿电压(六个二极管乘以7伏特/二极管)。本领域技术人员应理解,通过选择针对反向击穿电压具有相同或不同值的二极管的类型和数量的不同组合,可以布置齐纳二极管420的第一堆叠件,以提供不同的预定阈值电压电平,由此可以根据上述示例被配置为提供用于具有不同电压等级的端子组的触发器阈值电压电平。
当阴极1输入402处提供的电压电平小于Vtrigger1电压电平时,在节点413处提供该电压,并且通过电阻器414耦合至节点415和齐纳二极管420的第一堆叠件的阴极端子420A。然而,由于该电压不超过齐纳二极管420的第一堆叠件的反向击穿电压,所以没有电流从节点413通过电阻器414流动到达节点415以及通过齐纳二极管420的第一堆叠件到达节点406。在没有电流流过电阻器414的情况下,电阻器414将晶体管418的栅极上拉至节点413处提供的电压,其与晶体管418的源极处提供的电压相同,由此截止晶体管418(非传导状态)。在晶体管418截止的情况下,没有电流从节点413流动通过晶体管418,因此没有电流被提供给电阻器422或者流过电阻器422。电阻器422将切换输出408耦合至阳极406,并且其中如上所述,阳极406还耦合至半导体器件462的源极。在没有电流流过电阻器422的情况下,电阻器422将切换输出408处提供的电压电平拉至节点406处提供的电压电平,其与半导体器件462的源极处提供的电压电平相同。当在这种条件下时,切换输出408处提供的输出信号将半导体器件调整为“OFF”(由此为非传导)状态,并且没有电流(或者仅有可忽略的电流量)将流过半导体器件462,如上文参照半导体器件462的“OFF”状态所描述的。在这种条件下,没有电流从阴极1输入402重新引导,并且半导体器件不控制阴极1输入402处提供的电压。
当阴极1输入402处提供的电压电平等于或超过Vtrigger1电压电平时,该电压电平将初始地通过电阻器414耦合至节点415。由于在节点415处提供的该电压电平超过为齐纳二极管420的第一堆叠件设置的预定阈值电压电平,所以电流的流动将从阴极端子420A开始建立,通过齐纳二极管420的第一堆叠件到达阳极406。这种电流的流动将通过电阻器414提供(I1),在电阻器414两端生成压降(电压差分),这还将在晶体管418的栅极和源极之间施加。选择电阻器414的电阻值,使得通过这种初始电流流动在电阻器414两端生成的电压差分将偏置晶体管418以导通并且将节点413耦合至节点417,并且允许电流从节点413通过晶体管418流动到达节点417和电阻器422(I3)。流过电阻器422的电流在电阻器422两端生成压降(电压差分)。在切换输出408处提供相对于节点406处提供的电压在电阻器422两端生成的电压差分,由此提供给半导体器件462的栅极。选择电阻器422的电阻值,使得通过该初始电流流动在电阻器422两端生成的电压差将在切换输出408处提供输出信号,这将使得半导体器件462从“OFF”状态切换为“ON”状态,并且开始使得电流从阴极1输入402通过二极管(Df)426流动到达节点411并且通过半导体器件462到达阳极406,这由图4中的箭头IESD1表示。流过半导体器件462的电流量是充足的,使得在半导体器件462两端生成、由此在阴极1输入402处提供的压降(二极管(Df)426两端添加的正向偏置压降)被钳位到防止损伤可耦合至端子(其耦合至阴极1输入401并且被阴极1输入402监控)的任何功能电路的电压电平。
在各个示例中,随着阴极1输入402处提供的电压电平的增加,流过电阻器422的电流也增加,在电阻器422两端生成较大的压降(电压差分),由此增加被切换输出408提供作为去往半导体器件462的输出信号的偏置电压。在一些示例中,半导体器件462的偏置的这种增加使得半导体器件462移动到半导体器件462的操作区域中的不同点,降低半导体器件462的有效电阻,从而使得更多电流流过半导体器件462,在半导体器件462两端生成较小的压降(电压差分)。这种电流的增加以及所得到的半导体器件两端的较小电压差偏移阴极1输入402处提供的电压的增加。
在各个示例中,当阴极1输入402处的电压电平减小但仍然在阈值电压Vtrigger1电平之上时,较小的电流将流过电阻器422,由此减小电阻器422两端生成的压降(电压差分),由此降低由切换输出408提供作为去往半导体器件462的栅极的输出信号的电压电平。在一些示例中,提供作为输出信号的电压电平的这种降低将使得半导体器件462移动到半导体器件462的操作区域中的不同点,提升半导体器件462的有效电阻,并且使得较少的电流流过半导体器件462,在半导体器件462两端生成较大的压降(电压差)。电流流动的这种减小以及所得到的半导体器件462两端的较大电压差分针对阴极1输入402处提供的电压的减小而调整。
当被阴极1输入402监控的所有端子处提供的电压电平都返回到低于为阴极1输入402设置的阈值电压Vtrigger1的电压电平时,节点413处提供的电压将再次小于为齐纳二极管420的第一堆叠件设置的预定阈值电压电平。如此,齐纳二极管420的第一堆叠件将停止传导电流从端子420A通过齐纳二极管420的第一堆叠件到达阳极406,由此电流不再流过电阻器414。在没有电流流过电阻器414的情况下,电阻器414两端将不再生成压降(电压差),由此节点415处和晶体管418的栅极处提供的电压将返回到节点413和晶体管418的源极处提供的电压。当在栅极和源极处设置有相同电压的情况下,晶体管418将截止,关闭电流从节点413通过电阻器422流至阳极406。没有电流流过电阻器422,在切换输出408处提供作为输出信号的电压将通过电阻器422下拉至阳极406处提供的电压电平,其与提供给半导体器件462的源极的电压电平相同。当在这种条件下时,半导体器件将从“ON”状态转换为“OFF”(非传导)状态。在“OFF”状态中,如上所述,没有电流(或者仅有可忽略的电流量)将流过半导体器件462,由此不再控制阴极1输入402处提供的电压。在这些条件下,阴极1输入402处提供的电压将返回到由耦合至阴极1输入402且被阴极1输入402监控的任何端子提供的最高电压电平。
以下将参照阴极2输入404描述触发器电路410的操作的各个方面。以与上文参照阴极2输入354和图3描述的类似方式,触发器电路410的阴极2输入404可以耦合至属于普通电压等级的一个或多个端子。为了图4讨论的说明性目的,+56的示例性电压将被用作阴极2输入404耦合的端子所指定的最大操作电压(Vmax)。应注意,用于被阴极2输入404监控的端子的Vmax是相对于端子108的较高电压电平以及比用于被阴极1输入402监控的端子的Vmax大的电压电平。使用用于被阴极2输入404监控的端子的Vmax值的+56伏特的示例,为阴极2输入404确定触发器阈值电压(Vtrigger2)的值。为Vtrigger2设置的值可以是Vmax(在该示例中为+56伏特),或者Vmax加上裕度电压。对于该示例,使用+2伏特的裕度电压,由此用于阴极2输入404的Vtrigger2电压被设置为Vmax加上裕度电压或者+58伏特的值。
当在阴极2输入404处提供的电压低于Vtrigger2电压电平时(并且为了示例性示例的目的,假设在被阴极1输入402监控的端子处不发生ESD事件),触发器电路410被配置为在切换输出408处提供输出信号,这使得半导体器件462处于“OFF”状态,在节点411和阳极406之间类似于打开的开关。当处于“OFF”状态时,没有电流从阴极2输入404流至触发器电路410外的阳极406,如此在被触发器电路10的阴极2输入404监控的任何端子处提供的电压保持在它们对应的电压电平。如果被阴极2输入404监控的任何端子经历ESD事件,则在阴极2输入404处提供的电压将上升到超过Vtrigger2阈值电压的电压电平。一旦在阴极2输入404处提供的电压电平超过Vtrigger2电压电平,触发器电路410就被配置为在切换输出408处提供输出信号,将半导体器件462从“OFF”状态转换为“ON”状态。如前所述,当处于“ON”状态时,半导体器件462在半导体器件的操作区域中操作,允许电流通过半导体器件462(由箭头IESD2表示)。电流从阴极2输入404流过器件462到达阳极406。流过半导体器件462的电流在半导体器件462两端创建压降,由此将节点411处的电压、以及由此将阴极2输入404处的电压拉至由阳极406处提供的电压加上半导体器件462两端的压降所确定的电压电平。通过改变在切换输出408处提供的输出信号,触发器电路410可进行操作以调节半导体器件462,以控制流过半导体器件462的电流量,由此控制(钳位)节点411处的电压电平,由此在阴极2输入404处控制为一些最大钳位电压电平。在各个示例中,触发器电路410被配置为控制半导体器件462,使得在ESD事件期间可在阴极2输入404处达到的最大钳位电压电平是略高于用于被阴极2输入404监控的端子的Vtrigger2电压电平的电压电平。以这种方式,触发器电路410可进行操作以钳位可在被阴极2输入404监控的任何端子处在ESD事件中达到的电压电平,由此为可耦合至被阴极2输入404监控的端子(其也经历ESD事件)的任何功能电路提供ESD事件保护。
在一些示例中,通过调整包括在齐纳二极管412的第二堆叠件中的齐纳二极管的类型和数量以及考虑已经通过齐纳二极管420的第一堆叠件配置的反向击穿电压来完成用于阴极2输入404的Vtrigger2电压的设置。如图4所示,齐纳二极管412的第二堆叠件耦合在节点411和413之间。如上所述,节点413通过电阻器414和齐纳二极管420的第一堆叠件耦合至阳极406。通过使齐纳二极管412的第二堆叠件与电阻器414和齐纳二极管420的第一堆叠件串联耦合,节点411和阳极406之间的总预定阈值电压电平值可以基于用于齐纳二极管420的第一堆叠件的预定阈值电压电平加上用于齐纳二极管412的第二堆叠件的预定阈值电压电平的总和来配置。通过布置“堆叠”的(串联耦合的)齐纳二极管的类型和数量以形成齐纳二极管412的第一二叠件,可以配置位于端子412A和412B之间的反向击穿电压,其在添加至用于齐纳二极管420的第一堆叠件的反向击穿电压时提供总的反向击穿电压,由此设置用于阴极2输入404的Vtrigger2阈值电压。
再次使用+42伏特作为示例性Vtrigger1阈值电压,齐纳二极管420的第一堆叠件被配置为在节点413和阳极406之间提供+42伏特的反向击穿电压。为了在节点411和阳极406之间实现期望的+56伏特的反向击穿电压,齐纳二极管412的第二堆叠件被配置为从端子412A向412B提供+14伏特的反向击穿电压,其是+56伏特的Vtrigger2电压与已经由齐纳二极管420的第一堆叠件提供的+42反向击穿电压之间的差值。再次使用分别具有每个二极管7伏特的反向击穿电压的齐纳二极管,通过串联耦合两个这样的齐纳二极管以形成齐纳二极管412的第二堆叠件提供了+14伏特的总反向击穿电压(两个二极管乘以7伏特/二极管)。当具有+14伏特的反向击穿电压的齐纳二极管412的第二堆叠件与具有+42伏特的反向击穿电压的齐纳二极管420的第一堆叠件串联耦合时,触发器电路410被配置为通过触发器电路在节点411和阳极406之间提供+56伏特的总反向击穿电压,其对应于用于阴极2输入404的期望Vtrigger2阈值电压。本领域技术人员应理解,通过在齐纳二极管412的第二堆叠件内使用不同类型和数量的二极管,触发器电路410可被配置为提供用于阴极2输入404的许多不同可能的阈值电压电平中的一个,只要期望的Vtrigger2电平是高于由齐纳二极管的第一堆叠件设置的Vtrigger1阈值电压电平的电压电平即可。此外,添加如图4所示和如本文所述的齐纳二极管的第二堆叠件不影响用于阴极1输入402的阈值电压的设置,并且其中与阴极1输入402相关的本文所述操作、特征和功能完全通过添加阴极2输入404和齐纳二极管412的第二堆叠件来保持。
再次参照阴极2输入404,当阴极2输入404处提供的电压电平小于Vtrigger2电压电平时,该电压还在节点414处提供。然而,由于该电压不超过由齐纳二极管420的第一堆叠件和齐纳二极管412的第二堆叠件的组合所提供的反向击穿电压,所以没有电流从节点411流过齐纳二极管412的第二堆叠件到达节点413,并且通过电阻器414到达节点415以及通过齐纳二极管420的第一堆叠件到达阳极406。以与上文所述相同的方式,在没有电流流过电阻器414的情况下,电阻器414将晶体管418的栅极上拉至节点413处提供的电压,假设在阴极1输入402处不发生ESD事件,则不提供电流流过电阻器414。在没有电流流过电阻器414的情况下,提供给晶体管418的栅极的电压使得晶体管418截止,并且以类似于前文所述的相似方式,防止电流流过电阻器422,由此在电阻器422两端不生成压降(电压差分)。电阻器422将切换输出408耦合至阳极406,并且如上所述,阳极406还耦合至半导体器件462的源极。在没有电流流过电阻器422的情况下,电阻器422将切换输出408处提供的电压电平拉至阳极406处提供的电压电平,其与半导体器件462的源极处提供的电压电平相同。当在这种条件下时,切换输出408处提供的输出信号将半导体器件调整为“OFF”(由此为非传导)状态,并且没有电流(或者仅有可忽略的电流量)将流过半导体器件462,如上文参照半导体器件462的“OFF”状态所描述的。在这种条件下,没有ESD引发电流从阴极1输入402重新引导,并且半导体器件不控制阴极1输入402处提供的电压。
当阴极2输入404处提供的电压电平等于或超过Vtrigger2电压电平时,该电压电平将初始地耦合至节点411。由于在节点411处提供的该电压电平超过为齐纳二极管420的第一堆叠件与齐纳二极管412的第二堆叠件的组合设置的反向击穿电压,所以电流的流动将从阴极端子412A开始建立通过齐纳二极管412的第二堆叠件到达节点413,通过电阻器414并通过齐纳二极管420的第一堆叠件到达阳极406。以与上文所述类似的方式,电流通过电阻器414的流动在电阻器414两端生成压降(电压差分),这也将在晶体管418的栅极和源极之间施加。选择电阻器414的电阻值,使得通过该初始电流在电阻器414两端生成的电压差分将偏置晶体管418以导通并将节点413耦合至节点417,并且允许电流从节点413流动通过晶体管418到达节点417和电阻器422。电流通过电阻器422的流动在电阻器422两端生成压降(差分)。在切换输出408处提供相对于阳极406处提供的电压在电阻器422两端生成的电压差分,由此提供给半导体器件462的栅极。选择电阻器422的电阻值,使得通过该初始电流流动在电阻器422两端生成的电压差分将在切换输出408处提供输出信号,这将使得器件462从“OFF”状态切换为“ON”状态,并且开始使得电流从阴极2输入404流至阳极406,其具有足以使半导体器件462两端生成的压降将阴极2输入404处提供的电压钳位至近似为Vtrigger2电压电平或略高于Vtrigger2电压电平的电压电平的量,由此保护与被阴极2输入404监控和保护的端子耦合的任何功能电路。
随着阴极2输入404处提供的电压电平的增加,流过电阻器422的电流也增加,在电阻器422两端生成较大的压降(电压差分),由此增加被切换输出408提供作为输出信号的偏置电压。通过在器件462的源极和漏极之间提供较低的有效电阻值,提供给半导体器件462的偏置电压的这种增加将使器件462移动到器件462的操作区域中的不同点,降低器件462的有效电阻并且使更多电流流过器件462。这种电流的增加偏移阴极2输入404处提供的电压电平的增加。如果阴极2输入404处的电压电平减小但是仍然保持在Vtrigger2阈值电压电平之上,则较小的电流流动将通过电阻器422,由此降低在电阻器422两端生成的电压差分,并由此降低通过切换输出408向器件462的栅极在输出信号处提供的总电平。在一些示例中,提供作为输出信号的电压电平的这种降低将使半导体器件462移动到半导体器件462的操作区域中的不同点,提升半导体器件462的有效电阻,并且使得较少的电流流过半导体器件462。
当被阴极2输入404监控的所有端子处提供的电压电平都返回到低于为阴极2输入404设置的阈值电压Vtrigger2电平时,节点411处提供的电压将再次小于为齐纳二极管420的第一堆叠件和齐纳二极管412的第二堆叠件的组合设置的反向击穿电压。如此,齐纳二极管420的第一堆叠件(假设在被阴极1输入402监控的端子上不发生正ESD事件)和齐纳二极管412的第二堆叠件将停止传导电流从端子412A通过齐纳二极管412的第二堆叠件、电阻器414和齐纳二极管420的第一堆叠件到达阳极406,由此电流不再流过电阻器414。在没有电流流过电阻器414的情况下,电阻器414两端将不再生成压降(电压差分),由此节点415处和晶体管418的栅极处提供的电压将返回到节点413和晶体管418的源极处提供的电压。当在栅极和源极处设置有相同电压的情况下,晶体管418将截止,关闭电流从节点413通过电阻器422流至阳极406。在没有电流流过电阻器422的情况下,在切换输出408处提供作为输出信号的电压将通过电阻器422下拉至阳极406处提供的电压电平,其与提供给半导体器件462的源极的电压电平相同。当在这种条件下时,半导体器件将从“ON”状态转换为“OFF”(非传导)状态。在“OFF”状态中,如上所述,没有电流(或者仅有可忽略的电流量)将流过半导体器件462,由此不再控制阴极2输入404处提供的电压。在这些条件下,阴极2输入404处提供的电压将返回到由耦合至阴极1输入402且被阴极1输入402监控的任何端子以及由耦合至阴极2输入404且被阴极2输入404监控的任何端子提供的最高电压电平。
如参照图4所示和所述,通过仅添加一个二极管的附加堆叠件来向触发器电路中设置的现有电路添加触发器电路的独立(第二)输入,以提供被配置为监控和保护具有与被触发器电路的第一输入监控和保护的端子不同的电压等级的端子组的输入,同时使用相同的单个钳位半导体器件。由此,所公开的触发器电路的示例提供了用于提供多输入触发器电路的有效设备和技术,该多输入触发器电路用于利用最少量的附加电路部件监控和提供ESD保护,由此使用较小的电路面积以及简单电路(简单地设置用于触发器电路的附加输入的阈值电压)。如本文进一步公开的,触发器电路410可以进一步通过简单地添加二极管的附加堆叠件而被修改为包括第三或者多于三个的触发器输入,其中,每个附加二极管的堆叠件都可以串联耦合以使得堆叠件顶部(以级联方式耦合至阴极输入404)处的二极管的每个堆叠件之间的节点处的附加输入能够为串联堆叠且耦合至电阻器414和晶体管418的切换电路的每个输入提供具有越来越大的触发器阈值电压的任何数量的输入。
在具有三个或更多个触发器输入的各个示例中,如二极管(Df)426的一个或多个其他二极管可以将触发器输入连接至半导体器件(大开关)462的漏极。这些如二极管(Df)426的一个或多个其他二极管提供从连接至触发器输入(没有短路到半导体器件(大开关)462的漏极)的端子到半导体器件(大开关)462的漏极的ESD电流路径。
在参照图4描述的示例中,触发器电路410是指作为齐纳二极管的二极管的堆叠件内的二极管。然而,用于形成二极管的堆叠件的二极管的类型可以是任何类型的二极管,其可用于阻挡电流流过二极管的堆叠件达到预定的阈值电压电平,然后在二极管的堆叠件两端传送超过预定阈值电压电平的电压电平时允许电流流过二极管的堆叠件。在一些示例中,通过用于一个或多个二极管的反向击穿电压电平来确定预定的阈值电压电平。然而,还可以通过以下方式来利用正向偏置二极管的堆叠件:配置正向偏置二极管的堆叠件,使得用于堆叠二极管的正向偏置电压的总和创建二极管堆叠件,其在二极管堆叠件两端传送的电压电平超过正向偏置电压的总和时仅允许电流流过二极管的堆叠件。在一些示例中,可以配置二极管,使得在二极管的堆叠件中包括正向偏置和反向偏置二极管。图5示出了包括正向偏置和反向偏置二极管的二极管的堆叠件的示例。
在参照图4描述的示例中,触发器电路410表示作为齐纳二极管的二极管的堆叠件内的二极管。然而,触发器电路410的二极管412和420的堆叠件可以包含其他触发器器件,如雪崩二极管、双极晶体管、具有栅极/源极短路的MOS晶体管、具有栅极和源极的电阻耦合的MOS晶体管或者半导体闸流管(SCR)。在其他示例中,通过反向偏置二极管、正向偏置二极管、双极晶体管、MOS晶体管和SCR的一个或组合来确定预定的阈值电压电平。
图5示出了根据本公开描述的一个或多个示例性实施方式和技术的用于触发器电路的示例性堆叠二极管电路510,例如412或420。堆叠二极管电路510包括第一端子510A、正向偏置二极管512、两个反向偏置二极管514和516、以及第二端子510B。正向偏置二极管512以及两个反向偏置二极管514和516如下串联耦合在第一端子510A和第二端子510B之间。正向偏置二极管512的阳极耦合至第一端子510A并且阴极耦合至反向偏置二极管514的阴极。反向偏置二极管514的阳极耦合至反向偏置二极管516的阴极,并且反向偏置二极管516的阳极耦合至堆叠二极管电路510的第二端子510B。参照二极管512、514和516的术语正向偏置和反向偏置是基于以下前提:与第二端子510B处施加的电平相比,较高的电压电平将被施加给第一端子510A,并且堆叠电路510用于阻挡电流从第一端子510A流至第二端子510B,除非以及直到在第一端子510A和第二端子510B之间超过一电压差分为止,该电压差分超过为二极管510的堆叠件设置的阈值违反电平。
使用用于二极管512的0.7伏特的正向偏置电压以及用于每个齐纳二极管514和516的8伏特的反向击穿电压的示例性数字,当如图5所示耦合时,0.7伏特的触发器阈值电压加上8伏特的两倍,总共16.7伏特的阈值电压被配置用于二极管510的堆叠件。二极管510的堆叠件将阻挡电流从端子510A通过二极管510的堆叠件流至端子510B,直到且除非在二极管510的堆叠件两端传送超过16.7伏特且相对于端子510B在端子510A处更加为正的电压。二极管510的堆叠件仅仅是二极管的许多可能布置的一个示例,其可以被配置为创建具有预定阈值电压的二极管的堆叠件,并且可以用于本文公开的触发器电路的示例及其等效物。
图6示出了根据本公开描述的一个或多个示例性实施方式和技术的一个或多个方法600的流程图。尽管方法600参照图3所示的电路140和触发器350进行描述,但图6所示方法600的示例不限于电路140或触发器电路350,并且可进行操作以使用本文描述的任何示例性系统和设备来执行,或者与这些系统和设备无关。在各个示例中,触发器电路350在触发器电路的第一输入处接收由第一端子组提供的第一最高电压电平,第一端子组在第一电压等级中进行操作(框602)。触发器电路还在触发器电路的第二输入处接收由第二端子组提供的第二最高电压电平,第二端子组在不同于第一电压等级的第二电压等级中进行操作(框604)。触发器电路305确定第一最高电压电平是否超过第一触发器阈值电压(框606),并且在第一最高电压电平超过第一触发器阈值电压期间生成输出信号,输出信号被配置为接通半导体器件以激活将第一端子组耦合至参考电压的路径电路,以相对于参考电压钳位第一最高电压电平(框608)。
在各个示例中,触发器电路350确定第二最高电压电平是否超过第二触发器阈值电压(框610),并且在第二最高电压电平超过第二触发器阈值电压期间生成输出信号,输出信号被配置为接通半导体器件以激活将第二端子组耦合至参考电压的路径电路,以相对于参考电压钳位第二最高电压电平(框612)。在方法600的各个示例中,第一端子组或第二端子组中的至少一个包括多个端子。示例性方法包括设置用于触发器电路350的第一输入的第一触发器阈值电压,包括配置二极管的第一堆叠件,使得二极管的第一堆叠件的反向击穿电压等于第一触发器阈值电压。示例性方法包括设置用于触发器电路350的第二输入的第二触发器阈值电压,包括配置二极管的第二堆叠件,使得添加至用于二极管的第一堆叠件的反相击穿电压的二极管的第二堆叠件的反向击穿电压等于第二触发器阈值电压。
示例性方法包括在触发器电路350的第一输入处接收由第一端子组提供的第一最高电压电平,还包括具有包括多个第一端子的第一端子组,并且通过耦合在第一多个端子中的一个端子(其相对于第一多个端子中的任何其他端子提供最高电压电平)从第一多个端子接收最高电压电平。示例性方法包括在触发器电路的第二输入处接收由第二端子组提供的第二最高电压电平,还包括具有包括第二多个端子的第二端子组,并且通过耦合在第二多个端子中的一个端子(其相对于第二多个端子中的任何其他端子提供第二最高电压电平)从多个第二端子接收第二最高电压电平。
示例性方法包括具有包括第一多个端子的第一端子组,并且其中包括第一多个端子的至少一个端子在至少一个端子处提供代表数据的变化电压电平,并且至少一些时间段包括比在由包括第一多个端子的另一个端子在该时间段提供的另一端子电压低的端子电压电平。示例性方法包括具有包括至少一个端子的第二端子组,在一些时间段提供比在相同的时间段由第一端子组提供的第二最高电压电平低的端子电压电平,而不触发触发器电路的第一输入或第二输入。
在各个示例中,如本领域技术人员所理解的,使用词语“耦合”表示设备或电部件的引线或端子之间通过导体的直接耦合而没有中间设备或电部件。
在各个示例中,如本领域技术人员所理解的,使用词语“耦合”表示设备或电部件的电耦合,其可以包括通过一个或多个中间设备或其他电部件的耦合。
以下示例描述本公开的一个或多个方面。
示例1.一种电路,包括:触发器电路,包括第一输入、第二输入、阳极和切换输出,其中阳极被配置为耦合至参考电压,第一输入被配置为监控在第一端子组处提供的最高电压电平,第一端子组被配置为在第一电压等级中进行操作,其中第二输入被配置为监控在第二端子组处提供的最高电压电平,第二端子组被配置为在不同于第一电压等级的第二电压等级中进行操作,其中用于第二端子组的第二最大操作电压不同于用于第一端子组的第一最大操作电压,并且其中第一端子组或第二端子组中的至少一个包括多个端子,并且其中,触发器电路被配置为当在第一端子组或第二端子组处发生正静电(ESD)事件时在切换输出处提供输出信号;以及单个电子切换器件,耦合至切换输出,电子切换器件被配置为接收输出信号从而接通,以及相对于参考电压钳位在第一端子组和第二端子组处发生的电压电平。
示例2.根据示例1所述的电路,其中,第一输入耦合至切换电路和二极管的第一堆叠件,二极管的第一堆叠件被配置为具有为第一触发器阈值电压设置的第一预定阈值电压电平,并且被配置为在第一输入处接收的电压电平超过第一触发器阈值电压时导通切换电路,切换电路耦合至切换输出并且被配置为在切换电路被二极管的第一堆叠件导通时向切换输出提供接通信号。
示例3.根据示例1或2所述的电路,其中,第二输入耦合至二极管的第二堆叠件,二极管的第二堆叠件与二极管的第一堆叠件串联耦合,二极管的第二堆叠件被布置为在二极管的第二堆叠件两端具有第二预定阈值电压电平,以设置第二触发器阈值电压,第二触发器阈值电压包括第一预定阈值电压电平和第二预定阈值电压电平的总和,二极管的第二堆叠件被配置为在第二输入处接收的电压电平超过第二触发器阈值电压时导通切换电路;以及切换电路被配置为当切换电路被二极管的第二堆叠件导通时向切换输出提供接通信号。
示例4.根据示例1-3中任一个所述的电路,其中,第二阈值电压电平高于在阳极处提供的参考电压并且高于第一阈值电压电平。
示例5.根据示例1-4中任一个所述的电路,其中,单个电子切换器件近似为14000μm2,并且二极管的第一堆叠件和二极管的第二堆叠件中的任何二极管的尺寸等于或小于500μm2。
示例6.根据示例1-5中任一个所述的电路,其中,触发器电路的第一输入被配置为通过正向偏置二极管的第一集合耦合至第一端子组中的每个端子,正向偏置二极管的第一集合中的每个二极管都具有耦合至第一端子组中的仅一个端子的阳极以及耦合至触发器电路的第一输入的阴极;以及其中,触发器电路的第二输入被配置为通过正向偏置二极管的第二集合耦合至第二端子组中的每个端子,正向偏置二极管的第二集合中的每个二极管都具有耦合至第二端子组中的仅一个端子的阳极以及耦合至触发器电路的所述第二输入的阴极。
示例7.根据示例1-6中任一个所述的电路,其中,单个电子切换器件被配置为:当接通时,提供路径电路以将电流从第一端子组和第二端子组通过半导体器件传导到参考电压,以重新引导电流远离与第一端子组或第二端子组耦合的一个或多个功能电路。
示例8.根据示例1-7中任一个所述的电路,其中,第一端子组包括多个端子,其中多个端子中的至少一个端子被配置为提供高于参考电压的第一电源电压电平,并且多个端子中的至少第二个端子被配置为有时在高于参考电压且低于第一电源电压的操作电压电平下进行操作。
示例9.根据示例1-8中任一个所述的电路,其中,第二端子组包括多个端子,其中多个端子中的至少一个端子被配置为提供高于参考电压且高于用于第一电压等级的最大操作电压的第二电源电压电平,并且多个端子中的至少第二个端子被配置为有时在高于参考电压且低于第二电源电压电平的操作电压电平下进行操作。
示例10.根据示例1-9中任一个所述的电路,还包括:正向偏置二极管(Df),具有耦合至触发器电路的第一输入的阳极以及耦合至触发器电路的第二输入的阴极,正向偏置二极管(Df)被配置为将电流从第一输入通过正向偏置二极管(Df)传导到第二输入并且当单个电子切换器件接通时通过单个电子切换器件。
示例11.一种为电子电路提供过压保护的方法,包括:在触发器电路的第一输入处接收由第一端子组提供的第一最高电压电平,第一端子组在第一电压等级下进行操作;在触发器电路的第二输入处接收由第二端子组提供的第二最高电压电平,第二端子组在不同于第一电压等级的第二电压等级下进行操作;确定第一最高电压电平是否超过第一触发器阈值电压,并且在第一最高电压电平超过第一触发器阈值电压期间,生成输出信号,输出信号被配置为导通半导体器件,以激活将第一端子组耦合至参考电压的路径电路,从而相对于参考电压钳位第一最高电压电平;以及确定第二最高电压电平是否超过第二触发器阈值电压,并且在第二最高电压电平超过第二触发器阈值电压期间,生成输出信号,输出信号被配置为导通半导体器件,以激活将第二端子组耦合至参考电压的路径电路,从而相对于参考电压钳位第二最高电压电平;其中,第一端子组或第二端子组中的至少一个包括多个端子。
示例12.根据示例11所述的方法,还包括:为触发器电路的第一输入设置第一触发器阈值电压,包括配置二极管的第一堆叠件,使得二极管的第一堆叠件的预定阈值电压电平等于第一触发器阈值电压。
示例13.根据示例12所述的方法,还包括:为触发器电路的第二输入设置第二触发器阈值电压,包括配置二极管的第二堆叠件,使得添加至用于二极管的第一堆叠件的预定阈值电压的二极管的第二堆叠件的预定阈值电压电平等于第二触发器阈值电压。
示例14.根据示例11-13中任一个所述的方法,其中,在触发器电路的第一输入处接收由第一端子组提供的第一最高电压电平还包括:使第一端子组包括第一多个端子,并且通过耦合在第一多个端子中的一个端子与触发器电路的第一输入之间的正向偏置二极管从第一多个端子接收最高电压电平,一个端子相对于第一多个端子中的任何其他端子提供最高电压电平。
示例15.根据示例11-14中任一个所述的方法,其中,在触发器电路的第二输入处接收由第二端子组提供的第二最高电压电平还包括:使第二端子组包括第二多个端子,并且通过耦合在第二多个端子中的一个端子与触发器电路的第二输入之间的正向偏置二极管从第二多个端子接收第二最高电压电平,一个端子相对于第二多个端子中的任何其他端子提供第二最高电压电平。
示例16.根据示例11-15中任一个所述的方法,其中,第一端子组包括多个第一端子,并且其中至少一个端子提供代表数据的可变电压电平,并且至少在一个时间段处包括小于另一端子电压电平的端子电压电平,所述另一端子电压电平由包括所述第一多个端子的端子中的另一端子在该时间段提供。
示例17.根据示例11-16中任一个所述的方法,其中,所述第二端子组包括至少一个端子,所述至少一个端子在一个或多个时间段处提供小于所述第二最高电压电平的端子电压电平,而不触发所述触发器电路的所述第一输入或所述第二输入,所述第二最高电压电平在所述一个或多个时间段期间由所述第二端子组提供。
示例18.根据示例11-17中任一个所述的方法,其中,生成输出信号以导通半导体器件,以激活将第一端子组耦合至参考电压的路径电路还包括:将第一端子组中的每个端子通过正向偏置二极管(Df)耦合至单个电子切换器件,使得正向偏置二极管(Df)重新引导电流从端子的第一集合通过正向偏置二极管,并且当单个电子切换器件被导通时通过单个电子切换器件。
示例19.一种系统,包括:电子器件,包括第一端子组和第二端子组,第一端子组被配置为在第一电压等级下进行操作,第二端子组被配置为在第二电压等级下进行操作,第二电压等级具有与第一电压等级的操作电压范围不同的操作电压范围;功能电路,耦合至第一端子组和第二端子组;触发器电路,包括耦合至第一端子组中的每个端子的第一输入和耦合至第二端子组中的每个端子的第二输入,第一端子组中的每个端子都通过不同的正向偏置二极管分别耦合至第一输入,第二端子组中的每个端子通过另一不同的正向偏置二极管分别耦合至第二输入,其中,触发器电路包括切换输出,并且被配置为监控第一输入处的第一电压电平并且在第一电压超过第一触发器阈值电压时在切换输出处提供输出信号,以及监控第二输入处的第二电压电平并且在第二电压超过第二触发器阈值电压时在切换输出处提供输出信号;以及半导体器件,耦合至第一端子组、第二端子组和切换输出,半导体器件被配置为接收来自触发器电路的输出信号,并且在接收到输出信号时导通以钳位第一端子组处和第二端子组处的电压电平,以及提供通过半导体器件的路径电路以重新引导电流远离功能电路。
示例20.根据示例19所述的系统,其中,触发器电路包括二极管的第一堆叠件和二极管的第二堆叠件,二极管的第一堆叠件具有第一预定阈值电压电平,二极管的第二堆叠件具有第二预定阈值电压电平并且与二极管的第一堆叠件串联耦合,其中,第一预定阈值电压电平等于第一触发器阈值电压,并且第一预定阈值电压电平和第二预定阈值电压电平的总和等于第二触发器阈值电压。
示例21.根据示例19或20所述的系统,其中,第一端子组中的至少一个端子被配置为耦合至电压源,以可操作地向至少一个端子提供恒定的电压电平,并且第一端子组中的第二端子被配置为至少有时在小于恒定电压电平的操作电压电平下进行操作。
示例22.根据示例19-21中任一个所述的系统,还包括正向偏置二极管的集合,正向偏置二极管的集合中的每个二极管都具有耦合至参电压的阳极和耦合至第一端子组或第二端子组中的单个端子的阴极,每个正向偏置二极管都被配置为在单个端子处发生负静电应力时将电流从参考电压传导到与正向偏置二极管耦合的单个端子,以提供通过二极管的路径电路而不触发触发器电路来导通半导体器件。
已经描述了技术和电路的各个示例。这些和其他示例均包括在以下权利要求的范围内。
Claims (22)
1.一种电路,包括:
触发器电路,包括第一输入、第二输入、阳极和切换输出,
其中所述阳极被配置为被耦合至参考电压,
其中所述第一输入被配置为监控在第一端子组处提供的最高电压电平,所述第一端子组被配置为在第一电压等级中进行操作,
其中所述第二输入被配置为监控在第二端子组处提供的最高电压电平,所述第二端子组被配置为在不同于所述第一电压等级的第二电压等级中进行操作,
其中用于所述第二端子组的第二最大操作电压不同于用于所述第一端子组的第一最大操作电压,并且其中所述第一端子组或所述第二端子组中的至少一个包括多个端子,并且
其中所述触发器电路被配置为当在所述第一端子组或所述第二端子组处发生正静电(ESD)事件时在所述切换输出处提供输出信号;以及
单个电子切换器件,耦合至所述切换输出,所述电子切换器件被配置为接收所述输出信号从而接通,以及相对于所述参考电压钳位在所述第一端子组和所述第二端子组处发生的电压电平。
2.根据权利要求1所述的电路,其中所述第一输入耦合至切换电路和二极管的第一堆叠件,二极管的所述第一堆叠件被配置为具有为第一触发器阈值电压设置的第一预定阈值电压电平,并且被配置为在所述第一输入处接收的电压电平超过所述第一触发器阈值电压时导通所述切换电路,
所述切换电路耦合至所述切换输出并且被配置为在所述切换电路被二极管的所述第一堆叠件导通时向所述切换输出提供接通信号。
3.根据权利要求2所述的电路,其中所述第二输入耦合至二极管的第二堆叠件,二极管的所述第二堆叠件与二极管的所述第一堆叠件串联耦合,二极管的所述第二堆叠件被布置为在二极管的所述第二堆叠件两端具有第二预定阈值电压电平,以设置第二触发器阈值电压,所述第二触发器阈值电压包括所述第一预定阈值电压电平和所述第二预定阈值电压电平的总和,二极管的所述第二堆叠件被配置为在所述第二输入处接收的电压电平超过所述第二触发器阈值电压时导通所述切换电路;以及
所述切换电路被配置为当所述切换电路被二极管的所述第二堆叠件导通时向所述切换输出提供所述接通信号。
4.根据权利要求3所述的电路,其中所述第二阈值电压电平高于在所述阳极处提供的所述参考电压并且高于所述第一阈值电压电平。
5.根据权利要求3所述的电路,其中所述单个电子切换器件近似为14000μm2,并且二极管的所述第一堆叠件和二极管的所述第二堆叠件中的任何二极管的尺寸等于或小于500μm2。
6.根据权利要求1所述的电路,其中所述触发器电路的所述第一输入被配置为通过正向偏置二极管的第一集合耦合至所述第一端子组中的每个端子,所述正向偏置二极管的第一集合中的每个二极管都具有耦合至所述第一端子组中的仅一个端子的阳极以及耦合至所述触发器电路的所述第一输入的阴极;以及
其中所述触发器电路的所述第二输入被配置为通过正向偏置二极管的第二集合耦合至所述第二端子组中的每个端子,所述正向偏置二极管的第二集合中的每个二极管都具有耦合至所述第二端子组中的仅一个端子的阳极以及耦合至所述触发器电路的所述第二输入的阴极。
7.根据权利要求1所述的电路,其中所述单个电子切换器件被配置为:当接通时,提供路径电路以将电流从所述第一端子组和所述第二端子组通过所述半导体器件传导到所述参考电压,以重新引导电流远离与所述第一端子组或所述第二端子组耦合的一个或多个功能电路。
8.根据权利要求1所述的电路,其中所述第一端子组包括多个端子,其中所述多个端子中的至少一个端子被配置为提供高于所述参考电压的第一电源电压电平,并且所述多个端子中的至少第二个端子被配置为有时在高于所述参考电压且低于所述第一电源电压电平的操作电压电平下进行操作。
9.根据权利要求1所述的电路,其中所述第二端子组包括多个端子,其中所述多个端子中的至少一个端子被配置为提供高于所述参考电压且高于用于所述第一电压等级的最大操作电压的第二电源电压电平,并且所述多个端子中的至少第二个端子被配置为有时在高于所述参考电压且低于所述第二电源电压电平的操作电压电平下进行操作。
10.根据权利要求1所述的电路,还包括:
正向偏置二极管(Df),具有被耦合至所述触发器电路的所述第一输入的阳极以及耦合至所述触发器电路的所述第二输入的阴极,所述正向偏置二极管(Df)被配置为将电流从所述第一输入通过所述正向偏置二极管(Df)传导到所述第二输入并且当所述单个电子切换器件接通时通过所述单个电子切换器件。
11.一种为电子电路提供过压保护的方法,包括:
在触发器电路的第一输入处接收由第一端子组提供的第一最高电压电平,所述第一端子组在第一电压等级下进行操作;
在所述触发器电路的第二输入处接收由第二端子组提供的第二最高电压电平,所述第二端子组在不同于所述第一电压等级的第二电压等级下进行操作;
确定所述第一最高电压电平是否超过第一触发器阈值电压,并且在所述第一最高电压电平超过所述第一触发器阈值电压期间,生成输出信号,所述输出信号被配置为导通半导体器件,以激活将所述第一端子组耦合至参考电压的路径电路,从而相对于所述参考电压钳位所述第一最高电压电平;以及
确定所述第二最高电压电平是否超过第二触发器阈值电压,并且在所述第二最高电压电平超过所述第二触发器阈值电压期间,生成所述输出信号,所述输出信号被配置为导通半导体器件,以激活将所述第二端子组耦合至所述参考电压的所述路径电路,从而相对于所述参考电压钳位所述第二最高电压电平;
其中所述第一端子组或所述第二端子组中的至少之一包括多个端子。
12.根据权利要求11所述的方法,还包括:
为所述触发器电路的所述第一输入设置所述第一触发器阈值电压,包括配置二极管的第一堆叠件,使得二极管的所述第一堆叠件的预定阈值电压电平等于所述第一触发器阈值电压。
13.根据权利要求12所述的方法,还包括:
为所述触发器电路的所述第二输入设置所述第二触发器阈值电压,包括配置二极管的第二堆叠件,使得添加至用于二极管的所述第一堆叠件的预定阈值电压电平的二极管的所述第二堆叠件的预定阈值电压电平等于所述第二触发器阈值电压。
14.根据权利要求11所述的方法,其中在所述触发器电路的所述第一输入处接收由所述第一端子组提供的所述第一最高电压电平还包括:使所述第一端子组包括第一多个端子;并且通过耦合在所述第一多个端子中的一个端子与所述触发器电路的所述第一输入之间的正向偏置二极管从所述第一多个端子接收所述最高电压电平,所述一个端子相对于所述第一多个端子中的任何其他端子提供所述最高电压电平。
15.根据权利要求11所述的方法,其中在所述触发器电路的所述第二输入处接收由所述第二端子组提供的所述第二最高电压电平还包括:使所述第二端子组包括第二多个端子;并且通过耦合在所述第二多个端子中的一个端子与所述触发器电路的所述第二输入之间的正向偏置二极管从所述第二多个端子接收所述第二最高电压电平,所述一个端子相对于所述第二多个端子中的任何其他端子提供所述第二最高电压电平。
16.根据权利要求11所述的方法,其中所述第一端子组包括第一多个端子,并且其中至少一个端子提供代表数据的可变电压电平,并且至少在一个时间段处包括小于另一端子电压电平的端子电压电平,所述另一端子电压电平由包括所述第一多个端子的端子中的另一端子在该时间段提供。
17.根据权利要求11所述的方法,其中所述第二端子组包括至少一个端子,所述至少一个端子在一个或多个时间段处提供小于所述第二最高电压电平的端子电压电平,而不触发所述触发器电路的所述第一输入或所述第二输入,所述第二最高电压电平在所述一个或多个时间段期间由所述第二端子组提供。
18.根据权利要求11所述的方法,其中生成所述输出信号,所述输出信号被配置为导通所述半导体器件,以激活将所述第一端子组耦合至所述参考电压的路径电路还包括:
将所述第一端子组中的每个端子通过正向偏置二极管(Df)耦合至所述单个电子切换器件,使得所述正向偏置二极管(Df)重新引导电流从端子的第一集合通过所述正向偏置二极管,并且当所述单个电子切换器件被导通时通过所述单个电子切换器件。
19.一种系统,包括:
电子器件,包括第一端子组和第二端子组,所述第一端子组被配置为在第一电压等级下进行操作,所述第二端子组被配置为在第二电压等级下进行操作,所述第二电压等级具有与所述第一电压等级的操作电压范围不同的操作电压范围;
功能电路,耦合至所述第一端子组和所述第二端子组;
触发器电路,包括耦合至所述第一端子组中的每个端子的第一输入和耦合至所述第二端子组中的每个端子的第二输入,所述第一端子组中的每个端子通过不同的正向偏置二极管分别耦合至所述第一输入,所述第二端子组中的每个端子通过另一不同的正向偏置二极管分别耦合至所述第二输入,
其中所述触发器电路包括切换输出,并且被配置为监控所述第一输入处的第一电压电平并且在所述第一电压超过第一触发器阈值电压时在所述切换输出处提供输出信号,以及监控所述第二输入处的第二电压电平并且在所述第二电压超过第二触发器阈值电压时在所述切换输出处提供输出信号;以及
半导体器件,耦合至所述第一端子组、所述第二端子组和所述切换输出,所述半导体器件被配置为接收来自所述触发器电路的所述输出信号,并且在接收到所述输出信号时导通以钳位所述第一端子组处和所述第二端子组处的电压电平,以及提供通过所述半导体器件的路径电路以重新引导电流远离所述功能电路。
20.根据权利要求19所述的系统,其中所述触发器电路包括二极管的第一堆叠件和二极管的第二堆叠件,二极管的所述第一堆叠件具有第一预定阈值电压电平,二极管的所述第二堆叠件具有第二预定阈值电压电平并且与二极管的所述第一堆叠件串联耦合,其中所述第一预定阈值电压电平等于所述第一触发器阈值电压,并且其中所述第一预定阈值电压电平和所述第二预定阈值电压电平的总和等于所述第二触发器阈值电压。
21.根据权利要求19所述的系统,其中所述第一端子组中的至少一个端子被配置为耦合至电压源,以可操作地向所述至少一个端子提供恒定的电压电平,并且所述第一端子组中的第二端子被配置为至少有时在小于所述恒定电压电平的操作电压电平下进行操作。
22.根据权利要求19所述的系统,还包括正向偏置二极管的集合,所述正向偏置二极管的集合中的每个二极管都具有耦合至参考电压的阳极和耦合至所述第一端子组或所述第二端子组中的单个端子的阴极,每个所述正向偏置二极管都被配置为在所述单个端子处发生负静电应力时将电流从所述参考电压传导至与所述正向偏置二极管耦合的所述单个端子,以提供通过所述二极管的路径电路而不触发所述触发器电路来导通所述半导体器件。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/199,379 | 2016-06-30 | ||
US15/199,379 US10367350B2 (en) | 2016-06-30 | 2016-06-30 | Central combined active ESD clamp |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107565805A true CN107565805A (zh) | 2018-01-09 |
CN107565805B CN107565805B (zh) | 2020-02-11 |
Family
ID=60662584
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710506405.6A Active CN107565805B (zh) | 2016-06-30 | 2017-06-28 | 钳位电路、系统和为电子电路提供过压保护的方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10367350B2 (zh) |
CN (1) | CN107565805B (zh) |
DE (1) | DE102017114700A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10557881B2 (en) | 2015-03-27 | 2020-02-11 | Analog Devices Global | Electrical overstress reporting |
US10734806B2 (en) * | 2016-07-21 | 2020-08-04 | Analog Devices, Inc. | High voltage clamps with transient activation and activation release control |
US10861845B2 (en) | 2016-12-06 | 2020-12-08 | Analog Devices, Inc. | Active interface resistance modulation switch |
US10971488B2 (en) | 2018-02-06 | 2021-04-06 | Infineon Technologies Ag | Active ESD clamp deactivation |
US11387648B2 (en) | 2019-01-10 | 2022-07-12 | Analog Devices International Unlimited Company | Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces |
US11316340B2 (en) | 2019-07-30 | 2022-04-26 | Infineon Technologies Ag | Electrostatic discharge with parasitic compensation |
US11711022B2 (en) | 2021-04-13 | 2023-07-25 | Advanced Energy Industries, Inc. | Series stack switch circuit with voltage clamping and power recovery |
US11705822B2 (en) | 2021-04-13 | 2023-07-18 | Advanced Energy Industries, Inc. | Voltage clamp and current clamp systems with power recovery |
US11575259B2 (en) * | 2021-07-08 | 2023-02-07 | Qualcomm Incorporated | Interface circuit with robust electrostatic discharge |
WO2023121995A1 (en) * | 2021-12-23 | 2023-06-29 | Advanced Energy Industries, Inc. | Series stack switch circuit with voltage clamping and power recovery |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5654862A (en) * | 1995-04-24 | 1997-08-05 | Rockwell International Corporation | Method and apparatus for coupling multiple independent on-chip Vdd busses to an ESD core clamp |
US5889664A (en) * | 1996-08-21 | 1999-03-30 | Hyundai Electronics Industries Co., Ltd. | Multiple level voltage generator for semiconductor memory device |
CN102064544A (zh) * | 2009-10-28 | 2011-05-18 | 英特赛尔美国股份有限公司 | 带有含可选接通和断开阈值电压的受控磁滞的静电放电箝位 |
CN104617569A (zh) * | 2013-11-01 | 2015-05-13 | 英飞凌科技股份有限公司 | 用于级联电压管脚的组合esd有源钳位电路 |
CN104810813A (zh) * | 2014-01-23 | 2015-07-29 | 英飞凌科技股份有限公司 | 具有加电模式中的esd保护能力的噪声容忍有源钳位 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5889644A (en) * | 1997-02-19 | 1999-03-30 | Micron Technology, Inc. | Device and method for electrostatic discharge protection of a circuit device |
DE102010030064B4 (de) | 2010-06-15 | 2022-04-28 | Infineon Technologies Ag | Schutzschaltung |
US9846879B2 (en) * | 2013-07-08 | 2017-12-19 | Visa International Service Association | Bank account number validation |
US10298215B2 (en) * | 2016-04-19 | 2019-05-21 | Globalfoundries Singapore Pte. Ltd. | Integrated circuit electrostatic discharge protection |
-
2016
- 2016-06-30 US US15/199,379 patent/US10367350B2/en active Active
-
2017
- 2017-06-28 CN CN201710506405.6A patent/CN107565805B/zh active Active
- 2017-06-30 DE DE102017114700.4A patent/DE102017114700A1/de active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5654862A (en) * | 1995-04-24 | 1997-08-05 | Rockwell International Corporation | Method and apparatus for coupling multiple independent on-chip Vdd busses to an ESD core clamp |
US5889664A (en) * | 1996-08-21 | 1999-03-30 | Hyundai Electronics Industries Co., Ltd. | Multiple level voltage generator for semiconductor memory device |
CN102064544A (zh) * | 2009-10-28 | 2011-05-18 | 英特赛尔美国股份有限公司 | 带有含可选接通和断开阈值电压的受控磁滞的静电放电箝位 |
CN104617569A (zh) * | 2013-11-01 | 2015-05-13 | 英飞凌科技股份有限公司 | 用于级联电压管脚的组合esd有源钳位电路 |
CN104810813A (zh) * | 2014-01-23 | 2015-07-29 | 英飞凌科技股份有限公司 | 具有加电模式中的esd保护能力的噪声容忍有源钳位 |
Also Published As
Publication number | Publication date |
---|---|
CN107565805B (zh) | 2020-02-11 |
US20180006448A1 (en) | 2018-01-04 |
DE102017114700A1 (de) | 2018-01-04 |
US10367350B2 (en) | 2019-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107565805A (zh) | 中心组合有源esd钳位电路 | |
US11128130B2 (en) | Protection circuit with bidirectional surge protection | |
CN104617569B (zh) | 用于级联电压管脚的组合esd有源钳位电路 | |
CN1307797C (zh) | 输出mos晶体管的过电压保护电路 | |
CN104701312B (zh) | 静电保护电路以及半导体集成电路装置 | |
CN105281307B (zh) | 用于具有正反馈的瞬态过载保护的装置和方法 | |
US9374076B2 (en) | Solid state relay circuit | |
CN103715672B (zh) | 箝位电路、半导体装置和半导体装置的箝位方法 | |
CN102347752B (zh) | 用于限制跨开关的电压的系统、方法和设备 | |
TWI283921B (en) | ESD protection unit having low voltage triggered BJT | |
CN103944548B (zh) | 用于晶体管的栅极驱动电路 | |
CN105896499B (zh) | 提供过电流保护的电阻变化器件 | |
CN100481697C (zh) | 共源共栅的整流器 | |
US11108320B2 (en) | Method and voltage multiplier for converting an input voltage, and disconnector | |
CN107528304A (zh) | 瞬态电压保护电路、装置和方法 | |
EP3255794B1 (en) | Thyristor drive apparatus | |
CN110277774A (zh) | 具有从受保护总线耦合到地的fet器件的保护电路 | |
CN108462163B (zh) | 满足负向浪涌要求的直流防反接电路 | |
US10607792B2 (en) | Disconnecting device for galvanic direct current interruption | |
CN103367357A (zh) | 使用高压设备的低压esd箝位 | |
US10050436B2 (en) | Protection device for an electrical power system | |
CN113437858A (zh) | 智能功率模块驱动电路、智能功率模块及家电设备 | |
CN102208407A (zh) | 复合电源电路以及双向晶闸管 | |
CN212751784U (zh) | 一种电子系统 | |
CN102810849B (zh) | 欠压保护系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |