CN103367357B - 使用高压设备的低压esd箝位 - Google Patents
使用高压设备的低压esd箝位 Download PDFInfo
- Publication number
- CN103367357B CN103367357B CN201310099063.2A CN201310099063A CN103367357B CN 103367357 B CN103367357 B CN 103367357B CN 201310099063 A CN201310099063 A CN 201310099063A CN 103367357 B CN103367357 B CN 103367357B
- Authority
- CN
- China
- Prior art keywords
- coupled
- electrostatic discharge
- trap
- region
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002513 implantation Methods 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- GOLXNESZZPUPJE-UHFFFAOYSA-N spiromesifen Chemical compound CC1=CC(C)=CC(C)=C1C(C(O1)=O)=C(OC(=O)CC(C)(C)C)C11CCCC1 GOLXNESZZPUPJE-UHFFFAOYSA-N 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 description 14
- 238000010586 diagram Methods 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 10
- 229910044991 metal oxide Inorganic materials 0.000 description 5
- 150000004706 metal oxides Chemical class 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- 238000005086 pumping Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
- H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
- H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
- H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
- H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种使用高压设备的低压ESD箝位。一些实施例涉及静电放电（ESD）保护设备。该ESD保护设备包括在第一和第二电路节点之间延伸且包括触发元件的第一电路径。第二电路径在第一和第二电路节点之间延伸。该第二电路径包括分路元件。开关元件被配置为基于触发元件的状态和开关元件的状态二者来触发经过分路元件的电流。
Description
技术领域
本发明涉及静电放电（ESD）保护设备以及用于ESD保护的方法。
背景技术
静电放电（ESD）脉冲是突然的且非预期的电压和/或电流放电，其例如将能量从外侧主体（诸如从人体）转移到电子设备。ESD脉冲可能损坏电子设备，例如通过在高压的情况下“熄灭”晶体管的栅氧化层或通过在高电流的情况下“熔化”设备的有效区面积，引起接点故障。
如在以下将更详细地理解的，本公开涉及改进的ESD保护技术，与传统技术相比，其可以在更小的电路占用空间中更鲁棒地将有危害的ESD事件的能量进行转向。
发明内容
在本发明的一个方面中，提供一种静电放电（ESD）保护设备，包括：
第一电路径，在第一电路节点和第二电路节点之间延伸且包括触发元件；
第二电路径，在第一电路节点和第二电路节点之间延伸，该第二电路径包括分路元件；和
开关元件，被配置为基于触发元件的状态和开关元件的状态二者来触发经过分路元件的电流流动。
在本发明的一个方面中，提供一种ESD保护设备，包括：
触发元件，用于检测ESD脉冲；
开关元件，耦合到触发元件；
IGBT，耦合到触发元件且具有耦合到开关元件的衬底区，其中IGBT被配置为基于触发元件的状态和开关元件的状态来选择性地使能或禁止经过IGBT的电流流动。
在本发明的另一方面中，提供一种用于ESD保护的方法，包括：
检测ESD脉冲；
提供触发信号给漏极扩展的MOS设备以生成泵浦信号；和
提供泵浦信号给绝缘栅双极晶体管(IGBT)的衬底区以使能经过绝缘栅双极晶体管的电流流动。
附图说明
图1A示出了根据一些实施例的具有共同触发分路元件的触发元件和开关元件的ESD保护设备。
图1B示出了根据一些实施例的开关元件被实现为DeNMOS设备的例子的剖面图。
图2A-2D示出了根据一些实施例的分路元件采用可控硅整流器（SCR）的形式的例子。
图3A示出了分路元件采用绝缘栅双极晶体管(IGBT)的形式的例子。
图3B-3C示出了对应于图3A的例子的电路示意图。
图4A示出了N阱中的N+区域被添加到图3A的IGBT以实现SCRIGBT分路元件的例子。
图4B-4C示出了对应于图4A的例子的电路示意图。
图5A-5B示出了遭受低增益和相对低的电流处理能力的传统ESD技术的I-V特性。
图5C示出了根据一些实施例的ESD设备的I-V特性。
图6A示出了相对于图4A与P+IGBT区域交换N+IGBT区域的例子。
图6B-6C示出了对应于图6A的例子的电路示意图。
图7A示出了相对于图6A的实施例，已经添加了闩锁保护电路的例子。
图7B-7C示出了对应于图7A的例子的电路示意图。
图8示出了根据一些实施例以流程图格式的方法。
具体实施方式
现在将参考附图来描述本发明，其中相同的附图标记用于始终指代相同的元件，并且其中所图示的结构和设备不必须是按比例绘制的。
图1A示出了包括易受静电放电（ESD）影响的电路102和ESD保护电路104的示范性的电路100，易受静电放电（ESD）影响的电路102和ESD保护电路104两者都电耦合到第一和第二电路节点106A、106B。电路100可由分立的部件构成或者可以是集成电路，并且包括第一和第二电路节点106A、106B（例如，分别为DC电源电压引脚和接地引脚）。ESD保护电路104包括在第一和第二电路节点106A、106B之间延伸且包括布置在其上的触发元件110的第一电路径108。第二电路径112也在第一和第二电路节点106A、106B之间延伸且与第一电路径108平行。第二电路径112包括分路元件114，诸如如在本文中作为例子进一步描述的可控硅整流器（SCR）或绝缘栅双极晶体管(IGBT)。该分路元件114具有耦合到第一电路节点106A的第一分路端子116、耦合到第二电路节点106B的第二分路端子118和耦合到分路元件114中的衬底区的第三分路端子120。开关元件122包括耦合到第一电路节点106A的第一开关端子130、经由第三分路端子120耦合到衬底区的第二开关端子132和耦合到触发元件110的输出的控制端子134。
在一些实施例（诸如其中分路元件114例如是可控硅整流器（SCR）的实施例）中，施加到第三分路端子120的电压确定在第一和第二分路端子116、118之间的功率通量（powerflow）是被使能还是被禁止。例如，如果经由第三分路端子120施加到分路元件114中的衬底区的电压大于SCR或分路元件114的触发电压，则SCR或分路元件114可允许电流在第一和第二分路端子116、118之间流动，由此如箭头128所示那样将有危害的ESD脉冲转向以免达到易受ESD影响的电路102。在一些实施例（诸如其中分路元件114例如是绝缘栅双极晶体管(IGBT)的实施例）中，如在本文中将进一步更详细地所理解的，经由分路元件114中的第三分路端子120施加到阱区的电压可远超出传统设备的电压而增强经过分路元件114的增益和电流。此外，这有助于有效地如箭头128所示那样将有危害的ESD脉冲转向得远离易受ESD影响的电路102。
图1B示出了根据一些实施例的可被用作开关元件122的示范性的漏极扩展的金属氧化物半导体（DeMOS）器件150的剖面图。DeMOS器件150(其在图1B的例子中是n型DeMOS器件（DeNMOS）)包括置于半导体衬底156内的源极158、漏极160（例如，N+区域）、主体区152（例如，p阱区）、以及漏极扩展区154（例如，n阱区）。浅沟槽隔离（STI）区162和主体接触区164（例如，P+区域）也形成在置于半导体衬底156内的漏极扩展区154上。导电电极166形成在置于源极158和漏极160之间的沟道区168上。导电电极166经由栅极绝缘层170与沟道区168电隔离。
在操作期间，根据在导电电极166和源极158之间的电压是大于还是小于DeNMOS150的阈值电压而将导电沟道选择性地形成在沟道区168中。如果该电压大于该阈值电压，则沟道区168是导电的，并且电荷载体可从源极158经过沟道区168、经过漏极扩展区154流入到漏极160中。因此，漏极扩展区154可在某种意义上当作电阻器以有助于大大地使电压下降、降低热载体效应等等。以这样的方式，图1B的DeMOS150当被包括在ESD保护电路中时促进了可靠操作。在以下的附图中，DeMOS器件（诸如在图1B中作为例子示出的DeNMOS器件150）被用作开关元件（例如，图1A中的122）。但是，将理解的是，其他开关元件（例如，MOSFET、BJT）可以用在其他未说明的实施例中。
图2A-2D示出了静电放电（ESD）保护电路200的例子，其中分路元件（例如，图1中的114）采用了可控硅整流器（SCR）202的形式。SCR202包括阴极204、阳极206和p触发抽头208。阳极206耦合到第一电路节点160A，并且阴极204耦合到第二电路节点106B。p触发抽头208（其构成了SCR中的衬底区（在本例中，阱区））耦合到漏极扩展的n型金属氧化物半导体（DeNMOS）器件210的源极区。
在没有ESD脉冲124的情况下，触发元件110保持关断并且对应地在其输出126处提供低电压。该低电压（其小于DeNMOS晶体管210的阈值电压VTH）在DeNMOS晶体管210中生成不导电的高阻抗状态。因此，只要没有ESD脉冲存在，DeNMOS210的第二源极是漂移的且SCR202保持在高阻抗或“阻塞”状态中。在该时间期间，第一和第二电路节点106A、106B上的正常操作电压流向易受ESD影响的电路102。例如，如果第一电路节点106A承载了5伏特的DC电源电压且第二电路节点106B承载了0伏特的DC电源电压，则在没有ESD脉冲124的情况下，易受ESD影响的电路102将看到5V的偏置电压，并且将以其预期的方式进行操作。
然而，当ESD脉冲对于相对于接地的正ESD电压有危害时，触发元件110检测ESD脉冲124并且将输出126上的电压增加到DeNMOS210的VTH以上，由此使DeNMOS晶体管210处于导电状态且将p触发抽头208耦合到第一电路节点106A（例如，5伏特的DC电源电压引脚）。第一电路节点106A到p触发抽头208的耦合使得SCR202传导电流。因此，有危害的ESD脉冲124的功率经过SCR202并沿着箭头128所示的低阻抗路径传递。以这样的方式，ESD脉冲124的功率被转向得远离具有相对大的阻抗的易受ESD影响的电路102，由此防止了对易受ESD影响的电路102的损害。
图2B-2C分别示出了针对示范性的SCR202B、202C（诸如SCR202）的示意图。SCR202B包括一对紧密耦合的双极结晶体管（BJT），即，NPN晶体管210和PNP晶体管212。图2B-2C功能性等同，尽管它们的特定布局或剖面图的结构细节在制造时可能根据所采用的制造工艺而稍许不同。图2D示出了SCR202D的一个示例剖面图，其可等同于图2A-2C。SCR202D包括具有第一传导性类型（例如p阱）的第一阱区214和具有第二传导性类型（例如n阱）的第二阱区216。第一和第二阱区214、216形成在半导体衬底218中形成。第一浅植入区220（例如，P+）可当作作为阳极206，并且第二浅植入区222（例如，N+）可当作作为阴极204。第三浅植入区224（例如，P+）当作到第一阱区214的触点，并且第四浅植入区226（例如，N+）当作作为到第二阱区216的触点。第一、第二和第三浅沟槽隔离（STI）区228、230、232也置于半导体衬底218内。
将理解的是，图2D中的掺杂传导性可以是“倒装的”。例如，N+浅植入区和P+浅植入区可连同n阱区和p阱区而切换。对于在本文中公开的其他剖面图示意图和剖面图实施例也是如此。此外，根据预期要碰到的ESD脉冲的极性，图2A-2D中的掺杂传导性的类型也可以是倒装的。例如，在防范（相对于接地测量的）负ESD脉冲的一些实施方式中，SCR202的方向可以是倒装的等等。
图3A示出了相对于图2D，栅极电极302已经被添加且第四浅植入区（图2D中的226）已经被移除使得分路元件（例如图1中的114）现在采用绝缘栅双极晶体管(IGBT)300的形式的例子。栅极绝缘层304将栅极电极302与置于半导体衬底218内的第一阱区312中的沟道区306电隔离。第一浅植入区308现在可当作IGBT阳极，并且第二浅植入区310现在可当作阴极，其形成在第一阱区312中。第三浅植入区314当作到第一阱区312的触点，而第二阱区316是漂移的。第一和第三浅沟槽隔离（STI）区228、232也置于衬底218中。
图3B-3C示出了与图3A一致的示意图。因此，图3B图示了在图3A的IGBT300中的半导体区域之间的功能性电连接300B，并且图3C图示了针对图3B的对应的电路示意图300C。尽管图3B-3C功能性等同于图3A，但是它们的特定布局或剖面图的结构细节在制造时可能根据所采用的制造工艺而与图3A稍许不同。
在图3A的电路的操作期间，当检测到ESD脉冲124时，触发元件110断言了电压脉冲。该高电压脉冲被施加到栅极电极302，其形成沟道区306中的导电沟道。该导电沟道通过其自己不足以允许在阳极308和阴极310之间的电流，但是一对BJT被包括在IGBT300中。触发信号也使导电沟道形成在DeNMOS210中，DeNMOS210转而将p阱312耦合到第一电路节点106A(例如DC电源电压)。IGBTp阱312的该“泵浦”激活了IGBT300中的BJT并且将有危害的ESD脉冲124的功率分路得经过IGBT300且远离易受ESD影响的电路102。
图4A示出了其中相对于图3A的例子已经添加了当作到第二阱区316的触点的第四浅植入区402（例如，N+）的例子。附加的浅沟槽隔离（STI）区404也被添加。图4A的绝缘栅双极晶体管(IGBT)400以与图3A的IGBT300十分相同的方式操作，除了n阱316被有效地偏置而不是如图3A中的左漂移。与图3A的实施例相同，当检测到静电放电（ESD）脉冲124时，触发元件110断言了高电压脉冲。该高电压脉冲被施加到栅极电极302，其形成沟道区306中的导电沟道。触发信号也使导电沟道形成在漏极扩展的n型金属氧化物半导体（DeNMOS）210中，DeNMOS210转而将p阱312耦合到第一电路节点106A(例如，DC电源电压)。IGBTp阱312的该“泵浦”激活了双极结晶体管（BJT）并且将有危害的ESD脉冲124的功率分路得经过IGBT300且远离易受ESD影响的电路102。
图4B-4C示出了与图4A一致的示意图。因此，图4B图示了在图4A的IGBT400中的半导体区域之间的功能性电连接400B，并且图4C图示了针对图4B的对应的电路示意图400C。尽管图4B-4C功能性等同于图4A，但是它们的特定布局或剖面图的结构细节在制造时可能根据所采用的制造工艺而与图4A稍许不同。
相对于传统方式，图4A的布置是有利的，其中p阱的“泵浦”可显著地提高IGBT中的BJT的增益，并且因此，可更有效地将有危害的ESD脉冲124的功率转向，特别是当电路102被设计成以低电压（例如，小于5V）进行操作时。图5A-5B示出了在低电压处遭受低增益和低电流处理能力的传统静电放电（ESD）设备的电流-电压（I-V）特性。例如，对于具有图5A-5B中的大约3.5V的栅极电压（参见附图标记502）的低电压箝位，ESD设备的故障电流在大约0.1mA/μm-0.2mA/μm的范围中（参见附图标记504）。相反，图5C示出了如图3A中描述的ESD电路300的I-V特性，针对3.5V栅极电压（参见附图标记506）的故障电流大约为10mA/μm（参见附图标记508），其在低电压的情境中表示电流处理能力增加了大约50倍。在许多应用中，对于10mA/μm的ESD电流的设计导致了非常面积有效的ESD设备解决方案，并且在这样的应用中，ESD设备的占用空间可反而减小（例如,到大约1/50）。因此，图4A的实施例能以各种方式被实现，以与传统解决方案相比，在改进的电流处理能力和减小的电路占用空间方面提供良好的平衡。
图6A示出了包括绝缘栅双极晶体管(IGBT)600的静电放电（ESD）保护电路的示范性的实施例，其中，相对于图4A交换了第一和第二浅植入区602、604（分别为N+,P+）。功能性与图4A中所描述的基本上相同。图6B-6C示出了与图6A一致的示意图。因此，图6B图示了在图6A的IGBT600中的半导体区域之间的功能性电连接600B，并且图6C图示了图6B的对应的电路示意图600C。尽管图6B-6C功能性等同于图6A，但是它们的特定布局或剖面图的结构细节在制造时可能根据所采用的制造工艺而与图6A稍许不同。
图7示出了包括闩锁保护电路702的静电放电（ESD）保护设备的例子。闩锁保护电路702包括电平移动器704和漏极扩展的p型金属氧化物半导体（DePMOS）晶体管706（其也可以被称为次开关元件）。电平移动器704具有耦合到触发元件110的输出的输入端子，并且具有耦合到DePMOS706的输入端子的输出。DePMOS706具有耦合到第一电路节点106A的源极和耦合到N+区域602的漏极。为了说明的目的，用关于图6A描述的绝缘栅双极晶体管(IGBT)600来说明图7A的实施例，尽管也可以使用其他的IGBT配置。
在操作期间，电平移动器将具有第一电压范围（例如，0V逻辑低和1.2V逻辑高）的输入信号移动到更高的第二电压范围（例如，3.8V逻辑低和5.0V逻辑高）。使用此以便符合可靠性约束，其中例如，栅极-源极电压不应当超过1.2V(abs)。DePMOS706被配置为基于电平移动器电路704的输出上的电压电平是否具有与DePMOS706的电压阈值的预定关系来选择性地将第二IGBT阱区316耦合到第一电路节点106A。例如，在没有ESD脉冲的情况下，电平移动器704在其输出处提供低电压，其使DePMOS706导通。这将n阱316耦合到第一电路节点106A（例如，DC电源电压），以限制闩锁的可能性。相反，当ESD脉冲124有危害时，触发元件110增加其输出处的电压，并且电平移动器704对应地增加其输出电压。这关断了DePMOS706，使得IGBT700像可控硅整流器（SCR）一样动作，以有效地将ESD脉冲124的能量转向得远离易受ESD影响的电路。
图7B-7C示出了与图7A一致的示意图。因此，图7B图示了在图7A的IGBT700中的半导体区域之间的功能性电连接600B，并且图7C图示了图7B的对应的电路示意图600C。尽管图7B-7C功能性等同于图7A，但是它们的特定布局或剖面图的结构细节在制造时可能根据所采用的制造工艺而与图7A稍许不同。而且，尽管闩锁保护电路702在图7A-7C的情境中被图示，但将理解的是，闩锁保护电路可与本文中所描述或说明的其他实施例的任何一个相组合地使用，且不限于图7A-7C。
图8示出了根据一些实施例的使用绝缘栅双极晶体管(IGBT)器件的用于静电放电（ESD）保护的方法。
在802处，触发元件（诸如RC触发元件）检测静电放电（ESD）脉冲，其对于易受ESD影响的电路是有危害的。
在804处，触发元件将触发信号提供给IGBT的栅极端子并提供给漏极扩展的n型金属氧化物半导体（DeNMOS）泵浦晶体管的栅极端子。例如，如果检测到ESD脉冲，则触发信号的电压可被增加以对应于触发信号的激活。相反，如果没有检测到ESD脉冲，则触发信号的电压可保持恒定（例如，低）。
在806处，DeNMOS泵浦向IGBT的阱区提供基于触发信号的泵浦信号。该泵浦信号可以使能在IGBT的阳极和阴极之间的电流，由此将ESD脉冲的功率转向得远离易受ESD影响的电路。在许多情况中，触发信号和泵浦信号可同时被提供。
因此，将理解的是，一些实施例涉及一种用于保护电路免受ESD事件的静电放电（ESD）保护设备。该电路电连接到第一和第二电路节点。该ESD保护设备包括在第一和第二电路节点之间延伸且包括布置在其上的触发元件的第一电路径。第二电路径在第一和第二电路节点之间延伸且与第一电路径平行。第二电路径包括分路元件，该分路元件具有耦合到第一电路节点的第一分路端子、耦合到第二电路节点的第二分路端子和第一阱区。开关元件包括耦合到触发元件的输出的控制端子、耦合到第一电路节点的第一开关端子、和耦合到第一阱区的第二开关端子。
一些实施例涉及一种静电放电（ESD）保护设备。该ESD保护设备包括用于检测ESD脉冲的触发元件，以及开关元件。该开关元件包括第一开关端子、第二开关端子、和控制端子。该控制端子耦合到触发元件的输出且控制第一和第二开关端子之间的电流。该ESD保护设备还包括绝缘栅双极晶体管(IGBT)，其具有耦合到触发元件的输出的栅极和耦合到第二开关端子的第一阱区。
一些另外的实施例涉及一种使用绝缘栅双极晶体管(IGBT)的用于ESD保护的方法。在该方法中，检测静电放电（ESD）脉冲，其对易受ESD影响的电路是有危害的。基于对ESD脉冲的检测，选择性地激活触发信号，并且提供触发信号给IGBT的栅极端子。提供基于触发信号的泵浦信号给IGBT的阱区以使能在IGBT的阳极和阴极之间的电流，并且由此将ESD脉冲的功率转向得远离易受ESD影响的电路。
尤其对于以上描述的部件或结构（组件、设备、电路、系统等）所执行的各种功能，用于描述这样的部件的术语（包括对“装置”的引用）旨在对应于（除非另外指明）执行所描述的部件的（例如其在功能上是等同的）特定功能的任何部件或结构，即使在结构上不等同于执行在本文所说明的本发明的示范性的实施方式中的功能的所公开的结构。此外，尽管本发明的特定特征可以已经关于若干实施方式中的仅一个实施方式而被公开，但如对于任何给定或特定应用所期望和有利的，这样的特征可以与其他实施方式的一个或多个其他方式相组合。此外，就在详细说明和权利要求中使用的术语“包含”、“含有”、“具有”、“拥有”、“带有”或其变型而言，这样的术语旨在以类似于术语“包括”的方式包含在内。
Claims (25)
1.一种静电放电（ESD）保护设备，包括：
第一电路径，在第一电路节点和第二电路节点之间延伸且包括触发元件；
第二电路径，在第一电路节点和第二电路节点之间延伸，该第二电路径包括分路元件；和
开关元件，被配置为基于触发元件的状态和开关元件的状态二者来触发经过分路元件的电流流动。
2.权利要求1的静电放电（ESD）保护设备，其中开关元件包括：
漏极扩展的MOS晶体管，具有耦合到触发元件的输出的栅极、耦合到第一电路节点的漏极区、和耦合到分路元件的第一阱的源极区。
3.权利要求2的静电放电（ESD）保护设备，其中第一阱是p阱。
4.权利要求2的静电放电（ESD）保护设备，其中分路元件包括可控硅整流器（SCR）。
5.权利要求4的静电放电（ESD）保护设备，其中可控硅整流器包括：
阳极，耦合到第一电路节点；
阴极，耦合到第二电路节点；和
触发抽头，对应于分路元件的第一阱。
6.权利要求2的静电放电（ESD）保护设备，其中分路元件包括绝缘栅双极晶体管(IGBT)。
7.权利要求6的静电放电（ESD）保护设备，其中绝缘栅双极晶体管包括：
栅极，耦合到触发元件的输出；
阳极，耦合到第一电路节点；和
阴极，耦合到第二电路节点。
8.权利要求7的静电放电（ESD）保护设备，其中绝缘栅双极晶体管包括具有阱触点的第一阱。
9.权利要求8的静电放电（ESD）保护设备，其中第一阱是p阱。
10.权利要求2的静电放电（ESD）保护设备，其中分路元件包括：
第一浅植入区，置于包括n阱的第二阱中，其中第一浅植入区具有p型传导性且构成分路元件的第一分路端子；和
第二浅植入区，置于第一阱区中且与第一浅植入区隔开，其中第二浅植入区具有n型传导性并且其中第二浅植入区构成分路元件的第二分路端子。
11.权利要求10的静电放电（ESD）保护设备，还包括：
第一STI区，与第一浅植入区邻近；和
第三浅植入区，与第一STI区邻近，其中第一STI区在第一和第三浅植入区之间。
12.权利要求10的静电放电（ESD）保护设备，其中分路元件还包括：
栅极电极，置于第一阱和第二阱之上；和
栅极介质，置于栅极电极和第一阱之间。
13.权利要求12的静电放电（ESD）保护设备，还包括：
第一STI区，与第一浅植入区邻近；
第三浅植入区，与第一STI区邻近，其中第一STI区在第一和第三浅植入区之间；和
第二STI区，与第三浅植入区邻近且布置在栅极电极之下。
14.权利要求1的静电放电（ESD）保护设备，还包括：闩锁保护电路，该闩锁保护电路包括：
次开关元件，被配置为选择性地将分路元件的第二阱区耦合到第一电路节点。
15.权利要求14的静电放电（ESD）保护设备，其中第二阱区是n阱。
16.权利要求14的静电放电（ESD）保护设备，还包括：
电平移动器电路，具有耦合到触发元件的输入和耦合到次开关元件的输入的输出。
17.权利要求14的静电放电（ESD）保护设备，其中分路元件的p阱耦合到第二电路节点。
18.权利要求2的静电放电（ESD）保护设备，其中分路元件具有耦合到第一电路节点的第一分路端子和耦合到第二电路节点的第二分路端子。
19.权利要求2的静电放电（ESD）保护设备，其中开关元件包括耦合到触发元件的输出的控制端子、耦合到第一电路节点的第一开关端子、和耦合到分路元件的第一阱的第二开关端子。
20.一种ESD保护设备，包括：
触发元件，用于检测ESD脉冲；
开关元件，耦合到触发元件；
IGBT，耦合到触发元件且具有耦合到开关元件的衬底区，其中IGBT被配置为基于触发元件的状态和开关元件的状态来选择性地使能或禁止经过IGBT的电流流动。
21.权利要求20的ESD保护设备，其中IGBT还包括：
第一浅植入区，具有第一传导性类型且置于n阱中；
第二浅植入区，置于衬底区中且与第一浅植入区隔开，其中第二浅植入区具有与第一传导性类型相反的第二传导性类型；
栅极电极，置于第一和第二浅植入区之间的衬底区之上；和
栅极介质，置于栅极电极和衬底区之间。
22.权利要求21的ESD保护设备，还包括：
第一STI区，与第一浅植入区邻近；和
第三浅植入区，与第一STI区邻近，其中第一STI区在第一和第三浅植入区之间。
23.权利要求20的ESD保护设备，其中开关元件包括漏极扩展的MOS晶体管。
24.一种用于ESD保护的方法，包括：
检测ESD脉冲；
提供触发信号给漏极扩展的MOS设备以生成泵浦信号；和
提供泵浦信号给绝缘栅双极晶体管(IGBT)的衬底区以使能经过绝缘栅双极晶体管的电流流动。
25.权利要求24的方法，其中触发信号和泵浦信号被同时施加，以使实现绝缘栅双极晶体管的阳极和阴极之间的电流流动。
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/429,577 | 2012-03-26 | ||
| US13/429,577 US8681461B2 (en) | 2012-03-26 | 2012-03-26 | Selective current pumping to enhance low-voltage ESD clamping using high voltage devices |
| US13/429577 | 2012-03-26 | ||
| US13/437,475 US8654491B2 (en) | 2012-04-02 | 2012-04-02 | Low voltage ESD clamping using high voltage devices |
| US13/437,475 | 2012-04-02 | ||
| US13/437475 | 2012-04-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103367357A CN103367357A (zh) | 2013-10-23 |
| CN103367357B true CN103367357B (zh) | 2016-02-24 |
Family
ID=49112369
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310099133.4A Active CN103368158B (zh) | 2012-03-26 | 2013-03-26 | 用于使用高压设备来增强低压esd箝位的选择性电流泵浦 |
| CN201310099063.2A Active CN103367357B (zh) | 2012-03-26 | 2013-03-26 | 使用高压设备的低压esd箝位 |
| CN201610908014.2A Active CN107424988B (zh) | 2012-03-26 | 2013-03-26 | Esd保护方法和esd保护电路 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310099133.4A Active CN103368158B (zh) | 2012-03-26 | 2013-03-26 | 用于使用高压设备来增强低压esd箝位的选择性电流泵浦 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610908014.2A Active CN107424988B (zh) | 2012-03-26 | 2013-03-26 | Esd保护方法和esd保护电路 |
Country Status (2)
| Country | Link |
|---|---|
| CN (3) | CN103368158B (zh) |
| DE (2) | DE102013103076B4 (zh) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103368158B (zh) * | 2012-03-26 | 2016-12-28 | 英特尔德国有限责任公司 | 用于使用高压设备来增强低压esd箝位的选择性电流泵浦 |
| US9438034B2 (en) * | 2014-01-15 | 2016-09-06 | Nanya Technology Corporation | Transient voltage suppressor |
| CN104835841B (zh) * | 2015-05-08 | 2018-10-26 | 邓华鲜 | Igbt芯片的结构 |
| WO2016180258A1 (zh) * | 2015-05-08 | 2016-11-17 | 邓华鲜 | Igbt芯片的结构及其控制方法 |
| CN104966714B (zh) * | 2015-05-08 | 2019-06-18 | 邓华鲜 | Igbt芯片的控制方法 |
| US10283511B2 (en) * | 2016-10-12 | 2019-05-07 | Ememory Technology Inc. | Non-volatile memory |
| US11398468B2 (en) * | 2019-12-12 | 2022-07-26 | Micron Technology, Inc. | Apparatus with voltage protection mechanism |
| CN114256822B (zh) * | 2021-12-21 | 2024-05-07 | 电子科技大学 | 一种GaN基ESD保护电路 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6066879A (en) * | 1999-05-03 | 2000-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combined NMOS and SCR ESD protection device |
| US6411480B1 (en) * | 1999-03-01 | 2002-06-25 | International Business Machines Corporation | Substrate pumped ESD network with trench structure |
| CN101916760A (zh) * | 2010-05-28 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种有效避免闩锁效应的可控硅esd保护结构 |
| CN102136491A (zh) * | 2008-11-03 | 2011-07-27 | 世界先进积体电路股份有限公司 | 栅极绝缘双接面晶体管静电放电防护元件 |
| CN102237400A (zh) * | 2010-04-30 | 2011-11-09 | 世界先进积体电路股份有限公司 | 静电放电防护装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030076636A1 (en) * | 2001-10-23 | 2003-04-24 | Ming-Dou Ker | On-chip ESD protection circuit with a substrate-triggered SCR device |
| US6804095B2 (en) * | 2002-06-05 | 2004-10-12 | Texas Instruments Incorporated | Drain-extended MOS ESD protection structure |
| JP3901671B2 (ja) | 2003-08-19 | 2007-04-04 | 松下電器産業株式会社 | 半導体集積回路装置 |
| US7245466B2 (en) * | 2003-10-21 | 2007-07-17 | Texas Instruments Incorporated | Pumped SCR for ESD protection |
| US7872840B1 (en) * | 2007-08-17 | 2011-01-18 | National Semiconductor Corporation | Erase pin protection in EEPROM using active snapback ESD device with positive feedback and shutdown |
| CN101488665A (zh) * | 2008-01-18 | 2009-07-22 | 瑞鼎科技股份有限公司 | 静电放电保护电路 |
| US7633731B1 (en) | 2008-02-08 | 2009-12-15 | Actel Corporation | High-voltage dual-polarity I/O p-well pump ESD protection circuit |
| JP2010129893A (ja) * | 2008-11-28 | 2010-06-10 | Sony Corp | 半導体集積回路 |
| CN103368158B (zh) * | 2012-03-26 | 2016-12-28 | 英特尔德国有限责任公司 | 用于使用高压设备来增强低压esd箝位的选择性电流泵浦 |
-
2013
- 2013-03-26 CN CN201310099133.4A patent/CN103368158B/zh active Active
- 2013-03-26 DE DE102013103076.9A patent/DE102013103076B4/de active Active
- 2013-03-26 CN CN201310099063.2A patent/CN103367357B/zh active Active
- 2013-03-26 DE DE102013103082A patent/DE102013103082A1/de active Pending
- 2013-03-26 CN CN201610908014.2A patent/CN107424988B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6411480B1 (en) * | 1999-03-01 | 2002-06-25 | International Business Machines Corporation | Substrate pumped ESD network with trench structure |
| US6066879A (en) * | 1999-05-03 | 2000-05-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Combined NMOS and SCR ESD protection device |
| CN102136491A (zh) * | 2008-11-03 | 2011-07-27 | 世界先进积体电路股份有限公司 | 栅极绝缘双接面晶体管静电放电防护元件 |
| CN102237400A (zh) * | 2010-04-30 | 2011-11-09 | 世界先进积体电路股份有限公司 | 静电放电防护装置 |
| CN101916760A (zh) * | 2010-05-28 | 2010-12-15 | 上海宏力半导体制造有限公司 | 一种有效避免闩锁效应的可控硅esd保护结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107424988B (zh) | 2021-02-02 |
| DE102013103076B4 (de) | 2022-03-17 |
| CN103367357A (zh) | 2013-10-23 |
| CN107424988A (zh) | 2017-12-01 |
| CN103368158A (zh) | 2013-10-23 |
| DE102013103076A1 (de) | 2013-09-26 |
| DE102013103082A1 (de) | 2013-09-26 |
| CN103368158B (zh) | 2016-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103367357B (zh) | 使用高压设备的低压esd箝位 | |
| US11990467B2 (en) | Low capacitance bidirectional transient voltage suppressor | |
| TWI283921B (en) | ESD protection unit having low voltage triggered BJT | |
| US7564666B2 (en) | Shunt protection circuit and method therefor | |
| CN109709825B (zh) | 控制电路和操作控制电路的方法 | |
| US8872223B2 (en) | Programmable SCR for ESD protection | |
| EP2973702B1 (en) | High holding voltage clamp | |
| CN108807376B (zh) | 一种低压mos辅助触发scr的双向瞬态电压抑制器 | |
| CN106229962B (zh) | 一种电源反接保护电路 | |
| US8217421B2 (en) | ESD protection device with vertical transistor structure | |
| US10944257B2 (en) | Integrated silicon controlled rectifier (SCR) and a low leakage SCR supply clamp for electrostatic discharge (ESP) protection | |
| JP2013146008A (ja) | 駆動回路およびパワー集積回路装置 | |
| US7969697B2 (en) | Low-voltage CMOS space-efficient 15 KV ESD protection for common-mode high-voltage receivers | |
| US7379283B1 (en) | ESD protection circuit with a low snapback voltage that is protected from fast non-ESD voltage spikes and ripples | |
| US8654491B2 (en) | Low voltage ESD clamping using high voltage devices | |
| JP6405986B2 (ja) | 静電気保護回路及び半導体集積回路装置 | |
| TW563239B (en) | Input protection circuit | |
| US10424579B2 (en) | Tunable electrostatic discharge clamp | |
| US10283959B2 (en) | ESD state-controlled semiconductor-controlled rectifier | |
| CN109671702B (zh) | 静电放电保护设备 | |
| CN107946299B (zh) | 一种负载开关及电子设备 | |
| CN109979929B (zh) | 一种高压静电放电钳位保护元件及集成电路芯片 | |
| CN102270637B (zh) | 静电放电防护装置及静电放电防护电路 | |
| TWI398944B (zh) | 設有位能障式稽納二極體之低壓暫態電壓抑制器 | |
| KR101417351B1 (ko) | Ｅｓｄ 보호회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee | ||
| CP01 | Change in the name or title of a patent holder |
Address after: Neubiberg, Germany Patentee after: Intel Mobile Communications GmbH Address before: Neubiberg, Germany Patentee before: Intel Mobile Communications GmbH |