CN103368158A - 用于使用高压设备来增强低压esd箝位的选择性电流泵浦 - Google Patents

用于使用高压设备来增强低压esd箝位的选择性电流泵浦 Download PDF

Info

Publication number
CN103368158A
CN103368158A CN2013100991334A CN201310099133A CN103368158A CN 103368158 A CN103368158 A CN 103368158A CN 2013100991334 A CN2013100991334 A CN 2013100991334A CN 201310099133 A CN201310099133 A CN 201310099133A CN 103368158 A CN103368158 A CN 103368158A
Authority
CN
China
Prior art keywords
esd
pulse
triggering signal
circuit
splitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013100991334A
Other languages
English (en)
Other versions
CN103368158B (zh
Inventor
M.什里瓦斯塔瓦
C.拉斯
H.戈斯纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Intel Deutschland GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/429,577 external-priority patent/US8681461B2/en
Priority claimed from US13/437,475 external-priority patent/US8654491B2/en
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to CN201610908014.2A priority Critical patent/CN107424988B/zh
Publication of CN103368158A publication Critical patent/CN103368158A/zh
Application granted granted Critical
Publication of CN103368158B publication Critical patent/CN103368158B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

一些实施例涉及静电放电（ESD）保护设备，用于保护电路免受ESD事件。ESD保护电流包括第一和第二触发元件。在检测到ESD脉冲时，第一触发元件提供具有第一脉冲长度的第一触发信号。第二触发元件在检测到ESD脉冲时提供具有第二脉冲长度的第二触发信号。第二脉冲长度不同于第一脉冲长度。主分路器基于第一触发信号对远离易受ESD影响的电路的ESD脉冲的功率进行分路。电流控制元件基于第二触发信号选择性地将由ESD脉冲引起的电流泵浦到主泵浦的衬底中。

Description

用于使用高压设备来增强低压ESD箝位的选择性电流泵浦
背景技术
静电放电（ESD）脉冲是突然的且非预期的电压和/或电流放电，其将能量从外侧体部（举例来说，比如从人类身体）转移到电子设备。ESD脉冲可损坏电子设备，例如通过在高压的情况下“熄灭”晶体管的栅氧化层或通过在高电流的情况下“熔化”设备的有效区面积，引起接点故障。
如将在以下将更详细理解的，本公开涉及改进的ESD保护技术。
附图说明
图1示出了经受一些缺点的ESD保护设备。
图2示出了包括电流控制元件的ESD保护设备的示例实施例。
图3示出了具有被实现为分流器的电流控制元件的ESD保护设备的示例实施例。
图4示出了具有被实现为电流开关元件的电流控制元件的ESD保护设备的示例实施例。
图5A-5C示出了包括电流开关元件的ESD保护电路的示例实施例，由于其防范具有大约150纳秒的脉冲长度的ESD脉冲。
图6A-6C示出了包括分流器的ESD保护电路的示例实施例，由于其防范具有大约150纳秒的脉冲长度的ESD脉冲。
图7示出了包括用于促进衬底泵浦的附加电容器的ESD保护电路的示例实施例。
图8示出了包括电压加法器的ESD保护设备的示例实施例。
图9示出了根据一些实施例的以流程图格式的方法。
图10示出了包括单个触发元件的ESD保护设备的示例实施例。
具体实施方式
现在将参考附图来描述本发明，其中相同的参考数字用于始终指代相同的元件，并且其中所说明的结构和设备不必须是按比例绘制的。
图1示出了使用不够理想的ESD保护技术的电路100。电路100包括易受ESD影响的电路102和ESD保护电路104，两者都电耦合到第一和第二电路节点106A、106B（例如，分别为集成电路的DC电源电压引脚和接地引脚）。ESD保护电路104包括第一和第二电路径108、110，其在第一和第二电路节点106A、106B之间平行延伸。第一电路径108包括布置在其上的触发元件111，并且第二电路径110包括分路器112。衬底泵浦114被布置成对分路器112的衬底进行泵浦，以增强在ESD事件期间其的增益。
在操作期间，触发元件116检测指示ESD脉冲124的电压和/或电流尖峰，并由此增加其输出118处的触发信号的电压。该增加的电压使分路器112和衬底泵浦114进入导电状态。衬底泵浦114因此将ESD脉冲123的一些电流经由路径120转向到分路器112的衬底，这有助于增加分路器112的增益。由于高压触发信号，分路器112现在表示第阻抗（相对于易受ESD影响的电路102）且ESD脉冲124的功率流过分路器112且远离易受ESD影响的电路102，如箭头122所示。
尽管该技术在一些方面是足够的，但ESD保护电路104经受了以下缺点：分路器112可能不能够充分地分路大的ESD脉冲，尤其当低电压设备用于电路102和104时。因此，如果大的ESD脉冲有危害，则ESD电流的快速流入可“淹没”分路器122，使得来自ESD脉冲的一些功率可能达到易受ESD影响的电路102并引起损坏。而且，如果对于每单位面积，有太多的电流通过分路器112被引导，则分路器112本身也可受损坏。
因此，本公开的多个方面涉及ESD保护技术，这些技术仍然提供衬底泵浦以增加分路器的增益，同时相对于传统方式还允许有增加的电流分路。因此，这些技术提供了针对ESD脉冲的可靠保护，由此有助于达成良好的制造产量和可靠的客户性能。
图2示出了示例ESD保护电路200。ESD保护电路200分别包括第一、第二、第三和第四电路径202、204、206、208，其在第一和第二电路节点106A、106B之间平行延伸。第一电路径202包括第一触发元件210、第二电路径204包括第二触发元件212，并且第三电路径206包括主分路器214。第四电路径208包括电流控制元件216。在操作期间，主分路器214的低阻抗状态由来自第一触发元件210的第一触发信号触发。电流控制元件216被布置成基于来自第二触发元件212的第二触发信号而选择性地当作主分路器214的衬底泵浦并且基于第二触发信号而选择性地当作与主分路器214并联的次分路器。第一和二触发信号典型地具有不同的脉冲长度和/或具有偏移的边缘。
在一些实施例中，比如图3所示的示例实施例中，电流控制元件（例如图2中的216）可以被实现为具有控制端子304的分流器302。当没有ESD脉冲存在时，第一和第二触发元件210、212是关断的，使得主分路器214和分流器302都表示在第一和第二电路节点106A、106B之间的高阻抗状态。因此，在没有ESD脉冲的情况下，正常操作功率经由第一和第二电路节点106A、106B流向电路102。然而，当ESD脉冲124有危害时，第一和第二触发元件210、212激活第一和第二触发信号，其转而同时分别激活主分路器214和分流器302。在该状态下，分流器302将流入端子302A的ESD电流转向到302B之外，以对主分路器214的衬底进行泵浦（由此增加主分路器214的增益），并且同时将流入端子302A的电流转向到302C之外，以当作次分路器。
在其他实施例中，比如图4所示的实施例中，电流控制元件（例如图2中的216）可以被实现为电流开关402，其要么当作主分路器214的衬底泵浦，要么在任何给定时间处当作次分路器，但不同时当作两者。当没有ESD脉冲存在时，第一和第二触发元件210、212还是关断的，使得主分路器214表示高阻抗状态且电流开关402被设置到位置402B。由于当没有ESD脉冲存在时的高阻抗，所以正常操作功率经由第一和第二电路节点106A、106B流向电路102。然而，当ESD脉冲124有危害时，第一触发元件210激活主分路器214。对于该有危害ESD脉冲124的一部分，第二触发元件212保持关断，使得电流开关402被设置到位置402B，并且因此将由ESD脉冲124引起的电流泵浦到主分路器214的衬底中。在ESD脉冲的某个稍后的时间处，第二触发元件212被激活，并且电流开关402改变其状态以将电流转向到402C，由此当作与主分路214并联工作的次分路器，且使主分路器214的衬底泵浦停止。
图5A-5C说明了具有电流开关502的ESD设备500免受具有大约150ns的持续时间的ESD脉冲的例子。如图5A中所示的，在没有ESD脉冲124的情况下，第一和第二触发元件210、212保持关断并且对应地在相应的是输出220、222处提供低电压。这些低电压小于漏极扩展MOS（DeMOS）晶体管504、506、508的阈值电压VTH，且这些低电压使得DeMOS晶体管504、506、508处于非导电的高阻抗状态。因此，只要没有ESD脉冲存在，第一到第四路径202-208就表示高阻抗状态且在第一和第二电路节点106A、106B上的正常操作电压基本上不受阻地流向易受ESD影响的电路102。例如，如果第一电路节点106A携带5伏特DC电源电压且第二电流节点106B携带0伏特DC电源电压，则在没有ESD脉冲124的情况下，易受ESD影响的电路102将看到5V的偏置电压。
图5B表示在ESD脉冲124已经被第一和第二触发元件210、212检测到之后不久的ESD保护电路500。响应于对ESD脉冲124的检测，第一触发元件210在第一输出220上断言第一触发信号。当被断言时，第一触发信号具有比主泵浦504（例如DeNMOS）和主分路器508（例如DeNMOS）的相应阈值电压高的电压电平。因此，第一触发信号使主泵浦504和主分路器508处于导电状态，这倾向于如电流路径512所示的那样来分路ESD电流。对于第一触发信号被断言时的第一时间间隔，第二触发信号保持取消断言。因为如此，所以次泵浦510是导电的，且由于ESD脉冲引起的电流被泵浦到主分路器508的衬底以增加其增益。
在图5C中，在ESD脉冲124期间的某个稍后的时间处，第二触发元件212被激活，使在222上的第二触发信号具有比次分路器506的阈值电压高的电压电平。因此，第二触发信号使次分路器506处于导电状态，并且同时关断次泵浦510。由于次分路器506现在是导电的，某个ESD危害电流也通过次分路器506被分路，如电流路径514所示。以这样的方式，在当第二触发信号被断言时的ESD脉冲的第一部分（在本例中例如首个大约20ns）期间，衬底泵浦发生（图5B），并且在ESD脉冲的第二部分期间，附加的电流分路发生（图5C）。
图6A-6C示出了ESD保护电路600，其中分流器602（例如图2中的分流器216）包括如所示的在操作上耦合的次分路器604（例如DeNMOS）和次泵浦606（例如DePMOS）。在图6A-6C中，逆变器608也被包括在分流器602中。但是，将理解的是，在其他实施例中，DePMOS晶体管（或其他开关元件，比如MOSFET，BJT等）可以在次分路器604中代替所说明的DeNMOS晶体管，DeNMOS晶体管（或其他开关元件，比如MOSFET，BJT等）可以在次泵浦606中代替所说明的DePMOS晶体管，并且逆变器608不需要在所有的实施例中存在。对于图5A-5C中所说明的之前的实施例也是如此。现在参考图6A-6C在以下描述ESD脉冲124有危害的例子。
图6A表示在ESD脉冲的开始之前的ESD保护电路600。由于没有ESD脉冲存在，所以第一和第二触发元件210、212保持关断且在它们相应地输出220、222处对应地提供低电压。这些低电压小于主分路器610和主泵浦612的阈值电压VTH，且这些电压分别使主分路器610和主泵浦612处于非导电高阻抗状态。因此，只要没有ESD脉冲存在，主分路器610就保持高阻抗（“关断”） 状态且第一和第二电路节点106A、106B上的正常操作电压基本上不受阻地流向易受ESD影响的电路102。例如，如果第一电路节点106A携带5伏特DC电源电压且第二电流节点106B携带0伏特DC电源电压，则在没有ESD脉冲的情况下，易受ESD影响的电路102将看到5V的偏置电压。
图6B表示在ESD脉冲124已经被第一和第二触发元件210、212检测到之后不久的ESD保护电路600。响应于对ESD脉冲124的检测，第一和第二触发元件210、212分别在第一和第二输出220、222上断言第一和第二触发信号。当被断言时，在输出220处的第一触发信号具有比主泵浦612（例如DeNMOS）和主分路器610（例如DeNMOS）的相应阈值电压高的电压电平。因此，第一触发信号使主泵浦612和主分路器610处于导电状态，这倾向于如电流路径614所示的那样来分路ESD电流。
类似地，当被第二触发元件212断言时，在输出222处的第二触发信号具有比次分路器604、逆变器608和次泵浦606的阈值电压高的电压电平。因此，第二触发信号使次分路器604和次泵浦606处于导电状态。在图6B中，一些有危害的ESD电流通过主泵浦612和次泵浦606流入主分路器610的衬底，由此增加了主分路器610的增益且有助于ESD电流沿着电流路径614的消散。此外，当次分路器604也导电时，一些ESD危害电流也如电流路径616所示的那样通过次分路器604被分路。以这样的方式，在当第二触发信号被断言时的ESD脉冲的第一部分（在本例中例如首个大约20ns）期间，相对于传统方式使得电流消散能够增加。例如，假设相等尺寸的晶体管，这个实施例相比于一些实现方式中的传统衬底泵浦提议可提供多大约50%的电流处理。
输出222处的第二触发信号通常具有与输出220处的第一触发信号不同的脉冲长度。例如，第二触发信号的脉冲长度通常短于第一脉冲信号长度。在图6C的例子（其表示如从ESD脉冲的开始所测量的20-100ns）中，输出222处的第二触发信号已经被取消断言，因为其电压电平现在已下降到次分路器604和次泵浦606的阈值电压之下。因此，对于ESD脉冲中的该第二时间段，次分路器604和次泵浦606现在“关断”。因此，电流不再通过次泵浦606被注入到主分路器610的衬底中，并且电路不再如之前在图6B中所说明的那样通过次分路器604被分路。然而，ESD电流在该时间段期间通过主分路元件610被传导。
图7示出了ESD保护电路700的示例性说明，其中电容器702已经被添加以帮助对主分路器214的衬底进行泵浦。例如，电容器702可是分立的芯片外电容器或邻近IC的金属或聚乙烯层而形成的芯片上电容器。电容器702在第一个20ns期间得到充电且即使在此触发元件在20ns后超时之后也将提供泵浦电流。换言之，其有助于用于在一段时间内进行泵浦的电荷且将电荷供应给主分路器。
图8示出了ESD保护电路800的示例实施例，其利用电压加法器802。在一些实施例中，电压加法器802可被实现为运算放大器，其将电压加法器输入808、810处的两个电压相加，并且其耦合到第一和第二电路节点106A、106B。电压加法器802限制了在主分路器214的衬底和主泵浦806的源极两者上由于衬底的阻抗所引起的电势的增加。如果任之不解决，该不期望的电势聚结可对于主泵浦晶体管806引起偏置问题（例如，太少的偏置）。为了限制该电势增加，在操作期间，当检测到指示ESD脉冲124的电压或电流尖峰时，触发元件210在804处断言触发信号。为了对于主分路器806保持大致恒定的栅极源极电压VGS，电压加法器802将电压加法器输入808、810上的电压相加以增加提供给主分路器806的栅极的加法器输出电压。以这样的方式，电压加法器802的输出电压当作加强的触发信号，其具有动态的电压电平，该动态的电压电平在整个有危害ESD脉冲期间为泵浦晶体管806保持基本上恒定的栅极源极电压。换言之，电压加法器802补偿主分路器806中的电流的任何损失，如针对增加的源极电势的情况那样。
图9示出了根据本公开的一个方面的ESD保护的示例方法900。
在步骤902处，方法900开始于第一触发元件基于对ESD脉冲的检测而选择性地激活第一触发信号。例如，如果检测到ESD脉冲，则第一触发信号的电压针对大约100ns增加，以对应于第一触发信号的激活。第一触发信号被断言的时间可取决于ESD脉冲的尺寸，并且可根据设计约束而广泛地变化。该第一触发信号决不被限制为100ns的脉冲长度，而可以根据实施方式而显著地更长或更短。
在步骤904，方法900对于第二触发元件继续以基于对ESD脉冲的检测而选择性地激活第二触发信号。例如，如果检测到ESD脉冲，则第二触发信号的电压可针对大约20ns增加，以对应于第二触发信号的激活。第二触发信号被断言的时间可取决于ESD脉冲的尺寸，并且可根据设计约束而广泛地变化。该第二触发信号决不被限制为20ns的脉冲长度，而可以根据实施方式而显著地更长或更短。第二触发信号的脉冲长度通常不同于第一脉冲长度。
在步骤906处，主分路器基于第一触发信号将ESD信号的功率分路得远离易受ESD影响的电路。
在步骤908处， 主泵浦基于第二触发信号将ESD脉冲引起的电流选择性地泵浦到主分路器的衬底中。
在步骤910处， 次分路器基于第二触发信号将ESD脉冲引起的功率转向得远离易受ESD影响的电路。
尽管已经针对附图描述了若干实施例，将理解的是，在本说明书中或在这些附图中的内容不以任何方式限制本公开的范围。其他实施例也被设想为落入本公开的范围内。例如，尽管所说明的电路可在一些实施例中被实现为集成电路，它们还可在其他的实施例中被实现为分立部件的组合。此外，尽管一些实施例可描述在第一和第二电路节点（例如图1-5中的106A、106B）之间耦合的元件，但第二电路节点106B可在一些场合中包括多个物理上分立的节点，这些节点在法律上等同于单个第二电路节点。例如，在图2的实施例中，第二电路节点可对应于单个IC接地引脚，其通常耦合到第一触发元件、第二触发元件、分路元件、和电流控制元件。但是，在其他的实施例中，第一触发元件可耦合到第一IC接地引脚，第二触发元件可耦合到第二IC接地引脚，其在物理上与第一IC接地引脚分立，分路元件可耦合到第三IC接地引脚，并且分流器可耦合到第四IC接地引脚。
而且，对于所有的实施方式，不要求所有的所说明的元件。图10示出了只有一个触发元件被应用而不是应用第一和第二触发元件的示例实施例。在该例子中，衬底泵浦包括DeNMOS 1002和DePMOS 器件1004，它们如所示在操作上耦合。选择性电流泵浦仅基于第一触发信号。
因此，将理解的是，一些实施例涉及一种静电放电（ESD）保护设备，以保护易受ESD影响的电路免受ESD脉冲。该ESD保护设备包括第一触发元件，用于在检测到ESD脉冲时，提供具有第一脉冲长度的第一触发信号。该ESD保护电路还包括第二触发元件，用于在检测到ESD脉冲时，提供具有不同于第一脉冲长度的第二脉冲长度的第二触发信号。分路元件适合于基于第一触发信号来将ESD脉冲的功率分路得远离易受ESD影响的电路。分流器适合于基于第二触发来选择性地将由ESD脉冲引起的电流泵浦到分路器的衬底中。
其他实施例涉及一种用于保护易受ESD影响的电路免受ESD事件的ESD保护设备，其电连接到第一和第二电路节点。该ESD保护设备包括在第一和第二电路节点之间延伸且包括布置在其上的第一触发元件的第一电路径。包括第二触发元件的第二电路径在第一和第二电路节点之间延伸且与第一电路径平行。第三电路径也在第一和第二电路节点之间延伸且与第一和第二电路径平行。该第三电路径包括分路器，用于基于来自第一触发元件的第一触发信号选择性地将ESD事件的能量从第一电路节点分路到第二电路节点。第四电路径在第一和第二电路节点之间延伸且与第一和第二电路径平行。该第四电路径包括分流器，用于基于来自第二触发元件的第二触发信号选择性地将来自第一电路节点的电流分路到第二电路节点。
另外的实施例涉及一种ESD保护电路，包括触发元件，该触发元件被配置为当检测到ESD脉冲时断言触发信号。分路元件被布置为基于触发信号将有危害的ESD脉冲的功率进行分路。电压加法器基于触发信号提供加强的触发信号。泵浦晶体管基于加强的触发信号将电流提供给分路器的衬底，其中加强的触发信号具有动态电压电平，以在整个ESD脉冲期间将施加到泵浦晶体管的栅极源极电压保持基本恒定。
另一个实施例涉及一种用于ESD保护的方法。在该方法中，基于是否检测到ESD脉冲，针对第一脉冲长度选择性地断言第一触发信号。基于是否检测到ESD脉冲，针对第二脉冲长度选择性地断言第二触发信号。第二脉冲长度不同于第一脉冲长度。经由主分路器基于第一触发信号将ESD脉冲的功率分路得远离易受ESD影响的电路。基于第二触发信号选择性地将由ESD脉冲引起的电流泵浦到主泵浦的衬底中。
尤其对于由以上描述的部件或结构（组件、设备、电路、系统等）所执行的各种功能，用于描述这样的部件的术语（包括对“装置”的引用）旨在对应于（除非另外指明）执行所描述的部件的（例如其在功能上是等同的）特定功能的任何部件或结构，即使在结构上不等同于执行在这里所说明的本发明的示例实施方式中的功能的所公开的结构。此外，尽管本发明的特定特征可以已经关于若干实施方式中的仅一个实施方式所公开，但如对于任何给定或特定应用所期望和有利的，该特征可以与其他实施方式的一个或多个其他特征相组合。此外，就在详细说明和权利要求中使用的术语“包含”、“含有”、“具有”、“拥有”、“带有”或其变型而言，这样的术语旨以类似于术语“包括”的方式所包含。

Claims (26)

1. 一种ESD保护电路，包括：
第一触发元件，被配置为在检测到ESD脉冲时，提供第一触发信号；
第二触发元件，被配置为在检测到ESD脉冲时，提供第二触发信号；
主分路元件，被配置为基于第一触发信号来分路ESD脉冲的功率；和
电流控制元件，被配置为基于第二触发来选择性地将由ESD脉冲引起的电流泵浦到主分路元件的衬底中。
2. 权利要求1的ESD保护电路，其中电流控制元件包括电流开关，该电流开关被配置为当第二触发信号被取消断言时选择性地将由ESD脉冲引起的电流泵浦到主分路元件的衬底中，并且还被配置为当第二触发信号被断言时选择性地分路电流。
3. 权利要求1的ESD保护电路，其中第一触发信号的脉冲长度不同于第二触发信号的脉冲长度。
4. 权利要求1的ESD保护电路，其中第一触发信号的脉冲长度与第二触发信号的脉冲长度相同。
5. 权利要求1的ESD保护电路，还包括：与电流控制元件串联的主泵浦。
6. 权利要求5的ESD保护电路，其中主泵浦包括漏极扩展MOS（DeMos）晶体管，其具有与第一触发元件的输出耦合的栅极。
7. 权利要求1的ESD保护电路，其中电流控制元件包括分流器，其被配置为基于第二触发信号来选择性地分路由ESD脉冲引起的电流。
8. 权利要求7的ESD保护电路，其中分流器包括：
次泵浦元件，其具有与第二触发元件的输出耦合的控制端子，其中次泵浦元件被配置为基于第二触发信号选择性地将由ESD脉冲引起的电流泵浦到主分路器的衬底中。
9. 权利要求8的ESD保护电路，其中分流器还包括：
次分路元件，其具有与第二触发元件的输出耦合的控制端子，其中次分路器被配置为基于第二触发信号选择性地分路由ESD脉冲引起的电流。
10. 权利要求9的ESD保护电路，其中次泵浦元件和次分路元件均包括漏极扩展MOS晶体管。
11. 权利要求7的ESD保护电路，其中分流器和主分路元件被配置为基于第一和第二触发信号同时分路由ESD脉冲引起的电流。
12. 权利要求1的ESD保护电路，其中主分路元件包括漏极扩展晶体管。
13. 一种与第一电路节点和第二电路节点电连接的ESD保护电路，包括：
在第一电路节点和第二电路节点之间延伸且包括第一触发元件的第一电路径；
在第一电路节点和第二电路节点之间延伸且包括第二触发元件的第二电路径；
在第一和第二电路节点之间延伸且与第一和第二电路径平行布置的第三电路径，该第三电路径包括主分路器，用于基于来自第一触发元件的第一触发信号选择性地将ESD事件的能量从第一电路节点分路到第二电路节点；和
在第一和第二电路节点之间延伸且与第一和第二电路径平行布置的第四电路径，该第四电路径包括电流控制元件，用于基于来自第二触发元件的第二触发信号选择性地将来自第一电路节点的电流分路到第二电路节点。
14. 权利要求13的ESD保护电路，其中电流控制元件还被配置为基于第二触发信号选择性地将电流泵浦到主分路器的衬底中。
15. 权利要求13的ESD保护电路，其中第四电路径还包括：
主泵浦晶体管，其具有与第一电路节点耦合的第一源极或漏极以及与电流控制元件耦合的第二源极或漏极。
16. 权利要求13的ESD保护电路，其中主泵浦晶体管的控制端子耦合到第一触发元件的输出。
17. 权利要求15的ESD保护电路，其中电流控制元件包括：
次分路晶体管，其具有与主分路器的第二源极或漏极耦合的第一源极或漏极以及具有与第二电路节点耦合的第二源极或漏极。
18. 权利要求17的ESD保护电路，其中电流控制元件是分流器，包括：
次泵浦晶体管，其具有与第二触发元件的输出耦合的控制端子，具有与次分路晶体管的第一源极或漏极耦合的第一源极或漏极，并具有与主分路器的衬底耦合的第二源极或漏极。
19. 权利要求18的ESD保护电路，还包括电容器，其中该电容器具有与将次泵浦晶体管与主分路器的衬底相耦合的节点耦合的第一电容器端子，并且具有与接地耦合的第二电容器端子。
20. 权利要求13的ESD保护电路，其中ESD保护电路保护易受ESD影响的电路免受ESD脉冲，且易受ESD影响的电路被设计成在正常操作期间在大约5伏或更多下进行操作。
21. 一种ESD保护电路，包括：
触发元件，被配置为当检测到ESD脉冲时断言触发信号；
分路器，用于基于触发信号将ESD脉冲的功率进行分路；
电压加法器，被配置为基于触发信号提供加强的触发信号；和
泵浦晶体管，用于基于加强的触发信号将电流提供给分路器的衬底，其中加强的触发信号具有动态电压电平，以在整个ESD脉冲期间将施加到泵浦晶体管的栅极源极电压保持基本恒定。
22. 一种用于ESD保护的方法，包括：
在检测到ESD脉冲时，断言第一脉冲长度的第一触发信号；
在检测到ESD脉冲时，断言第二脉冲长度的第二触发信号，第二脉冲长度不同于第一脉冲长度；
由主分路器基于第一触发信号将ESD脉冲的功率分路得远离易受ESD影响的电路；和
基于第二触发信号选择性地将由ESD脉冲引起的电流泵浦到主泵浦的衬底中。
23. 权利要求22的方法，还包括：
由次分路器基于第二触发信号将ESD脉冲的功率分路得远离易受ESD影响的电路。
24. 权利要求23的方法，其中由主分路器和次分路器同时将ESD脉冲的功率分路得远离易受ESD影响的电路。
25. 权利要求22的方法，其中在整个第二脉冲长度内和在比整个第一脉冲长度短的脉冲长度内，由主分路器和次分路器同时将ESD脉冲的功率分路得远离易受ESD影响的电路。
26. 权利要求22的方法，其中主分路器包括漏极扩展MOS晶体管。
CN201310099133.4A 2012-03-26 2013-03-26 用于使用高压设备来增强低压esd箝位的选择性电流泵浦 Active CN103368158B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610908014.2A CN107424988B (zh) 2012-03-26 2013-03-26 Esd保护方法和esd保护电路

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US13/429,577 US8681461B2 (en) 2012-03-26 2012-03-26 Selective current pumping to enhance low-voltage ESD clamping using high voltage devices
US13/429,577 2012-03-26
US13/429577 2012-03-26
US13/437,475 US8654491B2 (en) 2012-04-02 2012-04-02 Low voltage ESD clamping using high voltage devices
US13/437,475 2012-04-02
US13/437475 2012-04-02

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201610908014.2A Division CN107424988B (zh) 2012-03-26 2013-03-26 Esd保护方法和esd保护电路

Publications (2)

Publication Number Publication Date
CN103368158A true CN103368158A (zh) 2013-10-23
CN103368158B CN103368158B (zh) 2016-12-28

Family

ID=49112369

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201310099063.2A Active CN103367357B (zh) 2012-03-26 2013-03-26 使用高压设备的低压esd箝位
CN201610908014.2A Active CN107424988B (zh) 2012-03-26 2013-03-26 Esd保护方法和esd保护电路
CN201310099133.4A Active CN103368158B (zh) 2012-03-26 2013-03-26 用于使用高压设备来增强低压esd箝位的选择性电流泵浦

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201310099063.2A Active CN103367357B (zh) 2012-03-26 2013-03-26 使用高压设备的低压esd箝位
CN201610908014.2A Active CN107424988B (zh) 2012-03-26 2013-03-26 Esd保护方法和esd保护电路

Country Status (2)

Country Link
CN (3) CN103367357B (zh)
DE (2) DE102013103076B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256822A (zh) * 2021-12-21 2022-03-29 电子科技大学 一种新型的GaN基ESD保护电路

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013103076B4 (de) * 2012-03-26 2022-03-17 Intel Deutschland Gmbh Selektives strompumpen zum verbessern der niederspannungs-esd-begrenzung unter verwendung von hochspannungsbauelementen
US9438034B2 (en) * 2014-01-15 2016-09-06 Nanya Technology Corporation Transient voltage suppressor
CN104966714B (zh) * 2015-05-08 2019-06-18 邓华鲜 Igbt芯片的控制方法
WO2016180258A1 (zh) * 2015-05-08 2016-11-17 邓华鲜 Igbt芯片的结构及其控制方法
CN104835841B (zh) * 2015-05-08 2018-10-26 邓华鲜 Igbt芯片的结构
JP6503395B2 (ja) * 2016-10-12 2019-04-17 イーメモリー テクノロジー インコーポレイテッド 静電放電回路
US11398468B2 (en) * 2019-12-12 2022-07-26 Micron Technology, Inc. Apparatus with voltage protection mechanism

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411480B1 (en) * 1999-03-01 2002-06-25 International Business Machines Corporation Substrate pumped ESD network with trench structure
US20040027745A1 (en) * 2002-06-05 2004-02-12 Kunz Keith E. Drain-extended MOS ESD protection structure
CN101488665A (zh) * 2008-01-18 2009-07-22 瑞鼎科技股份有限公司 静电放电保护电路
US7633731B1 (en) * 2008-02-08 2009-12-15 Actel Corporation High-voltage dual-polarity I/O p-well pump ESD protection circuit
CN101752369A (zh) * 2008-11-28 2010-06-23 索尼株式会社 半导体集成电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6066879A (en) * 1999-05-03 2000-05-23 Taiwan Semiconductor Manufacturing Company, Ltd. Combined NMOS and SCR ESD protection device
US20030076636A1 (en) * 2001-10-23 2003-04-24 Ming-Dou Ker On-chip ESD protection circuit with a substrate-triggered SCR device
JP3901671B2 (ja) 2003-08-19 2007-04-04 松下電器産業株式会社 半導体集積回路装置
US7245466B2 (en) * 2003-10-21 2007-07-17 Texas Instruments Incorporated Pumped SCR for ESD protection
US7872840B1 (en) * 2007-08-17 2011-01-18 National Semiconductor Corporation Erase pin protection in EEPROM using active snapback ESD device with positive feedback and shutdown
CN102136491B (zh) * 2008-11-03 2013-04-10 世界先进积体电路股份有限公司 栅极绝缘双接面晶体管静电放电防护元件
CN102237400B (zh) * 2010-04-30 2012-12-26 世界先进积体电路股份有限公司 静电放电防护装置
CN101916760A (zh) * 2010-05-28 2010-12-15 上海宏力半导体制造有限公司 一种有效避免闩锁效应的可控硅esd保护结构
DE102013103076B4 (de) * 2012-03-26 2022-03-17 Intel Deutschland Gmbh Selektives strompumpen zum verbessern der niederspannungs-esd-begrenzung unter verwendung von hochspannungsbauelementen

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411480B1 (en) * 1999-03-01 2002-06-25 International Business Machines Corporation Substrate pumped ESD network with trench structure
US20040027745A1 (en) * 2002-06-05 2004-02-12 Kunz Keith E. Drain-extended MOS ESD protection structure
CN101488665A (zh) * 2008-01-18 2009-07-22 瑞鼎科技股份有限公司 静电放电保护电路
US7633731B1 (en) * 2008-02-08 2009-12-15 Actel Corporation High-voltage dual-polarity I/O p-well pump ESD protection circuit
CN101752369A (zh) * 2008-11-28 2010-06-23 索尼株式会社 半导体集成电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114256822A (zh) * 2021-12-21 2022-03-29 电子科技大学 一种新型的GaN基ESD保护电路
CN114256822B (zh) * 2021-12-21 2024-05-07 电子科技大学 一种GaN基ESD保护电路

Also Published As

Publication number Publication date
CN103368158B (zh) 2016-12-28
CN103367357B (zh) 2016-02-24
DE102013103082A1 (de) 2013-09-26
CN107424988B (zh) 2021-02-02
DE102013103076A1 (de) 2013-09-26
CN103367357A (zh) 2013-10-23
DE102013103076B4 (de) 2022-03-17
CN107424988A (zh) 2017-12-01

Similar Documents

Publication Publication Date Title
CN103368158A (zh) 用于使用高压设备来增强低压esd箝位的选择性电流泵浦
US8000072B2 (en) Apparatus for short circuit protection
US6091591A (en) Di protective switching device
KR100614423B1 (ko) 스위칭 소자의 과전류 검출 및 보호 장치
JP6164429B2 (ja) 過電流保護電源装置
CN104810813B (zh) 具有加电模式中的esd保护能力的噪声容忍有源钳位
US20090102488A1 (en) Ground fault detection circuit for use in high voltage motor drive applications
US9954430B2 (en) Overvoltage and surge protection in a power over ethernet device
JP4682624B2 (ja) 直流電源装置
US9621069B2 (en) Rectifier with voltage detection and controllable output path
US20160087418A1 (en) Failure Detection for Switch Devices
US9444447B2 (en) Load drive circuit
CN106797114A (zh) 用于检测开关晶体管短路故障的电路和方法
CN102204054B (zh) 低电压静电放电保护
CN111327024A (zh) 用于功率系统的具有切断开关的保护电路
US20110255200A1 (en) Electrostatic discharge circuit for integrated circuit with multiple power domain
US8593773B2 (en) Half-bridge circuit protected against short circuits and having semiconductor switches
JP6268485B2 (ja) 漏電遮断器
CN104979804B (zh) 一种输出过压保护电路
US8243404B2 (en) ESD protection circuit with merged triggering mechanism
US8681461B2 (en) Selective current pumping to enhance low-voltage ESD clamping using high voltage devices
CN103765715B (zh) 用于防止静电放电的电路装置
CN207801471U (zh) 一种浪涌抑制保护器
US9030790B1 (en) Low-leakage ESD protection circuit
US9263882B2 (en) Output circuits with electrostatic discharge protection

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Neubiberg, Germany

Applicant after: Intel Mobile Communications GmbH

Address before: Neubiberg, Germany

Applicant before: Intel Mobile Communications GmbH

COR Change of bibliographic data
C14 Grant of patent or utility model
GR01 Patent grant