CN101689545A - Esd保护电路 - Google Patents

Esd保护电路 Download PDF

Info

Publication number
CN101689545A
CN101689545A CN200880021181A CN200880021181A CN101689545A CN 101689545 A CN101689545 A CN 101689545A CN 200880021181 A CN200880021181 A CN 200880021181A CN 200880021181 A CN200880021181 A CN 200880021181A CN 101689545 A CN101689545 A CN 101689545A
Authority
CN
China
Prior art keywords
pin
circuit
voltage
esd protection
trigger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880021181A
Other languages
English (en)
Other versions
CN101689545B (zh
Inventor
本诺·克拉本博格
马尔科·贝尔库特
约翰内斯·范茨沃尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101689545A publication Critical patent/CN101689545A/zh
Application granted granted Critical
Publication of CN101689545B publication Critical patent/CN101689545B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H01L27/0285—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements bias arrangements for gate electrode of field effect transistors, e.g. RC networks, voltage partitioning circuits

Abstract

一种ESD保护电路，包括第一电源线(VDD)、第二电源线(VSS)、以及连接在第一和第二电源线(VDD，VSS)之间的被优选配置为晶体管(MP)的ESD保护装置，还包括至少一个引脚(VA)，其通过二极管(D1，D2)被连接到第一和第二电源线(VDD，VSS)。通过由触发电压设置电路(RP，RD，Z1，Z2，Z3)设置的触发电压来控制ESD保护装置。ESD保护电路包括触发电路(1)，其被连接到至少一个引脚(VA)并提供引脚特定触发电压；其中触发电路(1)还被连接到触发电压设置电路。

Description

ESD保护电路
技术领域
本发明涉及一种电路，其包括第一电源线、第二电源线、压敏可控ESD保护装置以及至少一个额外引脚，优选地将该压敏可控ESD保护装置配置为连接在第一电源线和第二电源线之间的晶体管。
背景技术
静电放电(ESD)保护电路是任何集成电路的重要部分，其保护电路的其余部分免受ESD事件期间可能发生的高电压的损坏。保护电路的任务是引导放电电流通过一条为了在这样的事件期间能处理高电流电平而特别设计的路径。所得到的施加在两个引脚之间的电压必须低于也连接到这些引脚的晶体管的击穿电压。
在大多数处理中，开发出特殊的ESD保护装置来用于这样的电路中。这些装置的电流-电压特性中通常具有快回(snapback)特性。一种常用的ESD保护装置T1是如图1A所示的栅极接地NMOS晶体管。
在迫使电流I通过ESD保护装置T1的情况下，如图1B的电流-电压特性所示，电压V将首先增大到触发电压VTRIGGER并且随后在装置进入到可以传导高电流的低欧姆区域时下降到VHOLD。在产品正常工作的情况下，ESD保护装置T1两端的电压不能超过保持电压VHOLD，从而只有在ESD事件期间才能进入到低欧姆高电流模式。连接到引脚的所有装置的击穿电压必须总是高于ESD保护装置T1的触发电压VTRIGGER，因为该触发电压是ESD事件期间存在的电压。
通常针对ESD保护装置会常常结合两种策略：
一种策略是提供基于电源轨的保护电路(见图2)。这里所有的引脚VA、VB都通过二极管D1、D2、D3、D4连接到电源线VDD、VSS。继而在电源线VDD、VSS之间有一个中央ESD保护装置T1。在ESD事件期间，当迫使电流IE从一个引脚VA流到另一个引脚VB时，电流IE将从第一引脚VA经二极管D3流到电源线VDD、再经保护装置T1和二极管D2流到第二引脚VB。以这种方式受到保护而得到的两个引脚VA、VB的所有组合间的保持电压现在等于ESD保护装置T1的保持电压加上两个二极管的正向电压。
另一种策略是引脚特定保护(见图3)。在该电路中，引脚VA不(仅仅)通过二极管而是(还)通过ESD保护装置T3连接到电源线VDD、VSS。如果引脚VA需要比基于电源轨的保护电路的电源线VDD、VSS之间的ESD保护元件T1、T2的触发和保持电压低的引脚特定触发和保持电压电平，则可以使用这种策略。
如图3所示，如果需要保持和触发电压比单个ESD保持装置T1的保持和触发电压高，则可以使用这种ESD保护装置T1、T2的叠加。可选地，可以使用有源箝位电路。其可由电压触发，或者也可以是电容式的。
对于最经济的电路，所有元件的击穿电压要尽可能接近最大电源电压(因为任何关于电压容量的开支都要靠硅的面积来承担)。为了防止在ESD事件期间被破坏，击穿电压必须总是高于ESD保护电路的触发电压(和保持电压)：VSUPPLY，MAX＜VHOLD＜VTRIGGER＜BVDS，即所谓的设计余量。
这意味着最大电源电压与ESD保持电压之间的差应被保持为尽可能低，并且电路元件的击穿电压与ESD保护电路的触发电压之间的差应被保持为尽可能低，而且ESD保护电路的触发电压与保持电压之间的差应被保持为尽可能低。
在使用了标准的基于快回ESD保护装置的情况下，必须通过叠加这样的保护元件来产生所需的触发和保持电压，直到所得保持电压大于最大电源电压。随后所得触发电压确定元件所需的击穿电压BVDS。清楚的是触发电压与保持电压之间的差增大了所需的BVDS。如果叠加的保护装置的数量很大，则这种情况是特别不宜的。对于N个ESD保护装置的叠加，这给出了额外的电压余量N*(VTRIGGER-VHOLD)。通常(关于保持电压来说)只有几种类型的ESD保护装置可用，因而出现了额外的电压余量。同样，通常关于BVDS来说只有几种类型的晶体管可用。这也导致了如下示例中所示的额外的电压余量：
可用的ESD保护装置，其中VHOLD＝12V，VTRIGGER＝17V
可用的晶体管，其中BVDS＝12V，24V，60V，以及120V
最大电源电压＝38V
需要4个ESD保护装置的叠加以给出VHOLD，STACK＝48V并且VTREGGER，STACK＝68V。
现在BVDS必须高于68V，这意味着需要将120V的装置用于38V的应用。设计一种BV大约为80V的非标准HV晶体管是一种可选方式，但这需要付出相当大的努力而要短期内进入市场是不可能的。
有源箝位电路使用普通晶体管来导通ESD电流。为了将放电事件中流过的电流降低几个安培，该晶体管的宽度典型地为几个毫米。具有触发电路的有源箝位是由可预测的良好模拟的电路元件构建成的，对于快回叠加不会受到上述电压余量问题的影响。然而，尤其是对于高压有源箝位，面积消耗是相当可观的，这一点对于小型IC是不实用的。如果IC包含多重电压范围，每种电压范围都需要其各自的有源箝位，这会额外增加面积消耗。
发明内容
本发明的一个目的是提供一种在开篇段落中定义的类型的ESD保护电路，其中避免了上述缺点。
为了实现该目的，提供了根据本发明特征的ESD保护电路，从而能够以下面的方式来定义根据本发明的ESD保护电路的特征：
一种ESD保护电路包括第一电源线、第二电源线、ESD保护装置，所述ESD保护装置优选地被配置为晶体管，其连接在第一和第二电源线之间，并且ESD保护电路还包括至少一个引脚，其通过二极管被连接到第一和第二电源线，其中能够通过由触发电压设置电路设置的触发电压控制ESD保护装置，其中ESD保护电路包括连接到至少一个引脚并提供了引脚特定触发电压的触发电路，其中触发电路还被连接到触发电压设置电路。
通过提供一种具有单个电压触发有源箝位的ESD保护电路，其中该有源箝位是由具有多个触发电压(多个触发电压是根据ESD事件中所涉及引脚而决定的)的触发电路触发的，可将箝位电压精确地与最大电源电压进行匹配，而不会引起触发电压与保持电压间的差异的缺点以及针对较高电压叠加保护装置的逐级精度的缺点。特别是如果电路与具有可伸缩漂移区域而导致了可伸缩击穿电压BVDS和电阻RDS，ON的晶体管结合，则获得了对于晶体管具有可能的最小击穿电压BVDS并具有最小电路面积的有效ESD保护电路。
触发电路是由可预测的良好模拟的电路元件构建的，尤其是由那些在从属权利要求中定义的元件构建的。
通过用并行连接到触发电压设置电路部分的电子开关装置来构建触发电路，在电子开关装置接通时所述的电路部分被旁路。接通电子开关装置所需的电压可针对每个引脚单独设计。通过在触发电路中使用齐纳二极管，尤其是在触发电路中用作触发电压设置电路的旁路部分的路径中使用齐纳二极管，可容易地实现多触发电压。
通过下面描述的示例实施例可了解并解释本发明的上述方面以及其他方面。
附图说明
将参考示例实施例来描述本发明。然而本发明并不限于这些示例实施例。
图1A示出了典型ESD保护装置的示意电路图。
图1B示出了图1A电路的I-V特性，其中IMAX是发生二次击穿的最大电流水平。
图2示出了基于电源轨的保护电路的示意电路图。
图3示出了引脚特定保护电路的示意电路图。在该示例中，用两个接地栅极NMOS晶体管来保护电源轨并只用一个接地栅极NMOS晶体管来保护引脚A。
图4示出了现有技术中具有箝位电路的基于电源轨的ESD保护电路的示意电路图。
图5示出了在引脚VA和VB之间发生ESD事件期间图4的基于电源轨的ESD保护电路中流过的电流。
图6示出了根据本发明的具有引脚特定箝位电压的基于电源轨的ESD保护电路的示意电路图。
图7A示意性示出在根据图6的具有引脚特定箝位电压的基于电源轨的ESD保护电路中从引脚VDD到引脚VA的触发电流和ESD电流。
图7B示意性示出在根据图6的具有引脚特定箝位电压的基于电源轨的ESD保护电路中从引脚VA到引脚VSS的触发电流和ESD电流。
图7C示意性示出在根据图6的具有引脚特定箝位电压的基于电源轨的ESD保护电路中从引脚VDD到引脚VSS的触发电流和ESD电流。
图8示出了图6中具有在此用于试验和仿真的特别选择的齐纳二极管的所指示的齐纳电压的电路。
图9示出了在根据图8的电路中VDD引脚与VSS引脚之间的稳态I-V特性。
图10示出了在根据图8的电路中VA引脚与VSS引脚之间的稳态I-V特性。
图11示出了在根据图8的电路中VDD引脚与VA引脚之间的稳态I-V特性。
图12示出了响应于根据图8的电路中VDD引脚与VSS引脚之间1μs内1A的电流脉冲的瞬时电压。
图13示出了响应于根据图8的电路中VA引脚与VSS引脚之间1μs内1A的电流脉冲的瞬时电压。
图14示出了响应于根据图8的电路中VDD引脚与VA引脚之间1μs内1A的电流脉冲的瞬时电压。
具体实施方式
以解释说明图4中具有有源箝位电路的ESD保护电路来开始对本发明实施例的详细描述。该电路是已知技术，但是用来介绍本发明的改进的触发电路。该电路包括中央ESD保护晶体管MP，其被构成为具有高于任意引脚间所需箝位电压的击穿电压BVDS的横向n型DMOS晶体管。该晶体管MP的漏极D连接到正电源轨VDD，源极S连接到负电源轨VSS。ESD保护晶体管MP的控制输入端，也就是其栅极G连接到触发电压设置电路。在最简化的实施例中，触发电压设置电路包括电阻器RP，该电阻器连接到晶体管MP的源极S和栅极G之间，且还(通过齐纳二极管)连接到正电源轨VDD。然而在本实施例中，触发电压设置电路还包含驱动晶体管MD，其被用来迫使触发电流IT通过电阻器RP，从而在必要时(即，在ESD事件的情况下)导通晶体管MP。驱动晶体管MD本身是以使用流过连接在晶体管MD的源极和栅极G之间的电阻器RD的触发电流IT这种相同的方式来驱动的。导通驱动晶体管MD和功率晶体管MP所需的触发电流IT可由触发电压设置电路的各种部分导出，例如由下面将要描述的一个或多个齐纳二极管导出，这取决于ESD事件中所涉及的引脚。所有的非电源引脚，即引脚VA和VB被二极管D1、D3(或二极管的叠加)连接到正电源线VDD，使得二极管D1、D3的阳极连接到各个引脚VA、VB且二极管D1、D3的阴极连接到正电源线VDD。以此类似方式，引脚VA、VB被二极管D2、D4连接到负电源线VSS，使得二极管D2、D4的阴极连接到引脚VA、VB且阳极连接到负电源线VSS。连接到引脚VA、VB的二极管D1到D4形成了一部分ESD电流路径并因此必须具有导通ESD电流脉冲IE的必要尺寸。这意味着二极管D1到D4的击穿电压必须高于对应于阳极和阴极引脚的箝位电压。对于电源引脚VDD与VSS之间的ESD事件，在正电源引脚VDD与驱动晶体管MD栅极之间的齐纳二极管Z1、Z2、Z3的简单叠加目前足以产生“触发”电流IT来导通驱动晶体管MD和中央ESD保护晶体管MP。现在通过将齐纳二极管Z1到Z3的齐纳电压与晶体管MD和MP的两个阈值电压之和来确定箝位电压。一旦电源引脚VDD与VSS之间的ESD电流脉冲IE引起了所述引脚间的电压超过该值，就导通功率晶体管MP并将导通ESD电流IE从而防止额外的电压增加。
图5示出了将驱动晶体管MD导通最终将ESD保护晶体管MP导通的“触发”电流IT的路径。触发电流IT形成了在ESD事件情况下流过电路的总电流的一部分。总电流的另一部分是流过功率晶体管MP的ESD电流IE。在图5的电路中，引脚VA、VB之间的箝位电压电平几乎等于电源引脚VDD、VSS之间的箝位电压(严格的说，两个二极管正向电压较高，即，分别是二极管D1和D4或者二极管D3和D2的正向电压)。
虽然图4中这种已知的ESD保护电路满足所有引脚都需被箝位在实质相同的电平处的应用，但在需将一个引脚箝位在不同电压电平的情况下该电路将会失效。然而这个问题通过本发明的添加如图6所示的引脚特定触发电路而得以解决。通过这种方法，本发明使得引脚特定保护装置或引脚特定箝位电路变得多余。图6的电路是基于图4的电路，但具有根据本发明的引脚特定触发电路1。图4和图6的电路中相同的元件用相同的数字标号来表示，并且不再对它们做多余的解释而是参考以上图4电路的描述。为了简化，在图6中去除了引脚VB及其保护二极管D3、D4。然而应该理解引脚的数量并不限于本发明示出的任何方式。
引脚特定触发电路1包含第一电子开关装置MNA，例如，其被构成为n型DMOS晶体管。第一开关装置MNA的漏极D被连接到电源线VDD并且其源极S被连接到齐纳二极管Z4的阴极。控制线C1将引脚VA连接到第一开关装置MNA的栅极G。因此，第一电子开关装置MNA的状态(打开或闭合)根据引脚中VA呈现的电压而受到控制。齐纳二极管Z4的阳极连接在齐纳二极管Z1的阴极与齐纳二极管Z2的阳极之间。
引脚特定触发电路1还包含第二电子开关装置MPA，例如，其被构成为p型DMOS晶体管。第二开关装置MPA的漏极D被连接到驱动晶体管MD的栅极并且其源极S被连接到齐纳二极管Z5的阳极。控制线C2将引脚VA连接到第二开关装置MPA的栅极G。因此，第二电子开关装置MPA的状态(打开或闭合)根据引脚中VA呈现的电压而受到控制。齐纳二极管Z5的阴极连接在齐纳二极管Z2的阴极与齐纳二极管Z3的阳极之间。
由于有引脚特定触发电路1，因此箝位电压取决于在ESD事件中所涉及的引脚。电源引脚VDD与VSS之间的箝位电压大约是3*VZ，其中VZ是叠加的齐纳二极管Z1到Z3的齐纳电压。引脚VA与VSS之间或引脚VDD与VA之间的箝位电压仅为2*VZ+VT，其中VT是电子开关装置MNA或MPA的阈值电压。
图7A示意性示出了在ESD事件期间在引脚VDD和引脚VA之间流过的触发电流IT和ESD电流IE。触发电流IT从引脚VDD经齐纳二极管Z3、齐纳二极管Z5、第二开关装置MPA、电阻器RD和RP、以及二极管D2而流到引脚VA。ESD电流IE从引脚VDD经中央ESD保护晶体管MP和二极管D2而流到引脚VA。
图7B示意性示出了在ESD事件期间在引脚VA和引脚VSS之间流过的触发电流IT和ESD电流IE。触发电流IT从引脚VA经二极管Z1、第一开关装置MNA、齐纳二极管Z4、齐纳二极管Z1、电阻器RD和RP而流到引脚VSS。ESD电流IE从引脚VA经二极管D1和中央ESD保护晶体管MP而流到引脚VSS。
图7C示意性示出了在ESD事件期间在引脚VDD和引脚VSS之间流过的触发电流IT和ESD电流IE。触发电流IT从引脚VDD经叠加的齐纳二极管Z3、Z2、Z1以及电阻器RD和RP而流到引脚VSS。ESD电流IE从引脚VDD经中央ESD保护晶体管MP而流到引脚VSS。
针对稳态情况和瞬时情况，根据图8所示电路示模拟了本发明的一个实施例。对于稳态的模拟，将电流源连接到被测试的引脚之间并且对所得的I-V特性进行了模拟。对于暂态，施加1μs电流脉冲并且模拟电压响应。该状态对应于所建立的传输线测量。图8示出了图6中具有为试验和模拟而选择的齐纳二极管的所指示的齐纳电压的电路。
图9示出了VDD引脚与VSS引脚之间的稳态I-V特性。图10示出了VA引脚与VSS引脚之间的稳态I-V特性。图11示出了VDD引脚和VA引脚之间的稳态I-V特性。
图12示出了响应于VDD引脚和VSS引脚间1μs内1A的电流脉冲的瞬时电压。图13示出了响应于VA引脚和VSS引脚间1μs内1A的电流脉冲的瞬时电压。图14示出了响应于VDD引脚和VA引脚间1μs内1A的电流脉冲的瞬时电压。
本发明可被用于具有基于电源轨的保护电路的所有集成电路，其中需要引脚特定ESD保护电压，例如在d类音频功率放大器IC中。本发明尤其用于减小对未直接连接到电源引脚之间的晶体管的击穿电压的需求。
应当注意上述实施例示意性示出本发明而非限制本发明，并且本领域技术人员在不超出所附权利要求范围的情况下能够设计出许多可选实施例。在权利要求中，括号间的任何参考标记都不应理解为限制权利要求。词语“包含”并不排除权利要求所列元件或步骤以外的其他元件和步骤的存在。元件前面的词语“一”或“一个”并不排除存在多个这样的元件。在列举了多个装置的产品权利要求中，几个装置可以实现为同一个硬件项。事实上在不同权利要求中提出的特定方式并不表示这些方式的组合不能用来获得优点。

Claims (7)

1.一种电路，包括
第一电源线(VDD)、第二电源线(VSS)、以及连接在第一电源线(VDD)和第二电源线(VSS)之间的ESD保护装置；
至少一个引脚(VA)，其通过二极管(D1，D2)被连接到第一电源线(VDD)和第二电源线(VSS)；以及
触发电路(1)，其被连接到至少一个引脚(VA)并适于提供引脚特定触发电压；
其中通过由触发电压设置电路(RP，RD，Z1，Z2，Z3)设置的触发电压能够控制ESD保护装置，其中触发电路(1)还被连接到触发电压设置电路(RP，RD，Z1，Z2，Z3)。
2.根据权利要求1所述的电路，其中触发电路(1)包括电子开关装置(MNA，MNP)，它们能够由施加到至少一个引脚(VA)的电压来控制，其中电子开关装置(MNA，MNP)并联到触发电压设置电路的部分。
3.根据权利要求2所述的电路，其中触发电压设置电路中并联了电子开关装置的部分包括至少一个齐纳二极管(Z1，Z2，Z3)。
4.根据权利要求2或3所述的电路，其中触发电路(1)包括至少一个齐纳二极管(Z4，Z5)，齐纳二极管(Z4，Z5)串联到电子开关装置和触发电压设置电路。
5.根据权利要求2所述的电路，其中电子开关装置(MNA，MNP)被配置为晶体管，优选地为MOS晶体管。
6.根据权利要求5所述的电路，其中第一开关装置(MNA)的晶体管漏极(D)被连接到正电源轨(VDD)，并且其中栅极(G)被连接到至少一个引脚(VA)，该引脚(VA)经二极管(D1，D2)连接到第一电源线(VDD)和第二电源线(VSS)，并且其中源极(S)被连接到齐纳二极管(Z4)的阴极，而该齐纳二极管(Z4)的阳极被连接到触发电压设置电路的齐纳二极管(Z1，Z2)之间的接头。
7.根据权利要求5所述的电路，其中第二开关装置(MNP)的晶体管漏极(D)被连接到触发晶体管(MD)的电阻(RD)或者被连接到ESD保护装置(MP)的电阻(RD)，晶体管栅极(G)被连接到引脚(VA)，并且晶体管源极(S)被连接到齐纳二极管(Z5)的阳极，而该齐纳二极管(Z5)的阴极被连接到触发电压设置电路的齐纳二极管(Z2，Z3)之间的接头。
CN2008800211819A 2007-06-21 2008-06-18 Esd保护电路 Active CN101689545B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07110776.7 2007-06-21
EP07110776 2007-06-21
PCT/IB2008/052397 WO2008155729A1 (en) 2007-06-21 2008-06-18 Esd protection circuit

Publications (2)

Publication Number Publication Date
CN101689545A true CN101689545A (zh) 2010-03-31
CN101689545B CN101689545B (zh) 2012-07-04

Family

ID=39722514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800211819A Active CN101689545B (zh) 2007-06-21 2008-06-18 Esd保护电路

Country Status (4)

Country Link
US (1) US8077440B2 (zh)
EP (1) EP2171756A1 (zh)
CN (1) CN101689545B (zh)
WO (1) WO2008155729A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102457053A (zh) * 2010-10-18 2012-05-16 联咏科技股份有限公司 用于一多电压系统的静电放电保护装置
CN103368160A (zh) * 2012-03-28 2013-10-23 英飞凌科技股份有限公司 箝位电路
CN104617569A (zh) * 2013-11-01 2015-05-13 英飞凌科技股份有限公司 用于级联电压管脚的组合esd有源钳位电路
CN104810813A (zh) * 2014-01-23 2015-07-29 英飞凌科技股份有限公司 具有加电模式中的esd保护能力的噪声容忍有源钳位
CN106786454A (zh) * 2016-12-12 2017-05-31 中国航空工业集团公司西安航空计算技术研究所 一种数字信号有源防护电路
CN107275326A (zh) * 2016-04-07 2017-10-20 佳能株式会社 半导体装置和液体排出头基板

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8553005B2 (en) 2008-01-04 2013-10-08 Tactus Technology, Inc. User interface system
US9274612B2 (en) 2008-01-04 2016-03-01 Tactus Technology, Inc. User interface system
US8928621B2 (en) 2008-01-04 2015-01-06 Tactus Technology, Inc. User interface system and method
US9280224B2 (en) 2012-09-24 2016-03-08 Tactus Technology, Inc. Dynamic tactile interface and methods
US8243038B2 (en) 2009-07-03 2012-08-14 Tactus Technologies Method for adjusting the user interface of a device
US8570295B2 (en) 2008-01-04 2013-10-29 Tactus Technology, Inc. User interface system
US20160187981A1 (en) 2008-01-04 2016-06-30 Tactus Technology, Inc. Manual fluid actuator
US9052790B2 (en) 2008-01-04 2015-06-09 Tactus Technology, Inc. User interface and methods
US8947383B2 (en) 2008-01-04 2015-02-03 Tactus Technology, Inc. User interface system and method
US9298261B2 (en) 2008-01-04 2016-03-29 Tactus Technology, Inc. Method for actuating a tactile interface layer
US9612659B2 (en) 2008-01-04 2017-04-04 Tactus Technology, Inc. User interface system
US9720501B2 (en) 2008-01-04 2017-08-01 Tactus Technology, Inc. Dynamic tactile interface
US9063627B2 (en) 2008-01-04 2015-06-23 Tactus Technology, Inc. User interface and methods
US9588683B2 (en) 2008-01-04 2017-03-07 Tactus Technology, Inc. Dynamic tactile interface
US8970403B2 (en) 2008-01-04 2015-03-03 Tactus Technology, Inc. Method for actuating a tactile interface layer
US8547339B2 (en) 2008-01-04 2013-10-01 Tactus Technology, Inc. System and methods for raised touch screens
US9367132B2 (en) 2008-01-04 2016-06-14 Tactus Technology, Inc. User interface system
US8922510B2 (en) 2008-01-04 2014-12-30 Tactus Technology, Inc. User interface system
US8456438B2 (en) 2008-01-04 2013-06-04 Tactus Technology, Inc. User interface system
US9423875B2 (en) 2008-01-04 2016-08-23 Tactus Technology, Inc. Dynamic tactile interface with exhibiting optical dispersion characteristics
US8922503B2 (en) 2008-01-04 2014-12-30 Tactus Technology, Inc. User interface system
US8154527B2 (en) 2008-01-04 2012-04-10 Tactus Technology User interface system
US9557915B2 (en) 2008-01-04 2017-01-31 Tactus Technology, Inc. Dynamic tactile interface
US9013417B2 (en) 2008-01-04 2015-04-21 Tactus Technology, Inc. User interface system
US9430074B2 (en) 2008-01-04 2016-08-30 Tactus Technology, Inc. Dynamic tactile interface
US8922502B2 (en) 2008-01-04 2014-12-30 Tactus Technology, Inc. User interface system
US9552065B2 (en) 2008-01-04 2017-01-24 Tactus Technology, Inc. Dynamic tactile interface
US9588684B2 (en) 2009-01-05 2017-03-07 Tactus Technology, Inc. Tactile interface for a computing device
CN102483675B (zh) 2009-07-03 2015-09-09 泰克图斯科技公司 用户界面增强系统
US9239623B2 (en) 2010-01-05 2016-01-19 Tactus Technology, Inc. Dynamic tactile interface
US8619035B2 (en) 2010-02-10 2013-12-31 Tactus Technology, Inc. Method for assisting user input to a device
CA2795813A1 (en) * 2010-04-08 2011-10-13 Siemens Aktiengesellschaft Circuit and method for protecting a controllable power switch
WO2012054780A1 (en) 2010-10-20 2012-04-26 Tactus Technology User interface system
TWI469306B (zh) * 2011-04-29 2015-01-11 Faraday Tech Corp 靜電放電保護電路
US8922962B2 (en) * 2012-06-15 2014-12-30 Allegro Microsystems, Llc Method and apparatus to improve ESD robustness of power clamps
US9405417B2 (en) 2012-09-24 2016-08-02 Tactus Technology, Inc. Dynamic tactile interface and methods
US9042064B2 (en) 2012-10-04 2015-05-26 Qualcomm Incorporated Electrostatic discharge protection for class D power amplifiers
KR102016986B1 (ko) 2013-01-25 2019-09-02 삼성전자주식회사 엘디모스 트랜지스터 기반의 다이오드 및 이를 포함하는 정전기 방전 보호 회로
US9557813B2 (en) 2013-06-28 2017-01-31 Tactus Technology, Inc. Method for reducing perceived optical distortion
US10529702B2 (en) * 2014-11-05 2020-01-07 Texas Instruments Incorporated Method and circuitry for on-chip electro-static discharge protection scheme for low cost gate driver integrated circuit
CN105609553A (zh) * 2016-03-23 2016-05-25 昆山永续智财技术服务有限公司 一种高电子迁移率晶体管结构
EP3425668A1 (en) * 2017-07-06 2019-01-09 Nxp B.V. Electrostatic discharge protection device
US10861844B2 (en) * 2017-08-07 2020-12-08 Texas Instruments Incorporated ESD device with fast response and high transient current

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6064249A (en) 1997-06-20 2000-05-16 Texas Instruments Incorporated Lateral DMOS design for ESD protection
US6614633B1 (en) 1999-03-19 2003-09-02 Denso Corporation Semiconductor device including a surge protecting circuit
US6577480B1 (en) * 1999-08-06 2003-06-10 Sarnoff Corporation Adjustable trigger voltage circuit for sub-micrometer silicon IC ESD protection
US7573691B2 (en) 2004-04-12 2009-08-11 Agere Systems Inc. Electrical over stress robustness
DE102004050767A1 (de) 2004-10-16 2006-04-20 Robert Bosch Gmbh Integrierte Schaltung in Smart-Power-Technologie

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102457053A (zh) * 2010-10-18 2012-05-16 联咏科技股份有限公司 用于一多电压系统的静电放电保护装置
CN103368160A (zh) * 2012-03-28 2013-10-23 英飞凌科技股份有限公司 箝位电路
CN103368160B (zh) * 2012-03-28 2016-08-10 英飞凌科技股份有限公司 箝位电路
CN104617569A (zh) * 2013-11-01 2015-05-13 英飞凌科技股份有限公司 用于级联电压管脚的组合esd有源钳位电路
CN104617569B (zh) * 2013-11-01 2018-09-21 英飞凌科技股份有限公司 用于级联电压管脚的组合esd有源钳位电路
CN104810813A (zh) * 2014-01-23 2015-07-29 英飞凌科技股份有限公司 具有加电模式中的esd保护能力的噪声容忍有源钳位
CN104810813B (zh) * 2014-01-23 2018-06-26 英飞凌科技股份有限公司 具有加电模式中的esd保护能力的噪声容忍有源钳位
CN107275326A (zh) * 2016-04-07 2017-10-20 佳能株式会社 半导体装置和液体排出头基板
CN107275326B (zh) * 2016-04-07 2022-02-11 佳能株式会社 半导体装置和液体排出头基板
CN106786454A (zh) * 2016-12-12 2017-05-31 中国航空工业集团公司西安航空计算技术研究所 一种数字信号有源防护电路

Also Published As

Publication number Publication date
CN101689545B (zh) 2012-07-04
US20100220419A1 (en) 2010-09-02
US8077440B2 (en) 2011-12-13
WO2008155729A1 (en) 2008-12-24
EP2171756A1 (en) 2010-04-07

Similar Documents

Publication Publication Date Title
CN101689545B (zh) Esd保护电路
JP4322806B2 (ja) 静電気放電保護回路及び動作方法
US7196890B2 (en) Electrostatic discharge protection power rail clamp with feedback-enhanced triggering and conditioning circuitry
CN101039027B (zh) 改进的静电放电保护电路
KR101034614B1 (ko) 정전기 보호 회로
CN101588062B (zh) 半导体集成电路的保护电路、其驱动方法及系统
CN102047560B (zh) 具有过压保护的输出驱动器
CN109672159B (zh) 静电放电保护的电路、系统及方法
CN104701311A (zh) 静电保护电路以及半导体集成电路装置
CN102017144A (zh) 多电压静电放电保护
US20180006448A1 (en) Central combined active esd clamp
US7024646B2 (en) Electrostatic discharge simulation
US20150049403A1 (en) Bias-insensitive trigger circuit for bigfet esd supply protection
DE102013207542B4 (de) Vorrichtung zum Schutz des Gatedielektrikums in einer Halbleitervorrichtung
US20150342098A1 (en) I/o device, method for providing esd protection for an i/o device and esd protection device for an i/o device
TW202205775A (zh) 電路及形成電路的方法
US20140233139A1 (en) Clamping circuit and device for eos/surge/iec
CN100517895C (zh) 静电放电电路及其方法
TWI644496B (zh) 靜電放電保護裝置
CN110166031B (zh) 半导体装置
US8130481B2 (en) Electrostatic discharge trigger circuits for self-protecting cascode stages
CN115699312A (zh) 用于增强静电放电(esd)稳健性的电路技术
JP5284711B2 (ja) 超音波診断装置用の入力保護回路
US20180351353A1 (en) Electrostatic discharge (esd) protection for a high side driver circuit
US11962145B2 (en) High-voltage, bidirectional protection circuits and methods

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant