CN104576810B - 共面电极模拟光电探测器芯片及其制作方法 - Google Patents
共面电极模拟光电探测器芯片及其制作方法 Download PDFInfo
- Publication number
- CN104576810B CN104576810B CN201410396187.1A CN201410396187A CN104576810B CN 104576810 B CN104576810 B CN 104576810B CN 201410396187 A CN201410396187 A CN 201410396187A CN 104576810 B CN104576810 B CN 104576810B
- Authority
- CN
- China
- Prior art keywords
- layer
- photosensitive area
- detector chip
- top layer
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005622 photoelectricity Effects 0.000 title claims abstract description 35
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 238000000034 method Methods 0.000 claims abstract description 62
- 238000002161 passivation Methods 0.000 claims abstract description 40
- 230000007704 transition Effects 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 239000011248 coating agent Substances 0.000 claims abstract description 19
- 238000000576 coating method Methods 0.000 claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 claims abstract description 16
- 238000009792 diffusion process Methods 0.000 claims description 28
- 230000007797 corrosion Effects 0.000 claims description 24
- 238000005260 corrosion Methods 0.000 claims description 24
- 238000001259 photo etching Methods 0.000 claims description 19
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000002207 thermal evaporation Methods 0.000 claims description 12
- 238000005566 electron beam evaporation Methods 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- 238000005516 engineering process Methods 0.000 claims description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000002156 mixing Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000002708 enhancing effect Effects 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 238000011946 reduction process Methods 0.000 claims description 3
- 239000010931 gold Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 230000009194 climbing Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/11—Devices sensitive to infrared, visible or ultraviolet radiation characterised by two potential barriers, e.g. bipolar phototransistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022408—Electrodes for devices characterised by at least one potential jump barrier or surface barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/184—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof the active layers comprising only AIIIBV compounds, e.g. GaAs, InP
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明公开一种共面电极模拟光电探测器芯片及其制作方法，该模拟光电探测器芯片包括：外延片以及形成于所述外延片背面的欧姆接触层；所述外延片包括：衬底、缓冲层、吸收层、过渡层、顶层、钝化层、掺杂光敏区、限制沟、增透过渡薄膜层、P型电极金属层、N型电极金属层；所述顶层为n型至少三元以上的III-V族顶层；所述掺杂光敏区呈圆形，所述限制沟呈半圆环形，且所述限制沟围绕所述掺杂光敏区设置。本发明共面电极模拟光电探测器芯片的制作方法制作工艺简单，成品率高，且利用该方法制得的共面电极模拟光电探测器芯片具有低失真、低暗电流、高线性度、高响应度、高可靠性等特点。
Description
技术领域
本发明涉及光通信技术领域，尤其涉及一种共面电极模拟光电探测器芯片及其制作方法。
背景技术
光电探测器芯片总的来说可以分为数字光电探测器芯片和模拟光电探测器芯片两大类。模拟光电探测器芯片主要运用于光纤CATV（CommunityAntennaTelevision）接收系统以及光纤FTTP（FiberToThePremise）接收系统。模拟光电探测器芯片与常规的数字探测器芯片相比，主要的特点是其需要低的组合二阶失真和三阶互调失真，并且需要高线性度、高响应度和低暗电流。为了实现低失真，芯片就需要在尽量低的反向偏置电压下实现全耗尽，保证芯片电容随反向偏置电压的增加变化尽量小。为了实现这一效果，传统的做法是采用台面结构来实现其全耗尽。而台面结构必然面临如下问题：1、表面钝化难，暗电流大；2、ESD阈值低；3、可靠性差，在爬坡处的电极，经常会出现开路的情况；4、制作工艺难度大，工艺长，重复性差；5、成品率低；6、制作成本高。
因此，现有技术存在缺陷，需要改进。
发明内容
本发明的目的在于提供一种共面电极模拟光电探测器芯片，其具有具有低失真、低暗电流、高线性度、高响应度、高可靠性等特点。
本发明的另一目的在于提供一种共面电极模拟光电探测器芯片的制作方法，制作工艺简单，成品率高，且利用该方法制作得到的共面电极模拟光电探测器芯片具有低失真、低暗电流、高线性度、高响应度、高可靠性等特点。
本发明的技术方案如下：本发明提供一种共面电极模拟光电探测器芯片，包括：外延片以及形成于所述外延片背面的欧姆接触层；所述外延片包括：衬底，形成于所述衬底上的缓冲层，形成于所述缓冲层上的吸收层，形成于所述吸收层上的过渡层，形成于所述过渡层上的顶层，形成于所述顶层上的钝化层，形成于所述吸收层、过渡层与顶层中的掺杂光敏区，形成于所述吸收层、过渡层、与顶层与钝化层中的限制沟，形成于所述掺杂光敏区上的增透过渡薄膜层，形成于所述掺杂光敏区与钝化层上的P型电极金属层，形成于所述限制沟与钝化层上的N型电极金属层；所述顶层为n型至少三元以上的III-V族顶层；所述掺杂光敏区呈圆形，所述限制沟呈半圆环形，且所述限制沟围绕所述掺杂光敏区设置。
所述衬底为掺Fe的n型InP半导体衬底，所述缓冲层为n型InP缓冲层，所述吸收层为i型InGaAs吸收层，所述过渡层为n型InP过渡层，所述钝化层为氮化硅钝化层或二氧化硅钝化层。
所述掺杂光敏区为Zn掺杂或Ge掺杂。
所述顶层为n型InGaAs顶层或n型InGaAsP顶层。
所述掺杂光敏区边界与限制沟边界相距L1，其取值范围3um＜L1＜10um，所述限制沟宽度L2，其取值范围15um＜L2＜30um。
本发明还提供一种共面电极模拟光电探测器芯片的制作方法，包括以下步骤：
步骤101、提供一衬底，采用有机金属化学气相沉积法在所述衬底上依次生长缓冲层、吸收层、过渡层及顶层；
步骤102、采用等离子体增强化学气相沉积法在所述顶层上形成一钝化层，并采用光刻和湿法腐蚀工艺在所述钝化层上形成一圆形扩散区；
步骤103、采用Zn扩散工艺或Ge扩散工艺在所述扩散区处形成一掺杂光敏区，所述掺杂光敏区延伸至所述吸收层，再采用等离子体增强化学气相沉积法在所述掺杂光敏区上形成一增透过渡薄膜层；
步骤104、采用等离子体增强化学气相沉积法工艺在表面形成一扩散区保护膜，采用光刻和湿法腐蚀工艺在所述扩散区保护膜上形成一半圆环形的N型沟，采用湿法腐蚀工艺在该N型沟处腐蚀形成一限制沟，所述限制沟延伸至吸收层；
步骤105、采用热蒸发或电子束蒸发工艺，并结合光刻和湿法腐蚀工艺在所述限制沟和扩散区保护膜上形成N型电极金属层；采用光刻和湿法腐蚀工艺在该扩散区保护膜上制作用于与所述掺杂光敏区接触的接触孔，之后采用热蒸发或电子束蒸发工艺，并结合光刻和湿法腐蚀工艺在接触孔和该扩散区保护膜上形成P型电极金属层；
步骤106、采用芯片背面减薄工艺将芯片厚度减薄至180um，并对芯片背面进行抛光处理，采用热蒸发或电子束蒸发工艺在芯片背面形成一欧姆接触层。
所述衬底为掺Fe的n型InP半导体衬底，所述缓冲层为n型InP缓冲层，所述吸收层为i型InGaAs吸收层，所述过渡层为n型InP过渡层，所述钝化层为氮化硅钝化层或二氧化硅钝化层。
所述掺杂光敏区为Zn掺杂或Ge掺杂。
所述顶层为n型InGaAs顶层或n型InGaAsP顶层。
所述掺杂光敏区边界与限制沟边界相距L1，其取值范围3um＜L1＜10um，所述限制沟宽度L2，其取值范围15um＜L2＜30um。
采用上述方案，本发明的共面电极模拟光电探测器芯片及其制作方法，制作工艺简单，成品率高，通过1次扩散工艺同时形成完全相同的两个背靠背的PN结，这样当正负电极焊盘上加上规定的反向偏置电压时，就会形成两个完全相同的对管，从而达到消除整个芯片失真的目的；N型电极金属层和P型电极金属层位于芯片的同一面，有利于降低芯片的分布参数，提高芯片带宽；该模拟光电探测器芯片还具有低失真、优越的频响特性、低暗电流、高线性度、高响应度等特点。
附图说明
图1为本发明共面电极模拟光电探测器芯片的俯视图。
图2为图1中A-A线的剖视图。
图3为本发明共面电极模拟光电探测器芯片中掺杂光敏区与限制沟的位置关系示意图。
图4为本发明共面电极模拟光电探测器芯片的制作方法流程图。
具体实施方式
以下结合附图和具体实施例，对本发明进行详细说明。
请参阅图1至图3，本发明提供一种共面电极模拟光电探测器芯片，包括：外延片20以及形成于所述外延片20背面的欧姆接触层10。所述外延片20包括：衬底1，形成于所述衬底1上的缓冲层2，形成于所述缓冲层2上的吸收层3，形成于所述吸收层3上的过渡层4，形成于所述过渡层4上的顶层5，形成于所述顶层5上的钝化层6，形成于所述吸收层3、过渡层4与顶层5中的掺杂光敏区30，形成于所述吸收层3、过渡层4、顶层5与钝化层6中的限制沟40，形成于所述掺杂光敏区30上的增透过渡薄膜层8，形成于所述掺杂光敏区30与钝化层6上的P型电极金属层9，形成于所述限制沟40与钝化层6上的N型电极金属层7。所述掺杂光敏区30呈圆形，所述限制沟40呈半圆环形，且所述限制沟40围绕所述掺杂光敏区30设置。
所述衬底1为掺Fe的n型InP半导体衬底，所述缓冲层2为n型InP缓冲层，所述吸收层3为i型InGaAs吸收层，所述过渡层4为n型InP过渡层，所述钝化层6为氮化硅（SiNx）钝化层或二氧化硅（SiO2）钝化层。所述顶层5为n型至少三元以上的III-V族顶层，具体的，所述顶层5为n型InGaAs顶层或n型InGaAsP顶层。所述掺杂光敏区30为Zn掺杂或Ge掺杂，具体通过开管或闭管或有机金属化学气相沉积法（MOCVD）扩散而形成。
所述共面电极模拟光电探测器芯片还包括：采用热蒸发或电子束蒸发工艺，并结合光刻和湿法腐蚀工艺在钝化层6上形成正、负电极焊盘32、31。所述正电极焊盘32与P型电极金属层9连接，所述负电极焊盘31与N型电极金属层7连接。所述正电极焊盘32由钛（Ti）、铂（Pt）、铬（Cr）和金（Au）中一种或几种构成，所述N电极焊盘31由金构成。所述P型电极金属层9和N型电极金属层7采用热蒸发或电子束（e-beam）蒸发工艺，并结合光刻和湿法腐蚀工艺来形成。
请参阅图3，所述限制沟40通过选择性的干法刻蚀法或光刻、腐蚀法形成。所述掺杂光敏区30边界与限制沟40边界相距L1，其取值范围3um＜L1＜10um，所述限制沟40宽度L2，其取值范围15um＜L2＜30um。
请参阅图1至图4，本发明还提供一种共面电极模拟光电探测器芯片的制作方法，包括以下步骤：
步骤101、提供一衬底1，采用有机金属化学气相沉积法在所述衬底1上依次生长缓冲层2、吸收层3、过渡层4及顶层5。
所述衬底1为掺Fe的n型InP半导体衬底，所述缓冲层2为n型InP缓冲层，所述吸收层3为i型InGaAs吸收层，所述过渡层4为n型InP过渡层，所述顶层5为n型至少三元以上的III-V族顶层，具体的，所述顶层5为n型InGaAs顶层或n型InGaAsP顶层。
步骤102、采用等离子体增强化学气相沉积法（PECVD）在所述顶层5上形成一钝化层6，并采用光刻和湿法腐蚀工艺在所述钝化层6上形成一圆形扩散区。
所述钝化层6为氮化硅（SiNx）钝化层或二氧化硅（SiO2）钝化层。
所述圆形扩散区的直径大于50um且小于52um。
步骤103、采用Zn扩散工艺或Ge扩散工艺在所述扩散区处形成一掺杂光敏区30，所述掺杂光敏区30延伸至所述吸收层3，再采用等离子体增强化学气相沉积法在所述掺杂光敏区30上形成一增透过渡薄膜层8。
步骤104、采用等离子体增强化学气相沉积法工艺在表面形成一扩散区保护膜，采用光刻和湿法腐蚀工艺在所述扩散区保护膜上形成一半圆环形的N型沟，采用湿法腐蚀工艺在该N型沟处腐蚀形成一限制沟40，所述限制沟40延伸至吸收层。
所述扩散区保护膜的厚度大于0.3um。所述掺杂光敏区30边界与限制沟40边界相距L1，其取值范围3um＜L1＜10um，所述限制沟40宽度L2，其取值范围15um＜L2＜30um。
步骤105、采用热蒸发或电子束蒸发工艺，并结合光刻和湿法腐蚀工艺在所述限制沟40和扩散区保护膜上形成N型电极金属层7；采用光刻和湿法腐蚀工艺在该扩散区保护膜上制作用于与所述掺杂光敏区接触的接触孔，之后采用热蒸发或电子束蒸发工艺，并结合光刻和湿法腐蚀工艺在接触孔和该扩散区保护膜上形成P型电极金属层9。
该步骤还包括采用热蒸发或电子束蒸发工艺，并结合光刻和湿法腐蚀工艺在钝化层6上形成正、负电极焊盘32、31，所述正电极焊盘32与P型电极金属层9连接，所述负电极焊盘31与N型电极金属层31连接。所述正电极焊盘由钛（Ti）、铂（Pt）、铬（Cr）和金（Au）中一种或几种构成，所述N电极焊盘由金构成。
步骤106、采用芯片背面减薄工艺将芯片厚度减薄至180um，并对芯片背面进行抛光处理，采用热蒸发或电子束蒸发工艺在芯片背面形成一欧姆接触层10。
综上所述，本发明提供一种共面电极模拟光电探测器芯片及其制作方法，制作工艺简单，成品率高，通过1次扩散工艺同时形成完全相同的两个背靠背的PN结，这样当正负电极焊盘上加上规定的反向偏置电压时，就会形成两个完全相同的对管，从而达到消除整个芯片失真的目的；N型电极金属层和P型电极金属层位于芯片的同一面，有利于降低芯片的分布参数，提高芯片带宽；该模拟光电探测器芯片还具有低失真、优越的频响特性、低暗电流、高线性度、高响应度等特点。
以上仅为本发明的较佳实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种共面电极模拟光电探测器芯片，其特征在于，包括：外延片以及形成于所述外延片背面的欧姆接触层；所述外延片包括：衬底，形成于所述衬底上的缓冲层，形成于所述缓冲层上的吸收层，形成于所述吸收层上的过渡层，形成于所述过渡层上的顶层，形成于所述顶层上的钝化层，形成于所述吸收层、过渡层与顶层中的掺杂光敏区，形成于所述吸收层、过渡层、顶层与钝化层中的限制沟，形成于所述掺杂光敏区上的增透过渡薄膜层，形成于所述掺杂光敏区与钝化层上的P型电极金属层，形成于所述限制沟与钝化层上的N型电极金属层；所述顶层为n型至少三元以上的III-V族顶层；所述掺杂光敏区呈圆形，所述限制沟呈半圆环形，且所述限制沟围绕所述掺杂光敏区设置。
2.根据权利要求1所述的共面电极模拟光电探测器芯片，其特征在于，所述衬底为掺Fe的n型InP半导体衬底，所述缓冲层为n型InP缓冲层，所述吸收层为i型InGaAs吸收层，所述过渡层为n型InP过渡层，所述钝化层为氮化硅钝化层或二氧化硅钝化层。
3.根据权利要求1所述的共面电极模拟光电探测器芯片，其特征在于，所述掺杂光敏区为Zn掺杂或Ge掺杂。
4.根据权利要求1所述的共面电极模拟光电探测器芯片，其特征在于，所述顶层为n型InGaAs顶层或n型InGaAsP顶层。
5.根据权利要求1所述的共面电极模拟光电探测器芯片，其特征在于，所述掺杂光敏区边界与限制沟边界相距L1，其取值范围3um＜L1＜10um，所述限制沟宽度L2，其取值范围15um＜L2＜30um。
6.一种共面电极模拟光电探测器芯片的制作方法，其特征在于，包括以下步骤：
步骤101、提供一衬底，采用有机金属化学气相沉积法在所述衬底上依次生长缓冲层、吸收层、过渡层及顶层；
步骤102、采用等离子体增强化学气相沉积法在所述顶层上形成一钝化层，并采用光刻和湿法腐蚀工艺在所述钝化层上形成一圆形扩散区；
步骤103、采用Zn扩散工艺或Ge扩散工艺在所述扩散区处形成一掺杂光敏区，所述掺杂光敏区延伸至所述吸收层，再采用等离子体增强化学气相沉积法在所述掺杂光敏区上形成一增透过渡薄膜层；
步骤104、采用等离子体增强化学气相沉积法工艺在表面形成一扩散区保护膜，采用光刻和湿法腐蚀工艺在所述扩散区保护膜上形成一半圆环形的N型沟，采用湿法腐蚀工艺在该N型沟处腐蚀形成一限制沟，所述限制沟延伸至吸收层；
步骤105、采用热蒸发或电子束蒸发工艺，并结合光刻和湿法腐蚀工艺在所述限制沟和扩散区保护膜上形成N型电极金属层；采用光刻和湿法腐蚀工艺在该扩散区保护膜上制作用于与所述掺杂光敏区接触的接触孔，之后采用热蒸发或电子束蒸发工艺，并结合光刻和湿法腐蚀工艺在接触孔和该扩散区保护膜上形成P型电极金属层；
步骤106、采用芯片背面减薄工艺将芯片厚度减薄至180um，并对芯片背面进行抛光处理，采用热蒸发或电子束蒸发工艺在芯片背面形成一欧姆接触层。
7.根据权利要求6所述的共面电极模拟光电探测器芯片的制作方法，其特征在于，所述衬底为掺Fe的n型InP半导体衬底，所述缓冲层为n型InP缓冲层，所述吸收层为i型InGaAs吸收层，所述过渡层为n型InP过渡层，所述钝化层为氮化硅钝化层或二氧化硅钝化层。
8.根据权利要求6所述的共面电极模拟光电探测器芯片的制作方法，其特征在于，所述掺杂光敏区为Zn掺杂或Ge掺杂。
9.根据权利要求6所述的共面电极模拟光电探测器芯片的制作方法，其特征在于，所述顶层为n型InGaAs顶层或n型InGaAsP顶层。
10.根据权利要求6所述的共面电极模拟光电探测器芯片的制作方法，其特征在于，所述掺杂光敏区边界与限制沟边界相距L1，其取值范围3um＜L1＜10um，所述限制沟宽度L2，其取值范围15um＜L2＜30um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410396187.1A CN104576810B (zh) | 2014-08-12 | 2014-08-12 | 共面电极模拟光电探测器芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410396187.1A CN104576810B (zh) | 2014-08-12 | 2014-08-12 | 共面电极模拟光电探测器芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104576810A CN104576810A (zh) | 2015-04-29 |
| CN104576810B true CN104576810B (zh) | 2016-04-20 |
Family
ID=53092441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410396187.1A Active CN104576810B (zh) | 2014-08-12 | 2014-08-12 | 共面电极模拟光电探测器芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104576810B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105552161B (zh) * | 2016-01-20 | 2017-08-29 | 深圳市芯思杰智慧传感技术有限公司 | 平面双面电极模拟光电探测器芯片 |
| CN108447938B (zh) * | 2018-02-27 | 2019-12-20 | 中国科学院微电子研究所 | 光电探测器 |
| CN109216477B (zh) * | 2018-08-02 | 2024-04-12 | 芯思杰技术(深圳)股份有限公司 | 双负极光电二极管芯片及其制作方法 |
| TW202418573A (zh) * | 2018-12-17 | 2024-05-01 | 美商光程研創股份有限公司 | 增強收集效率的光偵測裝置 |
| CN109801983B (zh) * | 2018-12-25 | 2024-07-05 | 芯思杰技术(深圳)股份有限公司 | 背入射式共面电极光电芯片及其制备方法 |
| CN112382675B (zh) * | 2020-10-27 | 2022-09-06 | 厦门市三安集成电路有限公司 | 一种低电容的高速光电二极管及其制备方法 |
| WO2022110054A1 (zh) * | 2020-11-27 | 2022-06-02 | 华为技术有限公司 | 光电探测器、其制备方法、芯片及光学装置 |
| CN114203853B (zh) * | 2021-11-10 | 2022-11-08 | 武汉敏芯半导体股份有限公司 | 一种高速光电探测器芯片的制备方法 |
| CN114664958A (zh) * | 2022-03-25 | 2022-06-24 | 福建中科光芯光电科技有限公司 | 一种同侧电极InGaAs背光监控探测器及其制作方法 |
| CN115458623B (zh) * | 2022-11-10 | 2023-03-24 | 芯思杰技术(深圳)股份有限公司 | 光电探测器芯片、距离传感器及电子设备 |
| CN116130561B (zh) * | 2023-04-14 | 2023-06-27 | 山西创芯光电科技有限公司 | 一种超晶格红外探测器的制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583570A (en) * | 1992-10-16 | 1996-12-10 | Casio Computer Co., Ltd. | Photoelectric conversion system |
| CN1767217A (zh) * | 2004-10-25 | 2006-05-03 | 厦门三安电子有限公司 | 用于铟镓砷/磷化铟平面pin光电探测器芯片制作的外延片结构 |
| CN204011457U (zh) * | 2014-08-12 | 2014-12-10 | 深圳市芯思杰联邦国际科技发展有限公司 | 共面电极模拟光电探测器芯片 |
-
2014
- 2014-08-12 CN CN201410396187.1A patent/CN104576810B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5583570A (en) * | 1992-10-16 | 1996-12-10 | Casio Computer Co., Ltd. | Photoelectric conversion system |
| CN1767217A (zh) * | 2004-10-25 | 2006-05-03 | 厦门三安电子有限公司 | 用于铟镓砷/磷化铟平面pin光电探测器芯片制作的外延片结构 |
| CN204011457U (zh) * | 2014-08-12 | 2014-12-10 | 深圳市芯思杰联邦国际科技发展有限公司 | 共面电极模拟光电探测器芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104576810A (zh) | 2015-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104576810B (zh) | 共面电极模拟光电探测器芯片及其制作方法 | |
| CN104576786B (zh) | 新型零伏响应雪崩光电探测器芯片及其制作方法 | |
| US8039918B2 (en) | Semiconductor photo detector | |
| CN109728120A (zh) | 一种高可靠nip结构台面型光电二极管及其制作方法 | |
| CN101989630A (zh) | 台面光电二极管及其制造方法 | |
| CN110176507B (zh) | 一种台面pin的钝化结构和光电二极管及其制备方法 | |
| US11282977B2 (en) | Silicon carbide detector and preparation method therefor | |
| CN111081792B (zh) | 一种背照射紫外红外双色光电探测器及其制备方法 | |
| CN112490302B (zh) | 一种多电极的高速光电探测器及其制备方法 | |
| JP4861887B2 (ja) | 半導体受光装置、光受信モジュールおよび半導体受光装置の製造方法 | |
| CN112289888A (zh) | InAlAs雪崩光电探测器及其制备方法 | |
| JP4765211B2 (ja) | ｐｉｎ型受光素子 | |
| CN204067379U (zh) | 新型零伏响应雪崩光电探测器芯片 | |
| CN115188854A (zh) | 一种光电探测器及其制备方法 | |
| CN104992953B (zh) | 基于GaAs的光电集成器件及其制备方法 | |
| CN104617184B (zh) | PIN台面型InGaAs红外探测器及其制备方法 | |
| CN104576808B (zh) | 带载体的高速雪崩光电探测器芯片及其制作方法 | |
| CN204011457U (zh) | 共面电极模拟光电探测器芯片 | |
| CN109192806A (zh) | 一种光电探测器及其制作方法 | |
| CN111312835B (zh) | 单电子传输雪崩光电二极管结构及制作方法 | |
| JP4109159B2 (ja) | 半導体受光素子 | |
| KR20020034100A (ko) | 애벌란치 포토다이오드 | |
| CN105405913A (zh) | 一种低暗电流铟镓砷探测器及其制备方法 | |
| CN104538478A (zh) | 一种复合钝化膜结构的延伸波长铟镓砷探测器及制备方法 | |
| KR101066604B1 (ko) | 아발란치 포토 다이오드의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160531 Address after: 518000 Guangdong city of Shenzhen province Qianhai Shenzhen Hong Kong cooperation zone before Bay Road No. 1 building 201 room A (located in Shenzhen Qianhai business secretary Co. Ltd.) Patentee after: SHENZHEN PHOGRAIN INTELLIGENT SENSING TECHNOLOGY CO., LTD. Address before: 518000 Guangdong city of Shenzhen province Qianhai Shenzhen Hong Kong cooperation area before Bay Street, Qianhai road at the Shenzhen Hong Kong Cooperation Area Management Bureau office building A Room 201 (Qianhai settled in Shenzhen City, Secretary of Commerce Co. Ltd.) Patentee before: SHENZHEN PHOGRAIN INTERNATIONAL TECHNOLOGY DEVELOPMENT CO., LTD. |
|
| CP03 | Change of name, title or address |
Address after: 518000 4th Floor, Building A5, Nanshan Zhiyuan, 1001 Xueyuan Avenue, Nanshan District, Shenzhen City, Guangdong Province Patentee after: Core technology (Shenzhen) Co., Ltd Address before: 518000 Guangdong city of Shenzhen province Qianhai Shenzhen Hong Kong cooperation zone before Bay Road No. 1 building 201 room A (located in Shenzhen Qianhai business secretary Co. Ltd.) Patentee before: SHENZHEN PHOGRAIN INTELLIGENT SENSING TECHNOLOGY CO., LTD. |
|
| CP03 | Change of name, title or address |