CN104576786B - 新型零伏响应雪崩光电探测器芯片及其制作方法 - Google Patents
新型零伏响应雪崩光电探测器芯片及其制作方法 Download PDFInfo
- Publication number
- CN104576786B CN104576786B CN201410391823.1A CN201410391823A CN104576786B CN 104576786 B CN104576786 B CN 104576786B CN 201410391823 A CN201410391823 A CN 201410391823A CN 104576786 B CN104576786 B CN 104576786B
- Authority
- CN
- China
- Prior art keywords
- layer
- diffusion
- electrode
- less
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Light Receiving Elements (AREA)
Abstract
本发明公开一种新型零伏响应雪崩光电探测器芯片及其制作方法，该光电探测器芯片包括：衬底、缓冲层、吸收层、过渡层、场控层、顶层、接触层、N电极、Zn扩散区、钝化膜、增透膜及P电极，该Zn扩散区通过Zn扩散工艺进行二次扩散而形成，该Zn扩散区包括位于中部的倍增区及位于外围的Zn扩散环，该Zn扩散环的扩散深度大于倍增区的扩散深度。本发明中Zn扩散区的倍增区与Zn扩散环采用两次光刻窗口的方式及通过两次常规Zn扩散工艺所形成，制作简单快捷，可以批量生产；而且制得的雪崩光电探测器芯片无需要求偏压大于开通电压，即在零伏偏压下也有光响应电流，有利于耦合效率；还从根本上抑制了P区边缘击穿效应，有利于减小芯片尺寸。
Description
技术领域
本发明涉及光传输技术领域，尤其涉及一种新型零伏响应雪崩光电探测器芯片（APD芯片）及其制作方法。
背景技术
雪崩光电二极管（APD）被广泛应用于商业、军事和科研等方面的研究。近年来，随着光通信产业的迅猛发展，扮演着光通信系统中接收器最重要角色的光电探测器也得到了迅速的发展。在光通信系统中，接收器件的灵敏度是重要的指标之一，因为光在光纤中的传输总是存在一定的损耗，所以，在光通信系统的接收端，为了捕捉到光传输终端的微弱光信号，往往会采用灵敏度较高的雪崩光电探测器芯片，即APD芯片。APD芯片内部会发生碰撞电离，形成内增益，比传统光电二极管（PIN）的灵敏度优5-10dBm，这使得APD芯片成为光通信系统中接收器件的首选。
从传统的2.5Gbit/s传输速率到目前的400Gbit/s传输速率，高速光通信系统对接收器件的要求越来越高。围绕着对接收器件高带宽、低噪声等性能要求，研究人员从材料开发到器件结构的设计开展了广泛的研究。
在APD芯片器件结构的研究上，传统的APD芯片主要有台面型结构和平面型结构，其中，台面型结构具有制作简单、可重复等优点，但在长期使用的可靠性不佳；与台面型结构相比，由于平面型结构的APD芯片将PN结掩埋在体内，它具有更低的暗电流和更高的稳定性。但，平面型结构的APD芯片还有几个需要解决的重要问题：1、偏置电压需大于开通电压才会产生光电流，不方便耦合；2、为防止边缘击穿而加入保护环，这限制了芯片尺寸的大小，而且边缘击穿效应不能完全被消除。
在平面型结构APD芯片的制作工艺流程中，由于扩散或者离子注入形成的P区具有曲率效应，APD芯片边缘的电场高于中央的PN结的电场，因此在高电场的作用下，PN结区域还没达到碰撞电离的程度，边缘已经提前击穿了。传统抑制边缘击穿的方法有多种，第一种技术是利用在P区下方生长部分电荷薄层以增强PN区的电场，使PN区的电场大于边缘的电场先发生碰撞电离。该技术是先利用金属有机气相淀积（MOCVD）或分子束外延（MBE）的方法在衬底上生长吸收层和电荷层，然后又利用反应离子刻蚀（RIE）在P区的正下方刻蚀出一个电荷薄层，再继续使用金属有机气相淀积或者分子束外延的办法生长倍增层。该技术涉及到多种工艺过程，包括二次生长，反应离子刻蚀等，工艺比较复杂。第二种技术是APD芯片的倍增层选择含高铝组分的材料，吸收层选择不含或者含低铝组分的材料，在制作过程中先让倍增层侧向边缘的含高铝组分的材料发生氧化形成氧化铝绝缘层，使氧化铝绝缘层从侧向扩展到P区，可以有效抑制P区电场过高而发生击穿的现象。但氧化铝绝缘层的长度需要高精确控制，技术难度高；最为常用的办法是在器件中形成浮动保护环200，如图1所示。这种办法通过光刻技术一次性在倍增层上面形成一个或多个有一定间隔的环形窗口，然后通过扩散形成重掺杂的P区300和一个或多个保护环200。在APD芯片工作时，随着外加电压的升高，P区300下的耗尽区域往侧向扩展直至碰到内侧的保护环200，由于保护环200与中心的P区300都是重掺杂，它们之间电势相等，耗尽区域就直接“跳”到外侧的保护环200，扩大了耗尽区域，增加了P区300边缘等电势线的间隔从而降低了P区300边缘的电场，当电压继续升高时耗尽区域又从内侧保护环200“跳”到外侧的保护环200，进一步降低边缘的电场，从而有效的抑制P区300边缘的电场，避免击穿现象。采用以上几种方法制作的APD芯片，在偏压未达到APD芯片的开通电压时对光是没有响应的，其光电流与偏置电压的关系如图2所示，APD芯片必须在所加偏压大于开通电压时才会产生光电流，也就是说在耦合时需要给APD芯片施加一定的偏压才能进行耦合，这给耦合带来不便，并且由于保护环200的存在，限制了芯片尺寸的大小。
因此，现有技术存在缺陷，需要改进。
发明内容
本发明的目的在于提供一种新型零伏响应雪崩光电探测器芯片，无需要求偏压大于开通电压，即在零伏偏压下也有光响应电流，有利于耦合效率；还从根本上抑制了P区边缘击穿效应，有利于减小芯片尺寸。
本发明的另一目的在于提供一种新型零伏响应雪崩光电探测器芯片的制作方法，该方法制作简单快捷，可以批量生产；利用该方法制造的雪崩光电探测器芯片无需要求偏压大于开通电压，即在零伏偏压下也有光响应电流，有利于耦合效率；还从根本上抑制了P区边缘击穿效应，有利于减小芯片尺寸。
本发明的技术方案如下：本发明提供一种新型零伏响应雪崩光电探测器芯片，包括：衬底、形成于所述衬底上的缓冲层、形成于所述缓冲层上的吸收层、形成于所述吸收层上的过渡层、形成于所述过渡层上的场控层、形成于所述场控层上的顶层、形成于所述顶层上的接触层、形成于所述衬底底部的N电极、形成于所述接触层、顶层与场控层中的Zn扩散区、形成于所述接触层上的钝化膜、形成于所述Zn扩散区上的增透膜、以及形成于所述Zn扩散区、钝化膜与增透膜上的P电极，所述Zn扩散区通过Zn扩散工艺进行二次扩散而形成，所述Zn扩散区包括位于中部的倍增区以及位于外围的Zn扩散环，所述Zn扩散环的扩散深度大于所述倍增区的扩散深度。
所述衬底为n型半绝缘InP衬底；所述缓冲层为掺杂浓度大于1×1017cm-3的InP缓冲层，所述缓冲层的厚度大于0.5且小于2um；所述吸收层为掺杂浓度低于5×1014cm-3的InGaAs吸收层，所述吸收层的厚度大于1um且小于4um；所述过渡层为InGaAsP过渡层，所述过渡层的截止波长分别为1.45um、1.25um和1.05um，所述过渡层的厚度大于0.01um且小于0.2um；所述场控层为掺杂浓度大于1×1017cm-3的InP场控层，所述场控层的厚度大于0.1um且小于0.4um；所述顶层为掺杂浓度小于1×1015cm-3的InP顶层，所述顶层的厚度大于3um且小于5um；所述接触层为InGaAsP接触层，所述接触层的厚度大于0.1um且小于0.4um，所述接触层的截止波长为1.05um。
所述增透膜通过等离子体增强化学气相沉积法沉积氮化硅而形成，所述钝化膜通过等离子体增强化学气相沉积法沉积氮化硅和二氧化硅而形成。
所述P电极的厚度大于0.5um且小于2um，所述P电极通过热蒸发或电子束蒸发而形成；所述N电极的厚度大于0.2um且小于1.5um，所述N电极通过热蒸发或电子束蒸发而形成。
所述P电极由钛、铂、铬和金中一种或几种构成，所述N电极由金构成。
本发明还提供一种新型零伏响应雪崩光电探测器芯片的制作方法，包括以下步骤：
步骤101、提供一衬底，采用有机金属化学气相沉积法在所述衬底上依次沉积形成缓冲层、吸收层、过渡层、场控层、顶层及接触层；
步骤102、采用等离子体增强化学气相沉积法在所述接触层上形成钝化膜，并在该钝化膜上制作第一环形窗口，以形成第一次扩散区域，在该第一次扩散区域采用Zn扩散工艺，完成第一次扩散；
步骤103、去除第一环形窗口内的钝化膜，以形成第二次扩散区域，在该第二次扩散区域采用Zn扩散工艺，完成第二次扩散，以形成Zn扩散区，所述Zn扩散区包括位于中部的倍增区以及位于外围的Zn扩散环，所述Zn扩散环的扩散深度大于所述倍增区的扩散深度；
步骤104、在所述Zn扩散区上沉积形成增透膜，并在该增透膜上制作第二环形窗口，以形成于芯片P电极与芯片Zn扩散区的接触区；
步骤105、在所述接触区上形成P电极，在衬底底部形成N电极。
所述步骤102中采用等离子体增强化学气相沉积法在接触层上沉积氮化硅和二氧化硅以形成钝化膜，并采用光刻和湿法腐蚀或反应离子刻蚀的方法在该钝化膜上制作第一环形窗口。
所述步骤104中采用等离子体增强化学气相沉积法在Zn扩散区上沉积氮化硅以形成增透膜，采用光刻和湿法腐蚀或反应离子刻蚀的方法在该增透膜上制作第二环形窗口；
所述步骤105中采用热蒸发或电子束蒸发的方法来形成P电极与N电极。
所述衬底为n型半绝缘InP衬底；所述缓冲层为掺杂浓度大于1×1017cm-3的InP缓冲层，所述缓冲层的厚度大于0.5且小于2um；所述吸收层为掺杂浓度低于5×1014cm-3的InGaAs吸收层，所述吸收层的厚度大于1um且小于4um；所述过渡层为InGaAsP过渡层，所述过渡层的截止波长分别为1.45um、1.25um和1.05um，所述过渡层的厚度大于0.01um且小于0.2um；所述场控层为掺杂浓度大于1×1017cm-3的InP场控层，所述场控层的厚度大于0.1um且小于0.4um；所述顶层为掺杂浓度小于1×1015cm-3的InP顶层，所述顶层的厚度大于3um且小于5um；所述接触层为InGaAsP接触层，所述接触层的厚度大于0.1um且小于0.4um，所述接触层的截止波长为1.05um。
所述P电极的厚度大于0.5um且小于2um，所述P电极通过热蒸发或电子束蒸发而形成；所述N电极的厚度大于0.2um且小于1.5um，所述N电极通过热蒸发或电子束蒸发而形成；所述P电极由钛、铂、铬和金中一种或几种构成，所述N电极由金构成。
采用上述方案，本发明的新型零伏响应雪崩光电探测器芯片及其制作方法，其Zn扩散区的倍增区与Zn扩散环采用两次光刻窗口的方式及通过两次常规Zn扩散工艺所形成，制作简单快捷，可以批量生产；而且制得的雪崩光电探测器芯片无需要求偏压大于开通电压，即在零伏偏压下也有光响应电流，有利于耦合效率；还从根本上抑制了P区边缘击穿效应，有利于减小芯片尺寸。
附图说明
图1为传统雪崩光电探测器芯片的结构示意图。
图2为传统雪崩光电探测器芯片光电流与偏置电压的关系图。
图3为本发明新型零伏响应雪崩光电探测器芯片的外观示意图。
图4至图8为本发明新型零伏响应雪崩光电探测器芯片的结构制作流程图。
图9为本发明新型零伏响应雪崩光电探测器芯片的入光位置-光电流示意图。
图10为本发明新型零伏响应雪崩光电探测器芯片的光电流-偏压关系示意图。
图11为本发明新型零伏响应雪崩光电探测器芯片的制作方法的流程图。
具体实施方式
以下结合附图和具体实施例，对本发明进行详细说明。
请参阅图3及图8至图10，本发明提供一种新型零伏响应雪崩光电探测器芯片，包括：衬底2、形成于所述衬底2上的缓冲层3、形成于所述缓冲层3上的吸收层4、形成于所述吸收层4上的过渡层5、形成于所述过渡层5上的场控层6、形成于所述场控层6上的顶层7、形成于所述顶层7上的接触层8、形成于所述衬底2底部的N电极1、形成于所述接触层8、顶层7与场控层6中的Zn扩散区10、形成于所述接触层8上的钝化膜9、形成于所述Zn扩散区10上的增透膜11、以及形成于所述Zn扩散区10、钝化膜9与增透膜11上的P电极12。所述Zn扩散区10通过Zn扩散工艺进行二次扩散而形成，所述Zn扩散区10包括位于中部的倍增区21以及位于外围的Zn扩散环22，所述倍增区21与Zn扩散环22重合形成一扩散结，所述Zn扩散环22的扩散深度大于所述倍增区21的扩散深度。该结构的零伏响应雪崩光电探测器芯片在零伏偏压下也可以产生光电流，有利于耦合效率，如图10所示，而且还从根本上抑制了P区边缘击穿效应，还有利于减小芯片尺寸，如图9所示。
所述缓冲层3、吸收层4、过渡层5、场控层6、顶层7及接触层8采用有机金属化学气相沉积法（MOCVD）依次形成在所述衬底2上。所述衬底2为n型半绝缘InP衬底。所述缓冲层3为掺杂浓度大于1×1017cm-3的InP缓冲层，所述缓冲层3的厚度大于0.5且小于2um，在本实施例中，所述缓冲层3的厚度优选大于1um且小于1.5um。所述吸收层4为掺杂浓度低于5×1014cm-3的InGaAs吸收层，所述吸收层4的厚度大于1um且小于4um，在本实施例中，所述吸收层4的厚度优选大于2um且小于3um。所述过渡层5为InGaAsP过渡层，所述过渡层5的截止波长分别为1.45um、1.25um和1.05um，所述过渡层5的厚度大于0.01um且小于0.2um，在本实施例中，所述过渡层5的厚度优选大于0.05um且小于0.1um。所述场控层6为掺杂浓度大于1×1017cm-3的InP场控层，所述场控层6的厚度大于0.1um且小于0.4um，在本实施例中，所述场控层6的厚度优选大于0.15um且小于0.25um；所述顶层7为掺杂浓度小于1×1015cm-3的InP顶层，所述顶层7的厚度大于3um且小于5um，在本实施例中，所述顶层7的厚度优选大于3.5um且小于4.5um。所述接触层8为InGaAsP接触层，所述接触层8的截止波长为1.05um，所述接触层8的厚度大于0.1um且小于0.4um，在本实施例中，所述接触层8的厚度优选大于0.2um且小于0.3um。
所述增透膜11通过等离子体增强化学气相沉积法（PECVD）沉积氮化硅而形成，所述增透膜11处形成该芯片的光敏区。所述钝化膜9通过等离子体增强化学气相沉积法沉积氮化硅（SiNx）和二氧化硅（SiO2）而形成。
所述P电极12的厚度大于0.5um且小于2um，所述P电极12通过热蒸发或电子束蒸发、及光刻和湿法腐蚀的方法而形成，所述P电极12由钛（Ti）、铂（Pt）、铬（Cr）或金（Au）中一种或几种构成。所述N电极1的厚度大于0.2um且小于1.5um，所述N电极1通过热蒸发或电子束蒸发而形成，所述N电极1由金构成。
请参阅图3至图11，本发明还提供一种新型零伏响应雪崩光电探测器芯片的制作方法，其包括以下步骤：
步骤101、提供一衬底2，采用有机金属化学气相沉积法在所述衬底2上依次沉积形成缓冲层3、吸收层4、过渡层5、场控层6、顶层7及接触层8。
所述缓冲层3、吸收层4、过渡层5、场控层6、顶层7及接触层8采用有机金属化学气相沉积法（MOCVD）依次形成在所述衬底2上。所述衬底2为n型半绝缘InP衬底。所述缓冲层3为掺杂浓度大于1×1017cm-3的InP缓冲层，所述缓冲层3的厚度大于0.5且小于2um，在本实施例中，所述缓冲层3的厚度优选大于1um且小于1.5um。所述吸收层4为掺杂浓度低于5×1014cm-3的InGaAs吸收层，所述吸收层4的厚度大于1um且小于4um，在本实施例中，所述吸收层4的厚度优选大于2um且小于3um。所述过渡层5为InGaAsP过渡层，所述过渡层5的截止波长分别为1.45um、1.25um和1.05um，所述过渡层5的厚度大于0.01um且小于0.2um，在本实施例中，所述过渡层5的厚度优选大于0.05um且小于0.1um。所述场控层6为掺杂浓度大于1×1017cm-3的InP场控层，所述场控层6的厚度大于0.1um且小于0.4um，在本实施例中，所述场控层6的厚度优选大于0.15um且小于0.25um；所述顶层7为掺杂浓度小于1×1015cm-3的InP顶层，所述顶层7的厚度大于3um且小于5um，在本实施例中，所述顶层7的厚度优选大于3.5um且小于4.5um。所述接触层8为InGaAsP接触层，所述接触层8的截止波长为1.05um，所述接触层8的厚度大于0.1um且小于0.4um，在本实施例中，所述接触层8的厚度优选大于0.2um且小于0.3um。
步骤102、采用等离子体增强化学气相沉积法在所述接触层8上形成钝化膜9，并在该钝化膜9上制作第一环形窗口31，以形成第一次扩散区域，如图5所示，在该第一次扩散区域采用Zn扩散工艺，完成第一次扩散。
该步骤采用等离子体增强化学气相沉积法在接触层8上沉积氮化硅和二氧化硅以形成钝化膜9，并采用光刻和湿法腐蚀或反应离子刻蚀的方法在该钝化膜9上制作第一环形窗口31。
步骤103、去除第一环形窗口31内的钝化膜9，以形成第二次扩散区域，在该第二次扩散区域采用Zn扩散工艺，完成第二次扩散，以形成Zn扩散区10，所述Zn扩散区10包括位于中部的倍增区21以及位于外围的Zn扩散环22，所述Zn扩散环22的扩散深度大于所述倍增区21的扩散深度，如图6所示。
所述倍增区21与Zn扩散环22重合形成一扩散结，所述Zn扩散环22的厚度大于所述倍增区21的厚度。该结构的零伏响应雪崩光电探测器芯片在零伏偏压下也可以产生光电流，有利于耦合效率，如图10所示，而且还从根本上抑制了P区边缘击穿效应，还有利于减小芯片尺寸，如图9所示。
步骤104、在所述Zn扩散区10上沉积形成增透膜11，并在该增透膜11上制作第二环形窗口32，以形成于芯片P电极12与芯片Zn扩散区10的接触区，如图7所示。
该步骤采用等离子体增强化学气相沉积法在Zn扩散区10上沉积氮化硅以形成增透膜11，采用光刻和湿法腐蚀或反应离子刻蚀的方法在该增透膜11上制作第二环形窗口32。
步骤105、在所述接触区上形成P电极12，在衬底2底部形成N电极1，如图8所示。
具体的，该步骤采用热蒸发或电子束蒸发的方法在芯片P电极12与芯片Zn扩散区10的接触区处制作一金属层，并采用光刻和湿法腐蚀方法将该金属层制成P电极12。之后采用芯片背面减薄工艺，将该芯片厚度减薄到110um至140um之间，再采用热蒸发或者电子束蒸发制作一金属层，以形成N电极1。
所述P电极12的厚度大于0.5um且小于2um，所述N电极1的厚度大于0.2um且小于1.5um；所述P电极12由钛、铂、铬和金中一种或几种构成，所述N电极1由金构成。
综上所述，本发明提供一种新型零伏响应雪崩光电探测器芯片及其制作方法，其Zn扩散区的倍增区与Zn扩散环采用两次光刻窗口的方式及通过两次常规Zn扩散工艺所形成，制作简单快捷，可以批量生产；而且制得的雪崩光电探测器芯片无需要求偏压大于开通电压，即在零伏偏压下也有光响应电流，有利于耦合效率；还从根本上抑制了P区边缘击穿效应，有利于减小芯片尺寸。
以上仅为本发明的较佳实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种新型零伏响应雪崩光电探测器芯片，其特征在于，包括：衬底、形成于所述衬底上的缓冲层、形成于所述缓冲层上的吸收层、形成于所述吸收层上的过渡层、形成于所述过渡层上的场控层、形成于所述场控层上的顶层、形成于所述顶层上的接触层、形成于所述衬底底部的N电极、形成于所述接触层、顶层与场控层中的Zn扩散区、形成于所述接触层上的钝化膜、形成于所述Zn扩散区上的增透膜、以及形成于所述Zn扩散区、钝化膜与增透膜上的P电极，所述Zn扩散区通过Zn扩散工艺进行二次扩散而形成，所述Zn扩散区包括位于中部的倍增区以及位于外围的Zn扩散环，所述Zn扩散环的扩散深度大于所述倍增区的扩散深度。
2.根据权利要求1所述的新型零伏响应雪崩光电探测器芯片，其特征在于，所述衬底为n型半绝缘InP衬底；所述缓冲层为掺杂浓度大于1×1017cm-3的InP缓冲层，所述缓冲层的厚度大于0.5且小于2um；所述吸收层为掺杂浓度低于5×1014cm-3的InGaAs吸收层，所述吸收层的厚度大于1um且小于4um；所述过渡层为InGaAsP过渡层，所述过渡层的截止波长分别为1.45um、1.25um和1.05um，所述过渡层的厚度大于0.01um且小于0.2um；所述场控层为掺杂浓度大于1×1017cm-3的InP场控层，所述场控层的厚度大于0.1um且小于0.4um；所述顶层为掺杂浓度小于1×1015cm-3的InP顶层，所述顶层的厚度大于3um且小于5um；所述接触层为InGaAsP接触层，所述接触层的厚度大于0.1um且小于0.4um，所述接触层的截止波长为1.05um。
3.根据权利要求1所述的新型零伏响应雪崩光电探测器芯片，其特征在于，所述增透膜通过等离子体增强化学气相沉积法沉积氮化硅而形成，所述钝化膜通过等离子体增强化学气相沉积法沉积氮化硅和二氧化硅而形成。
4.根据权利要求1所述的新型零伏响应雪崩光电探测器芯片，其特征在于，所述P电极的厚度大于0.5um且小于2um，所述P电极通过热蒸发或电子束蒸发而形成；所述N电极的厚度大于0.2um且小于1.5um，所述N电极通过热蒸发或电子束蒸发而形成。
5.根据权利要求4所述的新型零伏响应雪崩光电探测器芯片，其特征在于，所述P电极由钛、铂、铬和金中一种或几种构成，所述N电极由金构成。
6.一种新型零伏响应雪崩光电探测器芯片的制作方法，其特征在于，包括以下步骤：
步骤101、提供一衬底，采用有机金属化学气相沉积法在所述衬底上依次沉积形成缓冲层、吸收层、过渡层、场控层、顶层及接触层；
步骤102、采用等离子体增强化学气相沉积法在所述接触层上形成钝化膜，并在该钝化膜上制作第一环形窗口，以形成第一次扩散区域，在该第一次扩散区域采用Zn扩散工艺，完成第一次扩散；
步骤103、去除第一环形窗口内的钝化膜，以形成第二次扩散区域，在该第二次扩散区域采用Zn扩散工艺，完成第二次扩散，以形成Zn扩散区，所述Zn扩散区包括位于中部的倍增区以及位于外围的Zn扩散环，所述Zn扩散环的扩散深度大于所述倍增区的扩散深度；
步骤104、在所述Zn扩散区上沉积形成增透膜，并在该增透膜上制作第二环形窗口，以形成于芯片P电极与芯片Zn扩散区的接触区；
步骤105、在所述接触区上形成P电极，在衬底底部形成N电极。
7.根据权利要求6所述的新型零伏响应雪崩光电探测器芯片的制作方法，其特征在于，所述步骤102中采用等离子体增强化学气相沉积法在接触层上沉积氮化硅和二氧化硅以形成钝化膜，并采用光刻和湿法腐蚀或反应离子刻蚀的方法在该钝化膜上制作第一环形窗口。
8.根据权利要求6所述的新型零伏响应雪崩光电探测器芯片的制作方法，其特征在于，所述步骤104中采用等离子体增强化学气相沉积法在Zn扩散区上沉积氮化硅以形成增透膜，采用光刻和湿法腐蚀或反应离子刻蚀的方法在该增透膜上制作第二环形窗口；
所述步骤105中采用热蒸发或电子束蒸发的方法来形成P电极与N电极。
9.根据权利要求6所述的新型零伏响应雪崩光电探测器芯片的制作方法，其特征在于，所述衬底为n型半绝缘InP衬底；所述缓冲层为掺杂浓度大于1×1017cm-3的InP缓冲层，所述缓冲层的厚度大于0.5且小于2um；所述吸收层为掺杂浓度低于5×1014cm-3的InGaAs吸收层，所述吸收层的厚度大于1um且小于4um；所述过渡层为InGaAsP过渡层，所述过渡层的截止波长分别为1.45um、1.25um和1.05um，所述过渡层的厚度大于0.01um且小于0.2um；所述场控层为掺杂浓度大于1×1017cm-3的InP场控层，所述场控层的厚度大于0.1um且小于0.4um；所述顶层为掺杂浓度小于1×1015cm-3的InP顶层，所述顶层的厚度大于3um且小于5um；所述接触层为InGaAsP接触层，所述接触层的厚度大于0.1um且小于0.4um，所述接触层的截止波长为1.05um。
10.根据权利要求6所述的新型零伏响应雪崩光电探测器芯片的制作方法，其特征在于，所述P电极的厚度大于0.5um且小于2um，所述P电极通过热蒸发或电子束蒸发而形成；所述N电极的厚度大于0.2um且小于1.5um，所述N电极通过热蒸发或电子束蒸发而形成；所述P电极由钛、铂、铬和金中一种或几种构成，所述N电极由金构成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410391823.1A CN104576786B (zh) | 2014-08-12 | 2014-08-12 | 新型零伏响应雪崩光电探测器芯片及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410391823.1A CN104576786B (zh) | 2014-08-12 | 2014-08-12 | 新型零伏响应雪崩光电探测器芯片及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104576786A CN104576786A (zh) | 2015-04-29 |
| CN104576786B true CN104576786B (zh) | 2016-04-20 |
Family
ID=53092420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410391823.1A Active CN104576786B (zh) | 2014-08-12 | 2014-08-12 | 新型零伏响应雪崩光电探测器芯片及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104576786B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106784118B (zh) * | 2017-01-13 | 2020-03-17 | 深圳市芯思杰联邦国际科技发展有限公司 | 背照式高速光电二极管接收芯片及其制作方法 |
| CN110611011A (zh) * | 2018-08-02 | 2019-12-24 | 深圳市芯思杰联邦国际科技发展有限公司 | Be离子扩散保护环雪崩光电探测器芯片及其制作方法 |
| CN110611000A (zh) * | 2018-08-02 | 2019-12-24 | 深圳市芯思杰联邦国际科技发展有限公司 | 一种背入式雪崩光电探测器芯片及其制作方法 |
| CN109216495B (zh) * | 2018-10-24 | 2023-12-29 | 芯思杰技术(深圳)股份有限公司 | 雪崩光电探测器、制作方法以及激光雷达系统 |
| CN112259617A (zh) * | 2020-11-12 | 2021-01-22 | 江苏华兴激光科技有限公司 | 一种850nm波段高响应度探测器 |
| CN114388632B (zh) * | 2022-01-12 | 2023-11-14 | 中国电子科技集团公司第四十四研究所 | 基于浮置环的多像素自由运行单光子探测器及制备方法 |
| CN115458624B (zh) * | 2022-11-10 | 2023-03-24 | 芯思杰技术(深圳)股份有限公司 | 光电探测器芯片、距离传感器及电子设备 |
| CN116581175A (zh) * | 2023-07-07 | 2023-08-11 | 江苏华兴激光科技有限公司 | 一种2～3μm红外波段雪崩光电探测芯片外延片 |
| CN117334775A (zh) * | 2023-10-09 | 2024-01-02 | 江苏致芯微电子技术有限公司 | 一种光纤接收电路的高传输速率的光电二极管及工艺方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515315B1 (en) * | 1999-08-05 | 2003-02-04 | Jds Uniphase, Corp. | Avalanche photodiode for high-speed applications |
| US6894322B2 (en) * | 2002-02-11 | 2005-05-17 | Jds Uniphase Corporation | Back illuminated photodiodes |
| CN102412343A (zh) * | 2011-11-30 | 2012-04-11 | 中国科学院半导体研究所 | 可用于单光子探测的平面型雪崩二极管探测器的制作方法 |
| CN204067379U (zh) * | 2014-08-12 | 2014-12-31 | 深圳市芯思杰联邦国际科技发展有限公司 | 新型零伏响应雪崩光电探测器芯片 |
-
2014
- 2014-08-12 CN CN201410391823.1A patent/CN104576786B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6515315B1 (en) * | 1999-08-05 | 2003-02-04 | Jds Uniphase, Corp. | Avalanche photodiode for high-speed applications |
| US6894322B2 (en) * | 2002-02-11 | 2005-05-17 | Jds Uniphase Corporation | Back illuminated photodiodes |
| CN102412343A (zh) * | 2011-11-30 | 2012-04-11 | 中国科学院半导体研究所 | 可用于单光子探测的平面型雪崩二极管探测器的制作方法 |
| CN204067379U (zh) * | 2014-08-12 | 2014-12-31 | 深圳市芯思杰联邦国际科技发展有限公司 | 新型零伏响应雪崩光电探测器芯片 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104576786A (zh) | 2015-04-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104576786B (zh) | 新型零伏响应雪崩光电探测器芯片及其制作方法 | |
| CN106098836B (zh) | 通讯用雪崩光电二极管及其制备方法 | |
| US7893464B2 (en) | Semiconductor photodiode and method of manufacture thereof | |
| US6104047A (en) | Avalanche photodiode with thin built-in depletion region | |
| CN104576810B (zh) | 共面电极模拟光电探测器芯片及其制作方法 | |
| JP5109981B2 (ja) | 半導体受光素子 | |
| CN110896112B (zh) | 波导集成的GeSn光电探测器及其制造方法 | |
| US6492239B2 (en) | Method for fabricating avalanche photodiode | |
| CN109216495B (zh) | 雪崩光电探测器、制作方法以及激光雷达系统 | |
| CN204067379U (zh) | 新型零伏响应雪崩光电探测器芯片 | |
| WO2020103396A1 (zh) | 一种波导型光电探测器及其制造方法 | |
| CN105742397A (zh) | 一种可见光到红外光探测的宽波段光电二极管 | |
| CN103489953A (zh) | 一种双步消逝场耦合的雪崩光电探测器 | |
| WO2020191961A1 (zh) | 波导型GePb红外光电探测器及其制造方法 | |
| CN112289888A (zh) | InAlAs雪崩光电探测器及其制备方法 | |
| CN109273561A (zh) | 一种msm光电探测器的制备方法 | |
| CN116565040A (zh) | 高速光电探测器的外延结构 | |
| US8710546B2 (en) | Avalanche photodiodes having accurate and reproductible amplification layer | |
| CN104576806B (zh) | 侧入光式pin光电探测器芯片及其制作方法 | |
| CN209675304U (zh) | 一种雪崩光电二极管 | |
| CN115188854A (zh) | 一种光电探测器及其制备方法 | |
| CN110571300A (zh) | 一种外延片、平面型光电二极管及其制备方法 | |
| CN209232808U (zh) | 雪崩光电探测器以及激光雷达系统 | |
| CN114023831A (zh) | 一种高速高响应光电探测器及其制作方法 | |
| CN104347748A (zh) | 一种pin光电探测器芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160531 Address after: 518000 Guangdong city of Shenzhen province Qianhai Shenzhen Hong Kong cooperation zone before Bay Road No. 1 building 201 room A (located in Shenzhen Qianhai business secretary Co. Ltd.) Patentee after: SHENZHEN PHOGRAIN INTELLIGENT SENSING TECHNOLOGY CO., LTD. Address before: 518000 Guangdong city of Shenzhen province Qianhai Shenzhen Hong Kong cooperation area before Bay Street, Qianhai road at the Shenzhen Hong Kong Cooperation Area Management Bureau office building A Room 201 (Qianhai settled in Shenzhen City, Secretary of Commerce Co. Ltd.) Patentee before: SHENZHEN PHOGRAIN INTERNATIONAL TECHNOLOGY DEVELOPMENT CO., LTD. |
|
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 518000 4th Floor, Building A5, Nanshan Zhiyuan, 1001 Xueyuan Avenue, Nanshan District, Shenzhen City, Guangdong Province Patentee after: Core technology (Shenzhen) Co., Ltd Address before: 518000 Guangdong city of Shenzhen province Qianhai Shenzhen Hong Kong cooperation zone before Bay Road No. 1 building 201 room A (located in Shenzhen Qianhai business secretary Co. Ltd.) Patentee before: SHENZHEN PHOGRAIN INTELLIGENT SENSING TECHNOLOGY CO., LTD. |