TW202418573A

TW202418573A - 增強收集效率的光偵測裝置

Info

Publication number: TW202418573A
Application number: TW113102127A
Authority: TW
Inventors: 那允中
Original assignee: 美商光程研創股份有限公司
Priority date: 2018-12-17
Filing date: 2019-12-16
Publication date: 2024-05-01

Abstract

一種光偵測裝置，包括具有一前側以及一背側的一基板、配置於基板的前側的一第一子像素、一隔離區域、一第二子像素、一第二摻雜區域、配置於基板的前側之上的一佈線層以及一光學元件。第一子像素包括一第一光敏區以及具有一第一導電類型的一第一摻雜區域。第二子像素相鄰於第一子像素，並透過隔離區域與第一子像素分開，第二子像素包括一第二光敏區。第二摻雜區域具有一第二導電類型並耦合於第一光敏區及第二光敏區。佈線層連接耦合於第一子像素以及耦合於第二子像素。光學元件覆蓋第一光敏區與第二光敏區，且配置於基板的背側。

Description

增強收集效率的光偵測裝置

本公開內容實施例係有關光偵測裝置及其製造方法。

就高資料率的光通訊收發器而言，在接收器端需要高速的光偵測器。通常，為了提高光偵測器的速度，需要將有限電容的電阻-電容的延遲時間等效應納入考量。

根據本申請的一種態樣，本申請提供了一種光偵測裝置。光偵測裝置包括一基板，至少由基板所支撐的一第一光敏區，以及由基板支撐並且相鄰於第一光敏區的一第二光敏區。第一光敏區與第二光敏區各耦合於一第一摻雜部位以及一第二摻雜區域。第一摻雜部位具有一第一導電類型，第二摻雜區域具有不同於第一導電類型的一第二導電類型，其中第一光敏區與第二光敏區分離，而且耦合於第一光敏區的第一摻雜部位電性連接至耦合於第二光敏區的第一摻雜部位。

根據本申請的一種態樣，本申請提供了一種光偵測裝置。光偵測裝置包括一基板、一第一光敏區以及一第二光敏區。第一光敏區由基板所支撐，第二光敏區由基板所支撐並且相鄰於第一光敏區。第一光敏區與第二光敏區中的每一個具有一頂表面以及一底表面，頂表面面對遠離基板的方向，且底表面與頂表面相對，其中第一光敏區與第二光敏區皆耦合於一第一摻雜部位以及一第二摻雜區域。第一摻雜部位具有一第一導電類型且靠近於頂表面，第二摻雜區域具有一第二導電類型且靠近於底表面，其中第一光敏區與第二光敏區分離。

根據本申請的一種態樣，本申請提供了一種光偵測裝置。光偵測裝置包括一第一子像素、一隔離區域以及一第二子像素。第一子像素包括一第一光敏區、一第一摻雜部位以及一第二摻雜區域。第一光敏區具有一頂表面以及一底表面。第一摻雜部位具有一第一導電類型並暴露於第一光敏區的頂表面，第二摻雜區域具有一第二導電類型並耦合於第一光敏區，隔離區域圍繞第一子像素。第二子像素相鄰於第一子像素，並透過隔離區域與第一子像素分開。

根據本申請的一種態樣，本申請提供了一種用於製造光偵測裝置的方法。製造光偵測裝置的方法方法包括提供一基板；在基板中形成一第二摻雜區域；形成多個光敏區；在每個光敏區中形成一第一摻雜部位；以及形成一佈線層，電性連接至多個光敏區的第一摻雜部位。

[相關申請案交互參照]

本專利申請主張以下美國臨時申請案的權益，申請號62/780,337、申請日2018年12月17日的臨時申請案，以及申請號62/786,389、申請日2018年12月29日的臨時申請案，其以參照的方式併入本文中。

除非另外指明，否則諸如「上方」、「頂部」、「底部」之類的空間描述指的是相對於圖中所示的方向。應當理解的是，本文所使用的空間描述僅是出於說明的目的，而且本文對結構所描述的實際實施方式，可以在不偏離本公開內容的具體實施例的優點下，以任何方向或任何方式在空間上進行排列。

在本揭露中，術語「鍺-矽（GeSi）」指的是Ge _xSi _1-x，其中0 ＜x ＜1。術語「本質（intrinsic）」是指沒有特意添加摻雜劑的半導體材料。

在通常高於25Gbps操作頻寬的光通訊應用（例如像是40Gbps、100Gbps）中，光電二極體的感測孔徑可小於通常低於25Gbps操作頻寬的光電二極體的感測孔徑，藉以維持像素的效能，像是調變速度等。為了改善光電二極體的速度，在考慮有限電容的電阻電容（RC）的延遲時間之下，會減少光電二極體的光學孔徑或主動區域。雖然減少光電二極體的光學孔徑或主動區域可減少裝置的電容，而通常會造成光偵測器的頻寬增加，然而可預期的是進入光電二極體的光學訊號的總量（即，光子的數量）會減少。例如，在給定單位面積的光強度的情形下，光電二極體的光學孔徑或主動區域的減少導致偵測的光減少。

受益於光的高速偵測的應用，光電二極體的操作速度或頻寬可以是重要的效能參數。然而，在單一光纖（例如，可以是帶透鏡的單模光纖或多模光纖）與較小尺寸的光電二極體之光學孔徑或主動區域（例如，像是直徑約15µm）之間的光通訊，可能會遭受嚴重的耦合損耗。對於兼具高頻寬和高偵測效率的應用而言，應用可提升光耦合效率的光學元件，例如光學透鏡，是有益的。光學透鏡可以聚焦入射的光學訊號到光偵測器的主動區域，從而允許一個小面積的光學孔徑或主動區域來檢測面積比自身大的入射光學訊號。

在一個比較例中，當光電二極體包括一個單一的、大尺寸的光學孔徑或主動區域（例如，直徑約50μm）以用於接收來自單一光纖的入射光時，可以使用較大且具有更大的高度（例如，約25μm）的透鏡（例如，巨大微透鏡，giant micro-lens，GML）來覆蓋光電二極體相應的區域（例如，直徑約50μm）。然而，這種巨大微透鏡的製造過程是困難的，而且通常需要更高的成本。

因此，本公開內容提供了一個光偵測裝置，其包括一個合併（binned）的光電二極體陣列，其具有多個離散的主動區域（或光敏區），用於接收來自單個光纖（例如，可以是具有透鏡的單模光纖或多模光纖）的光學訊號。合併的光電二極體陣列中的各光電二極體可以稱為如在本公開內容中所提到的一個子像素。在此可以將一個低成本、更易於製造的微透鏡（例如，連續微透鏡continuous micro-lens，CML）應用在合併的光電二極體陣列中的各個光電二極體。此外，本公開內容還提供了優化的複數個子像素排列方式。

請參考圖 1A以及圖 1B，根據本公開內容的一些具體實施例，圖 1A繪示了光偵測裝置的剖面圖。圖 1B繪示了光偵測裝置的俯視圖，其對應於圖 1A的光偵測裝置。光偵測裝置 100至少包括一基板 9、至少部分位在基板 9 上的一第一子像素 1A，以及至少部分位在基板 9上的一第二子像素 1B。第一子像素 1A包括一p-i-n結構，其具有例如一第一光敏區 3A、一第一摻雜部位 10A以及一第二摻雜區域 20。第二子像素 1B包括另一p-i-n結構，其具有例如一第二光敏區 3B、一第一摻雜部位 10B，以及一第二摻雜區域 20。在一些具體實施例中，第一光敏區 3A以及第二光敏區 3B統稱為一光感測區 3。

基板 9可以包括任何合適的基板，可以在其上製造光感測區 3。在一些具體實施例中，基板 9提供了一表面，用於磊晶生長光感測區 3。在一些具體實施例中，基板 9包括一半導體材料。在一些具體實施例中，基板 9包括一III-V族半導體材料。III-V族半導體材料可以包括但不限於砷化鎵（GaAs）、砷化鋁（AlAs）、磷化銦（InP）、砷化鎵銦（InGaAs）、銻化鎵（GaSb）、砷化銦（InAs）或銻化銦（InSb）。在一些具體實施例中，基板 9包括一IV族元素。在一些具體實施例中，基板 9是由單一材料製成，例如，基板 9可以是矽基板。在一些具體實施例中，基板 9包括多種材料，例如，基板 9包括絕緣材料和半導體材料。在一些具體實施例中，基板 9包括氧化物、氮化物、介電材料、其等之組合等。在一些具體實施例中，基板 9包括二氧化矽（SiO ₂）以及矽（Si）。在一些具體實施例中，基板 9包括多層的堆疊。在一些具體實施例中，基板 9包括不小於100μm的厚度。

廣泛而言，光感測區 3接收一光學訊號，例如，來自光纖 1111的光學訊號，並將光學訊號轉換成電訊號。在一些具體實施例中，光偵測裝置100是前照式(frontside illumination, FSI)之配置，其中光學訊號入射在光感測區 3的頂表面上。在一些具體實施例中，光感測區 3吸收光子並產生電子-電洞對。光感測區 3選擇為在期望的波長範圍內具有高吸收係數，例如不小於10 ^-1cm ^-1。在一些具體實施例中，光感測區 3配置為吸收光子，光子具有的峰值波長在不小於800nm的不可見波長範圍內，不可見波長範圍例如為850nm、940nm、1050nm、1064nm、1310nm、1350nm或1550nm。在一些具體實施例中，不可見波長範圍不大於2000nm。在一些具體實施例中，光感測區 3的材料不同於基板 9的材料。在一些具體實施例中，光感測區 3包括半導體材料。在一些具體實施例中，光感測區 3包括III-V族半導體材料。III-V族半導體材料可以包括但不限於GaAs、AlAs、InP、InGaAs、GaSb、InAs或InSb。在一些具體實施例中，光感測區 3的材料的能隙小於基板 9的材料的能隙。在一些具體實施例中，光感測區 3包括半導體材料，半導體材料包括IV族元素，例如Ge、Si或Sn。在一些具體實施例中，光感測區 3包括GeSi，其中鍺和矽的組成可以依特定的製程或應用來選擇。在一些具體實施例中，光感測區 3的材料是本質的。在一些具體實施例中，光感測區 3是由本質鍺組成。

請參考圖 1A，第一光敏區 3A與第二光敏區 3B分離，例如，藉由將一第一介電層 31設置於第一光敏區 3A的一側壁與第二光敏區 3B的面向第一光敏區 3A的一側壁之間。第一光敏區 3A和第二光敏區 3B各具有面對遠離基板 9的方向的一頂表面 TS以及背向頂表面 TS的一底表面 BS。在一些具體實施例中，第一子像素 1A包括第一摻雜部位 10A，位於第一光敏區 3A的頂表面 TS底下而且耦合於第一光敏區 3A。第二子像素 1B包括第一摻雜部位 10B，位於第二光敏區 3B的頂表面 TS底下而且耦合於第二光敏區 3B。耦合於第一光敏區 3A的第一摻雜部位 10A與耦合於第二光敏區 3B的第一摻雜部位 10B是實體分離的。在一些具體實施例中，第一子像素 1A的第一摻雜部位10A以及第二子像素 1B的第一摻雜部位10B統稱為第一摻雜區域 10，其具有一第一導電類型（例如，n或p）。第一摻雜部位10A以及第一摻雜部位10B可分別至少部分地從第一光敏區 3A以及第二光敏區 3B暴露出來，而且電性連接至位於光感測區 3上的一佈線層 5。第一摻雜部位10A、 10B的具體佈局包括摻雜分布的適當深度或形狀，而且可以根據不同的設計、製造程序或測試的考量而調整。

在一些具體實施例中，第一子像素 1A以及第二子像素 1B還各包括一界面層（未示出），分別覆蓋第一光敏區 3A的頂表面 TS及第二光敏區 3B的頂表面 TS。在一些具體實施例中，第一子像素 1A的界面層（未示出）還覆蓋第一光敏區 3A的側壁。在一些具體實施例中，第二子像素 1B的界面層（未示出）還覆蓋第二光敏區 3B的側壁。界面層可包括與光感測區 3的材料不同的材料。在一些具體實施例中，界面層可以包括非晶矽、多晶矽、磊晶矽、氧化鋁（例如，Al _xO _y）、氧化矽（例如，Si _xO _y）、鍺的氧化物（例如，Ge _xO _y）、鍺-矽（例如，GeSi）、氮化矽族（例如，Si _xN _y）、高介電材料（例如，HfO _x、ZnO _x、LaO _x、LaSiO _x）及其任意組合。界面層的存在可以具有各種效果。例如，界面層可以用作光感測區 3的表面鈍化層，這可以減少因存在於光感測區 3的暴露表面上的缺陷而產生的暗電流。在一些具體實施例中，第一子像素 1A 的界面層（未示出）和第二子像素 1B的界面層（未示出）可以是連續層。

第一光敏區 3A和第二光敏區 3B各自耦合於具有一第二導電類型（例如，p或n）的第二摻雜區域 20。第二摻雜區域 20靠近第一光敏區 3A的底表面 BS或第二光敏區 3B的底表面 BS。例如，第一光敏區 3A的頂表面 TS以及第二光敏區 3B的頂表面 TS各耦合於第一摻雜區域 10，而且第一光敏區 3A的底表面 BS以及第二光敏區 3B的底表面 BS各耦合於具有與第一導電類型不同或相反的第二導電類型的第二摻雜區域 20。在一些具體實施例中，第一導電類型是p型，第二導電類型是n型。在一些其他具體實施例中，第一導電類型是n型，第二導電類型是p型。在一些具體實施例中，耦合於第一光敏區 3A的第二摻雜區域 20與耦合於第二光敏區 3B的第二摻雜區域 20相連接。在一些具體實施例中，第二摻雜區域 20可以是形成在基板 9中的連續摻雜區域。在一些具體實施例中，光偵測裝置 100的第二摻雜區域 20的面積大於對應的光敏區 3A或 3B中第一摻雜部位 10A或 10B的面積。在一些具體實施例中，光偵測裝置 100的第二摻雜區域 20的面積大於光偵測裝置 100中各光敏區 3A和 3B的第一摻雜部位 10A和 10B相加的總和面積。

在一些具體實施例中，光感測區 3被第一介電層 31從側邊圍繞，且第一子像素 1A的頂表面並未被第一介電層 31所覆蓋。在一些具體實施例中，從光偵測裝置的剖面圖視之，第一子像素 1A的頂表面以及第二子像素 1B的頂表面與第一介電層 31的頂表面共平面。在一些具體實施例中，第一介電層 31包括合適的絕緣材料，如氧化物或氮化物。第二介電層 32可以設置在第一介電層 31、第一子像素 1A及第二子像素 1B上方。在一些具體實施例中，第二介電層 32包括合適的絕緣材料，如氧化物或氮化物。第二介電層 32可以由與第一介電層 31相同或不相同的材料組成。

請參考圖 1A 。第一子像素 1A的第一摻雜部位 10A及第二子像素 1B的第一摻雜部位 10B由佈線層 5所電性連接，佈線層 5包括導電材料，例如金屬或合金，例如，鋁（Al）、銅（Cu）、鎢（W）、鈦（Ti）、鉭-氮化鉭-銅（Ta-TaN-Cu）層疊、鈦-氮化鈦-鎢（Ti-TiN-W）層疊。在一些具體實施例中，佈線層 5穿透第二介電層 32而且具有在第二介電層 32上方延伸的一部分。在一些具體實施例中，第一摻雜區域 10的一部分是位於佈線層 5的一投影區的下方。佈線層 5至少電性連接第一子像素 1A的第一摻雜部位10A以及第二子像素 1B的第一摻雜部位 10B。在一些具體實施例中，佈線層 5的設計可以使一些子像素並聯連接。例如，佈線層 5不一定需要連接在相鄰的子像素中的個別第一摻雜部位 10A。佈線層 5的特定設計包括但不限於光偵測裝置 100中以金屬連接的層數以及幾個子像素之間的電路佈置，可根據不同的設計、製造程序、或測試考量作變化。

在一些具體實施例中，佈線層 5可以由高摻雜半導體層代替，高摻雜半導體層電耦合於各子像素個別的第一摻雜部位。例如，可以在第一光敏區 3A、第二光敏區 3B以及第一介電層 31的共平面表面上沉積高摻雜的非晶矽層，以在不同的光敏區之間提供電性並聯連接。

請參考圖 1A，第一光敏區 3A具有一寬度 WAP ，寬度 WAP是從第一光敏區 3A的一個側壁測量到相對的側壁。在一些具體實施例中，假設第一光敏區 3A從一俯視方向來看是大致正方形的形狀（例如，如在圖 1B所繪示的），當第一光敏區 3A的寬度 WAP是約7µm，可以得到一主動區域A P的面積約49µm ²。在一些具體實施例中，每個子像素的主動區域 AP被定義為光敏區的面積。如先前所討論，第一摻雜部位 10A的一部分以及第一光敏區 3A位於佈線層 5的投影區域下方。其導致由第一光敏區 3A所接收的光學訊號由於佈線層 5的覆蓋而減少。在一些具體實施例中，佈線層 5具有用於允許光學訊號進入光感測區 3的開口。在圖 1A中可以識別出佈線層 5的開口具有寬度 WAR。類似地，當開口的寬度 WAR是大約5μm時，可以得到一個光學孔徑面積 AR（例如，如圖 1B所繪示）大約是25μm ²。在一些具體實施例中，各子像素的光學孔徑面積 AR被定義為開口的面積。在一些具體實施例中，兩相鄰的光敏區的 3A、 3B之間的一間矩 P是由寬度 WAP以及分離且相鄰的光敏區 3A、 3B之間的距離所定義。在一些具體實施例中，間矩 P位於兩相鄰的光敏區的 3A、 3B的中心之間。例如，間矩 P可以是10μm，其大於寬度 WAP的7μm以及寬度 WAR的5μm。在一些具體實施例中，間距 P不小於5μm。在一些具體實施例中，寬度 WAP不小於3μm。

如先前所討論，第一光敏區 3A的光學填充因子(optical fill factor)可以是光學孔徑面積 AR除以間距 P的平方。在一些具體實施例中，光學填充因子不小於20%。在一些具體實施例中，如之前的實施例所述，，25 µm ²/100 µm ²，如此，在一些具體實施例中，大約為25％。上述光學填充因子可以受到光敏區 3A、 3B的設計規則以及佈線層 5的設計規則來改變，而且可以進一步改進，例如改善到大於25%。

在光偵測裝置 100中的子像素 1A 、 1B用於接收來自光纖 1111的纖芯 1111A的光學訊號，子像素 1A 、 1B的數量不限於兩個。在光偵測裝置 100具有複數子像素的情況下，複數子像素可以位於光纖 1111的纖芯 1111A的垂直投影下面，且至少其中兩個子像素合併在一起（例如，電連接）。在一些具體實施例中，光偵測裝置 100中的子像素的數量可以大於兩個，例如四個（如圖 1B所示例）。在光偵測裝置 100具有四個子像素的情況下，其分別關聯於圖 1B中的第一光敏區 3A、第二光敏區 3B、第三光敏區 3C以及第四光敏區 3D，四個子像素 1A、 1B、 1C以及 1D可以位於光纖 1111的纖芯 1111A的垂直投影下面。或者說，一光纖 1111光學耦合的面積大約為20μm乘20μm，且具有四個子像素合併在一起（例如，電連接），各子像素已在先前的圖 1A所描述。光纖 1111可以是具有透鏡的單模光纖，也可以是具有一纖芯 1111A和一包覆層 1111B的多模光纖。

在一些具體實施例中，在光偵測裝置 100 中的子像素的數量可以大於四個，例如十六個。在光偵測裝置 100具有十六個子像素的情況下，十六個子像素可以以四乘四的陣列作排列，而且配置在光纖 1111的纖芯 1111A的垂直投影下方。或者說，光纖 1111光學耦合的面積大約為40μm乘40μm的區域且具有十六個子像素合併在一起（例如，電連接），各子像素已在先前的圖 1A所描述。合併一起的子像素的數量可根據不同的設計、製造程序、或測試考量作變化。

藉由以多個子像素接收來自光纖 1111的纖芯 1111A的光學訊號，可以提高光學訊號的收集效率，而且可以減輕光纖 1111與光偵測裝置100之間的光通信的耦合損耗。

請參考圖 1C，根據本公開內容的一些具體實施例，圖 1C示出了用於製造光偵測裝置的方法的流程圖。圖 1C示出了作為示例的用於形成先前在圖 1A及/或圖 1B中討論的光偵測裝置 100的一方法 1000。用於形成光偵測裝置 100的方法 1000包括：提供一基板（操作 1004，可以參考圖 1E）；在基板中形成一第二摻雜區域（操作 1007，可以參考圖 1E）；形成一光感測區，其包括多個光敏區（操作 1013，可以參考圖 1F至圖 1G）；在光感測區中形成一第一摻雜區域，即在各光敏區中形成一第一摻雜部位（操作 1018，可以參考圖 1H）；以及形成一佈線層，其電耦合於多個光敏區的第一摻雜部位（操作 1022，可以參考圖 1L）。

請參考圖 1D，根據本公開內容的一些具體實施例，圖 1D示出了用於製造光偵測裝置的佈線層的方法的流程圖。形成電耦合於光感測區中多個光敏區的第一摻雜部位的佈線層的步驟（操作 1022）還包括形成一第一介電層，以覆蓋多個光敏區（子操作 2004，可以參考圖 1I）；薄化第一介電層，以暴露多個光敏區的頂表面（子操作 2007，可以參考圖 1J）；形成一第二介電層，以覆蓋多個光敏區的頂表面（子操作 2013，可以參考圖 1K）；於第二介電層中形成多個通孔，以暴露多個光敏區的各頂表面的一部分（子操作 2018，可以參考圖 1K）；以及形成導電材料到通孔中，以電性連接多個光敏區的第一摻雜部位（子操作 2020，可以參考圖 1L）。

請參考圖 1E，根據本公開內容的一些具體實施例，圖 1E為製造操作的中間階段期間的光偵測裝置的剖面圖。具體地，用於形成光偵測裝置 100的步驟包括：提供一基板 9；以及在基板 9的頂表面下形成第二摻雜區域 20。在一些具體實施例中，基板 9中的第二摻雜區域 20可以具有任何合適的深度和濃度分布，例如在1×10 ¹⁸cm ^-3至5×10 ²¹cm ^-3之間。第二摻雜區域 20可以透過合適的離子佈植（ion implantation）操作所形成。在一些具體實施例中，第二摻雜區域 20是n摻雜區域。本領域具有通常知識者應該理解，取決於各種設計、製造程序或測試考量下，第二摻雜區域 20可以是p摻雜區域。

請參考圖 1F，根據本公開內容的一些具體實施例，圖 1F是在製造操作的中間階段期間的光偵測裝置的剖面圖。感光材料 3M是形成，例如沉積在基板 9上，使得感光材料 3M與第二摻雜區域 20接觸。在一些具體實施例中，感光材料 3M的沉積可以包括各種沉積操作，其中包括但不限於覆蓋磊晶、選擇性磊晶，或其他適用的技術。在一些具體實施例中，在基板 9和感光材料 3M之間形成一緩衝層（未示出），用於改善在感光材料 3M上形成的磊晶品質。在一些具體實施例中，緩衝層包括與基板相同的材料，但具有不同於第二導電類型的導電類型。例如，當基板包括Si且第二導電類型是n型時，緩衝層包括本質矽。緩衝層的厚度在50nm至200nm之間（兩者皆含）。基板 9的頂表面描繪為平坦表面。在一些具體實施例中，基板 9可包括台地或溝槽，使頂表面為非平坦表面，其至少部分地被絕緣材（例如：氧化物、亞硝酸鹽）、半導體（例如：Si、Ge）或其組合所圍繞。此外，感光材料 3M可由一應變超晶格結構（strained super lattice structure）或一多重量子井結構（multiple quantum well structure）所實現，其中應變超晶格結構或多重量子井結構包括交替層疊結構，例如包含兩種以上不同的半導體化合物或具有相同元素但是具有不同組成的半導體化合物。例如，具有不同組成的交替GeSi層。

請參考圖 1G，根據本公開內容的一些具體實施例，圖 1G是在製造操作的中間階段期間的光偵測裝置的剖面圖。在形成感光材料 3M後，接著透過執行蝕刻操作而圖案化感光材料 3M，以獲得包含多個光敏區 3A、 3B的光感測區 3。在圖 1B的示例中，在上述蝕刻操作之後，形成四個離散的光敏區 3A、 3B、 3C以及 3D。在一些具體實施例中，去除操作可以包括但不限於一乾式蝕刻及/或一濕式蝕刻操作。在一些具體實施例中，經蝕刻操作後，至少一部分的第二摻雜區域 20從光感測區 3暴露出來，例如，第二摻雜區域 20的一部分可以暴露於第一光敏區 3A與第二光敏區 3B之間的空間。如先前在圖 1A及圖 1B所討論的，第一光敏區 3A、第二光敏區 3B、第三光敏區 3C及/或第四光敏區 3D（如圖1B的示例所示）彼此實體分離。在一些具體實施例中，形成光偵測裝置 100的步驟還包括形成界面層（未示出），至少覆蓋第一光敏區 3A的頂表面、第二光敏區 3B的頂表面、第三光敏區 3C的頂表面及/或第四光敏區 3D的頂表面。

請參照圖 1H，根據本公開內容的一些具體實施例，圖 1H是在製造操作的中間階段期間的光偵測裝置的剖面圖。形成光偵測裝置 100的步驟還包括在光感測區 3中形成一第一摻雜區域 10。或者說，各第一摻雜部位 10A、 10B、 10C、 10D分別形成在對應的離散的光敏區 3A、 3B、 3C及 3D之中。第一摻雜區域 10可以透過以適當的遮罩佈局施行合適的離子佈植操作來形成。在一些具體實施例中，離子還可以佈植到覆蓋光敏區 3A、 3B、 3C及 3D的頂表面的界面層中，以形成與光敏區 3A、 3B、 3C及 3D的各第一摻雜部位 10A、 10B、 10C、 10D一一對應地摻雜界面層（未示出）。在一些具體實施例中，界面層包括非晶矽。在一些具體實施例中，光敏區 3A、 3B、 3C及 3D中的第一摻雜部位 10A、 10B、 10C、 10D可以具有任何合適的深度和濃度分佈，例如在1×10 ¹⁸cm ^-3至5×10 ²¹cm ^-3之間。在一些具體實施例中，每個第一摻雜部位 10A、 10B、 10C、 10D可以位於各光敏區 3A、 3B、 3C及 3D的頂表面的一部分或全部的下方。在一些具體實施例中，第一摻雜區域 10是p摻雜區域。本領域具有通常知識者應該理解，取決於各種設計、製造程序或測試考量，第一摻雜區域 10可以是n摻雜區域。

請參考圖 1I，根據本公開內容的一些具體實施例，圖 1I是在製造操作的中間階段期間的光偵測裝置的剖面圖。形成光偵測裝置 100的步驟還包括形成一第一介電層 31 ，以圍繞各光敏區 3A、 3B的側邊。在一些具體實施例中，第一介電層 31可以是最先沉積在第二摻雜區域 20的暴露部分上。在一些具體實施例中，第一介電層 31包括合適的絕緣材料，例如氧化物、氮化物或其組合。

請參考圖 1J，根據本公開內容的一些具體實施例，圖 1J是在製造操作的中間階段期間的光偵測裝置的剖面圖。可藉由執行薄化操作以除去光感測區 3上部分的第一介電層 31，直到光感測區 3的頂表面以及第一摻雜區域 10暴露為止。在一些具體實施例中，薄化操作為平坦化操作，諸如化學機械平坦化（chemical mechanical planarization，CMP）操作。在一些具體實施例中，在薄化操作之後，光感測區 3的頂表面與第一介電層 31的頂表面大致上共平面。

請參考圖 1K，根據本公開內容的一些具體實施例，圖 1K是在製造操作的中間階段期間的光偵測裝置的剖面圖。在第一介電層 31和光敏區 3的共平面表面上形成一第二介電層 32。在一些具體實施例中，第二介電層 32包括合適的絕緣材料，例如氧化物、氮化物或其組合。第一介電層 31可以由相同於或不同於第二介電層 32的材料所組成。隨後，藉由合適的微影操作，在第二介電層 32上形成貫穿第二介電層 32的多個通孔 32V。在微影操作之後，光感測區 3的頂表面的一部分接著從第二介電層 32暴露出來。

請參考圖 1L，根據本公開內容的一些具體實施例，圖 1L是在製造操作的中間階段期間的光偵測裝置的剖面圖。形成光偵測裝置的步驟還包括形成一佈線層 5 ，電耦合於複數光敏區中的多個第一摻雜部位（例如，分別在光敏區 3A、 3B、 3C及 3D中的第一摻雜部位 10A、 10B、 10C、 10D）。在一些具體實施例中，佈線層 5透過摻雜界面層電耦合於在多個光敏區 3A、 3B、 3C及 3D中的第一摻雜部位 10A、 10B、 10C、 10D。具體地，諸如金屬或合金的導電材料被填充到通孔 32V，以形成電性接觸至第一摻雜區域 10。此外，在適當的一圖案化操作之後，進一步在第二介電層 32上濺鍍導電材料，以完成金屬線佈線。

請參考圖 2A與圖 2B，根據本公開內容的一些具體實施例，圖 2A繪示了的光偵測裝置 200的剖面圖，圖 2B繪示了圖2A的光偵測裝置 200的俯視圖。透過在光感測區 3上加入一光學元件 70，允許光偵測裝置以一個較小的主動區域的光學孔徑，來偵測入射在比自身大的面積的光學訊號，藉此進一步提高收集來自光纖 1111的纖芯 1111A的光學訊號的效率。除了應用光學元件 70外，光偵測裝置 200類似於在圖 1A至圖 1L所討論之光偵測裝置 100。如圖 2A所示，子像素 1A及 1B受光學元件 70所圍繞與覆蓋。具體地，光學元件 70可以包括一凸部 72以及一間隔部 71的適當設計組合，間隔部 71以凸部 72的有效焦距，將凸部 72從子像素 1A和 1B隔開。在一些具體實施例中，凸部 72可以是一微透鏡，具有3至12µm的直徑或寬度範圍，以及1µm至8µm的高度範圍。凸部 72以及間隔部 71的設計允許將入射光聚焦到光感測區 3的頂表面。在一些具體實施例中，間隔部 71包括實質上對入射光透明的絕緣材料。例如，間隔部71可以由聚合物材料組成。在一些具體實施例中，間隔部 71的一頂表面位於第一摻雜區域 10的上方。在一些具體實施例中，光學元件 70的凸部 72包括與各光敏區 3A、 3B、 3C及 3D一一對應設置的多個透鏡（例如，在第一光敏區 3A、第二光敏區 3B、第三光敏區 3C以及第四光敏區 3B上方各一個透鏡）。

此外，藉由減小子像素的 1A及 1B的尺寸，允許凸部 72的尺寸相應地減小。在單個大像素區域耦合於光纖的比較具體實施例中，可以使用巨型微透鏡（GML）來提供對這種大像素區域的足夠覆蓋。雖然GML可以覆蓋較大的區域（例如，50µm×50µm），但在製造上的困難可能導致較低的產率和且通常導致較高的成本。

因此，在本公開內容提供的一些具體實施例中，光學元件 70包括多個微透鏡。每個微透鏡的尺寸小於GML的尺寸，因此可以與光感測區 3的各光敏區一一對應設置，在某些具體實施例中，凸部 72的形狀是正方形時，其佔據的面積約為10µm x 10µm。在一些具體實施例中，各凸部 72具有3至12µm的直徑或寬度範圍。在一些現有的具體實施例中，微透鏡具有1µm至8µm的高度範圍。相較於製造GML，製造微透鏡的難度較低和生產成本也較低。在一些具體實施例中，相鄰的微透鏡可以以連續的方式相連接，即，彼此實體連接，進而進一步提高微透鏡的佈局設計的彈性。在圖 2B所示的具體實施例中，四個凸部 72具有四個連接在一起的微透鏡，儘管各微透鏡之間形成有一間隙 70X，但透過適當的微透鏡佈局設計，間隙 70X的面積可以減小至，例如，光偵測裝置 200的間距 P的平方的10％或小於光偵測裝置 200的間距 P的平方的10％，以達到約90％的光學填充因子。在一些具體實施例中，各光敏區 3A、 3B的第一摻雜部位 10A、 10B分別被佈置為偏離間隙 70X的一投影區域，以減小光纖 1111及光偵測裝置 200之間的耦合損耗。

在一些具體實施例中，相對於使用一GML，凸部 72以微透鏡陣列的方式實現，增加對於光纖 1111和底下的光偵測裝置 200之間的平移或旋轉而造成之偏離的允許誤差。具體地，即使，當光源的中心、例如光纖 1111，與光偵測裝置 200的中心偏離，例如偏離一子像素的 1A或 1B的寬度 WAP的距離，光學訊號仍然有很大一部分可以透過實施的微透鏡陣列來讓光感測區 3所吸收。然而，當以GML實現時，在上述未對準條件下，收集效率會大大降低。對組裝、封裝或機械誤差所導致嚴重的光耦合損耗之因素而言，利用各光敏區一一對應微透鏡陣列的複數微透鏡之方式可以是更棒的解決方案。

應當注意的是，圖 1A至圖 1L中所討論的光偵測裝置 100以及圖 2A與圖 2B中所討論的光偵測裝置 200並不限於一個前照式配置。可替代的，本領域具有通常知識者可以實現一個背照式(backside illumination, BSI)配置。例如，光學元件 70可以配置在基板 9的背側，而且配置為接收光學訊號。基板 9的背側可以是遠離第二摻雜區域 20的表面。入射的光學訊號透過光學元件 70被聚焦，而傳播到基板 9的前側，且由設置在基板 9前側的光感測區 3所吸收。

在一些具體實施例中，圖 3A至圖 6B中所討論的光偵測裝置減輕了光纖與光偵測裝置之間的耦合損耗。

請參考圖 3A及圖 3B 。根據本公開內容的一些具體實施例，圖 3A示出了光偵測裝置的俯視圖，圖 3B示出了圖 3A沿A-A'線的剖面圖。一子像素 1*至少包括一光敏區 3*，由基板 9*所支撐；一第一摻雜部位10* ，具有一第一導電類型且耦合於光敏區 3*；以及一第二摻雜區域 20*，具有不同於第一導電類型的一第二導電類型且耦合於光敏區 3*。第一摻雜部位10*由光敏區 3*與第二摻雜區域 20*隔開。在一些具體實施例中，第一摻雜部位10*、光敏區 3*和第二摻雜區域 20*可以形成p-i-n結構。在一些具體實施例中，子像素 1*的光敏區 3*由一隔離區域 4*圍繞。在一些具體實施例中，光敏區 3*的一頂表面 FS、第一摻雜部位10*的一頂表面以及第二摻雜區域 20*的一頂表面暴露在基板 9*的同一側。在一些具體實施例中，光敏區 3*完全嵌入於基板 9*中。在一些具體實施例中，光敏區 3*部分地嵌入在基板 9*中。

如圖 3A及圖 3B所示，第一摻雜部位10*位於光敏區 3*的頂表面 FS處而且側邊被光敏區 3*所圍繞。第一摻雜部位10*的具體佈局包括摻雜分布的合適深度或形狀，例如在1×10 ¹⁸cm ^-3至5×10 ²¹cm ^-3之間，而且可以根據不同的設計、製造程序或測試考量而變化。第二摻雜區域 20*的一部分位在光敏區 3*和基板 9*之間，即，第二摻雜區域 20*的一部分圍繞光敏區 3*的側邊，且第二摻雜區域 20*的一部分可以位於光敏區 3*正下方。在一些具體實施例中，第二摻雜區域 20*還包括在基板 9*的頂表面下方的一延伸部分，而且圍繞光敏區 3*和第一摻雜部位10*的側邊。第二摻雜區域 20*的具體佈局包括摻雜分布的合適的深度或形狀，例如在1×10 ¹⁸cm ^-3至5×10 ²¹cm ^-3之間，而且可根據不同的設計，製造程序或測試考量而變化。第二摻雜區域 20*可以被隔離區域 4*所圍繞或接觸。

請參考圖 3A、圖 3B及圖 4A，根據本公開內容的一些具體實施例，圖 4A繪示了光偵測裝置的俯視圖。在一些具體實施例中，為了提高光學訊號的收集效率並減輕耦合損耗，合併多個子像素的 1*以構成像素 1X**，用於接收例如─但不限於─來自單根光纖的光學訊號。在一些具體實施例中，在諸如2D和3D影像感測的應用中，光學訊號來自自由空間，並不需要光纖。類似於圖 1A至圖 2B所討論的，合併的子像素 1*分解了一個大感測區域成若干個有效的小感測域區，使得一個微透鏡陣列中的複數透鏡可以一對一對應於各子像素 1*設置。

光偵測裝置 100X*的一像素 1X**可以配置為耦合到一個單一的光纖，而且可以包括多於一個的子像素 1*。在圖 4A中提供的示例中，示出了四個子像素 1*（分別表示為第一子像素 1A*、第二子像素 1B*、第三子像素 1C*以及第四子像素 1D*）。應當注意的是，光偵測裝置 100X*中構成像素 1X**的子像素 1*的數量不限於四個，而且可以是任何其他大於1的數量，例如2、9、16、25、100。

在一些具體實施例中，第一子像素 1A*具有沿著一主軸線 PD的一第一側以及沿著一副軸線 SD的一第二側。第一側具有一第一長度，大於第二側的一第二長度。第二子像素 1B*具有沿著主軸線 PD的一第三側和沿著副軸線 SD的一第四側，其中第二子像素 1B*的第三側具有一第三長度，大於第二子像素 1B*的第四側的一第四長度。在一些具體實施例中，主軸線 PD可以與副軸線 SD實質上垂直。在圖 4A所示的具體實施例中，光偵測裝置 100X*中像素 1X**的第三子像素 1C*以及第四子像素 1D*皆具有沿主軸線 PD的一長邊以及沿著副軸線 SD的一短邊。在一些具體實施例中，如果光偵測裝置 100X*的像素 1X**包括多於四個的子像素 1*，各子像素 1*皆可以具有沿主軸線 PD的一長邊以及沿著副軸線 SD的一短邊。

請參考圖4A，從一俯視方向來看，光敏區 3A*、 3B*、 3C*、 3D*加總的面積小於像素 1X**的面積。在一些具體實施例中，其中一子像素 1*的中心和另一個相鄰的子像素 1*的中心之間所量出的間距約為10µm，而且子像素 1*的光敏區 3*的一側邊是在約1.5µm到約8.5µm的範圍內。如先前在圖 2A與圖 2B所討論的，這樣的尺寸是更適合以一對一對應的方式將複數微透鏡以一對一的方式對準至各子像素 1*的光敏區 3*。

一佈線層 5*設置於基板 9*上方，電性耦合於第一摻雜部位10*以及第二摻雜區域 20*。佈線層 5*包括一第一端 5A*，配置為連接多個子像素 1*的多個第一摻雜部位10*；以及一第二端 5B* ，配置為連接多個子像素 1*的多個第二摻雜區域 20*。在一些具體實施例中，第一端 5A*和第二端 5B*分別連接到不同的偏壓。在一些具體實施例中，佈線層 5*還連接至另一基板上的互補金屬氧化物半導體（CMOS）電路。在一些具體實施例中，圖 3B所示的光偵測裝置100X*的子像素 1*具備背照式之配置，其中於基板 9*的背側接收入射光。類似於先前在圖 2A及圖 2B 中描述的具體實施例，可以在背照式之配置下，將包括微透鏡陣列和間隔部的光學元件設置在基板 9*的背側。

請參考圖 3A、圖 3B及圖 4B，根據一些本公開內容的具體實施例，圖 4B示出了光偵測裝置 100Y*的俯視圖。除了子像素 1*的佈置不同外，光偵測裝置 100Y*的一像素 1Y**相似於光偵測裝置 100X*的像素 1X**。在圖 4B中提供的示例中，示出了四個子像素 1*（分別表示為一第一子像素 1A*、一第二子像素 1B*、在相同排列上相鄰於第一子像素 1A*的一第三子像素 1C*，以及在相同排列上相鄰於第二子像素 1B*的一第四子像素 1D*）。

第一子像素 1A*具有沿一主軸線 PD的一第一側以及沿著一副軸線 SD的一第二側。第一側具有一第一長度，大於第二側的一第二長度，而且第二子像素 1B*具有沿著副軸線 SD的一第三側以及沿著主軸線 PD的一第四側。第二子像素 1B*的第三側具有一第三長度，大於第二子像素 1B*的第四側的一第四長度。在一些具體實施例中，第三子像素 1C*具有沿著主軸線 PD的一第一側以及沿著副軸線 SD的一第二側。第三子像素 1C*的第一側具有一第一長度，大於第三子像素 1C*的第二側的一第二長度。第四子像素 1D*具有沿著副軸線 SD的一第一側以及沿著主軸線 PD的一第二側。第四子像素 1D*的第一側具有一第一長度，大於第二側的一第二長度。在一些具體實施例中，主軸線 PD可以與副軸線 SD實質上垂直。應當指出的是，光偵測裝置 100Y*中構成像素 1Y**的子像素 1*的數量不限於四個，而且可以是任何大於1其他數量，例如2、9、16、25、100。

藉由圖 4B的佈置，各像素 1Y**的光敏區 3A*、 3B*、 3C*、 3D*的面積密度可以相對於圖 4A的佈置更為增加。在一些具體實施例中，第一子像素 1A*、第二子像素 1B*、第三子像素 1C*，以及第四子像素 1D*相對於像素 1Y**的中心是對稱的。在一些具體實施例中，第一子像素 1A*、第二子像素 1B*、第三子像素 1C*，以及所述第四子像素 1D*中的至少一個，沿主軸線 PD延伸越過中間平面 PD1、沿著副軸線SD延伸越過中間平面 SD1，或兩者都是，以便實現一個更密集的子像素 1*佈局。應當注意，如果像素 1Y**包括多於四個的子像素 1*，則各子像素 1*可以以類似的方式佈置。

請參考圖 5A以及圖 5B 。根據本公開內容的一些具體實施例，圖 5A繪示了光偵測裝置的俯視圖，圖 5B繪示了圖 5A沿B-B'線的剖面圖。圖 5A及圖 5B中提供了另一種類型的子像素 1'。子像素 1'中至少包括在基板 9'上方的一光敏區 3'；一第一摻雜部位10 ' ，具有一第一導電類型且耦合於光敏區 3'；以及一第二摻雜區域 20' ，具有不同於第一導電類型的一第二導電類型且耦合於光敏區 3'。第一摻雜部位10 '由光敏區 3'隔開第二摻雜區域 20'。在一些具體實施例中，第一摻雜部位10 '、光敏區 3'以及第二摻雜區域 20'可以形成p-i-n結構。在一些具體實施例中，光敏區 3'從基板 9'所暴露且被基板 9'從側邊圍繞。在一些具體實施例中，光敏區 3'、第一摻雜部位10 '和第二摻雜區域 20'被一隔離區域 4'從側邊圍繞。隔離區域 4'圍繞基板 9'的側邊。第一摻雜部位10 '和第二摻雜區域 20'的具體佈局包括摻雜分佈的合適深度或形狀，例如在1×10 ¹⁸cm ^-3至5×10 ²¹cm ^-3之間，而且可以是根據不同的設計、製造程序或測試考量而有所變化。

如圖 5A和圖 5B所示，第一摻雜部位10 '以及第二摻雜區域 20'兩者都是設置在靠近光敏區 3'的一頂表面 FS。在一些具體實施例中，第一摻雜部位10 '包括一第一部分 10P' ，沿著一主軸線 PD延伸，且第二摻雜區域 20'包括一第一部分 20P'，沿著主軸線 PD延伸。第一摻雜部位10 '還包括朝向第二摻雜區域 20'延伸的一第二部分 10Q'，而且第二摻雜區域 20'還包括朝向第一摻雜部位10 '延伸的一第二部分 20Q'。在一些具體實施例中，第一摻雜部位10 '的第二部分 10Q'和第二摻雜區域 20'的第二部分 20Q'實質上沿著一副軸線SD延伸。在一些具體實施例中，主軸線 PD是沿著一子像素 1'的一第一側，而且副軸線 SD是沿著子像素 1'的一第二側，其中，第二側比第一側短。在一些具體實施例中，副軸線 SD可以與主軸線 PD實質上垂直。在一些實施方式中，第一部分 10P'及/或第一部分 20P'可以是選擇性的。

在一些具體實施例中，從一俯視方向來看，第一摻雜部位10 '與第二摻雜區域20'交錯。在一些具體實施例中，第一摻雜部位10 '的第二部分 10Q'包括一個或多個延伸部分（表示為 10Q'_1、 10Q'_2、 10Q'_3...），朝向第二摻雜區域 20'延伸。第二摻雜區域 20'的第二部分 20Q'包括一個或多個延伸部分（表示為 20Q'_1、 20Q'_2...），朝向第一摻雜部位10 '延伸。第一摻雜部位10 '的延伸部分和第二摻雜區域 20'的延伸部分交錯地沿主軸線 PD交替佈置，即，第二摻雜區域 20'的一個延伸部分是在第一摻雜部位10 '的兩個延伸部分之間，反之亦然。第一摻雜部位10 '的延伸部分以及第二摻雜區域 20'的延伸部分皆被光敏區 3'的一部分分開。

請參考圖 6A，根據本公開內容的一些具體實施例，圖 6A繪示了光偵測裝置 100X'的俯視圖。子像素 1'的佈置可以類似於如圖 4A中討論的子像素 1*的佈置。在圖 6A中提供的示例中，示出了四個子像素 1'（分別表示為第一子像素 1A'、第二子像素 1B'、第三子像素 1C'以及第四子像素 1D'）。應當注意的是，光偵測裝置 100X'中構成像素 1X"的子像素 1'的數量不限於四個而且可以是任何大於1的其他數目，例如2、9、16、25、100。

在一些具體實施例中，第一子像素 1A'具有沿一主軸線 PD的一第一側以及沿一副軸線 SD的一第二側。第一子像素 1A'的第一側具有一第一長度，大於第一子像素 1A第二側的一第二長度。第二子像素 1B'具有沿著主軸線 PD的一第一側和沿著副軸線 SD的一第二側。第二子像素 1B'的第一側具有一第一長度，大於第一子像素 1A'的第二側的一第二長度。在一些具體實施例中，主軸線 PD可以與副軸線 SD實質上垂直。在圖 6A所示的具體實施例中，光偵測裝置 100X'的第三子像素 1C'和第四子像素 1D'皆具有沿主軸線 PD的一長邊和沿著副軸線 SD的一短邊。在一些具體實施例中，如果光偵測裝置 100X'的像素 1X"包括多於四個的子像素 1'，每個子像素 1'可以具有沿主軸線 PD的一長邊及沿著副軸線 SD的一短邊。在一些具體實施例中，如先前在圖 1A及圖 2A中所描述的，光偵測裝置 100X'的一個像素 1X"配置可為從單個光纖接收光學訊號。

在一些具體實施例中，為了提高光學訊號收集效率和減輕耦合損耗，在光偵測裝置 100X'中的多個子像素 1'合併構成像素 1X''，用於從例如，但不限於，單一光纖接收光學訊號。在一些具體實施例中，在諸如2D和3D影像感測的應用中，光學訊號來自自由空間，並不需要光纖。類似於圖 1A、圖 2B及圖 4A所討論的，藉由合併的子像素 1'將一個大感測區域分成若干個有效的小感測區域，使得一個微透鏡陣列中的複數透鏡可以一對一對應於各子像素 1'設置。

請參考圖6A，從一俯視方向來看，光敏區 3A'、 3B'、 3C'、 3D'加總的面積小於像素 1X''的面積。在一些具體實施例中，其中一子像素 1'的中心和另一個相鄰的子像素 1'的中心之間所量出的間距約為10µm，而且子像素 1'的光敏區 3'的一側邊是在約1.5µm到約8.5µm的範圍內。如先前在圖 2A與圖 2B所討論的，這樣的尺寸是更適合以一對一對應的方式將一個複數微透鏡以一對一的方式對準至各子像素 1'的光敏區 3'。

請參考圖 6B，根據本公開內容的一些具體實施例，圖 6B示出光偵測裝置的俯視圖。光偵測裝置 100Y'的像素 1Y"的佈置類似於光偵測裝置 100Y*的像素 1Y**的佈置。在圖 6B中提供的示例，示出了四個子像素 1'（分別表示為一第一子像素 1A'、一第二子像素 1B'、一第三子像素 1C'，以及一第四子像素 1D'）。第一子像素 1A'具有沿一主軸線 PD的一第一側和沿著一副軸線 SD的一第二側。第一子像素 1A'的第一側具有一第一長度，大於第一子像素 1A'的第二側的一第二長度。第二子像素 1B'具有沿著副軸線 SD的一第一側和沿著主軸線 PD的一第二側。第二子像素 1B'的第一側具有一第一長度，大於第二子像素 1B'的第二側的一第二長度。在一些具體實施例中，第三子像素 1C'具有沿著主軸線 PD的一第一側及沿著副軸線 SD的第二側。第三子像素 1C'的第一側具有一第一長度，大於第三子像素 1C'的第二側的一第二長度。第四子像素 1D'具有沿著副軸線 SD的一第一側以及沿著主軸線 PD的一第二側。第四子像素 1D'的第一側具有一第一長度，大於第四子像素 1D'的第二側的一第二長度。在一些具體實施例中，主軸線 PD可以與副軸線 SD實質上垂直。應當指出的是，光偵測裝置 100Y'中構成像素 1Y"的子像素 1'的數量不限，而且可以是任何大於1其他數量，例如2、9、16、25、100。

藉由圖 6B的佈置，各像素 1Y"的光敏區 3A'、 3B'、 3C'、 3D'的面積密度可以相對於圖 6A的佈置更為增加。在一些具體實施例中，第一子像素 1A'、第二子像素 1B'、第三子像素 1C'，以及第四子像素 1D'相對於像素 1Y"的中心是對稱的。在一些具體實施例中，第一子像素 1A'、第二子像素 1B'、第三子像素 1C'，以及所述第四子像素 1D'中的至少一個，沿主軸線 PD延伸越過中間平面 PD1、沿著副軸線SD延伸越過中間平面 SD1，或兩者都是，以便實現一個更密集的子像素 1'佈局。應當注意，如果像素 1Y"包括多於四個的子像素 1'，則各子像素 1'可以以類似的方式佈置。

請參考圖 5A至圖 6B，一佈線層 5'設置於基板 9'上方，類似於圖 3B所例示的方式。佈線層 5'包括一第一端 5A'，配置為連接多個子像素 1'的多個第一摻雜部位10 '；以及一第二端 5B' ，配置為連接多個子像素 1'的多個第二摻雜區域 20'。在一些具體實施例中，第一端 5A'和第二端 5B'分別連接到不同的偏壓。在一些具體實施例中，佈線層 5'還連接至另一基板上的互補金屬氧化物半導體（CMOS）電路。在一些具體實施例中，圖 5B所示的光偵測裝置100Y*的子像素 1'具備背照式配置，其中於基板 9'的背側接收入射光。類似於先前在圖 2A及圖 2B 中描述的具體實施例，可以在背照式之配置下，將包括微透鏡陣列和間隔部的光學元件設置在基板 9'的背側。在一些實施方式中，當第一部分 10P'及/或第一部分 20P'不存在，可存在多個第一端 5A' ，連接到第二部分 10Q'，來代替第一部分 10P' ，並有可能是多個第二端 5B'連接到第二部分 20Q'，而代替第一部分 20P'。

除了光敏區的總面積之外，提高入射光學訊號的收集效率並減輕耦合損耗也很重要。因此，在本具體實施例中公開的用於從單一光纖接收光學訊號的各像素 1X**、 1Y**、 1X''或 1Y''包括多於一個的子像素，而且以合併的方式佈置，以補償因光敏區尺寸減小而導致的光學訊號損耗。諸如微透鏡或微透鏡陣列之類的光學元件的凸部可以以一對一的對應方式配置在每個子像素上方，從而減輕了耦合損耗。還應當注意的是，每個子像素的光敏區設計成適合於易於製造的微透鏡或微透鏡陣列的尺寸。

基板 9*或 9'的材料類似於基板 9 ，而且光敏區 3'或 3*的材料可以類似於圖 1A至圖 1L中光感測區 3的材料。應當注意的是，在本公開內容中所討論的光偵測裝置的結構和方法，是適合於基板 9、 9*或 9'包括矽且光感測區 3 、光敏區 3'，或光敏區 3*包括鍺或鍺-矽的情況。

在一些具體實施例中，光偵測裝置 100 、 200 、 100X* 、 100Y* 、 100X'以及 100Y'和在本公開內容中討論的方法可以適用於光通信裝置、光纖傳感器、光接收器、光學驅動器或光檢測和測距（光達，light detection and ranging，LIDAR）的應用中。其中，降低暗電流對於LIDAR應用尤其重要。

透過微透鏡或微透鏡陣列的實現，可以減少光偵測裝置 100 、 200 、 100X* 、 100Y* 、 100X'以及 100Y'的暗電流。一般來說，暗電流的大小與光學孔徑或主動區域的總面積成反向關聯。例如，通過將100µm x 100µm的單個大像素分解為10x10的子像素陣列（即，每個子像素的尺寸約為10µm x 10µm），並實現10x10透鏡陣列一對一對應10x10子像素陣列的方式，以將入射光聚焦到每個子像素中約2.5µm x 2.5µm的光學孔徑或主動區域，暗電流能夠有效地減少16倍（即，（10/2.5） ²）。

另一示例，透過將100µm x 100µm的單個大像素分解為2x2的子像素陣列（即，每個子像素的尺寸約為50µm x 50µm），並實現將2x2 GML陣列與2x2子像素陣列一一對應，以將入射光聚焦到每個子像素中約2.5µm x 2.5µm的光學孔徑或主動區域時，暗電流可以有效地減少400倍（即，（50/2.5） ²）。在一些實現一個GML陣列的具體實施例中，光偵測裝置 100 、 200 、 100X* 、 100Y* 、 100X'以及 100Y'的暗電流，可減少的程度比先前所討論的在10×10子像素陣列中實現微透鏡陣列的方式更低。然而，GML或GML陣列的製造過程是困難的，而且通常需要比微透鏡或微透鏡陣列更高的成本。

在以微透鏡或微透鏡陣列實現的具體實施例中，進一步減少一個數量級的暗電流，可以透過，例如，操作光偵測裝置 100 、 200 、 100X* 、 100Y* 、 100X'以及 100Y'於低反向偏壓而實現。對於本公開內容中所揭露的合併子像素配置，包括但不限於凸塊、讀出積體電路、打線接合和板接（boarding）等製造程序，皆可導入以對光偵測裝置的改變的電路。此外，該等變化還可以於輸入參考電壓到各光偵測裝置的各放大器（例如，在TIA電路中）中體現。為了消除上述的製造程序變化所可能導致暗電流的產生（例如，正向偏壓機制下操作），每個光偵測裝置的壓降可以控制在一個適當的負值，以便保持光偵測裝置操作在低反向偏壓機制。

對於LIDAR應用，除了暗電流之外，光偵測裝置的靈敏度還會受到各種因子的影響。關於光偵測裝置的三個主要雜訊來源可以表徵為（1）暗電流雜訊，（2）環境雜訊和（3）由轉阻放大器（transimpedance amplifier，TIA）電路或其他CMOS電路產生的電流雜訊。光通訊模型的靈敏度可以透過以下公式來估算：

靈敏度S= ℏω{Q ²*e*BW*C ₁+Q*‹i _TIA ²›+2e*(I _d+I _a)*BW*C ₂] ^1/2}/eη，其中Q代表Q因子（或通常稱為Q值），C ₁及C ₂是常數（可以稱為Personik常數），BW是光偵測器的頻寬，η代表量子效率，ℏ*ω是光子的能量，i _TIA是轉阻放大器（TIA）電路的電流，I _a是環境光雜訊光電流，而I _d是暗電流。

根據光通訊模型的實證，此處i _TIA和I _a都經常在一個數百奈安培（nA）的範圍內。因此，只要本公開內容所造成的暗電流是可比於環境雜訊和TIA電路的雜訊的話，例如，在數百奈安培的範圍內，暗電流的雜訊可能不再算是主雜訊源，而且光偵測裝置的靈敏度也不會降低。

如本文所使用且沒有另外定義，術語「實質上」、「大致」和「大約」用於描述和說明微小的變化。當與事件或情況結合使用時，這些術語可以涵蓋精確發生的事件或情況以及非常接近發生的事件或情況。例如，當與數值結合使用時，這些術語可包含小於或等於該數值的±10％的範圍變化，例如小於或等於±5％、小於或等於±4％、小於或等於±3％、小於或等於±2％、小於或等於±1％、小於或等於±0.5％、小於或等於±0.1％或小於或等於±0.05％。作為另一示例，如果線或平面的高點或低點不大於5μm、不大於1μm或不大於0.5μm，則線或平面可以是實質上平坦的。

儘管已經以本發明的特定具體實施例且配合標號的繪示來說明本發明，但是這些描述及繪示不是限制性的。本領域具有通常知識者應當理解，在不脫離由申請專利範圍所限定的本發明的真實精神和範圍的情況下，可以進行各種改變而且可以由均等物所替代。附圖不一定按比例繪製。由於製造程序和公差的原因，在本發明中的藝術表現形式與實際設備之間可能存在區別。可能存在未具體示出的本發明的其他具體實施例。說明書以及附圖應被認為是說明性的而不是限制性的。為了符合本發明的目的、精神和範圍，特定情況、材料、物質的組成、方法或程序可以進行修改。所有這些修改旨在落入所附的申請專利範圍內。儘管已經配合標號以特定順序執行的特定操作描述了本文公開的方法，但是應當理解，在不脫離本發明的教導的情況下，可以將這些操作組合、細分或重新排序以形成等效方法。因此，除非在此特別指出，否則操作的順序和分組不是限制性的。

1、1*、1 ':子像素 1A、1A*、1A ':第一子像素 1B、1B*、1B ':第二子像素 1C、1C*、1C ':第三子像素 1D、1D*、1D ':第四子像素 1X**、1Y**、1X''、1Y'':像素 3:光感測區 3*、3 ':光敏區 3A、3A*、3A ':第一光敏區 3B、3B*、3B ':第二光敏區 3C、3C*、3C ':第三光敏區 3D、3D*、3D ':第四光敏區 3M:感光材料 4*、4 ':隔離區域 5、5*、5 ':佈線層 5A*、5A ':第一端 5B*、5B ':第二端 9、9*、9 ':基板 10:第一摻雜區域 10*、10 ':第一摻雜部位 10A:第一摻雜部位 10B:第一摻雜部位 10C:第一摻雜部位 10D:第一摻雜部位 10P ':第一部分 10Q ':第二部分 10Q'_1、10Q'_2、10Q'_3:延伸部分 20、20*、20 ':第二摻雜區域 20P ':第一部分 20Q ':第二部分 20Q'_1、20Q'_2:延伸部分 31:第一介電層 32:第二介電層 32V:通孔 70:光學元件 70X:間隙 71:間隔部 72:凸部 100、200、100X*、100Y*、100X'、100Y':光偵測裝置 1000:方法 1004:操作 1007:操作 1013:操作 1018:操作 1022:操作 1111:光纖 1111A:纖芯 1111B:包覆層 2004:子操作 2007:子操作 2013:子操作 2018:子操作 2020:子操作 AP:主動區域 AR:光學孔徑面積 BS:底表面 FS:頂表面 P:間矩 PD:主軸線 PD1:中間平面 SD:副軸線 SD1:中間平面 TS:頂表面 WAP:寬度 WAR:寬度

配合附圖參考以下的實施方式，可以更容易地理解本申請的上述態樣以及許多附帶的優點，其中：

根據本公開內容的一些具體實施例，圖1A繪示一光偵測裝置的剖面圖。

根據本公開內容的一些具體實施例，圖1B繪示一光偵測裝置的俯視圖。

根據本公開內容的一些具體實施例，圖1C示意用於製造光偵測裝置的一方法的流程圖。

根據本公開內容的一些具體實施例，圖1D示意用於製造光偵測裝置的佈線層的一方法的流程圖。

根據本公開內容的一些具體實施例，圖1E到圖1L示意在製造操作的中間階段期間的一光偵測裝置的剖面圖。

根據本公開內容的一些具體實施例，圖2A示意一光偵測裝置的剖面圖。

根據本公開內容的一些具體實施例，圖2B示意一光偵測裝置的俯視圖。

根據本公開內容的一些具體實施例，圖3A示意一光偵測裝置的俯視圖。

根據本公開內容的一些具體實施例，圖3B示意圖3A沿A-A'線的剖面圖。

根據本公開內容的一些具體實施例，圖4A示意一光偵測裝置陣列的俯視圖。

根據本公開內容的一些具體實施例，圖4B示意一光偵測裝置陣列的俯視圖。

根據本公開內容的一些具體實施例，圖5A示意一光偵測裝置的俯視圖。

根據本公開內容的一些具體實施例，圖5B示意圖5A沿B-B'線的剖面圖。

根據本公開內容的一些具體實施例，圖6A示意一光偵測裝置陣列的俯視圖。

根據本公開內容的一些具體實施例，圖6B示意一光偵測裝置陣列的俯視圖。

1A:第一子像素

1B:第二子像素

3:光感測區

3A:第一光敏區

3B:第二光敏區

5:佈線層

9:基板

10:第一摻雜區域

10A:第一摻雜部位

10B:第一摻雜部位

20:第二摻雜區域

31:第一介電層

32:第二介電層

100:光偵測裝置

1111:光纖

1111A:纖芯

1111B:包覆層

BS:底表面

FS:頂表面

P:間矩

TS:頂表面

WAP:寬度

WAR:寬度

Claims

一種光偵測裝置，包括：一基板，具有一前側以及一背側；一第一子像素配置於該基板的該前側，包括：一第一光敏區；以及一第一摻雜區域，具有一第一導電類型；一隔離區域；一第二子像素，相鄰於該第一子像素，並透過該隔離區域與該第一子像素分開，該第二子像素包括一第二光敏區；一第二摻雜區域，具有一第二導電類型並耦合於該第一光敏區及該第二光敏區；一佈線層配置於該基板的該前側之上，連接耦合於該第一子像素以及耦合於該第二子像素；以及一光學元件，覆蓋該第一光敏區與該第二光敏區，其中該光學元件配置於該基板的該背側。
如請求項1所述的光偵測裝置，其中該隔離區域包括一絕緣層。
如請求項1所述的光偵測裝置，其中該光學元件包括一間隔部以及位在該間隔部上的一凸部。
如請求項3所述的光偵測裝置，其中該凸部包括多個透鏡，與該第一光敏區及該第二光敏區一對一設置。
如請求項4所述的光偵測裝置，其中該多個透鏡具有3µm至12µm的直徑或寬度範圍，以及1µm至8µm的高度範圍。
如請求項1所述的光偵測裝置，其中該隔離區域圍繞該第一子像素。
如請求項1所述的光偵測裝置，其中該第一光敏區與該第二光敏區配置為吸收光子，該光子具有的峰值波長在不小於800nm的不可見波長範圍內。
如請求項1所述的光偵測裝置，其中該第一光敏區與該第二光敏區包括III-V族半導體材料。
如請求項第1項所述的光偵測裝置，其中該第一光敏區與該第二光敏區包括IV族元素半導體材料。
如請求項9所述的光偵測裝置，其中該IV族元素半導體材料包括鍺。
如請求項1所述的光偵測裝置，其中該第二摻雜區域是形成在該基板中。
如請求項1所述的光偵測裝置，進一步包括一第二基板，其中該第二基板包括互補金屬氧化物半導體（CMOS）電路。
如請求項12所述的光偵測裝置，其中該佈線層連接耦合該第二基板之互補金屬氧化物半導體（CMOS）電路。
如請求項1所述的光偵測裝置，其中該第二摻雜區域的總面積大於該第一光敏區的總面積。
如請求項1所述的光偵測裝置，其中：該第一子像素具有沿一主軸線的一第一側以及沿一副軸線的一第二側，其中該第一側具有一第一長度，該第二側具有一第二長度，且該第一長度大於該第二長度；以及該第二子像素具有沿該主軸線的一第三側以及沿該副軸線的一第四側，其中該第三側具有一第三長度，該第四側具有一第四長度，且該第三長度大於該第四長度。
如請求項1所述的光偵測裝置，其中：該第一子像素具有沿一主軸線的一第一側以及沿一副軸線的一第二側，其中該第一側具有一第一長度，該第二側具有一第二長度，且該第一長度大於該第二長度；以及該第二子像素具有沿該副軸線的一第三側以及沿該主軸線的一第四側，其中該第三側具有一第三長度，該第四側具有一第四長度，且該第三長度大於該第四長度。
如請求項1所述的光偵測裝置，其中該光學元件配置為接收光學訊號，其中入射的該光學訊號透過該光學元件被聚焦，而傳播到該基板的該前側，由設置於該基板的該前側的該第一光敏區與該第二光敏區所吸收。