CN204011457U - 共面电极模拟光电探测器芯片 - Google Patents
共面电极模拟光电探测器芯片 Download PDFInfo
- Publication number
- CN204011457U CN204011457U CN201420451612.8U CN201420451612U CN204011457U CN 204011457 U CN204011457 U CN 204011457U CN 201420451612 U CN201420451612 U CN 201420451612U CN 204011457 U CN204011457 U CN 204011457U
- Authority
- CN
- China
- Prior art keywords
- layer
- photosensitive area
- top layer
- detector chip
- doping
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
本实用新型公开一种共面电极模拟光电探测器芯片，包括：外延片以及形成于所述外延片背面的欧姆接触层；所述外延片包括：衬底、缓冲层、吸收层、过渡层、顶层、钝化层、掺杂光敏区、限制沟、增透过渡薄膜层、P型电极金属层、N型电极金属层；所述顶层为n型至少三元以上的III-V族顶层；所述掺杂光敏区呈圆形，所述限制沟呈半圆环形，且所述限制沟围绕所述掺杂光敏区设置。本实用新型共面电极模拟光电探测器芯片制作工艺简单，成品率高，还具有低失真、低暗电流、高线性度、高响应度、高可靠性等特点。
Description
技术领域
本实用新型涉及光通信技术领域，尤其涉及一种共面电极模拟光电探测器芯片。
背景技术
光电探测器芯片总的来说可以分为数字光电探测器芯片和模拟光电探测器芯片两大类。模拟光电探测器芯片主要运用于光纤CATV（Community Antenna Television）接收系统以及光纤FTTP（Fiber To The Premise）接收系统。模拟光电探测器芯片与常规的数字探测器芯片相比，主要的特点是其需要低的组合二阶失真和三阶互调失真，并且需要高线性度、高响应度和低暗电流。为了实现低失真，芯片就需要在尽量低的反向偏置电压下实现全耗尽，保证芯片电容随反向偏置电压的增加变化尽量小。为了实现这一效果，传统的做法是采用台面结构来实现其全耗尽。而台面结构必然面临如下问题：1、表面钝化难，暗电流大；2、ESD阈值低；3、可靠性差，在爬坡处的电极，经常会出现开路的情况；4、制作工艺难度大，工艺长，重复性差；5、成品率低；6、制作成本高。
因此，现有技术存在缺陷，需要改进。
实用新型内容
本实用新型的目的在于提供一种共面电极模拟光电探测器芯片，其具有具有低失真、低暗电流、高线性度、高响应度、高可靠性等特点。
本实用新型的技术方案如下：本实用新型提供一种共面电极模拟光电探测器芯片，包括：外延片以及形成于所述外延片背面的欧姆接触层；所述外延片包括：衬底，形成于所述衬底上的缓冲层，形成于所述缓冲层上的吸收层，形成于所述吸收层上的过渡层，形成于所述过渡层上的顶层，形成于所述顶层上的钝化层，形成于所述吸收层、过渡层与顶层中的掺杂光敏区，形成于所述吸收层、过渡层、与顶层与钝化层中的限制沟，形成于所述掺杂光敏区上的增透过渡薄膜层，形成于所述掺杂光敏区与钝化层上的P型电极金属层，形成于所述限制沟与钝化层上的N型电极金属层；所述顶层为n型至少三元以上的III-V族顶层；所述掺杂光敏区呈圆形，所述限制沟呈半圆环形，且所述限制沟围绕所述掺杂光敏区设置。
所述衬底为自掺Fe n型InP半导体衬底，所述缓冲层为n型InP缓冲层，所述吸收层为i型InGaAs吸收层，所述过渡层为n型InP过渡层，所述钝化层为氮化硅钝化层或二氧化硅钝化层。
所述掺杂光敏区为Zn掺杂或Ge掺杂。
所述顶层为n型InGaAs顶层或n型InGaAsP顶层。
所述掺杂光敏区边界与限制沟边界相距L1，其取值范围3um＜L1＜10um，所述限制沟宽度L2，其取值范围15um＜L2＜30um。
采用上述方案，本实用新型的共面电极模拟光电探测器芯片，制作工艺简单，成品率高，通过1次扩散工艺同时形成完全相同的两个背靠背的PN结，这样当正负电极焊盘上加上规定的反向偏置电压时，就会形成两个完全相同的对管，从而达到消除整个芯片失真的目的；N型电极金属层和P型电极金属层位于芯片的同一面，有利于降低芯片的分布参数，提高芯片带宽；该模拟光电探测器芯片还具有低失真、优越的频响特性、低暗电流、高线性度、高响应度等特点。
附图说明
图1为本实用新型共面电极模拟光电探测器芯片的俯视图。
图2为图1中A-A线的剖视图。
图3为本实用新型共面电极模拟光电探测器芯片中掺杂光敏区与限制沟的位置关系示意图。
具体实施方式
以下结合附图和具体实施例，对本实用新型进行详细说明。
请参阅图1至图3，本实用新型提供一种共面电极模拟光电探测器芯片，包括：外延片20以及形成于所述外延片20背面的欧姆接触层10。所述外延片20包括：衬底1，形成于所述衬底1上的缓冲层2，形成于所述缓冲层2上的吸收层3，形成于所述吸收层3上的过渡层4，形成于所述过渡层4上的顶层5，形成于所述顶层5上的钝化层6，形成于所述吸收层3、过渡层4与顶层5中的掺杂光敏区30，形成于所述吸收层3、过渡层4、顶层5与钝化层6中的限制沟40，形成于所述掺杂光敏区30上的增透过渡薄膜层8，形成于所述掺杂光敏区30与钝化层6上的P型电极金属层9，形成于所述限制沟40与钝化层6上的N型电极金属层7。所述掺杂光敏区30呈圆形，所述限制沟40呈半圆环形，且所述限制沟40围绕所述掺杂光敏区30设置。
所述衬底1为自掺Fe n型InP半导体衬底，所述缓冲层2为n型InP缓冲层，所述吸收层3为i型InGaAs吸收层，所述过渡层4为n型InP过渡层，所述钝化层6为氮化硅（SiNx）钝化层或二氧化硅（SiO2）钝化层。所述顶层5为n型至少三元以上的III-V族顶层，具体的，所述顶层5为n型InGaAs顶层或n型InGaAsP顶层。所述掺杂光敏区30为Zn掺杂或Ge掺杂，具体通过开管或闭管或有机金属化学气相沉积法（MOCVD）扩散而形成。
所述共面电极模拟光电探测器芯片还包括：采用热蒸发或电子束蒸发工艺，并结合光刻和湿法腐蚀工艺在钝化层6上形成正、负电极焊盘32、31。所述正电极焊盘32与P型电极金属层9连接，所述负电极焊盘31与N型电极金属层7连接。所述正电极焊盘32由钛（Ti）、铂（Pt）、铬（Cr）和金（Au）中一种或几种构成，所述N电极焊盘31由金构成。所述P型电极金属层9和N型电极金属层7采用热蒸发或电子束（e-beam）蒸发工艺，并结合光刻和湿法腐蚀工艺来形成。
请参阅图3，所述限制沟40通过选择性的干法刻蚀法或光刻、腐蚀法形成。所述掺杂光敏区30边界与限制沟40边界相距L1，其取值范围3um＜L1＜10um，所述限制沟40宽度L2，其取值范围15um＜L2＜30um。
综上所述，本实用新型提供一种共面电极模拟光电探测器芯片，制作工艺简单，成品率高，通过1次扩散工艺同时形成完全相同的两个背靠背的PN结，这样当正负电极焊盘上加上规定的反向偏置电压时，就会形成两个完全相同的对管，从而达到消除整个芯片失真的目的；N型电极金属层和P型电极金属层位于芯片的同一面，有利于降低芯片的分布参数，提高芯片带宽；该模拟光电探测器芯片还具有低失真、优越的频响特性、低暗电流、高线性度、高响应度等特点。
以上仅为本实用新型的较佳实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
Claims (5)
1.一种共面电极模拟光电探测器芯片，其特征在于，包括：外延片以及形成于所述外延片背面的欧姆接触层；所述外延片包括：衬底，形成于所述衬底上的缓冲层，形成于所述缓冲层上的吸收层，形成于所述吸收层上的过渡层，形成于所述过渡层上的顶层，形成于所述顶层上的钝化层，形成于所述吸收层、过渡层与顶层中的掺杂光敏区，形成于所述吸收层、过渡层、顶层与钝化层中的限制沟，形成于所述掺杂光敏区上的增透过渡薄膜层，形成于所述掺杂光敏区与钝化层上的P型电极金属层，形成于所述限制沟与钝化层上的N型电极金属层；所述顶层为n型至少三元以上的III-V族顶层；所述掺杂光敏区呈圆形，所述限制沟呈半圆环形，且所述限制沟围绕所述掺杂光敏区设置。
2.根据权利要求1所述的共面电极模拟光电探测器芯片，其特征在于，所述衬底为自掺Fe n型InP半导体衬底，所述缓冲层为n型InP缓冲层，所述吸收层为i型InGaAs吸收层，所述过渡层为n型InP过渡层，所述钝化层为氮化硅钝化层或二氧化硅钝化层。
3.根据权利要求1所述的共面电极模拟光电探测器芯片，其特征在于，所述掺杂光敏区为Zn掺杂或Ge掺杂。
4.根据权利要求1所述的共面电极模拟光电探测器芯片，其特征在于，所述顶层为n型InGaAs顶层或n型InGaAsP顶层。
5.根据权利要求1所述的共面电极模拟光电探测器芯片，其特征在于，所述掺杂光敏区边界与限制沟边界相距L1，其取值范围3um＜L1＜10um，所述限制沟宽度L2，其取值范围15um＜L2＜30um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420451612.8U CN204011457U (zh) | 2014-08-12 | 2014-08-12 | 共面电极模拟光电探测器芯片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201420451612.8U CN204011457U (zh) | 2014-08-12 | 2014-08-12 | 共面电极模拟光电探测器芯片 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN204011457U true CN204011457U (zh) | 2014-12-10 |
Family
ID=52051415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201420451612.8U Expired - Fee Related CN204011457U (zh) | 2014-08-12 | 2014-08-12 | 共面电极模拟光电探测器芯片 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN204011457U (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576810A (zh) * | 2014-08-12 | 2015-04-29 | 深圳市芯思杰联邦国际科技发展有限公司 | 共面电极模拟光电探测器芯片及其制作方法 |
| CN114242825A (zh) * | 2021-11-12 | 2022-03-25 | 武汉敏芯半导体股份有限公司 | 侧面进光式背光监测光电探测器及其制作方法 |
-
2014
- 2014-08-12 CN CN201420451612.8U patent/CN204011457U/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104576810A (zh) * | 2014-08-12 | 2015-04-29 | 深圳市芯思杰联邦国际科技发展有限公司 | 共面电极模拟光电探测器芯片及其制作方法 |
| CN104576810B (zh) * | 2014-08-12 | 2016-04-20 | 深圳市芯思杰联邦国际科技发展有限公司 | 共面电极模拟光电探测器芯片及其制作方法 |
| CN114242825A (zh) * | 2021-11-12 | 2022-03-25 | 武汉敏芯半导体股份有限公司 | 侧面进光式背光监测光电探测器及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104576810B (zh) | 共面电极模拟光电探测器芯片及其制作方法 | |
| CN103646997B (zh) | 倏逝波耦合型高速高功率光电探测器的制作方法 | |
| CN104576786B (zh) | 新型零伏响应雪崩光电探测器芯片及其制作方法 | |
| CN110176507B (zh) | 一种台面pin的钝化结构和光电二极管及其制备方法 | |
| US11282977B2 (en) | Silicon carbide detector and preparation method therefor | |
| CN107170847A (zh) | 基于AlInAsSb体材料作倍增区的雪崩光电二极管及其制备方法 | |
| CN111081792B (zh) | 一种背照射紫外红外双色光电探测器及其制备方法 | |
| JPWO2008090733A1 (ja) | 半導体受光素子 | |
| CN104617166B (zh) | 基于Si衬底的InGaAs红外探测器及其制备方法 | |
| CN109728120A (zh) | 一种高可靠nip结构台面型光电二极管及其制作方法 | |
| CN105957918A (zh) | 一种双通道宽光谱探测器及其制备方法 | |
| CN110690323B (zh) | 紫外光电探测器的制备方法及紫外光电探测器 | |
| CN204011457U (zh) | 共面电极模拟光电探测器芯片 | |
| CN204067379U (zh) | 新型零伏响应雪崩光电探测器芯片 | |
| CN104992953B (zh) | 基于GaAs的光电集成器件及其制备方法 | |
| CN104617184B (zh) | PIN台面型InGaAs红外探测器及其制备方法 | |
| CN116565040A (zh) | 高速光电探测器的外延结构 | |
| CN103050503B (zh) | 量子阱红外探测器的制作方法 | |
| CN108447940A (zh) | 背靠背双吸收硅基光电探测器及制备方法 | |
| CN101330058B (zh) | 波导光探测器和异质结双极性晶体管的单片集成方法 | |
| WO2020107784A1 (zh) | 一种单向载流子传输光电探测器及其制造方法 | |
| CN105405913A (zh) | 一种低暗电流铟镓砷探测器及其制备方法 | |
| CN104538478A (zh) | 一种复合钝化膜结构的延伸波长铟镓砷探测器及制备方法 | |
| CN205542847U (zh) | 平面双面电极模拟光电探测器芯片 | |
| CN105552161B (zh) | 平面双面电极模拟光电探测器芯片 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| EE01 | Entry into force of recordation of patent licensing contract |
Assignee: SHENZHEN PHOGRAIN INTELLIGENT SENSING TECHNOLOGY CO., LTD. Assignor: SHENZHEN PHOGRAIN INTERNATIONAL TECHNOLOGY DEVELOPMENT CO., LTD. Contract record no.: 2015440020353 Denomination of utility model: Coplanar electrode analog photoelectric detector chip and manufacturing method thereof Granted publication date: 20141210 License type: Common License Record date: 20151117 |
|
| LICC | Enforcement, change and cancellation of record of contracts on the licence for exploitation of a patent or utility model | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20141210 Termination date: 20160812 |