CN104575350A - 内置选通驱动器 - Google Patents
内置选通驱动器 Download PDFInfo
- Publication number
- CN104575350A CN104575350A CN201410593430.9A CN201410593430A CN104575350A CN 104575350 A CN104575350 A CN 104575350A CN 201410593430 A CN201410593430 A CN 201410593430A CN 104575350 A CN104575350 A CN 104575350A
- Authority
- CN
- China
- Prior art keywords
- shift register
- clock supply
- power feed
- line
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 18
- 239000000758 substrate Substances 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 108010076504 Protein Sorting Signals Proteins 0.000 description 8
- 230000003071 parasitic effect Effects 0.000 description 8
- 230000007423 decrease Effects 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 102100040862 Dual specificity protein kinase CLK1 Human genes 0.000 description 3
- 102100040858 Dual specificity protein kinase CLK4 Human genes 0.000 description 3
- 101000749294 Homo sapiens Dual specificity protein kinase CLK1 Proteins 0.000 description 3
- 101000749298 Homo sapiens Dual specificity protein kinase CLK4 Proteins 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000003111 delayed effect Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- NGVDGCNFYWLIFO-UHFFFAOYSA-N pyridoxal 5'-phosphate Chemical compound CC1=NC=C(COP(O)(O)=O)C(C=O)=C1O NGVDGCNFYWLIFO-UHFFFAOYSA-N 0.000 description 3
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 2
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008707 rearrangement Effects 0.000 description 2
- 230000003139 buffering effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
Abstract
本发明提供了一种内置选通驱动器。内置选通驱动器包括：移位寄存器，其设置在面板的非显示区域中，并且被构造为包括输出扫描信号的第一至第g级；时钟供给线部分，其被构造为包括连接到移位寄存器的n条时钟供给线；以及电力供给线部分，其被构造为包括连接到移位寄存器的n条电力供给线，其中，时钟供给线和电力供给线中的至少一条或更多条线形成在移位寄存器的第一侧方向上，并且时钟供给线和电力供给线中的其它至少一条或更多条线形成在移位寄存器的第二侧方向上。
Description
技术领域
本发明涉及一种应用平板显示装置的内置选通驱动器，并且更具体地，涉及一种设置在构成平板显示装置的面板中的内置选通驱动器。
背景技术
平板显示(FPD)装置应用于诸如便携式电话、平板PC、笔记本计算机等等的各种电子产品。FPD装置包括液晶显示(LCD)装置、等离子显示面板(PDP)以及有机发光显示(OLED)装置等等。近来，电泳显示(EPD)装置被广泛地用作FPD装置。
FPD装置包括将上拉信号顺序地提供给多条选通线的选通驱动器。
选通驱动器被构造为集成电路(IC)，并且安装在FPD装置的面板上。近来，广泛地使用面板内选通(GIP)型选通驱动器，其中，薄膜晶体管(TFT)和构成选通驱动器的各种元件设置在面板内。下面，GIP型选通驱动器被简单地称为内置选通驱动器。
图1是示出现有技术的集成选通驱动器的构造的示例性图，并且图2是示出应用于现有技术集成选通驱动器的线的布置结构的示例性图。
如图1中所示，现有技术的集成选通驱动器包括移位寄存器S，其将上拉信号顺序地输出到多个选通线；时钟供给线部分CLP，其用于将各种时钟提供给移位寄存器S；以及电力供给线部分PLP，其用于将各种电力提供给移位寄存器S。
时钟供给线部分CLP包括至少两条或更多条时钟供给线，并且通过时钟供给线传输具有不同周期或脉冲宽度的时钟。
电力供给线部分PLP包括至少两条或更多条电力供给线，并且通过电力供给线提供具有相同电压或不同电压的电力。
移位寄存器S包括多个级ST1至STg，其包括多个晶体管。级ST1至STg彼此相关地连接，并且分别将扫描信号SS1至SSg输出给选通线。
应用于构成内置选通驱动器的移位寄存器S的各级ST1至STg包括上拉晶体管PU，其输出用于接通面板的各像素中形成的开关晶体管的上拉信号；以及下拉晶体管PD，其输出用于关断开关晶体管的下拉信号。
各扫描信号SS1至SSg包括用于接通开关晶体管的上拉信号和用于关断开关晶体管的下拉信号。
在其中数据电压被施加到面板的一个水平时段期间、在一个垂直时段的一部分中，输出上拉信号，并且在一个垂直时段的其它部分中，下拉信号被传输到选通线。
如图1中所示，在现有技术的集成选通驱动器中，构成时钟供给线部分CLP的时钟供给线以及构成电力供给线部分PLP的电力供给线形成在移位寄存器S的一侧。下面，为了描述的方便起见，如图1和图2中所示，将描述其中内置选通驱动器包括四条时钟供给线CL1至CL4和n条电力供给线PL1至PLn的情况作为现有技术的集成选通驱动器的示例。在该情况下，通过第一至第四时钟供给线CL1至CL4分别提供第一至第四时钟CLK1至CLK4，并且通过第一至第n电力供给线PL1至PLn分别提供第一电力至第n电力Power1至Power4。
此外，一般来说，时钟供给线、电力供给线和级ST1至STg在面板的上下方向上伸长。
在该情况下，从布置在面板的下端的级输出的上拉信号的延迟在从第g-3级ST(g-3)至第g级STg的方向上逐渐地增加。
延迟是由于时钟供给线和电力供给线自身的电阻而引起的，或者如图2中所示，延迟是由在其中时钟供给线CL1至CL4与电力供给线PL1至PLn交叠的每个位置处产生的寄生电容引起的。
例如，图2的第一时钟供给线CL1与第二至第四时钟供给线CL2至CL4和第一至第n电力供给线PL1至PLn交叠同时时钟被传输给移位寄存器S。在该情况下，在交叠区域中产生寄生电容，并且在第一时钟CLK1正在传输到该级的同时，由寄生电容来延迟第一时钟CLK1。由于该延迟，从第一时钟生成的上拉信号也被延迟。
由于同样的原因，第二至第四时钟CLK2至CLK4被延迟，并且由于该延迟，分别从第二至第四时钟CLK2至CLK4生成的上拉信号也被延迟。
如上所述的上拉信号的延迟是由于时钟供给线CL1至CL4之间的交叠和时钟供给线与电力供给线之间的交叠引起的，或者是由于各级中包括的上拉晶体管中的寄生电容引起的。
例如，在各级中形成有用于输出上拉信号的上拉晶体管，并且对应的时钟供给线或电力供给线连接到上拉晶体管。级，时钟供给线之一连接到上拉晶体管的漏极，选通线连接到上拉晶体管的源极，并且该级的Q节点连接到上拉晶体管的栅极。
在该情况下，栅-漏寄生电容器Cgd形成在时钟供给线与Q节点之间，并且栅-源寄生电容器Cgs形成在选通线与Q节点之间。
上拉信号的延迟是由于栅-漏寄生电容器Cgd引起的。
特别地，当移位寄存器构造有共面型晶体管时，时钟线的交叠大大地影响了上拉信号的延迟，这是因为栅-漏寄生电容器Cgd小于不同类型的晶体管。
相关申请的交叉引用
本申请要求2013年10月29日提交的韩国专利申请No.10-2013-0128964的优先权，通过引用将其整体并入这里，如在此完全阐述一样。
发明内容
因此，本发明涉及提供一种内置选通驱动器，其基本上避免了由于现有技术的限制和缺陷引起的一个或多个问题。
本发明的一方面涉及提供一种内置选通驱动器，其中，分别连接到多级的多条时钟供给线和分别连接到各级的多条电力供给线中的至少一个或多个形成在不同侧并且其间具有各级。
在随后的描述中将会部分地阐述本发明的额外的优点、目的和特征，并且部分优点、目的和特征对于已经研究过下面所述的本领域技术人员来说将是显而易见的，或者部分优点、目的和特征将通过本发明的实践来知晓。通过在给出的描述及其权利要求以及附图中特别地指出的结构可以实现并且获得本发明的目的和其它的优点。
为了实现这些和其它优点并且根据本发明的目的，如在此具体化并且广泛描述的，提供了一种内置选通驱动器，其包括：移位寄存器，其设置在面板的非显示区域中，并且被构造为包括输出扫描信号的第一至第g级；时钟供给线部分，其被构造为包括连接到移位寄存器的n条时钟供给线；以及电力供给线部分，其被构造为包括连接到移位寄存器的n条电力供给线，其中，时钟供给线和电力供给线中的至少一条或更多条线形成在移位寄存器的第一侧方向上，并且时钟供给线和电力供给线中的其它至少一条或更多条线形成在移位寄存器的第二侧方向上。
将理解的是，本发明的前述一般性描述和下面的详细描述都是示例性和说明性的并且意在提供如权利要求所记载的本发明的进一步的说明。
附图说明
附图被包括进来以提供本发明的进一步理解，并且被并入本申请且构成本申请的一部分，示出了本发明的实施方式，并且与说明书一起用于说明本发明的原理。在附图中：
图1是示出现有技术的集成选通驱动器的构造的示例性图；
图2是示出应用于现有技术的集成选通驱动器的线的布置结构的示例性图；
图3是示出包括根据本发明的实施方式的内置选通驱动器的FPD装置的构造的示例性图；
图4是示意性地示出应用于根据本发明的实施方式的内置选通驱动器的移位寄存器的示例性图；
图5是用于应用于根据本发明的实施方式的内置选通驱动器的移位寄存器的电路图；
图6是根据本发明的第一实施方式的内置选通驱动器的构造图；
图7是根据本发明的第二实施方式的内置选通驱动器的构造图；
图8是根据本发明的第三实施方式的内置选通驱动器的构造图；
图9是示意性地示出应用于根据本发明的实施方式的内置选通驱动器的另一移位寄存器的示例性图；
图10是根据本发明的第四实施方式的内置选通驱动器的构造图；
图11是根据本发明的第五实施方式的内置选通驱动器的构造图；
图12是应用于根据本发明的实施方式的内置选通驱动器的时钟供给线和电力供给线的构造图；以及
图13是示出应用于根据本发明你给的实施方式的内置选通驱动器的TFT的截面表面的示例性图。
具体实施方式
现在将详细参考本发明的示例性实施方式，在附图中示出了其示例。在可能的情况下，在附图中将使用相同的附图标记来表示相同或类似的部件。
下面，将参考附图详细描述本发明的实施方式。
图3是示出包括根据本发明的实施方式的内置选通驱动器的FPD装置的构造的示例性图。
如图3中所示，根据本发明的实施方式的FPD装置包括：面板100，其中多个像素分别形成在多条数据线DL1至DLd与多条选通线GL1至GLg之间的多个交叉区域中；数据驱动器300，其将数据电压分别提供给数据线DL1至DLd；时序控制器400，其驱动数据驱动器300；以及内置选通驱动器200，其内置在面板100的非显示区域120中，并且由从时序控制器300输入的多个时钟驱动以将上拉信号顺序地提供给选通线GL1至GLg。
面板100包括多个像素，其分别处于由形成在显示区域110中的选通线GL1至GLg与数据线DL1至DLd之间的交叉限定的多个像素区域中。面板100可以是应用于LCD装置、有机发光显示装置或EPD装置的面板。而且，面板100可以是应用于由上拉信号驱动的除了上述FPD装置之外的各种类型的FPD装置。
面板100包括彼此面耦接的第一和第二基板。
第一基板包括显示区域100，其包括分别形成在由选通线GL1至GLg与数据线DL1至DLd之间的交叉限定的多个像素区域中的多个像素；以及非显示区域120，其设置在显示区域110附近。
多个像素中的每一个根据从相邻的选通线GL提供的上拉信号以及从相邻的数据线DL提供的数据电压显示图像。
各像素可以包括至少一个TFT和至少一个电容器。每个像素可以是根据数据电压控制液晶的光透射以显示图像的液晶像素，或者可以是与基于数据电压的电流成比例地发射光来显示图像的发光像素。除了液晶像素或发光像素之外，像素可以根据面板100的类型而形成为各种类型。
第二基板覆盖除了第一基板的非显示区域120的一部分之外的所有部分。当像素是液晶像素时，滤色器层可以形成在第二基板上。当像素是发光像素时，第二基板可以执行密封第一基板110的包封基板的功能。第二基板也可以根据面板100的类型而形成为各种类型。
像素中形成的TFT由从选通线提供的上拉信号接通，并且将从数据线提供的数据电压提供给形成在像素中的像素电极，或者从形成在像素中的有机发光二极管(OLED)发射光。
即，面板100根据通过选通线GL提供的上拉信号和通过数据线DL提供的数据电压显示图像，并且可以提供为各种类型。而且，根据本发明的实施方式的FPD装置可以根据面板100的类型而是LCD装置、有机发光显示装置或者EPD装置。下面，为了描述的方便起见，将描述FPD装置是LCD装置并且面板100是液晶面板的情况作为本发明的示例。
数据驱动器300将从时序控制器400传输的数字图像数据转换为数据电压，并且将用于一条水平线的数据电压在其中上拉信号被提供给选通线的每一个水平时段提供给数据线。
如图3中所示，数据驱动器300可以是以芯片上膜(COF)或载带封装(TCP)型连接到面板100的源极驱动器IC。在该情况下，至少一个或多个数据驱动器300可以连接到面板100。
此外，均被构造为源极驱动器IC的至少一个或更多数据驱动器300可以直接布置在面板100的非显示区域120。
塑聚驱动器300通过使用从伽马电压生成器(未示出)提供的伽马电压将图像数据转换为数据电压，并且分别将数据电压输出到数据线。为此，数据驱动器300包括移位寄存器、锁存器、数模转换器(DAC)和输出缓冲器。
移位寄存器通过使用从时序控制器400接收的数据控制信号(SSC、SSP等等)输出采样信号。
锁存器锁存从时序控制器400顺序地接收的数字图像数据Data，并且将数字图像同时输出给DAC。
DAC将从锁存器传输的图像数据Data同时转换为正或负数据电压，并且输出正或负数据电压。即，DAC通过使用从伽马电压生成器(未示出)提供的伽马电压根据从时序控制器400传输的极性控制信号(POL)将图像数据转换为正或负数据电压，并且将正或负数据电压分别输出到数据线。
输出缓冲器根据从时序控制器400传输的源极输出使能信号(SOE)将从DAC传输的正或负数据电压输出到有机发光显示面板100的数据线DL1。
时序控制器400通过使用从外部系统(未示出)输入的时序信号(即，垂直同步信号(Vsync)、水平同步信号(Hsync)和数据使能信号(DE))生成用于控制内置选通驱动器200的操作时序的选通控制信号GCS和用于控制数据驱动器300的操作时序的数据控制信号DCS，并且生成将传输到数据驱动器300的图像数据。
为此，时序控制器400包括从外部系统接收输入视频数据和多个时序信号的接收器、生成各种控制信号的控制信号生成器、对输入图像数据进行重排并且输出重排图像数据的数据重排器；以及输出控制信号和图像数据的输出单元。
即，时序控制器400对从外部系统接收的输入视频数据进行重排以匹配面板100的结构和特性，并且将重排的图像数据传输到数据驱动器300。这样的功能可以由数据重排器执行。
时序控制器400通过使用从外部系统传输的多个时序信号(即，垂直同步信号(Vsync)、水平同步信号(Hsync)和数据使能信号(DE))生成用于控制内置选通驱动器200的选通控制信号GCS和用于控制数据驱动器300的数据控制信号DCS，并且将生成的控制信号传输到数据驱动器300和内置选通驱动器200。这样的功能可以由控制信号生成器来执行。
由控制信号生成器生成的多个选通控制信号GCS包括选通输出使能信号(GOE)、选通开始信号(VST)和时钟信号(CLK)。
由控制信号生成器生成的多个数据控制信号包括源极开始脉冲(SSP)、源极移位时钟信号(SSC)、源极输出使能信号(SOE)和极性控制信号(POL)。
通过与在显示区域中形成多个像素电路的处理相同的处理来提供内置选通驱动器200。即，构成选通驱动器200的各种元件和TFT在制造构成各像素电路的各种元件和TFT的处理中与各种元件和TFT一起形成。
内置选通驱动器200通过使用从时序控制器400提供的选通控制信号GCS将上拉信号顺序地提供给选通线GL1至GLg。
选通控制信号GCS包括至少两个或更多时钟(CLK)以及至少两个更多电力。
上拉信号表示接通连接到各选通线的开关TFT的电压。关断开关TFT的电压被称为下拉信号，并且上拉信号和下拉信号的通用名称是扫描信号。
当TFT是N型TFT时，上拉信号是高电平电压，并且下拉信号是低电平电压。当TFT是P型TFT时，上拉信号是低电平电压，并且下拉信号是高电平电压。
内置选通驱动器200通过使用从时序控制器400提供的时钟和电力将上拉信号顺序地输出给选通线。
为此，内置选通驱动器200包括将上拉信号顺序地输出到多条选通线的移位寄存器、用于将各种时钟提供给移位寄存器的时钟供给线部分以及用于将各种电力提供给移位寄存器的电力供给线部分。
电力供给线部分包括至少两条或更多条电力供给线，并且通过电力供给线来提供具有不同电压的电力。
移位寄存器包括多个级，其包括多个晶体管。级彼此相关地连接，并且分别将扫描信号输出给选通线。
将在下面参考图4描述构成内置选通驱动器200的移位寄存器的示意性构造，将在下面参考图5描述移位寄存器的详细构造，并且将在下面参考图6详细描述根据本发明的第一实施方式的内置选通驱动器。
图4是示意性地示出应用于根据本发明的实施方式的内置选通驱动器的移位寄存器的示例性图，并且图5是用于应用于根据本发明的实施方式的内置选通驱动器的移位寄存器的电路图。
如上所述，根据本发明的实施方式的内置选通驱动器包括移位寄存器210，其将上拉信号顺序地输出到多条选通线；时钟供给线部分，其用于将各种时钟提供给移位寄存器210；以及电力供给线部分，其用于将各种电力提供给移位寄存器210。
时钟供给线部分包括至少两条或更多条时钟供给线CL，并且通过时钟供给线CL传输具有不同周期或脉冲宽度的时钟。
电力供给线部分包括至少两条或更多条电力供给线PL1至PL5，并且通过电力供给线PL1至PL5提供具有相同电压或不同电压的电力。
移位寄存器210包括多个级ST1至STg，其包括多个晶体管。级ST1至STg彼此相关地连接，并且将扫描信号SS1至SSg分别输出到选通线。
如图5中所示，应用于移位寄存器210的各级ST1至STg包括上拉晶体管T3，其输出用于接通形成在面板的各像素中的开关晶体管的上拉信号；以及下拉晶体管T5，其输出用于关断开关晶体管的下拉信号。上拉晶体管T3可以被称为缓冲晶体管(缓冲TFT)。
一个级240连接到一条选通线。级240的数目可以根据面板的结构和大小以及选通线的数目而不同地设置。在图4中，应用于包括n条选通线的面板100的移位寄存器210被示出为本发明的示例。在该情况下，构成移位寄存器210的g个级240以一一对应的关系连接到g条选通线。
然而，一个级可以沿着一条水平线连接到至少两条或更多条选通线。将参考图9至图11对此进行描述。
将在下面通过使用图5的级240来描述根据本发明的实施方式的移位寄存器210的基本操作。在图5中，在构成移位寄存器210的级240中，示出了从时序空中国hi其400接收开始信号的第一级ST1。图4中所示的构成移位寄存器210的各级240的构造与图5的第一级ST1相同。在该情况下，输入到各级的时钟的数目可以为至少一个或更多，并且时钟通过至少两条或更多条时钟提供线而分别提供给各级。
当选通开始信号Vst从时序控制器400输入到第一级ST1时，第一级ST1开始驱动。第一级ST1通过使用从时序控制器400传输的时钟和选通开始信号Vst生成第一上拉信号，将第一上拉信号输出到第一选通线GL1，并且将第一上拉信号传输给第二级ST2。第一上拉信号被传输给第二级ST2。第一上拉信号被通过上拉晶体管T3输出。在该情况下，第一上拉信号被通过下拉晶体管T5输出。第一上拉信号和第一下拉信号被包括在第一扫描信号SS1中。
第二级ST2根据第一上拉信号开始驱动，并且通过使用时钟CLK生成第二上拉信号以将第二上拉信号输出到第二选通线GL2。
在第三至第g级ST3至STg中同样地重复上述操作。
即，每级通过使用时钟CLK将扫描信号SS输出到对应的选通线。
可以根据输入到各级的时钟的数目和时钟的类型来不同地执行驱动各级的详细方法。
上面，由于示意性地示出了级，因此，仅描述了一个时钟输入到级，但是该级可以由至少两个或更多个时钟来驱动。而且，输入到各级的时钟可以具有不同的周期和脉冲宽度。
本发明不限于级的构造，并且因此不提供关于级的详细描述。
图6是根据本发明的第一实施方式的内置选通驱动器的构造图。下面，将描述图6的内置选通驱动器作为本发明的示例，其中，图6的内置选通驱动器包括图4的移位寄存器210(其包括图5的级240)、包括第一至第m时钟供给线CL1至CLm的时钟供给线部分220以及包括第一至第n电力供给线PL1至PLn的电力供给线部分230。
根据本发明的第一实施方式的内置选通驱动器包括移位寄存器210，其包括输出扫描信号并且设置在面板100的非显示区域120中的第一至第g级ST1至STg；时钟供给线部分220，其包括连接到移位寄存器210的m条时钟供给线CL1至CLm；以及电力供给线部分230，其包括连接到移位寄存器210的n条电力供给线PL1至PLn。这里，n和m是大于2的自然数。
在根据本发明的第一实施方式的内置选通驱动器中，时钟供给线CL1至CLm和电力供给线PL1至PLn中的至少一条或更多条线形成在移位寄存器210的第一侧方向上。而且，时钟供给线CL1至CLm和电力供给线PL1至PLn中的其它至少一条或更多条线形成在移位寄存器210的第二侧方向上。这里，当第一侧是面板的外方向时，第二侧可以与面板的显示区域相邻。而且，当第一侧与面板的显示区域相邻时，第二侧可以是面板的外方向。
特别地，在根据本发明的第一实施方式的内置选通驱动器中，如图6中所示，时钟供给线CL1至CLm可以形成在移位寄存器210的第一侧方向上，并且第一侧方向可以是面板的外方向。在该情况下，电力供给线PL1至PLn可以形成在移位寄存器210的第二侧方向上，并且第二侧方向可以与面板的显示区域相邻。
本发明增强了从级输出的上拉信号的输出特性。为此，时钟供给线CL1至CLm和电力供给线PL1至PLn分别布置在移位寄存器210的两侧。
因此，减少了一个时钟供给线与其它时钟供给线和电力供给线交叠的面积，并且因此，能够减少在时钟供给线中发生的延迟。
例如，各条时钟供给线包括沿着面板的外方向形成的主线以及从主线延伸并且连接到移位寄存器的分支线。各电力供给线包括沿着面板的外方向形成主线以及从主线延伸并且连接到移位寄存器的分支线。
在该情况下，构成一条时钟供给线的分支线与形成在一条时钟供给线的分支线与移位寄存器之间的其它时钟供给线的主线以及电力供给线的主线交叠。
然而，根据本实施方式，能够减少与直线交叠的主线的数目，并且因此，能够减少在交叠区域中形成的计生电容器的数目。因此，能够减少通过分支线提供给移位寄存器的时钟的延迟。
由于减少了通过时钟供给线提供给移位寄存器的时钟的延迟，因此能够减少从级中形成的上拉晶体管输出的上拉信号的延迟。
由于减少了上拉信号的延迟，因此能够增强根据本发明的第一实施方式的内置选通驱动器的性能，并且因此，能够增强包括根据本发明的第一实施方式的内置选通驱动器的FPD装置的性能。
图7是根据本发明的第二实施方式的内置选通驱动器的构造图。
如上所述，根据本发明的第二实施方式的内置选通驱动器包括移位寄存器210、时钟供给线部分220和电力供给线部分230。时钟供给线CL1至CLm和电力供给线PL1至PLn中的至少一条或更多条线形成在移位寄存器210的第一侧方向上，并且时钟供给线CL1至CLm和电力供给线PL1至PLn中的其它至少一条或更多条线形成在移位寄存器210的第二侧方向上。
特别地，在根据本发明的第二实施方式的内置选通驱动器中，如图7中所示，电力供给线PL1至PLn可以形成在移位寄存器210的第一侧方向上，并且第一侧方向可以是面板的外方向。
此外，时钟供给线CL1至CLm可以形成在移位寄存器210的第二侧方向上，并且第二侧方向可以与面板的显示区域相邻。
为了提供额外的描述，在图6中所示的根据本发明的第一实施方式的内置选通驱动器中，所有时钟供给线CL1至CLm可以形成在第一侧方向上，并且所有电力供给线PL1至PLn可以形成在第二侧方向上。然而，在图7中所示的根据本发明的第二实施方式的内置选通驱动器中，所有时钟供给线CL1至CLm可以形成在第二侧方向上，并且所有电力供给线PL1至PLn可以形成在第一侧方向上。即，可以根据FPD装置或面板，如图6或图7中所示地形成电力供给线和时钟供给线。
图8是根据本发明的第三实施方式的内置选通驱动器的构造图。
如上所述，根据本发明的第三实施方式的内置选通驱动器包括移位寄存器210、时钟供给线部分220和电力供给线部分230。时钟供给线CL1至CLm和电力供给线PL1至PLn中的至少一条或更多条线形成在移位寄存器210的第一侧方向上，并且时钟供给线CL1至CLm和电力供给线PL1至PLn中的其它至少一条或更多条线形成在移位寄存器210的第二侧方向上。
特别地，在根据本发明的第三实施方式的内置选通驱动器中，如图8中所示，m条时钟供给线CL1至CLm和n条电力供给线中的至少一个可以形成在移位寄存器210的第一侧方向上，并且第一侧方向可以是面板的外方向。
在该情况下，在n条电力供给线中，除了形成在第一侧方向上的电力供给线PL1之外的电力供给线PL2至PLn可以形成在移位寄存器210的第二侧方向上，并且第二侧方向可以与面板的显示区域相邻。
例如，在图8中，m条时钟供给线CL1至CLm和一条电力供给线PL1形成在第一侧方向上，并且n-1条电力供给线PL2至PLn形成在第二侧方向上。
然而，两条或更多条电力供给线可以形成在第一侧。
在根据本发明的第三实施方式的内置选通驱动器的另一修改示例中，n电力供给线和m条时钟供给线CL1至CLm中的至少一个可以形成在移位寄存器210的第二侧方向上，并且第二侧方向可以与面板的显示区域相邻。
在该情况下，在m条时钟供给线中，除了形成在第二侧方向上的时钟供给线之外的时钟供给线可以形成在移位寄存器210的第一侧方向上，并且第一侧方向可以是面板的外方向。
即，在图8中所示的本发明的第三实施方式中，所有时钟供给线CL1至CLm和一条电力供给线PL1形成在第一侧方向上，并且n-1条电力供给线PL2至PLn形成在第二侧方向上。
然而，在第三实施方式的另一示例中，时钟供给线中的一些可以形成在第一侧方向上，并且其它时钟供给线和所有电力供给线可以形成在第二侧方向上。
此外，在第三实施方式的又一示例中，所有电力供给线和一些时钟供给线可以形成在第一侧方向上，并且其它时钟供给线可以形成在第二侧方向上。
根据本发明，如上所述，时钟供给线的分支线减少了其它时钟供给线的主线与电力供给线的主线交叠的区域，从而防止了时钟的延迟。为此，因此，时钟供给线CL1至CLm以及电力供给线PL1至PLn可以被分为各种数目的线，并且在其间形成有移位寄存器210。
图9是示意性地示出应用于根据本发明的实施方式的内置选通驱动器的另一移位寄存器的示例性图。在下面的描述中，将不描述或将简要描述与上面参考图4描述的细节相同或类似的细节。
如上所述，根据本发明的实施方式的内置选通驱动器包括移位寄存器210，其将上拉信号顺序地输出到多条选通线；时钟供给线部分220，其用于将各种时钟提供给移位寄存器210；以及电力供给线部分230，其用于将各种电力提供给移位寄存器210。
时钟供给线部分220包括至少两条或更多条时钟供给线CL1至CLm，并且通过时钟供给线CL1至CLm传输具有不同周期或脉冲宽度的时钟。
电力供给线部分230包括至少两条或更多条电力供给线PL1至PLn，并且通过电力供给线PL1至PLn提供具有不同电压的电力。
移位寄存器210包括多个级ST1至STg，其包括多个晶体管。级ST1至STg彼此相关地连接，并且将扫描信号SS1至SSg分别输出到选通线。
如图4中所示，各级ST1至STg可以连接到形成在面板的一条水平线上的一条选通线，但是，如图9中所示，各级ST1至STg可以连接到形成在面板的一条水平线上的两条选通线，或者可以连接到三条或更多条选通线。
例如，如图4中所示，当一级连接到两条选通线时，各级可以通过两条选通线输出两个扫描信号(即，奇扫描信号SS1a至SSga以及偶扫描信号SS1b至SSgb)。
在该情况下，各级可以包括奇扫描信号输出单元240a，其输出奇扫描信号(例如，SS1a)；以及偶扫描信号输出单元240b，其输出偶扫描信号(例如，SS1b)。
如在图5的级中描述的，奇扫描信号输出单元240a可以构造有多个晶体管，并且可以通过使用两个或更多个时钟和两个或更多个电力输出奇扫描信号。而且，偶扫描信号输出单元240b可以构造有多个晶体管，并且可以通过使用两个或更多个时钟和两个或更多个电力来输出偶扫描信号。
为了提供额外的描述，各级ST1至STg可以包括至少两个或更多个扫描信号输出单元240a和240b。扫描信号输出单元240a和240b可以连接到形成在面板的一条水平线上的两条或更多条选通线，并且可以将两个或更多个扫描信号SS1a和SS1b输出到选通线。
即，本发明不限于奇扫描信号输出单元240a、偶扫描信号输出单元240b以及级的构造，并且因此，没有提供关于奇扫描信号输出单元240a、偶扫描信号输出单元240b的详细描述。
图10是根据本发明的第四实施方式的内置选通驱动器的构造图，并且图11是根据本发明的第五实施方式的内置选通驱动器的构造图。
在下面关于根据本发明的第四和第五实施方式的描述中，将描述图10的内置选通驱动器作为示例，其中，图10的内置选通驱动器包括图9的移位寄存器210、包括第一至第m时钟供给线CL1至CLm的时钟供给线部分220和包括第一至第n电力供给线PL1至PLn的电力供给线部分230。
如上所述，根据本发明的实施方式的内置选通驱动器包括移位寄存器210、时钟供给线部分220和电力供给线部分230。时钟供给线CL1至CLm和电力供给线PL1至PLn中的至少一条或更多条线形成在移位寄存器210的第一侧方向上，并且时钟供给线CL1至CLm和电力供给线PL1至PLn中的其它至少一条或更多条线形成在移位寄存器210的第二侧方向上。
特别地，构成应用于根据本发明的第四实施方式的内置选通驱动器的移位寄存器210的各级240可以包括至少两个或更多个扫描信号输出单元240a和240b。扫描信号输出单元240a和240b可以连接到形成在面板的一条水平线上的两条或更多条选通线，并且可以将两个或更多个扫描信号SS1a和SS1b输出到选通线。
构造有时钟供给线的时钟供给线部分220可以形成在移位寄存器210的第一侧方向和第二侧方向上。这里，第一侧方向可以是面板的外方向，并且第二侧方向可以与面板的显示区域相邻。在该情况下，构造有电力供给线的电力供给线部分230可以形成在扫描信号输出单元240a和240b之间。
例如，当如图10中所示，各级240包括两个扫描信号输出单元240a和240b并且输出两个扫描信号SS1a和SS1b时，构造有时钟供给线的时钟供给线部分220可以形成在第一侧方向和第二侧方向上，并且构造有电力供给线的电力供给线部分230可以形成在两个扫描信号输出单元240a与240b之间。
此外，构成应用于根据本发明的第五实施方式的内置选通驱动器的移位寄存器210的各级240可以包括至少两个或更多个扫描信号输出单元240a和240b。扫描信号输出单元240a和240b可以连接到形成在面板的一条水平线上的两条或更多条选通线，并且可以将两个或更多个扫描信号SS1a和SS1b输出到选通线。
构造有电力供给线的电力供给线部分230可以形成在移位寄存器210的第一侧方向和第二侧方向上。这里，第一侧方向可以是面板的外方向，并且第二侧方向可以与面板的显示区域相邻。在该情况下，构造有时钟供给线的时钟供给线部分220可以形成在扫描信号输出单元240a与240b之间。
例如，当如图11中所示，各级240包括两个扫描信号输出单元240a和240b并且输出两个扫描信号SS1a和SS1b时，构造有电力供给线的电力供给线部分230可以形成在第一侧方向和第二侧方向上，并且构造有时钟供给线的时钟供给线部分220可以形成在两个扫描信号输出单元240a与240b之间。
作为本发明的第五实施方式的另一示例，时钟供给线和电力供给线中的至少一条或更多条线可以形成在移位寄存器210的第一侧方向和第二侧方向上并且形成在两个或更多个扫描信号输出单元240a和240b之间。
例如，至少一个或更多个时钟供给线可以形成在第一方向上，至少一条或更多条时钟供给线可以形成在第二方向上，至少一条或更多条时钟供给线可以形成在扫描信号输出单元240a与240b之间，并且至少一条或更多条电力供给线可以形成在第一侧方向、第二侧方向上，并且形成在两个或更多个扫描信号输出单元240a与240b之间。
除了上述方法之外，可以以各种布置类型形成时钟供给线和电力供给线。
为了提供额外的描述，如上所述，时钟供给线的分支线减少了其它时钟供给线的主线与电力供给线的主线交叠的区域，从而防止了时钟的延迟。为此，因此，时钟供给线CL1至CLm以及电力供给线PL1至PLn可以被分为各种数目的线，并且形成在第一侧方向、第二侧方向上，并且形成在两个或更多个扫描信号输出单元240a与240b之间。
图12是应用于根据本发明的实施方式的内置选通驱动器的时钟供给线和电力供给线的构造图。图12的(a)是示出线的平面的示例性图，并且图12的(b)是示出线的截面表面的示例性图。
如图12的(a)中所示，构成时钟供给线部分220的时钟供给线CL1至CLm中的每一个包括沿着面板的外方向形成的主线221；以及从主线221延伸并且连接到移位寄存器210的分支线222。构成电力供给线部分230的电力供给线PL1至PLn中的每一个包括沿着面板的外方向形成的主线231以及从主线231延伸并且连接到移位寄存器210的分支线232。
例如，当主线221或231形成在构成面板100的第一基板的基础基板291上时，以特定的间隔布置主线，并且分支线222或232可以以第一电介质292与主线221或231分离。分支线222或232能够由第二电介质293保护。
可以以各种类型形成主线221或231和分支线222或232。
这里，分支线222或232可以与构成级240的TFT的栅电极形成在同一层上，并且可以与TFT的源电极和漏电极形成在同一层上。
作为另一示例，主线221或231可以与级240中形成的TFT的栅电极形成在同一层上，并且可以与TFT的源电极和漏电极形成在同一层上。
为了提供进一步的描述，时钟供给线和电力供给线中的每一个包括沿着面板的外方向形成的主线221或231以及将主线电连接到移位寄存器210的分支线222或232。分支线可以与构成级的TFT的栅电极形成在同一层上，并且可以与TFT的源电极和漏电极形成在同一层上。主线221或231和分支线222或232可以形成在不同层上。
此外，形成在第一侧方向上的每个时钟供给线的分支线222没有与形成在第二侧方向上或者形成在输出单元之间的时钟供给线和电力供给线的主线221或231交叠。而且，形成在第二侧方向上的每个时钟供给线的分支线222没有与形成在第一侧方向上或者形成在输出单元之间的时钟供给线和电力供给线的主线221或231交叠。而且，形成在输出单元之间的每个时钟供给线的分支线222没有与形成在第一侧方向上和第二侧方向上的时钟供给线和电力供给线的主线221或231交叠。
图13是示出应用于根据本发明你给的实施方式的内置选通驱动器的TFT的截面表面的示例性图。特别地，图13是示出共面型TFT的示例性图。
包括上拉晶体管T3和下拉晶体管T5的多个TFT形成在级240中。
一般来说，每个TFT包括形成在基板上的栅电极、覆盖栅电极的栅极绝缘层、形成在栅极绝缘层上的半导体层以及形成在半导体层上的源电极和漏电极。即，在一般的TFT中，栅电极形成在基板的最下端。
然而，近来，如图13中所示，共面型TFT得到了广泛的使用，在共面型TFT中，半导体层212形成在基础基板211或形成在基础基板上的缓冲层(未示出)上并且栅电极214形成在半导体层212上。
例如，共面型TFT可以包括形成在基础基板211上的半导体层212、形成在半导体层212上的栅极绝缘层213、形成在栅极绝缘层213上的栅电极214、覆盖栅电极214的保护层215、形成在半导体层212和保护层215上的源电极216以及形成在半导体层212和保护层215上的漏电极217。
即，在共面型TFT中，顺序地形成半导体层212、栅电极214、保护层(介电层)215、源电极216和漏电极217，并且源电极216通过半导体层212的从其移除了保护层215的部分电连接到漏电极217。
这里，TFT可以由氧化物形成。
如上所述，在由氧化物形成的共面型TFT中，减少了栅-漏寄生电容器(Cgd)的数目，并且因此，由时钟供给线的交叠引起的寄生电容器是上拉信号的延迟的主要原因。
即，由于减少了栅-漏寄生电容器(Cgd)的数目，因此，由时钟供给线的交叠引起的寄生电容器是上拉信号的延迟的主要原因。
因此，当在上面参考图3至图11描述的选通驱动器的级240中形成图13中所示的共面型TFT时，能够使得本发明的效果最大化。
将在下面额外地描述本发明。
首先，当形成在级中的TFT形成为共面类型并且由氧化物形成时，能够高效地使用本发明。
其次，根据本发明的实施方式，主线221或231可以以直接类型结合到分支线222或232，或者主线221或231可以通过使用第三金属而结合到分支线222或232。例如，在图12的(b)中示出了直接类型。然而，绝缘体可以沉积在分支线上，第三金属可以沉积在绝缘体上，并且主线可以由第三金属电连接到分支线。
第三，根据本发明的实施方式，由于通过减少时钟的数目来构造电路，因此，能够减少电路的面积，并且减少了线之间交叠的数目。因此，能够减少错误率。
即，本发明能够高效地应用于其中需要多个输出，需要多个时钟和电力并且使用由氧化物形成的共面型TFT的有机发光显示装置。
根据本发明的实施方式，减少了时钟供给线的负载，并且因此，能够增强移位寄存器的特性。因此，能够减少上拉信号的延迟。
即，根据本发明的实施方式，减少了时钟供给线之间的交叠和时钟供给线与电力供给线之间的交叠，并且因此，能够减少内置选通驱动器的错误率。
对于本领域技术人员来说显而易见的是，在不偏离本发明的精神和范围的情况下，能够在本发明中进行各种修改和变化。因此，想要的是，本发明涵盖所附权利要求及其等价物的范围内的本发明的修改和变化。
Claims (13)
1.一种内置选通驱动器，所述选通驱动器包括：
移位寄存器，所述移位寄存器设置在面板的非显示区域中，并且被构造为包括用于输出扫描信号的第一至第g级；
时钟供给线部分，所述时钟供给线部分被构造为包括连接到所述移位寄存器的m条时钟供给线；以及
电力供给线部分，所述电力供给线部分被构造为包括连接到所述移位寄存器的n条电力供给线，
其中，所述时钟供给线和所述电力供给线中的至少一条或更多条线形成在所述移位寄存器的第一侧方向上，并且
所述时钟供给线和所述电力供给线中的其它至少一条或更多条线形成在所述移位寄存器的第二侧方向上。
2.根据权利要求1所述的内置选通驱动器，其中
所述时钟供给线形成在所述移位寄存器的所述第一侧方向上，并且所述第一侧方向是所述面板的外方向，并且
所述电力供给线形成在所述移位寄存器的所述第二侧方向上，并且所述第二侧方向与所述面板的显示区域相邻。
3.根据权利要求1所述的内置选通驱动器，其中，
所述电力供给线形成在所述移位寄存器的所述第一侧方向上，并且所述第一侧方向是所述面板的外方向，并且
所述时钟供给线形成在所述移位寄存器的所述第二侧方向上，并且所述第二侧方向与所述面板的显示区域相邻。
4.根据权利要求1所述的内置选通驱动器，其中，
所述n条电力供给线中的至少一条和所述m条时钟供给线形成在所述移位寄存器的所述第一侧方向上，并且所述第一侧方向是所述面板的外方向，并且
在所述n条电力供给线中，除了形成在所述第一侧方向上的电力供给线之外的电力供给线形成在所述移位寄存器的所述第二侧方向上，并且所述第二侧方向与所述面板的显示区域相邻。
5.根据权利要求1所述的内置选通驱动器，其中，
所述m条时钟供给线中的至少一条和所述n条电力供给线形成在所述移位寄存器的所述第二侧方向上，并且所述第二侧方向与所述面板的显示区域相邻，并且
在所述m条时钟供给线中，除了形成在所述第二侧方向上的所述时钟供给线之外的时钟供给线形成在所述移位寄存器的所述第一侧方向上，并且所述第一侧方向是所述面板的外方向。
6.根据权利要求1所述的内置选通驱动器，其中，
所述m条时钟供给线中的至少一条和所述n条电力供给线形成在所述移位寄存器的所述第一侧方向上，并且所述第一侧方向是所述面板的外方向，并且
在所述m条时钟供给线中，除了形成在所述第一侧方向上的所述时钟供给线之外的时钟供给线形成在所述移位寄存器的所述第二侧方向上，并且所述第二侧方向与所述面板的显示区域相邻。
7.根据权利要求1所述的内置选通驱动器，其中，
所述n条电力供给线中的至少一条和所述m条时钟供给线形成在所述移位寄存器的所述第二侧方向上，并且所述第二侧方向与所述面板的显示区域相邻，并且
在所述n条电力供给线中，除了形成在所述第二侧方向上的电力供给线之外的电力供给线形成在所述移位寄存器的所述第一侧方向上，并且所述第一侧方向是所述面板的外方向。
8.根据权利要求1所述的内置选通驱动器，其中，
每级包括至少两个或更多个扫描信号输出单元，并且
所述至少两个或更多个扫描信号输出单元连接到沿着所述面板的一条水平线形成的两条或更多条选通线，并且将两个或更多个扫描信号输出到多条选通线。
9.根据权利要求8所述的内置选通驱动器，其中
所述时钟供给线形成在所述移位寄存器的所述第一侧方向和所述第二侧方向上，
所述第一侧方向是所述面板的外方向，
所述第二侧方向与所述面板的显示区域相邻，并且
所述电力供给线形成在所述至少两个或更多个扫描信号输出单元之间。
10.根据权利要求8所述的内置选通驱动器，其中，
所述电力供给线形成在所述移位寄存器的所述第一侧方向和所述第二侧方向上，
所述第一侧方向是所述面板的外方向，
所述第二侧方向与所述面板的显示区域相邻，并且
所述时钟供给线形成在所述至少两个或更多个扫描信号输出单元之间。
11.根据权利要求8所述的内置选通驱动器，其中，所述时钟供给线和所述电力供给线中的至少一条或更多条形成在所述移位寄存器的所述第一侧方向和所述第二侧方向上并且形成在所述两个或更多个扫描信号输出单元之间。
12.根据权利要求1所述的内置选通驱动器，其中，
所述时钟供给线和所述电力供给线中的每一条包括沿着所述面板的外方向形成的主线和被构造为将所述主线电连接到所述移位寄存器的分支线，
多条分支线与级中形成的薄膜晶体管TFT的栅电极形成在同一层上，或者与所述TFT的源电极和漏电极形成在同一层上，并且
所述主线和所述分支线形成在不同层上。
13.根据权利要求1所述的内置选通驱动器，其中，形成在级中并且输出所述扫描信号的上拉信号的上拉晶体管形成为共面类型。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2013-0128964 | 2013-10-29 | ||
| KR1020130128964A KR102114751B1 (ko) | 2013-10-29 | 2013-10-29 | 내장형 게이트 드라이버 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104575350A true CN104575350A (zh) | 2015-04-29 |
| CN104575350B CN104575350B (zh) | 2017-08-04 |
Family
ID=52994715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410593430.9A Active CN104575350B (zh) | 2013-10-29 | 2014-10-29 | 内置选通驱动器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US9571089B2 (zh) |
| KR (1) | KR102114751B1 (zh) |
| CN (1) | CN104575350B (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105118422A (zh) * | 2015-09-30 | 2015-12-02 | 京东方科技集团股份有限公司 | 一种栅极集成驱动电路、显示面板、显示装置及驱动方法 |
| CN106328063A (zh) * | 2015-06-30 | 2017-01-11 | 乐金显示有限公司 | 内置选通驱动器及使用该内置选通驱动器的显示装置 |
| CN107305306A (zh) * | 2016-04-20 | 2017-10-31 | 三星显示有限公司 | 显示装置 |
| CN113571021A (zh) * | 2021-06-30 | 2021-10-29 | 上海中航光电子有限公司 | 显示面板及显示装置 |
| WO2022198487A1 (zh) * | 2021-03-24 | 2022-09-29 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| WO2022246756A1 (zh) * | 2021-05-27 | 2022-12-01 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI512701B (zh) * | 2013-08-08 | 2015-12-11 | Novatek Microelectronics Corp | 液晶顯示器及其閘極驅動器 |
| KR102114751B1 (ko) * | 2013-10-29 | 2020-05-26 | 엘지디스플레이 주식회사 | 내장형 게이트 드라이버 |
| KR102392889B1 (ko) * | 2015-08-07 | 2022-05-03 | 엘지디스플레이 주식회사 | 표시장치 |
| TWI622987B (zh) * | 2016-02-26 | 2018-05-01 | 瀚宇彩晶股份有限公司 | 閘極驅動電路和顯示裝置 |
| CN107221277A (zh) * | 2016-03-21 | 2017-09-29 | 北京小米移动软件有限公司 | 显示屏组件、终端以及显示屏控制方法 |
| KR20180028097A (ko) * | 2016-09-07 | 2018-03-16 | 삼성디스플레이 주식회사 | 표시장치 |
| KR102659876B1 (ko) * | 2016-12-30 | 2024-04-22 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치 |
| KR102453711B1 (ko) * | 2017-12-19 | 2022-10-11 | 엘지디스플레이 주식회사 | 표시 장치 |
| CN113971940B (zh) | 2020-07-24 | 2023-03-10 | 京东方科技集团股份有限公司 | 栅驱动电路和显示面板 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1704804A (zh) * | 2004-05-31 | 2005-12-07 | Lg.菲利浦Lcd株式会社 | 具有内置驱动电路的液晶显示板 |
| CN1753072A (zh) * | 2004-09-23 | 2006-03-29 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其驱动方法 |
| US20120146978A1 (en) * | 2010-12-13 | 2012-06-14 | Samsung Mobile Display Co., Ltd. | Shift Register and Display Apparatus |
| US20130100006A1 (en) * | 2011-10-21 | 2013-04-25 | Au Optronics Corporation | Display panel and gate driving circuit thereof |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW455725B (en) * | 1996-11-08 | 2001-09-21 | Seiko Epson Corp | Driver of liquid crystal panel, liquid crystal device, and electronic equipment |
| TWI514348B (zh) * | 2006-09-29 | 2015-12-21 | Semiconductor Energy Lab | 顯示裝置和電子裝置 |
| KR101502174B1 (ko) * | 2008-12-23 | 2015-03-12 | 엘지디스플레이 주식회사 | 제어 드라이버 및 이를 구비한 표시장치 |
| CN113903796A (zh) * | 2009-10-16 | 2022-01-07 | 株式会社半导体能源研究所 | 逻辑电路和半导体器件 |
| JP5442103B2 (ja) | 2010-02-25 | 2014-03-12 | シャープ株式会社 | 表示装置 |
| KR101097347B1 (ko) * | 2010-03-11 | 2011-12-21 | 삼성모바일디스플레이주식회사 | 게이트 구동 회로 및 이를 이용한 표시 장치 |
| KR101373979B1 (ko) * | 2010-05-07 | 2014-03-14 | 엘지디스플레이 주식회사 | 게이트 쉬프트 레지스터와 이를 이용한 표시장치 |
| KR101275713B1 (ko) * | 2011-10-14 | 2013-06-17 | 경희대학교 산학협력단 | 산화물 반도체 인버터 및 이를 이용한 디스플레이 구동장치 |
| KR102027169B1 (ko) * | 2012-12-21 | 2019-10-01 | 엘지디스플레이 주식회사 | 유기 발광 디스플레이 장치와 이의 구동 방법 |
| JP2014167619A (ja) * | 2013-01-30 | 2014-09-11 | Japan Display Inc | 表示装置、表示装置の駆動方法及び電子機器 |
| KR102114751B1 (ko) * | 2013-10-29 | 2020-05-26 | 엘지디스플레이 주식회사 | 내장형 게이트 드라이버 |
| CN104299590B (zh) * | 2014-10-30 | 2016-08-24 | 京东方科技集团股份有限公司 | 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置 |
| TWI552129B (zh) * | 2014-11-26 | 2016-10-01 | 群創光電股份有限公司 | 掃描驅動電路及應用其之顯示面板 |
-
2013
- 2013-10-29 KR KR1020130128964A patent/KR102114751B1/ko active IP Right Grant
-
2014
- 2014-10-20 US US14/518,470 patent/US9571089B2/en active Active
- 2014-10-29 CN CN201410593430.9A patent/CN104575350B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1704804A (zh) * | 2004-05-31 | 2005-12-07 | Lg.菲利浦Lcd株式会社 | 具有内置驱动电路的液晶显示板 |
| CN1753072A (zh) * | 2004-09-23 | 2006-03-29 | Lg.菲利浦Lcd株式会社 | 液晶显示器件及其驱动方法 |
| US20120146978A1 (en) * | 2010-12-13 | 2012-06-14 | Samsung Mobile Display Co., Ltd. | Shift Register and Display Apparatus |
| US20130100006A1 (en) * | 2011-10-21 | 2013-04-25 | Au Optronics Corporation | Display panel and gate driving circuit thereof |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106328063A (zh) * | 2015-06-30 | 2017-01-11 | 乐金显示有限公司 | 内置选通驱动器及使用该内置选通驱动器的显示装置 |
| US10102793B2 (en) | 2015-06-30 | 2018-10-16 | Lg Display Co., Ltd. | Built-in gate driver and display device using the same |
| CN106328063B (zh) * | 2015-06-30 | 2018-12-18 | 乐金显示有限公司 | 内置选通驱动器及使用该内置选通驱动器的显示装置 |
| CN105118422A (zh) * | 2015-09-30 | 2015-12-02 | 京东方科技集团股份有限公司 | 一种栅极集成驱动电路、显示面板、显示装置及驱动方法 |
| CN107305306A (zh) * | 2016-04-20 | 2017-10-31 | 三星显示有限公司 | 显示装置 |
| WO2022198487A1 (zh) * | 2021-03-24 | 2022-09-29 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN115398532A (zh) * | 2021-03-24 | 2022-11-25 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| GB2609870A (en) * | 2021-03-24 | 2023-02-15 | Boe Technology Group Co Ltd | Display substrate and method for preparing same, and display apparatus |
| CN115398532B (zh) * | 2021-03-24 | 2023-11-28 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| WO2022246756A1 (zh) * | 2021-05-27 | 2022-12-01 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN113571021A (zh) * | 2021-06-30 | 2021-10-29 | 上海中航光电子有限公司 | 显示面板及显示装置 |
| CN113571021B (zh) * | 2021-06-30 | 2023-03-14 | 上海中航光电子有限公司 | 显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102114751B1 (ko) | 2020-05-26 |
| US9571089B2 (en) | 2017-02-14 |
| KR20150050609A (ko) | 2015-05-11 |
| US20150116008A1 (en) | 2015-04-30 |
| CN104575350B (zh) | 2017-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104575350A (zh) | 内置选通驱动器 | |
| CN110007792B (zh) | 显示装置 | |
| KR102360787B1 (ko) | 내장형 게이트 드라이버 및 그를 이용한 표시 장치 | |
| CN106104664B (zh) | 显示装置及其驱动方法 | |
| KR101759985B1 (ko) | 게이트 구동 장치 및 이를 포함하는 액정 표시 장치 | |
| KR102499314B1 (ko) | 게이트 드라이버 및 이를 포함하는 디스플레이 장치 | |
| US20180138256A1 (en) | Display Panel and Organic Light-Emitting Diode Display Device Using the Same | |
| CN104751764B (zh) | 显示装置及其驱动方法 | |
| CN103943060B (zh) | 有机发光显示器及其像素电路、像素电路的驱动方法 | |
| KR102476468B1 (ko) | 터치 스크린을 구비하는 표시장치 | |
| CN104036731B (zh) | 像素电路和显示装置 | |
| CN103680397A (zh) | 级电路和使用该级电路的有机发光显示器 | |
| CN105788529A (zh) | 一种有机发光显示面板及其驱动方法 | |
| CN103913865A (zh) | 显示装置 | |
| US11238809B2 (en) | Scan signal driver and a display device including the same | |
| CN108010494A (zh) | 栅极驱动器和使用该栅极驱动器的显示装置 | |
| CN103903546B (zh) | 图像显示装置及其驱动方法 | |
| KR20160017390A (ko) | 디스플레이 장치의 게이트 드라이버 | |
| US11276352B2 (en) | Display device with improved current drive, reduced circuit area and power consumption | |
| KR102455584B1 (ko) | Oled 표시패널과 이를 이용한 oled 표시 장치 | |
| CN107331295A (zh) | 显示器面板 | |
| CN109559684A (zh) | 移位寄存器及包括该移位寄存器的显示装置 | |
| KR102040650B1 (ko) | 스캔 구동부 및 이를 이용한 표시장치 | |
| KR102496175B1 (ko) | 표시 장치 및 그 구동방법 | |
| KR102175405B1 (ko) | 쉬프트 레지스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |