CN104507852A - 晶片级封装的红外焦平面阵列的抗反射涂敷盖晶片中的应力减缓方法 - Google Patents

Abstract

提供减少由盖晶片的抗反射涂层引起的晶片弯曲的方法。所述方法可以利用其中具有至少一个开口部的遮蔽掩模，所述开口部定位得对着所述盖晶片中的凹陷区域。所述方法还可以包括通过所述遮蔽掩模将至少一层抗反射涂层材料沉积到盖晶片的平面侧，以便在所述平面侧上提供非连续涂层。

Description

晶片级封装的红外焦平面阵列的抗反射涂敷盖晶片中的应力减缓方法

背景技术

微机电系统(MEMS)是一种大体上可以描述为使用微加工技术制造的微型化机械和电子机械元件的技术。MEMS器件的物理临界尺寸可以在从远小于1微米到若干毫米的范围。类似地，MEMS器件的类型可以从没有任何活动元件的相对简单结构到具有在集成微电子装置控制下的多个活动元件的极其复杂的机电系统。MEMS器件的非限制性示例包括诸如单波段或多波段检测器焦平面阵列(FPA)或微辐射热计(microbolometer)之类的传感器和光学器件。FPA器件可以包括单波段或多波段集成FPA(例如单波段可见谱FPA器件或能够检测近红外(IR)谱辐射和可见谱辐射二者的集成双波段FPA器件)。

微辐射热计是能在FPA中使用的MEMS器件的示例。微辐射热计是通过加热具有温度相关电阻的材料来测量入射电磁辐射的功率的器件。所得温度增量与所吸收的辐射能量相关，并且其通过辐射热计的热敏电阻材料的电阻变化而被测量。测量可通过多种温度感测技术中的任意一种来进行，包括热电法、焦热电法或电阻法。术语“非冷却红外辐射热计”通常指的是电阻型微辐射热计，其中温度增量通过电阻变化来测量。微辐射热计的这些类型可以用在商业和军事IR成像应用中。

微辐射热计通常使用集成电路制造技术来制造。基本结构包括含有FPA的基板，FPA包括与各像素对应的多个检测器元件。基板包含与检测器元件电耦接的集成电路，一般称为读出集成电路(ROIC)。在制造后，微辐射热计一般置于真空封装中，以便为器件提供隔离环境。因为气体的存在会妨碍性能，所以真空封装为感测器件提供最佳的环境。替选地，辐射热计可以封装在包括一种或多种气体的特定气氛中。

发明内容

各方面和各实施例总体上涉及用于减少盖晶片弯曲的方法，更特别地，涉及减少由在盖晶片上的抗反射涂层引起的晶片弯曲。

根据一个或多个实施例，提供了一种减少由在盖晶片上的抗反射涂层引起的晶片弯曲的方法。所述方法包括提供具有平面侧和相对的腔体侧的盖晶片，所述腔体侧包括至少一个凹陷区域和在所述至少一个凹陷区域任一侧的分隔区域(dividing region)，将其中具有至少一个开口部的第一遮蔽掩模设置在所述盖晶片的平面侧上，对准所述第一遮蔽掩模以使得所述至少一个开口部定位为对着所述至少一个凹陷区域，以及通过所述第一遮蔽掩模将至少一层抗反射涂层材料沉积到所述盖晶片的平面侧上以便在所述平面侧上提供非连续涂层。

在另一方面，所述非连续涂层的尺寸被设置并且所述非连续涂层被配置以使得对于直径8英寸的盖晶片而言，由所述抗反射涂层引起的晶片弯曲小于30微米。在某些方面，所述晶片弯曲小于20微米。

在至少一个方面，所述第一遮蔽掩模中的所述至少一个开口部的尺寸设置为可察觉地(appreciably)延伸超出所述盖晶片上的所述至少一个凹陷区域。在另一方面，所述至少一个凹陷区域与相应的器件晶片上的至少一个微机电系统(MEMS)器件的位置相对应。

在某些方面，所述非连续涂层与所述盖晶片上的切割道(saw street)相对应。在另一方面，所述方法还包括将其中具有至少一个开口部的第二遮蔽掩模设置在所述盖晶片的腔体侧上方，以及对准所述第二遮蔽掩模以使得所述至少一个开口部位于所述至少一个凹陷区域上方。根据另一方面，所述方法还包括通过所述第二遮蔽掩模中的所述至少一个开口部将至少一层抗反射涂层材料沉积到所述盖晶片的腔体侧上，以便在所述腔体侧提供非连续涂层。在各方面，在所述平面侧上的所述非连续涂层的尺寸被设置并且所述非连续涂层被配置以使得对于直径8英寸的盖晶片而言，由所述抗反射涂层引起的晶片弯曲小于30微米。在某些方面，在所述平面侧上的所述非连续涂层的尺寸被设置并且所述非连续涂层被配置以使得由所述抗反射涂层引起的晶片弯曲与由所述腔体侧上的所述抗反射涂层引起的晶片弯曲相平衡。在另一方面，所述方法还包括提供其上形成有至少一个MEMS器件的器件晶片。

根据另一方面，所述方法还包括将所述盖晶片设置在所述器件晶片上方，使得所述盖晶片的腔体侧面向所述至少一个MEMS器件，使所述盖晶片对准所述器件晶片以使得所述至少一个凹陷区域位于所述至少一个MEMS器件上方，以及将所述盖晶片接合(bond)到所述器件晶片以便创建接合结构。

在至少一个方面，所述方法还包括通过由所述盖晶片的所述平面侧上的所述非连续涂层提供的检查区域来检查所述接合结构。在某些方面，所述检查利用电荷耦合器件(CCD)来执行。

下面将详细描述另一些方面、实施例、以及这些示范性方面和实施例的优点。这里公开的实施例可以按照任何与这里公开的原理中的至少一个一致的方式与其他实施例相组合，并且对“实施例”、“一些实施例”、“替选实施例”、“各实施例”、“一实施例”等的提及不一定相互排除，旨在表明所描述的特定特征、结构或特性可包括在至少一个实施例中。这里出现的这些术语不一定全部都指的是同一实施例。

附图说明

下面参照附图论述至少一个实施例的各方面，附图未按比例绘制。附图被包括以提供示范以及对各方面和实施例的进一步理解，并且被包括在本说明书中构成本说明书的一部分，但是无意作为对本发明的限制的定义。在附图中，示于各图中的每个相同或几乎相同的部件由相似的数字表示。为了清楚起见，可能没有在每幅图中标注每个部件。在附图中：

图1是示出根据本发明一些方面的与器件晶片的一部分相接合的盖晶片的一部分的侧横截面视图的图；

图2A是根据本发明一些方面的配置中的未涂敷盖晶片的侧横截面视图的图；

图2B是使用传统方法涂敷的盖晶片的侧横截面视图的图；

图2C是使用根据本发明一些方面的方法涂敷的盖晶片的侧横截面视图的图；

图3是根据一些实施例的减小晶片弯曲的方法的流程图；

图4是示出根据本发明一些方面的盖晶片的示例的图；以及

图5是示出根据本发明一些方面的与器件晶片的一部分相接合的盖晶片的一部分的侧横截面视图的图。

具体实施方式

各方面和各实施例涉及提供用于减少由抗反射涂层引起的晶片弯曲的方法。特别地，各方面和各实施例涉及减少盖晶片中的晶片弯曲。

如上所述，包括微辐射热计的MEMS器件通常安置在真空封装中，以便为器件提供隔离环境。例如，盖晶片可与ROIC器件晶片相接合，包封传感器器件(例如一个或多个微辐射热计)以便提供围绕传感器器件的受保护且密封的环境。盖晶片的制造可包括用抗反射(AR)涂层涂敷盖晶片。在某些应用中，AR涂层可被包括在盖晶片的两面上。如下面进一步论述的那样，在晶片的两面上AR涂层的尺寸可能不同，这可能引起盖晶片中的内部应力。内部应力使盖晶片弓起或弯曲，这导致多重加工考量。因此，如下面更详细地论述的那样，各方面和各实施例涉及通过选择性地应用AR涂层来减少或消除盖晶片中的弯曲。

完全封装的MEMS器件包括图1所示的传感器元件。这里使用时，术语“微机电系统”和“MEMS”可以相互替代使用，并且可以指的是各种MEMS器件中的任何一种。在以下描述中，术语“MEMS器件”用作指示机电器件的通用术语，并且无意指的是任何特定尺寸的机电器件，除非另外特别注明。在至少一个实施例中，MEMS器件是非冷却红外辐射热计FPA。

参照图1，示出MEMS器件的一个实例，诸如FPA，包括形成在ROIC晶片120上的像素阵列110。为了性能相关的目的，器件可能需要封装在包括可靠的气密密封和集成红外(IR)窗口结构130的真空中。窗口130可包括透射红外辐射的至少一部分盖晶片140。对于基于MEMS的微辐射热计，可以在晶片级进行这种封装。在这种器件的制造工艺的一个示例中，覆盖传感器元件的盖晶片140由半导体晶片形成。将盖晶片140固定到ROIC晶片120可以在传感器元件(例如像素阵列120)形成在ROIC晶片上之后来进行。在盖固定到晶片之后可以执行划片(dicing)工艺以产生单个器件，这样的单个器件的例子示于图1中。

如图1所示，盖晶片140可涂敷有抗反射(AR)涂层150。窗口区域由被蚀刻到盖晶片140中的凹陷160形成，且与覆盖有AR涂层150的盖晶片区域相对应。例如，盖晶片140的凹陷区域160位于像素阵列110上方并且用焊料接合件170接合到ROIC晶片120，以创建包围且密封的环境。

这里使用时，术语“帽晶片”和“盖晶片”可互换使用，指的是适于与包括诸如MEMS器件之类的一个或多个器件的器件晶片一起使用的包括至少一个凹陷的晶片。这里使用时，术语“凹陷”指的是可描述为晶片材料中的腔体的结构，所述腔体实际上不延伸穿过所述晶片。在某些例子中，盖晶片140以在覆盖像素阵列110的凹陷160内形成气密密封环境的方式附着到器件晶片120。凹陷区域160可包括一个或多个光学透射材料层。在此配置中，盖晶片140提供在像素阵列110上方的光学透射窗口130。

光学透射窗口130可以由允许电磁谱中的一个或多个波长的能量穿过窗口的光学透射材料构造而成，或涂敷有该材料。例如，所述材料可以在可见谱、IR谱或二者中是光学透射性的。在可见光谱和IR光谱二者中是光学透射性的非硅基(non-silicon-based)材料的例子包括但不限于硒化锌(zincselenide)、硫化锌(zinc sulfide)、蓝宝石(sapphire)材料等。这些材料可以在实践所公开的系统和方法时用作盖晶片材料，以用于封装或真空封装能够检测IR光谱辐射和可见光谱辐射二者的多波段集成FPA器件。

如上所述，盖晶片140的至少一部分可以涂敷有AR涂层150。AR涂层可包括电介质材料薄层，所述电介质材料薄层具有选定的厚度从而所述涂层中的干涉效应使得从AR涂层的顶表面反射的波与从下面的半导体表面反射的波异相(out-of-phase)。异相的反射波彼此相消干涉，以致于净反射能量基本为0。AR涂层150可以是适于执行本文所公开的方法和系统中描述的抗反射功能这一目的的任何材料。例如，AR涂层可包括锗或ZnS。在某些实施例中，AR涂层150可以是IR透射材料。AR涂层150的厚度可以取决于特定应用的期望波长和通带。例如，可以选择AR涂层150的厚度，使得电介质材料中的波长是入射波波长的1/4。取决于应用，AR涂层150的厚度范围可以从几百埃到几千埃。在某些实施例中，AR涂层可以以多个单独的层沉积，每层的厚度范围可以从几百埃到几千埃。

图2A示出具有平面侧210和相对的腔体侧220的未涂敷盖晶片140的例子。如图2所示，腔体侧220包括一个或多个凹陷160。在许多应用中，期望用一个或多个薄膜—包括由AR材料制成的薄膜—涂敷盖晶片140的腔体侧220的凹陷160以及平面侧210。

薄膜中的应力可源自于热膨胀差异(热应力)或沉积膜的微结构(本征应力)。这里使用时，术语“内应力”在关于薄膜使用时可以指的是热应力、本征应力、张应力和压应力中的任何一种。热应力可由于膜沉积通常在室温以上进行而产生。在从沉积温度冷却到室温时，基板和膜的热膨胀系数的差异导致热应力。本征应力源自于原子沉积在基板上时在膜中产生的微结构。张应力源自于薄膜中的微孔，其由跨越孔洞的原子的吸引相互作用而引起。膜想要“小于”基板，因为它被“拉伸”以适配。压应力源自于沉积过程中重离子或高能粒子撞击膜时。影响如同用锤击打膜，使原子挤得更紧。膜想要“大于”基板，因为它被“压”以适配。

图2B示出已经使用传统涂敷方法用诸如AR涂层150之类的薄膜在腔体侧和平面侧进行涂敷的盖晶片140的例子。如图2B所示，平面侧包括AR材料150a的连续涂层，腔体侧包括仅在凹陷160内的材料涂层。这种配置导致AR涂层内的内应力不平衡，且如图2B所示，这种不平衡导致晶片弯曲。

在某些例子中，AR涂层150中的内应力可引起从大约60微米到100微米以上的弯曲。该弯曲可影响多个处理步骤。例如，该弯曲可导致腔体侧的AR涂层的非均匀抛光去除(polishing off)(如果采用抛光去除处理)，阻碍盖晶片和器件晶片之间的适当对准，妨碍与加热器夹具或其它相关结构的完全热接触，并且影响晶片级接合工艺。

根据至少一个实施例，由AR涂层引起的晶片弯曲问题可以通过在盖晶片的平面侧设置非连续AR涂层而得到解决，如图2C所示。在所示的例子中，在平面侧210上的涂层230是非连续的，或分段的。在盖晶片140的腔体侧220上，涂层240设置在凹陷160中。盖晶片140的腔体侧220包括通过未涂敷的分隔区域270彼此分隔开的凹陷区域160。平面侧230上的涂层230的分段缓解了涂层中的内应力，进而减少或消除了晶片弯曲。例如，非连续涂层230可形成图案，其中由一个或多个涂层材料限定的区域通过没有被涂层材料覆盖的区域彼此分隔开。在一个实施例中，非连续涂层230的图案与盖晶片140的腔体侧220的凹陷上的图案相对应，使得盖晶片任一侧上的涂层的各部分彼此重叠。这示于图2C中。如上所述，涂层230和240中的至少一个可以是AR涂层。虽然图2C示出了在盖晶片140两侧上的涂层230和240，但是将理解，在其它实施例中非连续涂层230可以形成在盖晶片的平面侧210上，而在腔体侧220上没有涂层。

在至少一个实施例中，减少盖晶片140中的晶片弯曲的方法包括使用遮蔽掩模沉积非连续涂层230。参照图3，在至少一个实施例中，所述方法包括将遮蔽掩模设置在盖晶片的平面侧上方(步骤310)。遮蔽掩模可以包括至少一个开口部，并且可以被对准以使得所述至少一个开口部定位得对着盖晶片140的腔体侧220上的至少一个凹陷区域160。该方法还可包括通过遮蔽掩模将至少一层涂层材料沉积(步骤320)到盖晶片140的平面侧210上。如上所述，在某些例子中，涂层材料是AR涂层材料。通过遮蔽掩模的该沉积在盖晶片140的平面侧210上创建了非连续涂层230，如图2C所示。由于非连续涂层230，盖晶片的平面侧210包括裸露区域260(其然后被涂层材料覆盖)和不沉积涂层材料的掩蔽区域250。如上所述，在某些实施例中，平面侧210上的裸露区域260与腔体侧220上的凹陷区域160相对应或至少部分对准。因此，平面侧210上的掩蔽区域250可以与腔体侧220上的分隔区域270至少部分对准。

本文使用时，术语“遮蔽掩模”指的是具有一个或多个孔的预定图案的平面材料，所述孔允许裸露出一个或多个基板的期望特定区域。在某些实施例中，遮蔽掩模可以是具有多个孔或缝隙的薄金属板。多个孔可以是任意形状或大小。例如，孔可以是每边长度约1厘米的方形。方孔之间的空间可以是大约1到大约5毫米。用于构建遮蔽掩模的材料可以是任何适于执行这里公开的方法所描述的掩蔽功能的材料。例如，遮蔽掩模可以由不锈钢或不锈钢家族的其它材料构造而成，如(宾夕法尼亚州怀奥米辛卡彭特技术公司的商标)。在某些实施例中，遮蔽掩模可以由布线格构造而成。遮蔽掩模可以是大约0.1到大约1.0毫米厚。遮蔽掩模可以设置在表面上，或者支承且定位于离基板表面预定距离处。

根据至少一个实施例，可以设置遮蔽掩模中的开口部的尺寸以延伸得可观察地超出盖晶片140上的凹陷区域160。因此，由非连续涂层230覆盖的盖晶片的平面侧210上的裸露区域260与分隔区域270至少部分重叠，如图2C所示。因此，与非连续涂层230对应的裸露区域260跨盖晶片140的平面表面210形成重复图案，其通过与涂层230中的“间隙”280对应的掩蔽区域250彼此分隔开。根据一个实施例，间隙280可以对应于晶片中的切割道，晶片可沿其被切割或“划片”以产生单个器件，诸如图1所示的器件。

参考图4，示出包括多个器件400的晶片40的例子，器件400由单个方块表示。多个器件400可以形成跨晶片40的表面的重复图案，并且可以由切割道401分隔开。在划片工艺期间，切割道401限定晶片被切割成单个器件的位置。典型地，切割道401足够宽以允许安全切割晶片40而不会损坏器件400。在晶片40为上述盖晶片140的例子中，单个器件可以对应于凹陷160。如上所述，切割道可至少部分地对应于盖晶片的非连续涂层230中的间隙280和分隔区域270。

在至少一个实施例中，设置与至少一个凹陷区域对应的非连续涂层的尺寸且对其进行配置以使得对于直径8英寸的盖晶片而言，由涂层引起的晶片弯曲小于30微米。根据另一个实施例，晶片弯曲可以小于20微米。

再次参考图3，在某些实施例中，所述方法还可包括在盖晶片140的腔体侧220上的凹陷区域160中沉积诸如AR涂层之类的涂层材料的步骤330，亦如图2C所示且上文所论述的那样。在一些例子中，也可以用位于腔体侧220上方且开口部与凹陷160对准的遮蔽掩模来完成沉积步骤330。这例示在图的步骤325中。在另一些例子中，不使用遮蔽掩模，也可以进行沉积步骤330。在腔体侧上的涂敷表面可以随后被抛光去除(这里称为抛除)，以便AR材料仅存在于凹陷区域160中。在某些实施例中，设置在盖晶片140的平面侧210上的非连续涂层230的尺寸并且对其进行配置，以便容易由该涂层引起的晶片弯曲被容易由腔体侧220上的涂层240引起的晶片弯曲抵消。因此，所引起的总的净晶片弯曲可以基本为0。

受益于本公开，本领域技术人员将意识到，虽然上述方法表明先以非连续涂层230涂敷盖晶片140的平面侧210，但是在另一些实施例中，可以在将非连续涂层230应用到平面侧210之前将涂层240应用到腔体侧220。替选地，可以同时涂敷盖晶片140的腔体侧220和平面侧210。

在一些方面，所述方法还可包括提供器件晶片(步骤340)。在各方面，所述方法可以包括提供其上至少形成一个MEMS器件的器件晶片。MEMS器件可以如上所论述和描述地设置。盖晶片可以安置在器件晶片上方并与器件晶片对准，以便盖晶片的腔体侧面向至少一个MEMS器件，并且凹陷区域位于至少一个MEMS器件上方(步骤350)。然后，盖晶片可以接合到器件晶片(步骤360)，以提供封围诸如图1所示的像素阵列110之类的器件的腔体。接合可通过本领域普通技术人员所知且适于这里公开的方法的方法中的任何一种来执行。

如上所述，图1示出诸如FPA的MEMS器件，其形成在ROIC晶片120上并且覆盖有盖晶片140，盖晶片140与ROIC晶片的表面接合。如图1所示以及上文所论述的那样，在一个实施例中，盖晶片140的腔体侧上的凹陷区域160以及盖晶片的平面侧上的源自遮蔽掩模处理步骤的裸露区域每个都包括AR涂层。在至少一个例子中，盖晶片的平面侧上的AR涂层的尺寸与盖晶片的腔体侧上的凹陷区域和ROIC晶片上的MEMS器件的像素阵列二者相对应。

参考图5，在一些实施例中，将盖晶片140接合到器件晶片120产生了接合结构510。在某些实施例中，接合结构510可以是接合线。根据至少一个实施例，接合结构510可以通过由盖晶片140的平面侧上的非连续涂层230提供的间隙280来检查。在各实施例中，接合结构510可以被光学检查。光学检查可以由数码相机执行。在至少一个实施例中，检查可以利用电荷耦合器件(CCD)执行。在另一个实施例中，检查可以利用近红外显微镜执行。在另一些实施例中，接合结构510可以作为现场(in-situ)处理步骤进行光学检查。

上面已经描述了至少一个实施例的若干方面，将理解，本领域技术人员容易做出各种修改、变化和改进。这些修改、变化和改进旨在是本公开的一部分，并且旨在落入本发明的范围内。将理解，本文所论及的方法和设备的实施例不局限于应用到说明书中阐述的或附图所示的部件构造和布置的细节。方法和设备可以在其他实施例中实施，并且可以以各种方式实践或执行。本文提供的特定实施方式的例子仅用于示例，无意成为限制。同样地，本文所用的措辞和术语是用于说明，不应视为限制。本文用到的“含有”、“包括”、“具有”、“包含”、“涉及”及其变型意味着涵盖其后所列项目和其等价物，以及附加项目。对“或”的提及可以解释为包括性的，以便使用“或”描述的任何术语可以指示所描述的项目中的单个、超过一个、以及全部中的任何一种。因此，前述描述和附图仅为示例的方式，本发明的范围应当根据对所附权利要求及其等同物的适当解释来确定。

Claims (14)

1.一种减少盖晶片上的抗反射涂层引起的晶片弯曲的方法，所述方法包括：

提供具有平面侧和相对的腔体侧的盖晶片，所述腔体侧包括至少一个凹陷区域和在所述至少一个凹陷区域任一侧的分隔区域；

将其中具有至少一个开口部的第一遮蔽掩模设置在所述盖晶片的平面侧上方；

对准所述第一遮蔽掩模，使得所述至少一个开口部定位得对着所述至少一个凹陷区域；以及

通过所述第一遮蔽掩模将至少一层抗反射涂层材料沉积到所述盖晶片的平面侧上，以便在所述平面侧上提供非连续涂层。

2.根据权利要求1所述的方法，其中所述非连续涂层的尺寸被设置并且所述非连续涂层被配置以使得对于直径8英寸的盖晶片而言，由所述抗反射涂层引起的晶片弯曲小于30微米。

3.根据权利要求2所述的方法，其中所述晶片弯曲小于20微米。

4.根据权利要求1所述的方法，其中所述第一遮蔽掩模中的所述至少一个开口部的尺寸设置为可观察地延伸超过所述盖晶片上的所述至少一个凹陷区域。

5.根据权利要求4所述的方法，其中所述至少一个凹陷区域对应于相应的器件晶片上的至少一个微机电系统(MEMS)器件的位置。

6.根据权利要求1所述的方法，其中所述非连续涂层对应于所述盖晶片上的切割道。

7.根据权利要求1所述的方法，还包括将其中具有至少一个开口部的第二遮蔽掩模设置在所述盖晶片的腔体侧上方，以及对准所述第二遮蔽掩模以便所述至少一个开口部位于所述至少一个凹陷区域上方。

8.根据权利要求7所述的方法，还包括通过所述第二遮蔽掩模中的所述至少一个开口部将至少一层抗反射涂层材料沉积到所述盖晶片的腔体侧上以便在所述腔体侧上提供非连续涂层。

9.根据权利要求8所述的方法，其中所述平面侧上的所述非连续涂层的尺寸被设置并且所述非连续涂层被配置以使得对于直径8英寸的盖晶片而言，由所述抗反射涂层引起的晶片弯曲小于30微米。

10.根据权利要求8所述的方法，其中所述平面侧上的所述非连续涂层的尺寸被设置并且所述非连续涂层被配置以使得由所述抗反射涂层引起的晶片弯曲与由所述腔体侧上的抗反射涂层引起的晶片弯曲相平衡。

11.根据权利要求10所述的方法，还包括提供其上形成有至少一个MEMS器件的器件晶片。

12.根据权利要求11所述的方法，还包括：

将所述盖晶片设置在所述器件晶片上方，以便所述盖晶片的腔体侧面向所述至少一个MEMS器件；

将所述盖晶片与所述器件晶片对准，以便所述至少一个凹陷区域位于所述至少一个MEMS器件上方；以及

将所述盖晶片与所述器件晶片相接合，以创建接合结构。

13.根据权利要求12所述的方法，还包括通过由所述盖晶片的平面侧上的非连续涂层提供的检查区域检查所述接合结构。

14.根据权利要求13所述的方法，其中利用电荷耦合器件进行所述检查。