CN105679927A - 用于热电ir检测器的基于mems的晶片级封装体 - Google Patents

Abstract

本发明描述了一种器件以及用于制造该器件的技术，以便使用微机电系统(MEMS)工艺来形成晶片级热传感器封装体。在一个或多个实施方式中，晶片级热传感器封装体包括热电堆叠置体和帽式晶片组件，热电堆叠置体包括衬底、电介质膜、第一热电层、第一层间电介质、第二热电层、第二层间电介质、金属连接组件、钝化层、以及接合焊盘，其中，钝化层包括沟槽或孔的至少其中之一，并且其中，衬底包括邻近至少一个沟槽或孔的腔室，接合焊盘设置在钝化层上并电气耦合到金属连接组件；帽式晶片组件耦合到热电堆叠置体，帽式晶片组件包括具有腔室的晶片，所述腔室形成在晶片的一侧上的腔室并被配置为邻近热电堆叠置体。

Description

用于热电IR检测器的基于MEMS的晶片级封装体

相关申请的交叉引用

本申请依据35U.S.C.§119(e)而要求享有于2014年12月4日提交的标题为“MEMS-BASEDWAFERLEVELPACKAGINGFORTHERMO-ELECTRICIRDETECTORS”的美国临时申请序列No.62/087459、以及于2015年5月26日提交的标题为“MEMS-BASEDWAFERLEVELPACKAGINGFORTHERMO-ELECTRICIRDETECTORS”的美国临时申请序列No.62/166588的权益。通过引用的方式将美国临时申请序列No.62/087459和美国临时申请序列No.62/166588的全部内容并入本文。

背景技术

热电堆传感器是将热能转换成电能的电子设备。这些传感器可以采用几个连接的热电偶来产生与局部温差(例如，温度梯度)成比例的输出电压。这些热电堆传感器可以用于许多应用中，例如用于医疗产业中来测量体温、用于热流传感器中、和/或用于气体燃烧器安全控制中。

发明内容

描述了一种器件以及用于制造该器件的技术，以便使用微机电系统(MEMS)工艺来形成晶片级热传感器封装体。在一种或多种实施方式中，晶片级热传感器封装体包括热电堆叠置体和帽式晶片组件，热电堆叠置体包括衬底、形成在衬底的第一侧上的电介质膜、形成在电介质膜上的第一热电层、形成在第一热电层和电介质膜上的第一层间电介质、形成在第一层间电介质上的第二热电层、形成在第二热电层和第一层间电介质上的第二层间电介质、与第一热电层和第二热电层电气耦合金属连接组件、设置在金属连接组件和第二层间电介质上的钝化层、以及接合焊盘，其中，钝化层包括沟槽或孔的至少其中之一，并且其中，衬底包括邻近至少一个沟槽或孔的腔室，接合焊盘设置在钝化层上并电气耦合到金属连接组件；帽式晶片组件耦合到热电堆叠置体，帽式晶片组件包括具有腔室的晶片，所述腔室形成在晶片的一侧上并被配置为邻近热电堆叠置体。电子设备包括耦合到晶片级热传感器的晶片级热传感器。在实施方式中，用于制造晶片级热电堆传感器的方法包括在晶片级衬底上形成热电堆叠置体以及在该热电堆叠置体上设置帽式晶片。

提供了本发明内容来以简化形式介绍了对概念的选择，下面将在具体实施方式中进一步描述这些概念。本发明内容并非旨在标识所请求保护的主题的关键特征或重要特征，也并非旨在用作为确定所请求保护的主题的范围的辅助。

附图说明

参考附图来描述具体实施方式。在描述和附图中的不同实例中使用相同的附图标记可以指示相似或相同的项目。

图1A是根据本公开内容的示例性实施方式的示出采用引线接合构造的晶片级热传感器的图解部分横截面侧视图。

图1B是根据本公开内容的示例性实施方式的示出采用通孔构造的晶片级热传感器的图解部分横截面侧视图。

图1C是根据本公开内容的示例性实施方式的示出被配置为用于晶片级热传感器的衬底和热电堆叠置体的图解部分横截面侧视图。

图1D是根据本公开内容的示例性实施方式的示出被配置为用于晶片级热传感器的帽式晶片组件的图解部分横截面侧视图。

图1E是根据本公开内容的示例性实施方式的示出被配置为用于晶片级热传感器的帽式晶片组件的图解部分横截面侧视图。

图1F是根据本公开内容的示例性实施方式的示出在衬底与基底之间具有用于最小化热梯度的腔室的晶片级热传感器的图解部分横截面侧视图。

图2是示出用于制造诸如图1A至图1F所示的晶片级热传感器等晶片级热传感器的示例性实施方式中的过程的流程图。

图3A是示出根据图2所示的过程的诸如图1A至图1F所示的晶片级热传感器等晶片级热传感器的制造的图解部分横截面侧立视图。

图3B是示出根据图2所示的过程的诸如图1A至图1F所示的晶片级热传感器等晶片级热传感器的制造的图解部分横截面侧立视图。

图3C是示出根据图2所示的过程的诸如图1A至图1F所示的晶片级热传感器等晶片级热传感器的制造的图解部分横截面侧立视图。

图3D是示出根据图2所示的过程的诸如图1A至图1F所示的晶片级热传感器等晶片级热传感器的制造的图解部分横截面侧立视图。

图3E是示出根据图2所示的过程的诸如图1A至图1F所示的晶片级热传感器等晶片级热传感器的制造的图解部分横截面侧立视图。

图3F是示出根据图2所示的过程的诸如图1A至图1F所示的晶片级热传感器等晶片级热传感器的制造的图解部分横截面侧立视图。

图3G是示出根据图2所示的过程的诸如图1A至图1F所示的晶片级热传感器等晶片级热传感器的制造的图解部分横截面侧立视图。

图3H是示出根据图2所示的过程的诸如图1A至图1F所示的晶片级热传感器等晶片级热传感器的制造的图解部分横截面侧立视图。

具体实施方式

概述

热电堆将所接收的红外线(IR)辐射转化成电压。通过使用热电堆传感器中的热电材料来实施此转换。在热电堆传感器中，辐射对通常通过使用合适的IR吸收层来加强的膜进行加热。所吸收的IR辐射产生热量——所产生的热量的量取决于膜的热导率。膜的热导率越低，就产生更多的热量。因此，在高灵敏度传感器的设计中，重要的是降低IR吸收膜区的热导率。可以通过确保在膜区中去除硅或衬底并且确保接近膜的气体具有低的且受控的热导率来实施降低热导率。

因为热电堆传感器的灵敏度和响应极大地取决于对膜的热导率的控制，所以期望尽可能地控制膜的热导率。因此，通常对热电堆传感器进行气密密封。然而，气密密封封装昂贵并且大量地制造它们可能是困难的。

于是，描述了器件和用于制造该器件的技术以使用微机电系统(MEMS)工艺来形成晶片级热传感器封装体。在一个或多个实施方式中，晶片级热传感器封装体包括热电堆叠置体，该叠置体包括衬底、在衬底的第一侧上形成的电介质膜、在电介质膜上形成的第一热电层、在第一热电层和电介质膜上形成的第一层间电介质、在第一层间电介质上形成的第二热电层、在第二热电层和第一层间电介质上形成的第二层间电介质、与第一热电层和第二热电层电耦合的金属连接组件、在金属连接组件和第二层间电介质上设置的钝化层、以及在钝化层上设置并且与金属连接组件电耦合的接合焊盘，其中，钝化层包含沟槽或孔的至少其中之一，并且其中，衬底包括与至少一个沟槽或孔邻近的腔室；并且晶片级热传感器封装体还包括与热电堆叠置体耦合的帽式晶片组件，该帽式晶片组件包括具有在被配置为与热电堆叠置体邻近的晶片的一侧上形成的腔室的晶片。电子器件包括与晶片级热传感器耦合的晶片级热传感器。在实施方式中，用于制造晶片级热电堆传感器的过程包括：在晶片级衬底上形成热电堆叠置体以及在热电堆叠置体上放置帽式晶片。

在实施方式中，晶片级热传感器封装体包括：包括台阶式结构的基底；设置在台阶式结构上的衬底，其中基底、台阶式结构、和衬底限定了减小热梯度的第一腔室；设置在衬底上的第一热电堆；设置在衬底上的第二热电堆；设置在衬底上的电阻温度检测器；以及与基底耦合的帽式晶片组件，其中，帽式晶片组件、基底、和衬底限定了容纳第一热电堆、第二热电堆、和电阻温度检测器的第二腔室。

本文所公开的晶片级热电堆传感器解决的一个问题是能够完全控制接近并且接触热电堆的气体，因为热电堆传感器上有在真空中在晶片级气密密封的帽式晶片。这是标准的MEMS工艺，该工艺具有比为每个传感器制作独立的气密封装低得多的成本。

另外，由于热电堆传感器中的易碎的电介质膜，对热电堆的晶片的机械以及有时甚至是激光切割都是挑战性的并且代价高。通过在易碎的膜的顶部安置覆盖层，在切割期间保护这些独立式结构使其免受机械震动(例如，免受射流、过程中所产生的微粒等)的影响。

此外，当独立地使用晶片级热电堆传感器并且没有在另一封装中将其与其它元件重新封装时，晶片级热电堆传感器的光学器件将都处于相同或相似的温度，并且对于热电堆传感器已知的封装影响被降低并且可能变得可忽略。

在以下讨论中，首先描述了示例性半导体器件。然后描述了可以用于制造示例性半导体器件的示例性过程。

示例性实施方式

图1A至图1B示出了根据本公开内容的示例性实施方式的晶片级热传感器封装体100的横截面图。图1C和图1D分别示出了热电堆叠置体122和帽式晶片组件124，当二者耦合时形成示例性晶片级热电堆传感器，例如如图1A和图1B所示出的晶片级热电堆传感器100。如图1C所示，热电堆叠置体122可以包括电介质膜104、第一热电层106、第二热电层110、第一层间电介质108、第二层间电介质112、金属连接组件114、和/或钝化层118。

如图1A至图1C所示，晶片级热传感器封装体100包括衬底102。在实施方式中，衬底102可以包括硅晶片，例如半导体晶片、载体晶片、和/或集成电路芯片。在一个具体实施方式中，衬底102包括还没有被单一化的硅载体晶片。在一些示例中，衬底102可以包括在其中形成的集成电路。另外，衬底102可以包括在其中形成的电互连(例如，集成电路、再分布层、过孔、接触焊盘、金属布线等)。在实施方式中，可以在后续步骤中将腔室126蚀刻到衬底的与电介质膜104邻近的一部分中。在其它实施方式中，衬底102可以包括由第二帽式晶片148所限定的腔室126。在该实施例中，如图1F所示出，可以将衬底102蚀刻到背面(例如，远离热电堆叠置体122的侧)上以形成腔室126，并且可以将第二帽式晶片148放置在衬底102的背面上。

如图1A到1C所示，晶片级热传感器封装体100包括形成在衬底102上的电介质膜104。电介质膜104可以起到从衬底102延伸并且覆盖被蚀刻到衬底102中的腔室126的作用。在一些实施例中，电介质膜104可以包括二氧化硅(SiO₂)。可以预期的是，其它材料可以用于电介质膜104。在一些实施方式中，电介质膜104可以包括一个或多个材料和/或层。在一个示例中，电介质膜104可以包括二氧化硅层、氮化硅层、以及二氧化硅层。电介质膜104还提供热结点(例如，本文中所述的吸收叠置体120)与冷结点(例如，衬底102的主体)之间的热传导，这可能在通过入射在晶片级热电堆传感器100上的电磁辐射(例如，光)吸收热量时在吸收叠置体120与衬底102的主体之间产生较高的温度差。

如图1A到1C所示，第一热电层106形成在电介质膜104的至少一部分之上，第一层间电介质108形成在第一热电层106和电介质膜104上，第二热电层110形成在第一层间电介质108的至少一部分上，并且第二层间电介质112形成在第二热电层110和第一层间电介质108上。在一个实施例中并且如图1C所示，第一热电层106和/或第二热电层110可以被配置为不连续的或者可以形成在电介质膜104和/或衬底102上的单独的位置中。第一热电层106和第二热电层110在被电耦合时形成晶片级热传感器封装体100的热电堆器件的热耦合。在实施方式中，第一热电层106和/或第二热电层110可以包括以下材料，例如：N掺杂多晶硅、P掺杂多晶硅、诸如铝或金等金属、和/或诸如BiTe、BiSb等合金半导体等。在实施方式中，第一层间电介质108和/或第二层间电介质112可以包括以下材料，例如：二氧化硅(SiO₂)、硅酸盐(例如，正硅酸乙酯(TEOS))、磷硅酸玻璃(PSG)、硼磷硅玻璃(BPSG)、或它们的组合。

金属连接组件114随后形成在衬底102和/或热电堆叠置体122上和/或衬底102和/或热电堆叠置体122中。在实施方式中，金属连接组件114可以包括接触焊盘、通孔、再分布层106、金属线路等，并且可以电连接第一热电层106、第二热电层110、和/或接合焊盘116。接合焊盘116可以起到提供从晶片级热电堆传感器100到外部装置(例如，印刷电路板144)的电连接的作用。在实施方式中，金属连接组件114可以包括适合的导电材料以用于提供电互连特性。例如，金属连接组件114和/或接合焊盘116可以包括铝、或其它适合的材料。在具体实施例中，通过金属连接组件114将第一热电层106中的元件的多个组电耦合到第二热电层110中的元件，每一组形成热耦合。这些热耦合在被串联电耦合时形成热电堆传感器。热电堆传感器(例如，热电堆叠置体122)被配置为将热能转换成电能。在一个实施方式中，热电堆传感器可以基于长波长红外线(LWIR)发射而产生输出电压。

如图1A到1C中所示，钝化层118形成在第二层间电介质112之上并且充当热电堆叠置体122的最终钝化层。钝化层118可以包括以下材料，例如：SiO2、PSG、TEOS、BPSG、氮化硅(SiN)等。在一个实施方式中，钝化层118包括用于使热电堆叠置体122的各层绝缘的磷硅酸玻璃(PSG)材料。在如图1A和1B所示的实施方式中，钝化层118包括形成在钝化层118中的至少一个沟槽和/或孔，所述沟槽和/或孔从形成在衬底102中的腔室126延伸到钝化层118的表面(例如，远离衬底102的侧)。

另外，钝化层118可以包括图案化的金属层(例如，钛、铝、铜等)，图案化的金属层可以形成吸收叠置体120。在一些实施方式中，这些图案化的金属层可以起到吸收更多的红外线能量并且产生额外的热量的作用。吸收叠置体120可以包括多种材料(例如，材料的层)并且可以向晶片级热电堆传感器100提供吸收和/或反射功能。在一个实施方式中，吸收叠置体120包括第一层、第二层(例如，n型多晶硅、非晶硅、锗等)、以及第三层(例如，钛)。在各种实施方式中，第一层可以包括提供反射特性的材料。例如，第一层可以包括具有从大约二十纳米到大约一百纳米的范围内的厚度的铝材料。在各种实施方式中，第二层可以包括提供波相移(例如，四分之一波相移)特性的长波长红外线(LWIR)材料。例如，第二层可以包括n型多晶硅材料、非晶硅材料、或锗，并且第二层可以具有从大约五百纳米到大约七百五十纳米的范围的厚度。在各种实施方式中，第三层包括提供吸收和/或反射特性的材料。例如，第三层可以包括具有从大约二纳米到大约五纳米的范围的厚度的钛材料。可以预期的是，吸收叠置体120可以包括其它附加层。

在如图1A所示的实施方式中，衬底102和/或热电堆叠置体122可以包括过孔136、过孔金属138、和/或再分布层140。在这些实施方式中，过孔136、过孔金属138、和/或再分布层140可以用作从接合焊盘116和热电堆叠置体122到外部装置(例如，印刷电路板144)的电连接。在如图1B所示的实施方式中，可以使用有线接合142构造将接合焊盘116和热电堆叠置体122耦合到外部装置或印刷电路板144。

如图1A到1B和图1D所示，晶片级热传感器封装体100包括被配置为耦合到衬底102和热电堆叠置体122的帽式晶片组件124。在实施方式中，帽式晶片组件124包括晶片128。在实施例中，晶片128可以包括硅晶片，在所述硅晶片中形成了腔室146。腔室146还限定了空隙，在所述空隙中IR能量进入晶片级热传感器封装体100。在其它实施例中，晶片128可以包括不具有腔室146的硅晶片。另外，帽式晶片组件124可以包括设置在晶片128上的至少一个金属接合焊盘，其中，金属接合焊盘可以被配置为将帽式晶片组件124耦合到热电堆叠置体122。

帽式晶片组件124和晶片128还可以包括至少一个光学滤波器130、透镜、和/或至少一个金属层132。光学滤波器130可以设置在晶片128的一个或两个表面(例如，被配置为最靠近热电堆叠置体122和远离热电堆叠置体122的侧)上。光学滤波器130可以通过用作例如抗反射涂层来起到提高穿过晶片128和帽式晶片组件124的光和/或能量的作用。另外，光学滤波器130可以用于选择能够穿过帽式晶片组件124并且到达热电堆叠置体122的光/能量的波长。可以用于光学滤波器130的一些材料可以包括锗(Ge)、硅(Si)、硫化锌(ZnS)、硒化锌(ZnSe)、氟化钇(YF)等。在一些实施例中，光学滤波器130可以包括基于碳的顶层(例如，类金刚石的碳(DLC))，所述顶层设置在被配置为暴露于环境以变得耐划的表面上。诸如薄氧化物(例如，SiO2、Y2O3等)等一些其它材料还可以用作基于碳的顶层。在一些实施例中，帽式晶片组件可以包括透镜，所述透镜被配置为充当能够通过折射来影响通过的光的透射式光学器件。在一个具体实施例中，帽式晶片组件124包括设置在热电堆叠置体122之上的透镜。可以预期的是，如由本领域技术人员所确定的，可以将透镜定位在帽式晶片组件124中。

帽式晶片组件124和晶片128还可以包括设置在晶片128的至少一个表面(例如，被配置为最靠近热电堆叠置体122和远离热电堆叠置体122的侧)的至少一部分上的至少一个金属层132。在实施方式中，可以在光学滤波器130之前或之后设置金属层132。例如，可以利用设置在金属层132上的光学滤波器130来形成金属层132和/或将金属层132施加到晶片128的表面。在另一个示例中，金属层132可以设置在光学滤波器130上，光学滤波器130设置在晶片128的表面上。在又一个示例中，金属层132可以设置在晶片128的表面的仅一部分上。可以作为金属层132来实施的金属的一些示例可以包括铝、金、镍、钽、钛等、或这些金属的组合。可以预期的是，其它金属和/或合金可以用于金属层132。金属层132可以起到限定并且固定晶片级热传感器封装体100的视场(FOV)和能够到达热电堆传感器的光的角度的作用。

在一些实施方式中，金属叠置体134可以设置在晶片128和帽式晶片组件124上。在这些实施方式中，可以将至少一个金属叠置体134放置在晶片128上，晶片128被配置为将帽式晶片组件124与钝化层118和热电堆叠置体122耦合。在一个实施例中，金属叠置体134可以包括诸如金、镍、钽、铂、或它们的组合等金属。可以预期的是，其它金属也可以用在金属叠置体134中。在其它实施方式中，可以使用玻璃熔块接合将帽式晶片组件124耦合到衬底102和热电堆叠置体122。玻璃熔块接合可以包括焊接了接合材料的玻璃接合。玻璃熔块接合可以用在不同的表面上，例如用在钝化层118、衬底102(例如，硅表面)、和/或诸如铝或钛、以及其它玻璃材料等金属表面上。在一个具体示例中，使用玻璃熔块接合将帽式晶片组件124耦合到钝化层118。

如图1A和图1B中所示，帽式晶片组件124可以在真空下耦合到热电堆叠置体122和衬底102，以形成具有密闭性密封件的晶片级热传感器封装体100。与当热传感器被封装在氮气氛围中时的实施例相比，例如低成本TO罐式封装的热电堆传感器，晶片级热传感器封装体100内部的真空可以增大晶片级热传感器封装体100的灵敏度。

在一个具体实施方式中，晶片级热传感器封装体100可以包括串联传感器配置，其中第一晶片级热传感器封装体100被设置为邻近第二晶片级热传感器封装体100。在此实施方式中，第一晶片级热传感器封装体100可以包括具有由腔室146界定的孔口的帽式晶片组件124和形成在晶片128的表面的一部分上方的金属层132。第二晶片级热传感器封装体100可以包括完全由金属层132覆盖的帽式晶片组件124。

为了晶片级热传感器封装体100的正常运行，应当使第一热电堆154和第二热电堆156的冷结点与电阻温度检测器150之间的温度梯度最小化。电阻温度检测器150温度应当尽可能接近第一热电堆154和第二热电堆156的冷结点温度。在先前的热电堆封装设计中，当封装被直接放置在印刷电路板上时，印刷电路板横向热梯度(由于印刷电路板上的不同热源引起的)经常直接转移通过其陶瓷封装基底直到热电堆和电阻温度检测器。由于电阻温度检测器未准确地追踪两个热电堆的冷结点，所以测量结果中经常存在误差。

在图1F中示出的具体实施例中，晶片级热传感器封装体100可以包括设置在衬底102与基底152之间的腔室160。腔室160可以延伸衬底102与基底152之间的整个长度或者可以仅仅部分地延伸衬底102与基底152之间的长度。腔室160可以包括真空或可以包括低导电率气体(例如，空气、氮气等等)。在一些实施方式中，基底152可以包括陶瓷。可以预期的是，基底152可以包括其他材料。基底152可以例如使用粘合剂和/或焊接连接来与印刷电路板144或其它部件耦合。在此实施例中，晶片级热传感器封装体100可以包括具有第一热电堆154、第二热电堆156和/或电阻温度检测器(RTD)150的衬底102。在具体实施例中，衬底102可以包括硅衬底，其可以用作良好的导体并且使热梯度最小化。在其它具体实施例中，衬底102可以包括陶瓷和/或其它材料，并且可以在至少一侧上包括金属层164。例如，衬底102可以在衬底102的顶侧(例如，具有第一热电堆的侧)上包括100-200μm折叠导电层。在另一个具体示例中，衬底102可以在衬底102的底部(例如，接近腔室160的侧)上包括金属层164。在图1F中所示的实施例中，晶片级热传感器封装体100可以包括多个热电堆(例如，第一热电堆154和第二热电堆156)和集成的电阻温度检测器150。然而，晶片级热传感器封装体100可以包括仅一个热电堆、附加的热电堆，或者可以不包括电阻温度检测器。电阻温度检测器150可以包括用于通过将电阻温度检测器150的电阻与变化的温度相关联来测量温度的传感器。在具体实施例中，电阻温度检测器150可以被配置为提供用于校准晶片级热传感器封装体100的温度。

继续图1F中所示的实施例，具有第一热电堆154、第二热电堆156、和/或电阻温度检测器150的衬底102可以设置在基底152内和/或由基底152容纳。如图1F中所示，基底152可以包括被配置为耦合到诸如印刷电路板144之类的外部部件的底部部分。基底可以包括至少一个支撑件162，该至少一个支撑件162被配置为机械地和/或电地支撑衬底102以使得存在设置于基底152与衬底102之间的腔室160。在实施方式中，基底152可以包括阶梯结构162，该阶梯结构162用于机械地和/或电地支撑衬底102和/或部分地界定腔室160。阶梯结构162可以与基底152形成一体，和/或可以是与基底152分离的部件。腔室160可以将第一热电堆154内的至少一个冷结点、第二热电堆156、和/或其它热电堆与印刷电路板144内的横向热梯度相隔离。此冷结点隔离使得晶片级热传感器封装体100能够直接放置在印刷电路板144上(例如，在没有电线(flex)或其它连接方式的情况下)并且最小化或消除由于温度梯度引起的温度测量误差。

在实施方式中，图1F中示出的晶片级热传感器封装体100可以包括帽式晶片组件124，该帽式晶片组件124可以包括盖子结构和/或帽子结构。在这些实施方式中，帽式晶片组件124可以包括硅和/或Fe-Ni合金(例如，Kovar)的帽子和/或盖子。盖子可以包括可以直接与基底152耦合的平坦的晶片。帽子结构可以包括具有直接与基底152耦合的延伸部(如图1F中示出的)的盖子。帽式晶片组件124可以与基底152耦合，以使得其至少部分地界定腔室146。帽式晶片组件124可以使用环氧树脂或其它粘合剂来耦合到基底152。

在一个具体实施例中，晶片级热传感器封装体100可以包括被设置在硅衬底102上的经结合的第一热电堆154和第二热电堆156以及集成的电阻热电堆检测器150。在另一个具体实施例中，晶片级热传感器封装体100可以包括以底座的形式位于衬底102上的经结合的第一热电堆154和第二热电堆156以及集成的电阻热电堆检测器150。

具有腔室160的晶片级热传感器封装体100用来将第一热电堆154、第二热电堆156以及电阻温度检测器150与印刷电路板144热隔离，因为腔室用作基底152与第一热电堆154和第二热电堆156的冷结点之间的热绝缘体。在利用硅衬底102和/或腔室160的这些实施例中，第一热电堆154和/或第二热电堆156的冷结点与电阻热电堆检测器154之间的热梯度可以显著降低并且可以得到更准确的温度测量。

示例性制造工艺

下面的讨论描述了用于制造晶片级热传感器的示例性技术，诸如图1A到图1D中示出的晶片级热传感器封装体100。图3A到图3F示出了在示例性热传感器封装体300的制造期间的晶片级热传感器封装体100(诸如，图1A到图1D中示出的晶片级热传感器封装体100)的截面。

图3A示出了用于制造在图1A到图1D中示出的晶片级热传感器封装体100的示例性工艺200。在一个或多个实施方式中，工艺200可以利用适当的互补金属氧化物半导体(CMOS)半导体加工技术来制造晶片级热传感器封装体100(或热传感器封装体300)。

如在图3A和图3B中示出的，热电堆叠置体形成在衬底上(框202)。在一个或多个实施方式中，在衬底302上形成热电堆叠置体322可以包括接收衬底302(例如，硅晶片)并且利用CMOS工艺来形成热电堆叠置体322。在一些实施例中，形成热电堆叠置体322并且接收衬底302可以包括形成被配置为随后经蚀刻以形成热电堆叠置体322的牺牲层(例如，TEOS、二氧化硅)。例如，沉积工艺(诸如光刻、物理气相沉积、物理气相沉积、和/或蚀刻)可以用于形成热电堆叠置体322和/或作为衬底302的一部分的牺牲层。在一个具体示例中，可以使用化学气相沉积将电介质膜304以及第一层间电介质308和第二层间电介质312沉积在衬底302上，而可以使用溅射工艺来形成第一热电层306和第二热电层310。可以预期的是，多种沉积工艺可以用于形成热电堆叠置体322中的各个层。在一些附加实施例中，可以对热电堆叠置体322中的各个层进行蚀刻以形成期望的图案。例如，可以使用湿法蚀刻工艺(例如，氢氟酸)来沉积、掩蔽并蚀刻第一热电层306和第二热电层310，以形成被配置为用作热电偶和/或热电堆的层。

另外，形成热电堆叠置体322可以包括形成钝化层318、金属连接组件314以及接合焊盘316。在一些实施例中，形成钝化层318可以包括形成吸收叠置体320。形成钝化层318、金属连接组件314、吸收叠置体320和/或接合焊盘316可以包括于先前所列出的沉积工艺类似的沉积工艺。例如，可以使用化学气相沉积来沉积钝化层318，而可以使用溅射和选择性蚀刻来沉积接合焊盘316。形成金属连接组件314可以包括使用沉积和/或选择性蚀刻工艺来形成和/或放置金属通孔、接触焊盘、和/或再分布层。在具体示例中，光刻、掩蔽和选择性蚀刻可以用于形成金属连接组件314和接合焊盘316，以便获得期望的金属线和金属互连。如以上所述，吸收叠置体320可以包括用于为热电堆感测提供吸收和/或反射特性的多个金属层。

继形成钝化层318和热电堆叠置体322之后，至少一个沟槽和/或孔(其示出在图3C中)可以形成在钝化层318和/或热电堆叠置体322中。在实施方式中，形成至少一个沟槽和/或孔可以包括使用光刻和刻蚀工艺来选择性蚀刻钝化层318。在一个具体实施例中，可以使用反应离子蚀刻在钝化层318中形成孔和/或沟槽。

如在图3D和图3E中示出的，腔室346可以形成在衬底302中，其可以包括蚀刻衬底302和/或衬底302的牺牲层301。在实施方式中，通过形成在钝化层318中的孔和/或沟槽对衬底302执行各向同性蚀刻、各向异性蚀刻或两者的组合。蚀刻工艺被配置为具有选择性，以使得其不去除钝化层而仅仅蚀刻衬底302和/或牺牲层301。在实施例中，蚀刻工艺可以包括使用了氢氧化钾(KOH)和/或四甲基氢氧化铵(TMAH)的湿法工艺。在其它实施例中，蚀刻工艺可以包括干法蚀刻工艺，诸如等离子蚀刻。在其它实施例中，可以使用组合湿法和干法蚀刻工艺。在一个具体示例中，形成腔室346包括使用蚀刻工艺来蚀刻腔室346，该腔室346的深度为从大约50μm至250μm。通常，较深的腔室346可以对气体较不敏感的晶片级热传感器封装体100或热传感器封装体300。在图3D和图3F中示出了示范性的所得到的结构。在一些实施例中，然后可以对在热电堆叠置体322上方形成的多个层进行选择性蚀刻，以暴露至少一个接合焊盘316。

在一些实施方式中，可以将衬底302放置在形成腔室360的阶梯结构362和/或基底352上。在此实施方式中，衬底102未经蚀刻，但包括第一热电堆354、第二热电堆356和/或电阻温度检测器350。另外，可以以低导电性气体和/或真空填充腔室360。在这些实施方式中，可以使用过孔、引线、金属迹线和/或再分布结构将衬底302电连接到基底。

随后，在热电堆叠置体上放置帽式晶片组件(框204)。在实施方式中，在热电堆叠置体322上放置帽式晶片组件324可以包括对晶片进行蚀刻以形成腔室(例如，使用诸如KOH、TMAH、和/或深反应离子蚀刻之类的蚀刻)，在晶片上放置至少一个光学滤波器和/或金属层，和/或在晶片上形成金属叠置体，以便将帽式晶片组件324与热电堆叠置体322和/或钝化层318耦合。在钝化层318和/或热电堆叠置体322上放置帽式晶片组件324可以包括使用金属叠置体334和/或玻璃料接合工艺来将帽式晶片组件324与钝化层318和/或热电堆叠置体322耦合。在具体示例中，放置帽式晶片组件324可以包括使用环氧树脂或其它粘合剂来将具有盖和/或帽的帽式晶片组件324放置在基底354上。在实施方式中，在真空中执行接合工艺，并且实际的接合可以是密闭性密封的。晶片级热传感器封装体100的气体环境受到非常好的控制并且不受漂移(drift)的影响，这提高了晶片级热传感器封装体100的灵敏度。

在某些实施方式中，放置帽式晶片组件324可以包括使用焊线配置(例如，形成将接合焊盘316电气耦合到印刷电路板344的焊线142)和/或经由配置(例如，形成过孔136、过孔金属138、和/或将接合焊盘316耦合到印刷电路板144的再分布层140)将晶片级热传感器封装体100耦合到另一个设备，例如印刷电路板344。

适当的后端工艺技术可用于完成热传感器封装体300和/或晶片级热传感器封装体100。例如，晶片级热传感器封装体100可以从晶片上单体化来形成个体的热传感器封装体。

结论

尽管已经以具体到结构特征和/或工艺操作的语言描述了主题内容，但是应该理解，所附权利要求中限定的主题内容并不限于上面描述的具体特征或动作。相反，公开了上面描述的具体特征和动作作为实施权利要求的示例性形式。

Claims (20)

1.一种晶片级热传感器封装体，包括：

热电堆叠置体，所述热电堆叠置体包括：

衬底；

电介质膜，所述电介质膜形成在所述衬底的第一侧上；

第一热电层，所述第一热电层形成在所述电介质膜上；

第一层间电介质，所述第一层间电介质形成在所述第一热电层和所述电介质膜上；

第二热电层，所述第二热电层形成在所述第一层间电介质上；

第二层间电介质，所述第二层间电介质形成在所述第二热电层和所述第一层间电介质上；

金属连接组件，所述金属连接组件与所述第一热电层和所述第二热电层电耦合；

钝化层，所述钝化层设置在所述金属连接组件和所述第二层间电介质上，其中，所述钝化层包括沟槽或孔的至少其中之一，并且其中，所述衬底包括邻近所述至少一个沟槽或孔的腔室；以及

接合焊盘，所述接合焊盘设置在所述钝化层上并电耦合到所述金属连接组件；以及

帽式晶片组件，所述帽式晶片组件耦合到所述热电堆叠置体，所述帽式晶片组件包括具有腔室的晶片，所述腔室形成于所述晶片的一侧上并被配置为邻近所述热电堆叠置体。

2.根据权利要求1所述的晶片级热传感器，其中，所述衬底包括硅晶片。

3.根据权利要求1所述的晶片级热传感器，其中，所述衬底包括牺牲层，所述牺牲层被设置为邻近所述电介质膜。

4.根据权利要求1所述的晶片级热传感器，其中，所述第一热电层或所述第二热电层中的至少一个热电层包括n掺杂的硅、p掺杂的硅、或者金属的至少其中之一。

5.根据权利要求1所述的晶片级热传感器，其中，所述第一热电层和所述第二热电层形成热电堆。

6.根据权利要求1所述的晶片级热传感器，其中，所述钝化层包括吸收叠置体。

7.根据权利要求1所述的晶片级热传感器，其中，所述帽式晶片组件包括位于所述晶片的至少一个表面上的金属层。

8.根据权利要求7所述的晶片级热传感器，其中，所述金属层包括铝、金、镍、钽、或者钛的至少其中之一。

9.根据权利要求1所述的晶片级热传感器，其中，所述帽式晶片组件包括位于所述晶片的至少一个表面上的光学滤波器。

10.根据权利要求9所述的晶片级热传感器，其中，所述光学滤波器包括锗、硅、硫化锌、硒化锌、或者氟化钇的至少其中之一。

11.根据权利要求1所述的晶片级热传感器，其中，所述帽式晶片组件包括硅晶片。

12.根据权利要求1所述的晶片级热传感器，其中，所述帽式晶片组件包括金属叠置体，所述金属叠置体被配置为将所述帽式晶片组件接合到所述热电堆叠置体。

13.根据权利要求1所述的晶片级热传感器，其中，所述帽式晶片组件包括透镜。

14.根据权利要求1所述的晶片级热传感器，还包括第二帽式晶片，所述第二帽式晶片耦合到所述热电堆叠置体和所述衬底，其中，所述第二帽式晶片与所述衬底的远离所述热电堆叠置体的一侧耦合。

15.根据权利要求1所述的晶片级热传感器，还包括：

印刷电路板，所述印刷电路板耦合到所述晶片级热传感器。

16.一种晶片级热传感器封装体，包括：

基底，所述基底包括台阶式结构；

衬底，所述衬底设置在所述台阶式结构上，其中，所述基底、所述台阶式结构、以及所述衬底限定第一腔室，所述第一腔室减小热梯度；

第一热电堆，所述第一热电堆设置在所述衬底上；

第二热电堆，所述第二热电堆设置在所述衬底上；

电阻温度检测器，所述电阻温度检测器设置在所述衬底上；以及

帽式晶片组件，所述帽式晶片组件耦合到所述基底，其中，所述帽式晶片组件、所述基底、以及所述衬底限定第二腔室，所述第二腔室容纳所述第一热电堆、所述第二热电堆、以及所述电阻温度检测器。

17.根据权利要求16所述的晶片级热传感器封装体，其中，所述第一腔室包括真空或者低导电气体的至少其中之一。

18.一种用于制造晶片级热传感器的方法，包括：

在衬底上形成热电堆叠置体，其中，所述热电堆叠置体包括：

衬底；

电介质膜，所述电介质膜形成在所述衬底的第一侧上；

第一热电层，所述第一热电层形成在所述电介质膜上；

第一层间电介质，所述第一层间电介质形成在所述第一热电层和所述电介质膜上；

第二热电层，所述第二热电层形成在所述第一层间电介质上；

第二层间电介质，所述第二层间电介质形成在所述第二热电层和所述第一层间电介质上；

金属连接组件，所述金属连接组件与所述第一热电层和所述第二热电层电耦合；

钝化层，所述钝化层设置在所述金属连接组件和所述第二层间电介质上，其中，所述钝化层包括沟槽或孔的至少其中之一，并且其中，所述衬底包括邻近所述至少一个沟槽或孔的腔室；以及

接合焊盘，所述接合焊盘设置在所述钝化层上并电耦合到所述金属连接组件；以及

将帽式晶片设置在所述热电堆叠置体上。

19.根据权利要求18所述的制造晶片级热传感器的方法，其中，所述晶片级热传感器包括穿硅过孔。

20.根据权利要求18所述的制造晶片级热传感器的方法，还包括：

将第二帽式晶片设置在所述衬底的远离所述热电堆叠置体的一侧上。