CN104425535A - 固态成像装置、固态成像装置的制造方法和电子设备 - Google Patents

固态成像装置、固态成像装置的制造方法和电子设备 Download PDF

Info

Publication number
CN104425535A
CN104425535A CN201410443553.4A CN201410443553A CN104425535A CN 104425535 A CN104425535 A CN 104425535A CN 201410443553 A CN201410443553 A CN 201410443553A CN 104425535 A CN104425535 A CN 104425535A
Authority
CN
China
Prior art keywords
gate
trench
solid state
image pickup
state image
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410443553.4A
Other languages
English (en)
Other versions
CN104425535B (zh
Inventor
河村隆宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN104425535A publication Critical patent/CN104425535A/zh
Application granted granted Critical
Publication of CN104425535B publication Critical patent/CN104425535B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
    • H01L27/14818—Optical shielding

Abstract

一种固态成像装置包括像素，该像素包括光电转换元件、第一转移栅极和第二转移栅极，观点转换元件响应于入射光而产生电荷，第一转移栅极将来自光电转换元件的电荷转移至电荷保持部，第二转移栅极将来自电荷保持部的电荷转移至浮置扩散部。第一转移栅极包括沟槽栅极结构，其具有至少两个埋设在半导体衬底的深度方向上的沟槽栅极部，并且电荷保持部包括位于相邻的沟槽栅极部之间的半导体区域。

Description

固态成像装置、固态成像装置的制造方法和电子设备
技术领域
本技术方案涉及固态成像装置、固态成像装置的制造方法和电子设备，并且具体地，涉及在可实现全局快门的固态成像装置中能够提高饱和电荷量的固态成像装置、固态成像装置的制造方法和电子设备。
背景技术
近年来，CMOS固态成像装置(CMOS图像传感器)装载在诸如数码相机、摄像机、监控摄像机、复印机和传真机的许多电子设备上。
在CMOS固态成像装置中，为了读取每行光电二极管中累积的电荷，累积光学电荷时会产生间隙并且当物体移动时所拍摄的物体会产生失真。
为防止物体的失真，开发出一种其中每个像素的曝光时段都相同的全像素同时电子快门。全像素同时电子快门在成像中进行所有有效像素同时开始曝光并同时结束的曝光操作，并且也被称为全局快门(全局曝光)。
作为实现全局快门的方法，例如，有一种方法是在每个像素中，在作为电荷累积部的光电二极管和浮置扩散部区域(FD：浮置扩散部)之间提供有电荷保持部，并且所有像素的光电二极管中累积的电荷同时并暂时转移至电荷保持部，并且通过进行每行的顺序扫描读取电荷保持部中所累积的电荷。
对于电荷保持部，采用具有PN结和平面型栅极电极的结构，该PN结中第一导电类型和第二导电类型半导体区域堆叠于半导体衬底中，平面型栅极电极控制电荷转移穿过PN结上部区域上的绝缘膜(例如，日本未审查专利申请公开No.2009-268083)。
在CMOS固态成像装置中实现全局快门，所需要的是保持电荷保持部中光电二极管中所累积的最大量的电荷信号(饱和电荷量)。
发明内容
但是，为了提高电荷保持部的保留容量，当增加电荷保持部的面积时，会相反地减少光电二极管的面积。因此，减少了单位像素尺寸上光电二极管的面积并且相比于非全局快门型CMOS固态成像装置降低了其光接收灵敏度或光电二极管的饱和电荷量。
在本技术方案中，所希望的是在能够实现全局快门的固态成像装置中提高饱和电荷量。
根据本技术方案的实施例，所提供的固态成像装置包括像素，该像素包括光电转换元件、第一转移栅极和第二转移栅极，光电转换元件配置为响应于入射光而产生电荷，第一转移栅极配置为将来自光电转换元件的电荷转移至电荷保持部，第二转移栅极配置为将来自电荷保持部的电荷转移至浮置扩散部，其中第一转移栅极包括沟槽栅极结构，其具有埋设在半导体衬底的深度方向上的至少两个沟槽栅极部，并且电荷保持部包括位于多个沟槽栅极部中相邻的沟槽栅极部之间的半导体区域。
根据本技术方案的另一实施例，所提供的固态成像装置的制造方法包括：提供半导体衬底；在该半导体衬底上形成像素，该像素包括光电转换元件、第一转移栅极和第二转移栅极，该光电转换元件构造为响应于入射光而产生电荷，该第一转移栅极构造为将来自光电转换元件的电荷转移至电荷保持部，该第二转移栅极构造为将来自电荷保持部的电荷转移至浮置扩散部，其中第一转移栅极包括沟槽栅极结构，该沟槽栅极结构具有埋设在半导体衬底的深度方向上的至少两个沟槽栅极部，并且电荷保持部包括位于多个沟槽栅极部中相邻的沟槽栅极部之间的半导体区域。
根据本技术方案的再一个实施例，所提供的电子设备包括：光学区；固态成像装置；和数字信号处理器电路，其中该固态成像装置包括像素：该像素包括光电转换元件、第一转移栅极和第二转移栅极，该光电转换元件构造为响应于入射光而产生电荷，该第一转移栅极构造为将来自光电转换元件的电荷转移至电荷保持部，该第二转移栅极构造为将来自电荷保持部的电荷转移至浮置扩散部，其中第一转移栅极包括沟槽栅极结构，该沟槽栅极结构具有埋设在半导体衬底的深度方向上的至少两个沟槽栅极部，并且电荷保持部包括位于多个沟槽栅极部中相邻的沟槽栅极部之间的半导体区域。
在本技术方案的上述实施例中，第一转移晶体管的栅极电极构造为具有从半导体衬底的界面埋设至预定深度的两个或多个沟槽栅极部，并且其中该电荷累积部在埋设于半导体衬底中的第一转移晶体管的两个沟槽栅极部之间纵向延伸形成。
固态成像装置和电子设备可以是独立设备或者可以是包含在其他设备中的模块。
根据本技术方案的上述实施例，在可实现全局快门的固态成像装置中能够提高饱和电荷量。
此外，文中所描述的效果不一定是有限的，并且本公开中的任何效果都是有效的。
附图说明
图1是示出采用本技术方案的固态成像装置的示意性构造的图；
图2是示出像素的等效电路的图；
图3是示出第一实施例中像素的示意性构造的平面图；
图4A和4B是示出第一实施例中像素的示意性构造的截面图；
图5A至5D是描述存储部形成方法的图；
图6是示出平面型第一转移晶体管的像素结构的平面图；
图7A和7B是示出平面型第一转移晶体管的像素结构的截面图；
图8A和8B是示出杂质浓度轮廓的示意图；
图9A至9C是描述存储部形成方法的修改示例的图；
图10是示出第二实施例中像素的示意性构造的平面图；
图11是示出第二实施例中像素的示意性构造的截面图；
图12是示出第三实施例中像素的示意性构造的平面图；
图13是示出第三实施例中像素的示意性构造的截面图；
图14是示出第四实施例中像素的示意性构造的平面图；
图15A和15B是示出第四实施例中像素的示意性构造的截面图；
图16是示出第五实施例中像素的示意性构造的平面图；
图17A和17B是示出第五实施例中像素的示意性构造的截面图；以及
图18是示出采用本技术方案的作为电子设备的成像装置的构造示例框图。
具体实施方式
下文中，将描述本技术方案的实施例。而且，描述将以下述顺序进行。
1.固态成像装置的示意性构造示例
2.像素的电路构造示例
3.像素的第一实施例(具有两个沟槽栅极部的构造示例)
4.像素的第二实施例(具有三个沟槽栅极部的构造示例)
5.像素的第三实施例(沟槽栅极部内具有遮光材料的构造示例)
6.像素的第四实施例(背面照射型的构造示例)
7.像素的第五实施例(背面照射类型具有光电转换膜的构造示例)
8.电子设备的应用示例
1.固态成像装置的示意性构造示例
图1示出了采用本技术方案的固态成像装置的示意性构造示意图。
图1中的固态成像装置1构造为具有像素阵列区3，该像素阵列区3中的每个像素2以二维阵列排列并且在半导体衬底12中像素阵列区3周围的外围电路部例如利用硅(Si)作为半导体。外围电路部包括垂直驱动电路4、列信号处理电路5、水平驱动电路6、输出电路7、控制电路8及其相似者。
像素2构造为具有作为光电转换元件的光电二极管以及多个像素晶体管。下文中将参考图2描述像素2的构造示例。
此外，像素2也可以是共享像素结构。该共享像素结构由多个光电二极管、多个转移晶体管、一个共享的浮置扩散部(浮置扩散区域)以及每个共享的其他像素晶体管构成。就是说，在共享的像素中，构成多个单元像素的光电二极管和转移晶体管构造为共享另一个像素晶体管。
控制电路8接收数据以指示输入时钟、操作模式等，并输出诸如固态成像装置1等的内部信息的数据。也就是说，控制电路8基于垂直同步信号、水平同步信号和主时钟产生时钟信号或控制信号作为垂直驱动电路4、列信号处理电路5、水平驱动电路6等的操作参考。然后，控制电路8将产生的时钟信号或控制信号输出至垂直驱动电路4、列信号处理电路5、水平驱动电路6等。
例如，垂直驱动电路4由移位寄存器构成并选择像素驱动线10，并且将用于驱动像素2的脉冲提供给所选择的像素驱动线10，并逐行驱动像素2。也就是说，垂直驱动电路4在垂直方向顺序地逐行选择性地扫描像素阵列部3的每个像素2并且通过垂直信号线9将基于信号电荷的像素信号提供给列信号处理电路5，该信号电荷根据每个像素2的光电转换部中所接收的光量产生。
每列像素2上配置有列信号处理电路5并为每个像素列针对从一行的像素2中输出的信号进行诸如噪声消除的信号处理。例如，列信号处理电路5进行诸如相关双采样(CDS)的信号处理以消除对于像素而言独特的固定图形噪声以及AD转换。
例如，水平驱动电路6由移位寄存器构成并且通过顺序输出水平扫描脉冲依次选择每个列信号处理电路5，并且将来自每个列信号处理电路5的像素信号输出至水平信号线11。
输出电路7通过对从每个列信号处理电路5按顺序提供经由水平信号线11的信号进行信号处理以输出信号。例如，输出电路7可以仅进行缓冲或者可以进行黑电平调整、列变化调整、各种类型的数字信号处理等。输入输出终端13与外部相互交换信号。
如上述构造的固态成像装置1是称为列AD型的CMOS图像传感器，其中每个像素列配置有进行CDS处理和AD转换处理的列信号处理电路5。
2.像素2的电路构造示例
图2示出了像素2的等效电路。
像素2具有作为光电转换元件的光电二极管21、第一转移晶体管22、存储部(MEM)23、第二转移晶体管24、浮置扩散部(FD)25、复位晶体管26、放大晶体管27、选择晶体管28和放电晶体管29。
光电二极管21是根据接收的光量产生并累积电荷(信号电荷)的光电转换部。光电二极管21的阳极端接地并且阴极端通过第一转移晶体管22连接至存储部23。此外，光电二极管21的阴极端也连接至放电晶体管29。
当第一转移晶体管22通过转移信号TRX导通时，第一转移晶体管22读取光电二极管21中产生的电荷并将电荷转移至存储部23。存储部23是暂时保留电荷直到电荷转移至FD25的电荷保持部。当第二转移晶体管24通过转移信号TRG导通时，第二转移晶体管24将保留在存储部23的电荷转移至FD25。
FD25是将从存储部23中读取的电荷保留以作为信号读取电荷的电荷保持部。当复位晶体管26通过复位信号RST导通时，FD25的电位通过将保留在FD25中的电荷释放至恒定电压源VDD而复位。
放大晶体管27根据FD25的电位输出像素信号。也就是说，放大晶体管27以负载MOS14作为恒定电压源构成电源跟随电路，并且将像素信号从放大晶体管27经由选择晶体管28输出至列信号处理电路5(图1)，其中该像素信号所指示的电平取决于保留在FD25中的电荷。例如，负载MOS14设置在列信号处理电路5内。
当通过选择信号SEL选择像素2时，选择晶体管28导通并且通过垂直信号线9将像素2的像素信号输出至列信号处理电路5。当放电晶体管29通过放电信号OFG导通时，其向恒定电压源VDD释放光电二极管21中所累积的多余电荷。转移信号TRX和TRG、复位信号RST、选择信号SEL以及放电信号OFG由垂直驱动电路4控制并通过水平信号线11提供(图1)。
简单描述像素2的操作。
首先，在曝光开始之前，通过向放电晶体管29提供高电平的放电信号OFG使得放电晶体管29导通，并且累积在光电二极管21中的电荷向恒定电压源VDD释放，以及光电二极管21复位。
当放电晶体管29在光电二极管21复位后由放电信号OFG的低电平截止时，在所有像素中开始曝光。
当预先确定的预定曝光时间已经结束时，第一转移晶体管22由第一转移信号TRX在像素阵列部3的所有像素中导通，并且光电二极管21中所累积的电荷转移至存储部23。
在第一转移晶体管22截止之后，逐行按顺序读取每个像素2的存储部23中所保留的电荷。在读取操作中，读取行上像素2的第二转移晶体管24由第二转移信号TRG导通并且存储部23中所保留的电荷转移至FD25。然后，当选择晶体管28由选择信号SEL导通时，信号通过选择晶体管28从放大晶体管27中输出至ADC15，其中该信号所指示的电平取决于FD25中所保留的电荷。
3.像素2的第一实施例
像素2的示意性构造示意图
将参考图3至4B描述像素2中的光电二极管21、第一转移晶体管22、存储部23、第二转移晶体管24和FD25的结构。
图3是示出像素2中光电二极管21、第一转移晶体管22、存储部23、第二转移晶体管24和FD25之间位置关系的平面图。
图4A示出了沿图3线的IVA-IVA的截面图，并且图4B示出了沿图3的线IVB-IVB的截面图。
此外，图3是从半导体衬底12的表面侧即光的入射侧观察的平面图。在图4A和4B中，每幅图的上侧是光入射其上的半导体衬底12的表面。
如图3所示，在像素阵列部3中的每个像素2中，光电二极管21、第一转移晶体管22、第二转移晶体管24和FD25排列在预定的方向上。图3中，其中排列光电二极管21、第一转移晶体管22、第二转移晶体管24和FD25的横向方向称为第一方向。
在半导体衬底12的像素2中的左侧，光电二极管21通过在第一导电类型的P型半导体区域41内部形成第二导电类型的N型半导体区域42而形成。
然后，如图3和4A所示，第一转移晶体管22的栅极电极43形成在光电二极管21的右侧，并且N型半导体区域44作为存储部23的电荷保持部形成在栅极电极43的下侧。作为光电二极管21的电荷累积部的N型半导体区域42还同时作为第一转移晶体管22的源极/漏极区域的一侧，并且作为存储部23的电荷保持部的N型半导体区域44还同时作为第一转移晶体管22源极/漏极区域的另一侧。
此外，如图4B所示，第一转移晶体管22的栅极电极43具有沟槽栅极结构，其中两个沟槽(trench)栅极部43A埋设在半导体衬底12的深度方向中。如图3所示，两个沟槽栅极部43A构造为使得作为存储部23的N型半导体区域44在垂直于第一方向(电荷转移方向)的第二方向上夹于两个沟槽栅极部43A之间。如图4B所示，沟槽栅极部43A的埋设深度大体上与存储部23的N型半导体区域44一致。
换句话说，作为存储部23的电荷保持部的N型半导体区域44沿着第一转移晶体管22的两个沟槽栅极部43A的侧壁纵向延伸形成。然后，P型/N型/P型半导体区域在水平方向上形成于两个沟槽栅极部43A之间。
此外，图3中，第一转移晶体管22的栅极电极43的两个沟槽栅极部43A以及形成在栅极电极43下侧的N型半导体区域44(存储部23)用虚线示出。
然后，如图3和4A所示，第二转移晶体管24的栅极电极45形成在光电二极管21对应于第一转移晶体管22的栅极电极43而形成在其上的一侧的相反侧，并且作为FD25的N型半导体区域46形成在衬底表面侧的更右侧上。作为存储部23的电荷保持部的N型半导体区域44同时也作为第二转移晶体管24的源极/漏极区域的一侧，并且作为FD25的N型半导体区域46同时也作为第二转移晶体管24的源极/漏极区域的另一侧。
此外，图4A和4B中，由多个配线层和层间绝缘膜、滤色器、芯片上的透镜等形成的多层配线层形成在第一转移晶体管22的栅极电极43或第二转移晶体管24的栅极电极45的上表面上，该上表面为光入射表面侧。
如上所述，在像素2的第一实施例中，第一转移晶体管22的栅极电极43具有转移栅极结构,其中,两个沟槽栅极部43A埋设在半导体衬底12的深度方向。另一方面，第二转移晶体管24的栅极电极45具有平面型栅极结构,其仅形成在半导体衬底的表面上。
然后，作为存储部23的N型半导体区域44在第一转移晶体管22的两个沟槽栅极部43A之间纵向延伸形成,并且该存储部23在作为衬底的深度方向的垂直方向上具有PN结表面。
因此，可以在不减少光电二极管21的电荷累积部的情况下提供N型半导体区域44作为存储部23,并且可以防止因为光电二极管的区域的减小而降低光接收的灵敏度或者饱和电荷量。
制造方法
参考图5A至5D描述形成第一转移晶体管22的栅极电极43以及作为存储部23的N型半导体区域44的方法。
首先，如图5A所示，图案化抗蚀剂掩模61以打开形成两个沟槽栅极部43A的区域，并且然后将P型半导体区域41蚀刻至预定的深度。因此，形成成为第一转移晶体管22的沟槽栅极部43A的两个沟槽区62。
然后，如图5B所示，例如，诸如硼(B)的P型离子以低加速能量注入到紧靠沟槽区62侧壁的附近。
接着，如图5C所示，例如，注入诸如磷(P)或砷(As)的N型离子。此时，离子以比注入P型离子时更高加速能量注入以将N型离子从沟槽区62的侧壁注入至其内部。
此外，P型离子和N型离子以预定的倾斜度(倾角)注入使得其倾斜地射入至沟槽区62的侧壁。
然后，如图5D所示，剥去抗蚀剂掩模61并且然后将第一转移晶体管22的栅极电极43埋设进沟槽区62中并且其也形成在半导体衬底12的表面上。作为栅极电极43的材料，例如可以采用多晶硅。
通过上述工艺，第一转移晶体管22的栅极电极43包括两个沟槽栅极部43A制造完成，并且作为存储部23的电荷保持部的N型半导体区域44形成在两个沟槽栅极部43A之间。
此外，在图5A至5D的示例中，进行P型离子的注入并且然后再进行N型离子的注入，但是P型离子注入和N型离子注入的顺序可以颠倒。
平面型第一转移晶体管的像素结构
为帮助理解本技术方案所采用的像素结构的效果，将参考图6至7B描述具有平面型第一转移晶体管的像素结构。
图6是对应于图3示出的具有平面型第一转移晶体管的像素的光电二极管71、第一转移晶体管72、存储部73、第二转移晶体管74和FD75之间位置关系的平面图。
此外，图7A示出了沿图6的线VIIA-VIIA的截面图，并且图7B示出了沿图6的线VIIB-VIIB的截面图。
如图6所示，光电二极管71、第一转移晶体管72、第二转移晶体管74和FD75排列在类似于图3的第一方向上。
在半导体衬底60的像素内部的左侧，光电二极管71由在第一导电类型的P型半导体区域61中形成第二导电类型的N型半导体区域62而形成。
然后，如图6和7A所示，第一转移晶体管72的栅极电极63仅形成在位于半导体衬底表面的平面中，使其面积大于右侧目标光电二极管71上的光电二极管71的光接收区域，并且作为存储部73的电荷保持部的N型半导体区域64形成为具有其平面面积与栅极电极63下侧附近的光电二极管71的光接收区域一致。
作为光电二极管71的电荷累积部的N型半导体区域62也作为第一转移晶体管72的源极/漏极区域的一侧，并且作为存储部73的电荷保持部的N型半导体区域64也作为第一转移晶体管72的源极/漏极区域的另一侧。
然后，如图6和7A所示，第二转移晶体管74的栅极电极65在光电二极管71对应于第一转移晶体管72的栅极电极63形成的一侧的相反侧上，并且作为FD75的N型半导体区域66形成在衬底表面侧的更右侧上。作为存储部73的电荷保持部的N型半导体区域64还作为第二转移晶体管74的源极/漏极区域的一侧，并且作为FD75的N型半导体区域66还作为第二转移晶体管74的源极/漏极区域的另一侧。
如上所述，在具有平面型第一转移晶体管72的像素结构中，因为作为存储部73的电荷保持部的N型半导体区域64形成在具有与光电二极管71的光接收区域相同平面面积的平面中，光电二极管71的电荷累积部相比于上述光电二极管21的电荷累积部要小。因此，会产生降低光接收灵敏度或光电二极管的饱和电荷量的问题。
当电荷耗尽或饱和时可以提高电位幅度并且可以通过提高N型半导体区域64的杂质浓度而不是增加作为存储部73的电荷保持部的N型半导体区域64的面积来增加存储部73的饱和电荷量，但在此情况中，会产生难以转移电荷的缺点。
否则，当电荷耗尽并由所设计的存储部73的P型和N型半导体区域的较大的结电场累积时，不需要改变电位就可以增加每单位面积的结电容并增加存储部73的饱和电荷量，而不是增加作为存储部73的电荷保持部的N型半导体区域64的面积，但在这种情况下，会产生当黑暗时因为强结电场而使得噪声增加的缺点。
图8A示出了如图7A和7B所示情况的杂质浓度轮廓线，其中存储部73的N型半导体区域64形成在一平面中并且PN结形成在水平表面上。
作为存储部73的电荷保持部的N型半导体区域64上侧的PN结以及作为N型半导体区域64下侧PN结的P-N-P结通过从半导体衬底12的表面侧注入离子而形成在衬底的深度方向中。这种情况下，理论上，因为杂质浓度的轮廓线随着加速能量的增加而扩开，在存储部73下侧上的PN结的每单位面积结电容要小于存储部73上侧上的PN结的每单位面积结电容。
图8B是如图4A和4B所示的情况下的杂质浓度的轮廓线，其中，存储部23的N型半导体区域44垂直地形成且PN结形成在垂直表面，并且其示出了图5D的线VIIIB-VIIIB中的两个沟槽栅极部43A之间的杂质浓度轮廓线。
在两个沟槽栅极部43A之间的P-N-P结中，靠近右侧的沟槽区62的侧壁的PN结和靠近左侧的沟槽区62的侧壁的PN结两者都由通过低加速能量形成的杂质轮廓线构成。因此，右侧的PN结和左侧的PN结两者都可以实现高结电容。
因此，根据本技术方案所采用的在垂直方向上具有PN结表面的像素2的像素结构，也可以增加存储部23的饱和电荷量而不降低光电二极管21的饱和电荷量。
制造方法的修改例
将参考图9A至9C描述形成作为存储部23的N型半导体区域44的方法的修改例。
当进行N型离子注入时，可以通过改变取决于沟槽区62衬底深度的注射离子的倾角而根据深度改变作为存储部23的N型半导体区域44的杂质浓度。
例如，进行N型离子注入使得满足θ1<θ2<θ3的关系，其中在图9A中所示的沟槽区62的较深位置注入离子的倾角为θ1，在图9B中所示的沟槽区62的中间位置注入离子的倾角为θ2，并且在图9C中所示的沟槽区62的较浅位置注入离子的倾角为θ3。
因此，存储部23的N型半导体区域44的杂质浓度在衬底的表面侧较浅的位置变厚并且在深的位置变薄。换句话说，存储部23的N型半导体区域44的电位在衬底的表面侧较浅的位置较高并且在其深的位置较低。
这样做，当从存储部23读取电荷时，可以产生电场以协助电荷的转移并帮助从存储部23读取电荷。
此外，存储部23的N型半导体区域44的杂质浓度可以不随深度成比例变化但是半导体区域44可以在深度方向分成多个区域并且杂质浓度可以随着向衬底的表面侧的移动而变厚。
4.像素2的第二实施例
将参考图10至11描述像素2的第二实施例。
图10是示出第二实施例的像素2中光电二极管21、第一转移晶体管22、存储部23、第二转移晶体管24和FD25之间位置关系的平面图。
图11示出了沿图10的线XI-XI的截面图。
在图10和11中，给予对应于第一实施例中图3至4B的相同部分以相同的附图标记并且将省略与第一实施例相同部分的描述。
如图11所示，第一实施例中形成栅极电极43的第一转移晶体管22的两个沟槽栅极部43A，但是在第二实施例中形成其中的三个沟槽栅极部43A。因此，在两个沟槽栅极部43A之间形成两个区域并且作为存储部23的电荷保持部的N型半导体区域44形成在每个区域中。也就是说，两个N型半导体区域44形成为存储部23的电荷保持部。
此外，如图10所示，在平面方向上作为FD25的N型半导体区域46的面积对应于两个N型半导体区域44形成为较大。
可以通过如上所述的构造进一步增加存储部23的饱和电荷量。
此外，第一转移晶体管22的栅极电极43的沟槽栅极部43A的数量可以是四个或者更多。
5.像素2的第三实施例
将参考图12和13描述像素2的第三实施例。
图12是示出第三实施例的像素2中的光电二极管21、第一转移晶体管22、存储部23、第二转移晶体管24和FD25之间位置关系的平面图。
图13是示出沿图12的线XIII-XIII的截面图。
在图12和13中，给予对应于第一实施例中图3至4B的相同部分以相同的附图标记并且将省略与第一实施例相同部分的描述。
在采用本技术方案的像素结构中，因为存储部23的N型半导体区域44形成至半导体衬底12较深的位置，入射到光电二极管21的光线可能会进入到存储部23并且噪声可能会因为射入的光线而产生。
因此，在第三实施例中，防止光线进入到存储部23的N型半导体区域44的结构增加到第一实施例所述的结构。
特别地，如图13所示，遮光部101A通过将诸如钨(W)的遮光材料埋设到第一转移晶体管22的栅极电极43的两个沟槽栅极部43A中形成。
此外，如图12和13所示，遮光部101B由类似于遮光部101A的遮光材料形成以覆盖第一转移晶体管22的栅极电极43的上表面和侧表面。
此外，在图12的平面图中，省略了形成在第一转移晶体管22的栅极电极43上表面上的遮光部101B的描述。
通过具有如上所述的构造可以防止光线进入到存储部23的N型半导体区域44并且抑制噪声的产生。
此外，通过在第一转移晶体管22的两个沟槽栅极部43A之间垂直地形成长的作为存储部23的N型半导体区域44，可以增加存储部23的饱和电荷量而不降低光电二极管21的饱和电荷量。
6.像素2的第四实施例
将参考图14至15B描述像素2的第四实施例。
上述第一至第三实施例的像素结构描述为表面照射型像素结构，但是其可以应用在表面照射型和背面照射型的任一种中。
同时，下文中，将描述采用本技术方案的像素结构并且具体地是具有背面照射型的像素结构。
图14是示出第四实施例的像素2中的光电二极管21、第一转移晶体管22、存储部23、第二转移晶体管24和FD25之间位置关系的平面图。但是，图14不同于上述第一至第三实施例中的平面图，其中的不同在于该平面图是从半导体衬底12光线入射其上的表面的相反侧的表面观察的平面图。
图15A示出了沿图14的线XVA-XVA的截面图，并且图15B示出了沿图14的线XVB-XVB的截面图。
在图14至15B中，给予对应于第一实施例中图3至4B的相同部分以相同的附图标记并且将省略与第一实施例相同部分的描述。
在图15A和15B中，示意图的上侧是光入射其上的半导体衬底12的背面侧，并且彩色膜、芯片上透镜等层叠在半导体衬底12的图的上侧。
同时，如图15A和15B所示，第一转移晶体管22的栅极电极43、第二转移晶体管24的栅极电极45等形成在半导体衬底12的下侧。此外，虽未画出，由多个配线层和层间绝缘膜形成的多层配线层形成在第一转移晶体管22的栅极电极43和第二转移晶体管24的栅极电极45的下侧上。
第四实施例类似于上述第一实施例之处在于：第一转移晶体管22的栅极电极43的两个沟槽栅极部43A埋设在半导体衬底12的深度方向，并且存储部23的N型半导体区域44在两个沟槽栅极部43A之间纵向延伸形成。
但是，因为第四实施例的像素是背面照射型像素，第一转移晶体管22的栅极电极43的两个沟槽栅极部43A从图的下侧半导体衬底12的背面侧向上延伸。
此外，还是在第四实施例中，采用防止光线进入到存储部23的N型半导体区域44的结构。也就是说，如图15A和15B所示，为了防止光线进入到存储部23，遮光部111形成在作为光入射表面侧的背面侧，以及围绕第一转移晶体管22的两个沟槽栅极部43A和存储部23的侧表面上。
在背表面照射型像素结构中，可以防止光线进入到作为存储部23的N型半导体区域44并且通过上述结构抑制噪声的产生。
此外，也可以通过在第一转移晶体管22的两个沟槽栅极部43A之间纵向延伸形成作为存储部23的N型半导体区域44从而提高存储部23的饱和电荷量而不降低光电二极管21的饱和电荷量。
7.像素2的第五实施例
将参考图16至17B描述像素2的第五实施例。
第五实施例的像素结构也同样是类似于第四实施例的背面照射型的示例。
图16是示出从第五实施例中半导体衬底12的光入射侧的相反侧的表面观察的像素2中的光电二极管21、第一转移晶体管22、存储部23、第二转移晶体管24和FD25之间位置关系的平面图。
图17A示出了图16中沿线XVIIA-XVIIA的截面图，以及图17B示出了图16中沿线XVIIB-XVIIB的截面图。
在图16至17B中，给予对应于第一实施例中图3至4B的相同部分以相同的附图标记并且将省略与第一实施例相同部分的描述。
在第五实施例中，如图17A和17B所示，遮光光电转换膜121形成在半导体衬底12的作为光入射表面的背表面侧的整个表面上。此外，滤色器或芯片上透镜(未示出)进一步形成在光电转换膜121的上表面上。
例如，光电转换膜121由具有黄铜矿结构的化合物半导体构成，该黄铜矿结构由铜-铝-镓-铟-硫-硒基的混合晶体构成。
在第五实施例的像素结构中，因为光电转换膜121用作为遮光膜，可以通过无需提供如第四实施例中遮光部111的更为简便的结构来防止光线进入到作为存储部23的N型半导体区域44并且抑制噪声的产生。
此外，还可以通过在第一转移晶体管22的两个沟槽栅极部43A之间纵向延伸形成作为存储部23的N型半导体区域44从而提高存储部23的饱和电荷量而不降低光电二极管21的饱和电荷量。
8.电子设备的应用示例
本技术方案不限于应用在固态成像装置中。也就是说，本技术方案可应用于在图像捕捉区(光电转换器)中使用固态成像装置的一般电子设备，诸如数字静态照相机或数字摄像机、具有成像功能的移动终端设备以及在图像读取单元使用固态成像装置的复印机的成像设备。固态成像装置可以具有形成为一块芯片的形式或者是具有成像功能的封装为具有成像部分、信号处理器或光学系统的模块的形式。
图18是示出采用本技术方案的作为电子设备的成像装置的构造示例框图。
图18所述的成像装置200包括：由透镜组等构成的光学部201、其中采用图1的固态成像装置1的构造的固态成像装置(成像设备)202以及作为相机信号处理电路的数字信号处理器(DSP)电路203。此外，成像装置200包括帧存储器204、显示部205、记录部206、操作部207和供电部208。DSP电路203、帧存储器204、显示部205、记录部206、操作部207和供电部208通过总线209相互连接。
光学部201通过捕捉来自物体的入射光(图像光)在固态成像装置202的成像表面上形成图像。固态成像装置202在像素单元中将其中通过光学部201在成像表面形成图像的一定量的入射光转换为电信号并且然后将电信号作为像素信号输出。对于固态成像装置202，可以使用诸如图1的固态成像装置1的固态成像装置，即，固态成像装置具有其中第一转移晶体管22具有沟槽栅极结构并且存储部23在多个埋设在衬底深度方向中的沟槽栅极部43A之间具有垂直PN结的像素结构。
例如，显示部205由诸如液晶面板或电致发光(EL)面板的平面型显示装置构成，并且显示成像在固态成像装置202中的动态图像或静态图像。记录部206将捕捉在固态成像装置202中的动态图像或静态图像记录在诸如硬盘或半导体存储器的记录介质上。
操作部207根据用户的操作相对于成像装置200中不同的功能发布操作指令。供电部208向各种要供电的对象提供各种合适的功率，包括DSP电路203的操作功率、帧存储器204的操作功率、显示部205的操作功率、记录部206的操作功率和操作部207的操作功率。
如上所述，对于固态成像装置202，根据上述实施例可以通过使用固态成像装置1来增加光电二极管的面积并实现高灵敏度。因此，同样在成像装置200，诸如摄像机、数字静态照相机或诸如移动电话的移动设备的相机模块中，可以在捕捉的图像中达到高成像质量。
在上述实施例中，固态成像装置描述为其中第一导电类型为P型，第二导电类型为N型并且电子为信号电荷，但是本技术方案也可应用在固态成像装置，其中正空穴为信号电荷。即，可以将每个上述半导体区域构造为相反导电类型的半导体区域，其中第一导电类型为N型并且第二导电类型为P型。
此外，本技术方案不限于应用在通过探测可见光的入射光量的分布来捕捉图像的固态成像装置中并且可以应用在捕捉红外线、X光、粒子及其相似者的入射量的分布而成像的固态成像装置中，或者，在更广义上，应用在诸如通过探测诸如压力或静电电容的其他物理量的分布而捕捉其成像的指纹探测传感器的一般固态成像装置(物理量分布检测装置)。
本技术方案的应用实施例不限于上述实施例并且可在不脱离本技术方案的范围内进行各种修改。
例如，可以采用结合全部或者部分上述多个实施例的的形式。
此外，说明书中所描述的效果仅是示意性地并且不表示其为有限的，并且可以有其他说明书中所描述以外的效果。
此外，本技术方案可以下述方式构造。
(1)一种固态成像装置，包括：像素，该像素包括光电转换部、第一转移晶体管和第二转移晶体管，光电转换部根据接收光量产生并累积电荷，电荷累积部累积由该光电转换部所产生的电荷，第一转移晶体管将该光电转换部的电荷转移至该电荷累积部，电荷保持部保留电荷以读取该电荷为信号，第二转移晶体管将该电荷累积部的电荷转移至该电荷保持部，其中该第一转移晶体管的栅极电极具有从半导体衬底的界面埋设至预定深度的两个或多个沟槽栅极部，并且其中该电荷累积部在埋设于该半导体衬底中的该第一转移晶体管的两个沟槽栅极部之间纵向延伸形成。
(2)根据(1)的固态成像装置，其中该电荷累积部在该半导体衬底的垂直方向即深度方向上具有PN结表面。
(3)根据(1)或(2)的固态成像装置，其中第一导电类型/第二导电类型/该第一导电类型半导体区域形成在该第一转移晶体管的该两个沟槽栅极部之间。
(4)根据(1)至(3)中任一项的固态成像装置，其中该电荷累积部具有半导体区域，该半导体区域在该半导体衬底的深度方向上具有不同的杂质浓度。
(5)根据(1)至(4)中任一项的固态成像装置，其中该第一转移晶体管的该栅极电极具有从该半导体衬底的界面埋设至预定深度的两个沟槽栅极部。
(6)根据(1)至(5)中任一项的固态成像装置，其中该第一转移晶体管的该栅极电极具有从该半导体衬底的界面埋设至预定深度的三个沟槽栅极部。
(7)根据(1)至(6)中任一项的固态成像装置，其中遮光材料埋设在该第一转移晶体管的该沟槽栅极部中。
(8)据(1)至(7)中任一项的固态成像装置，其中该固态成像装置具有背面照射型装置其中光线从该半导体衬底的背面侧射入。
(9)根据(8)的固态成像装置，其中遮光部形成在背表面以及围绕该两个或多个沟槽栅极部和其中的该电荷累积部的侧表面中。
(10)根据(8)的固态成像装置，其中遮光光电转换膜形成在作为该半导体衬底的光入射表面侧的该背表面上。
(11)一种固态成像装置的制造方法，在其中像素具有根据接收光量产生并累积电荷的光电转换部，电荷累积部累积由该光电转换部所产生的电荷，第一转移晶体管将该光电转换部的电荷转移至该电荷累积部，电荷保持部保留电荷以读取该电荷为信号，以及第二转移晶体管将该电荷累积部的电荷转移至该电荷保持部，并且其中该第一转移晶体管的栅极电极具有从半导体衬底的界面埋设至预定深度的两个或多个沟槽栅极部的情况中，包括：形成由沟槽栅极部构成的沟槽部；并且通过在两个沟槽部之间，该半导体衬底的垂直方向即是深度方向上对该沟槽部在以预定的倾角注入第一导电类型离子之后以预定的倾角注入第二导电类型离子而形成PN结表面。
(12)根据(11)的固态成像装置的制造方法，其中该第一导电类型离子注入和该第二导电类型离子注入之间的加速能量不同。.
(13)根据(11)或(12)的固态成像装置的制造方法，其中在为形成作为该电荷累积部的半导体区域的第一或第二导电类型离子注入中，该预定倾角随该半导体衬底的深度而改变。
(14)一种包括固态成像装置的电子设备，其中该固态成像装置包括：像素，该像素包括光电转换部、第一转移晶体管和第二转移晶体管，光电转换部根据接收光量产生并累积电荷，电荷累积部累积由该光电转换部所产生的电荷，第一转移晶体管将该光电转换部的电荷转移至该电荷累积部，电荷保持部保留电荷以读取该电荷为信号，第二转移晶体管将该电荷累积部的电荷转移至该电荷保持部，其中该第一转移晶体管的栅极电极具有从半导体衬底的界面埋设至预定深度的两个或多个沟槽栅极部，并且其中该电荷累积部在埋设于该半导体衬底中的该第一转移晶体管的两个沟槽栅极部之间纵向延伸形成。
(1’)一种固态成像装置，包括：像素，该像素包括光电转换元件、第一转移栅极和第二转移栅极，光电转换元件构造为响应于入射光而产生电荷，第一转移栅极构造将来自该光电转换元件的电荷转移至电荷保持部，第二转移栅极构造为将来自该电荷保持部的电荷转移至浮置扩散部，其中该第一转移栅极包括沟槽栅极结构其具有至少两个埋设在半导体衬底的深度方向上的沟槽栅极部，并且该电荷保持部包括位于该多个沟槽栅极部中相邻的两个之间的半导体区域。
(2’)根据(1’)的固态成像装置，其中该至少两个沟槽栅极部的每一个分别具有在深度方向上的尺寸大于在垂直于该深度方向的方向上的尺寸。
(3’)根据(1’)或(2’)的固态成像装置，其中该至少两个沟槽栅极部的每一个的深度与该半导体区域的深度大体上一致。
(4’)根据(1’)至(3’)中任一项的固态成像装置，其中该半导体衬底具有第一导电类型并且该半导体区域具有与该第一导电类型相反的第二导电类型。
(5’)根据(4’)的固态成像装置，其中该半导体衬底的一部分配置在该半导体区域和该至少两个沟槽栅极部的每一个之间。
(6’)根据(5’)的固态成像装置，其中该第一导电类型为P型，并且该第二导电类型为N型。
(7’)根据(5’)的固态成像装置，其中该第一导电类型为N型，并且该第二导电类型为P型。
(8’)根据(1’)至(7’)中任一项的固态成像装置，其中该半导体区域也作为该第二转移栅极的源极或漏极的一个。
(9’)根据(1’)至(8’)中任一项的固态成像装置，其中该第一转移栅极还包括遮光部。
(10’)根据(9’)的固态成像装置，其中该遮光部包括埋设在该至少两个沟槽栅极部的每一个中的部分。
(11’)根据(9’)的固态成像装置，其中该遮光部包括覆盖该第一转移栅极的上表面和侧表面的部分。
(12’)根据(9’)的固态成像装置，其中该遮光部的材料为钨。
(13’)根据(1’)至(12’)中任一项的固态成像装置，其中该至少两个沟槽栅极部为至少三个沟槽栅极部。
(14’)根据(1’)至(13’)中任一项的固态成像装置，其中该第一转移栅极的材料为多晶硅。
(15’)根据(1’)至(14’)中任一项的固态成像装置，其中该像素还包括构造为释放累积在该光电转换元件中电荷的释放栅极。
(16’)根据(1’)至(15’)中任一项的固态成像装置，其中该像素还包括构造为释放保留在该浮置扩散部中电荷的复位栅极。
(17’)根据(1’)至(16’)中任一项的固态成像装置，其中该像素为背侧照射型。
(18’)一种固态成像装置的制造方法，包括：提供半导体衬底；在该半导体衬底上形成像素，该像素包括光电转换元件、第一转移栅极和第二转移栅极，光电转换元件构造为响应于入射光而产生电荷，第一转移栅极构造将来自该光电转换元件的电荷转移至电荷保持部，第二转移栅极构造为将来自该电荷保持部的电荷转移至浮置扩散部，其中该第一转移栅极包括沟槽栅极结构其具有至少两个埋设在半导体衬底的深度方向上的沟槽栅极部，并且该电荷保持部包括位于该多个沟槽栅极部中相邻的沟槽栅极部之间的半导体区域。
(19’)一种电子设备，包括：光学部；固态成像装置；和数字信号处理器电路，其中该固态成像装置包括：像素，该像素包括光电转换元件、第一转移栅极和第二转移栅极，光电转换元件构造为响应于入射光而产生电荷，第一转移栅极构造将来自该光电转换元件的电荷转移至电荷保持部，第二转移栅极构造为将来自该电荷保持部的电荷转移至浮置扩散部，其中该第一转移栅极包括沟槽栅极结构其具有至少两个埋设在半导体衬底的深度方向上的沟槽栅极部，并且该电荷保持部包括位于该多个沟槽栅极部中相邻的沟槽栅极部之间的半导体区域。
本领域的技术人员应理解，在所附权利要求或其等同物的范围内，根据设计需要和其它因素，可进行各种修改、结合、部分结合和替换。
本申请要求于2013年9月9日提交的日本优先权专利申请JP2013-185945的权益，其全部内容通过引用结合于本文。

Claims (19)

1.一种固态成像装置，包括：
像素，包括光电转换元件、第一转移栅极和第二转移栅极，该光电转换元件构造为响应于入射光而产生电荷，该第一转移栅极构造为将来自该光电转换元件的电荷转移至电荷保持部，该第二转移栅极构造为将来自该电荷保持部的电荷转移至浮置扩散部，其中
该第一转移栅极包括沟槽栅极结构，其具有埋设在半导体衬底的深度方向上的至少两个沟槽栅极部，并且
该电荷保持部包括位于该多个沟槽栅极部中相邻的沟槽栅极部之间的半导体区域。
2.根据权利要求1所述的固态成像装置，其中该至少两个沟槽栅极部的每一个在深度方向上的尺寸大于在垂直于该深度方向的方向上的尺寸。
3.根据权利要求1所述的固态成像装置，其中该至少两个沟槽栅极部的每一个的深度与该半导体区域的深度大体上一致。
4.根据权利要求1所述的固态成像装置，其中该半导体衬底具有第一导电类型并且该半导体区域具有与该第一导电类型相反的第二导电类型。
5.根据权利要求4所述的固态成像装置，其中该半导体衬底的一部分设置在该半导体区域和该至少两个沟槽栅极部的每一个之间。
6.根据权利要求5所述的固态成像装置，其中该第一导电类型为P型，并且该第二导电类型为N型。
7.根据权利要求5所述的固态成像装置，其中该第一导电类型为N型，并且该第二导电类型为P型。
8.根据权利要求1所述的固态成像装置，其中该半导体区域也作为该第二转移栅极的源极或漏极之一。
9.根据权利要求1所述的固态成像装置，其中该第一转移栅极还包括遮光部。
10.根据权利要求9所述的固态成像装置，其中该遮光部包括埋设在该至少两个沟槽栅极部的每一个中的部分。
11.根据权利要求9所述的固态成像装置，其中该遮光部包括覆盖该第一转移栅极的上表面和侧表面的部分。
12.根据权利要求9所述的固态成像装置，其中该遮光部的材料为钨。
13.根据权利要求1所述的固态成像装置，其中该至少两个沟槽栅极部为至少三个沟槽栅极部。
14.根据权利要求1所述的固态成像装置，其中该第一转移栅极的材料为多晶硅。
15.根据权利要求1所述的固态成像装置，其中该像素还包括构造为将累积在该光电转换元件中的电荷释放的释放栅极。
16.根据权利要求1所述的固态成像装置，其中该像素还包括构造为将保留在该浮置扩散部中的电荷释放的复位栅极。
17.根据权利要求1所述的固态成像装置，其中该像素为背侧照射型。
18.一种固态成像装置的制造方法，包括：
提供半导体衬底；
在该半导体衬底上形成像素，该像素包括光电转换元件、第一转移栅极和第二转移栅极，该光电转换元件构造为响应于入射光而产生电荷，该第一转移栅极构造为将来自该光电转换元件的电荷转移至电荷保持部，该第二转移栅极构造为将来自该电荷保持部的电荷转移至浮置扩散部，其中
该第一转移栅极包括沟槽栅极结构，其具有埋设在半导体衬底的深度方向上的至少两个沟槽栅极部，并且
该电荷保持部包括位于该多个沟槽栅极部中相邻的沟槽栅极部之间的半导体区域。
19.一种电子设备，包括：
光学部；
固态成像装置；和
数字信号处理器电路；
其中该固态成像装置包括：
像素，包括光电转换元件、第一转移栅极和第二转移栅极，该光电转换元件构造为响应于入射光而产生电荷，该第一转移栅极构造为将来自该光电转换元件的电荷转移至电荷保持部，该第二转移栅极构造为将来自该电荷保持部的电荷转移至浮置扩散部，其中
该第一转移栅极包括沟槽栅极结构，其具有埋设在半导体衬底的深度方向上的至少两个沟槽栅极部，并且
该电荷保持部包括位于该多个沟槽栅极部中相邻的沟槽栅极部之间的半导体区域。
CN201410443553.4A 2013-09-09 2014-09-02 固态成像装置、固态成像装置的制造方法和电子设备 Active CN104425535B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013185945A JP2015053411A (ja) 2013-09-09 2013-09-09 固体撮像素子、固体撮像素子の製造方法、および電子機器
JP2013-185945 2013-09-09

Publications (2)

Publication Number Publication Date
CN104425535A true CN104425535A (zh) 2015-03-18
CN104425535B CN104425535B (zh) 2019-07-26

Family

ID=52624705

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410443553.4A Active CN104425535B (zh) 2013-09-09 2014-09-02 固态成像装置、固态成像装置的制造方法和电子设备

Country Status (3)

Country Link
US (6) US9129881B2 (zh)
JP (1) JP2015053411A (zh)
CN (1) CN104425535B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107408568A (zh) * 2016-01-27 2017-11-28 索尼公司 固态成像元件和电子设备
CN108475684A (zh) * 2016-01-13 2018-08-31 浜松光子学株式会社 背面入射型固体摄像元件和其制造方法
US10692910B2 (en) 2016-03-15 2020-06-23 Sony Corporation Solid-state imaging element and electronic device
CN111386609A (zh) * 2018-03-20 2020-07-07 索尼半导体解决方案公司 固态图像拾取装置、其制造方法和电子设备
CN111527606A (zh) * 2018-02-16 2020-08-11 索尼半导体解决方案公司 摄像元件
CN112351227A (zh) * 2019-08-08 2021-02-09 爱思开海力士有限公司 图像感测装置
CN112602195A (zh) * 2018-08-30 2021-04-02 索尼半导体解决方案公司 摄像装置和电子设备
CN113078177A (zh) * 2020-04-16 2021-07-06 台湾积体电路制造股份有限公司 集成电路结构、器件以及方法
US11069727B2 (en) 2017-03-03 2021-07-20 Sony Corporation Imaging element having transfer gate structure comprising a trench
US11948953B2 (en) 2018-09-06 2024-04-02 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
CN111386609B (zh) * 2018-03-20 2024-05-14 索尼半导体解决方案公司 固态图像拾取装置、其制造方法和电子设备

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013084785A (ja) * 2011-10-11 2013-05-09 Sony Corp 固体撮像装置、撮像装置
JP2016139660A (ja) * 2015-01-26 2016-08-04 株式会社東芝 固体撮像装置
JP2016143850A (ja) 2015-02-05 2016-08-08 ソニー株式会社 固体撮像装置および電子機器
JP6525694B2 (ja) * 2015-04-08 2019-06-05 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の駆動方法
US9706142B2 (en) * 2015-09-23 2017-07-11 Semiconductor Components Industries, Llc High dynamic range and global shutter image sensor pixels having charge overflow signal detecting structures
CN108139488A (zh) * 2015-10-14 2018-06-08 深圳帧观德芯科技有限公司 能够限制载流子扩散的x射线检测器
US10141356B2 (en) * 2015-10-15 2018-11-27 Semiconductor Components Industries, Llc Image sensor pixels having dual gate charge transferring transistors
JP2017183636A (ja) 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、センサ装置、および電子機器
CN105956584A (zh) * 2016-06-30 2016-09-21 京东方科技集团股份有限公司 指纹识别模组及其制作方法和驱动方法、显示装置
WO2018083990A1 (ja) * 2016-11-02 2018-05-11 ソニーセミコンダクタソリューションズ株式会社 撮像素子、撮像装置、並びに電子機器
US10777594B2 (en) 2016-12-01 2020-09-15 Sony Semiconductor Solutions Corporation Solid-state imaging element, solid-state imaging element manufacturing method, and imaging device
JP6743181B2 (ja) * 2016-12-15 2020-08-19 タワー パートナーズ セミコンダクター株式会社 固体撮像素子
US10403673B2 (en) 2016-12-29 2019-09-03 Samsung Electronics Co., Ltd. Image sensors
KR102662585B1 (ko) 2017-01-09 2024-04-30 삼성전자주식회사 이미지 센서
JP2018190797A (ja) 2017-04-28 2018-11-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP7366751B2 (ja) 2017-11-09 2023-10-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
WO2019093479A1 (ja) * 2017-11-09 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
WO2019202858A1 (ja) * 2018-04-16 2019-10-24 ソニーセミコンダクタソリューションズ株式会社 撮像素子および撮像素子の製造方法
EP3598498B1 (en) * 2018-07-16 2023-08-30 IMEC vzw A pixel architecture and an image sensor
EP4246990A3 (en) 2018-07-31 2023-10-11 Sony Semiconductor Solutions Corporation Imaging device and electronic apparatus
JP2020027903A (ja) * 2018-08-15 2020-02-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
JP6929266B2 (ja) * 2018-12-17 2021-09-01 キヤノン株式会社 光電変換装置、光電変換システム、移動体
JP7403993B2 (ja) * 2019-08-20 2023-12-25 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器
TW202133410A (zh) * 2019-12-02 2021-09-01 日商索尼半導體解決方案公司 攝像裝置及其製造方法以及電子機器
WO2021112128A1 (ja) * 2019-12-03 2021-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像装置およびその製造方法、電子機器
CN115602696B (zh) * 2020-03-18 2023-11-17 索尼半导体解决方案公司 成像装置和电子设备
JP2024016310A (ja) 2020-12-22 2024-02-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081887A1 (en) * 2004-10-20 2006-04-20 Samsung Electronics Co., Ltd. Solid state image sensor devices having non-planar transistors
CN1812507A (zh) * 2005-01-14 2006-08-02 佳能株式会社 固态图像拾取器件及其控制方法，以及照相机
CN102201419A (zh) * 2010-03-26 2011-09-28 索尼公司 固体摄像元件、其制造方法和电子装置

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7078746B2 (en) * 2003-07-15 2006-07-18 Micron Technology, Inc. Image sensor with floating diffusion gate capacitor
KR100670538B1 (ko) * 2004-12-30 2007-01-16 매그나칩 반도체 유한회사 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법
KR100720483B1 (ko) * 2005-12-09 2007-05-22 동부일렉트로닉스 주식회사 수직 칼라 필터 검출기단 및 그 제조방법
JP5568880B2 (ja) 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5335271B2 (ja) * 2008-04-09 2013-11-06 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
FR2930676B1 (fr) * 2008-04-24 2011-07-22 St Microelectronics Crolles 2 Capteur d'image de tres faibles dimensions
JP2010103316A (ja) * 2008-10-23 2010-05-06 Sharp Corp 固体撮像装置およびその製造方法、並びに電子情報機器
JP5341639B2 (ja) * 2009-06-26 2013-11-13 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8531567B2 (en) * 2009-10-22 2013-09-10 Stmicroelectronics (Crolles 2) Sas Image sensor with vertical transfer gate
US8372717B2 (en) * 2009-12-28 2013-02-12 Force Mos Technology Co., Ltd. Method for manufacturing a super-junction trench MOSFET with resurf stepped oxides and trenched contacts
US8373225B2 (en) * 2009-12-28 2013-02-12 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with Resurf stepped oxides and split gate electrodes
US8648413B2 (en) * 2009-12-28 2014-02-11 Force Mos Technology Co., Ltd. Super-junction trench MOSFET with multiple trenched source-body contacts
JP2011222708A (ja) * 2010-04-08 2011-11-04 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器
KR101845257B1 (ko) * 2011-02-07 2018-04-04 삼성전자주식회사 이미지 센서
WO2013027524A1 (ja) * 2011-08-24 2013-02-28 シャープ株式会社 固体撮像素子
JP5537523B2 (ja) * 2011-09-22 2014-07-02 株式会社東芝 固体撮像装置
KR101867337B1 (ko) * 2012-01-30 2018-06-15 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2015111604A (ja) * 2012-04-05 2015-06-18 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
JP2014096490A (ja) * 2012-11-09 2014-05-22 Sony Corp 撮像素子、製造方法
JP2014187270A (ja) * 2013-03-25 2014-10-02 Sony Corp 固体撮像装置およびその製造方法、並びに電子機器
JP2015012059A (ja) * 2013-06-27 2015-01-19 ソニー株式会社 固体撮像素子及びその製造方法、並びに撮像装置
JP2016136584A (ja) * 2015-01-23 2016-07-28 株式会社東芝 固体撮像装置および固体撮像装置の製造方法
WO2019093479A1 (ja) * 2017-11-09 2019-05-16 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
US10971533B2 (en) * 2018-01-29 2021-04-06 Stmicroelectronics (Crolles 2) Sas Vertical transfer gate with charge transfer and charge storage capabilities

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060081887A1 (en) * 2004-10-20 2006-04-20 Samsung Electronics Co., Ltd. Solid state image sensor devices having non-planar transistors
CN1812507A (zh) * 2005-01-14 2006-08-02 佳能株式会社 固态图像拾取器件及其控制方法，以及照相机
CN102201419A (zh) * 2010-03-26 2011-09-28 索尼公司 固体摄像元件、其制造方法和电子装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108475684A (zh) * 2016-01-13 2018-08-31 浜松光子学株式会社 背面入射型固体摄像元件和其制造方法
CN107408568A (zh) * 2016-01-27 2017-11-28 索尼公司 固态成像元件和电子设备
US11444112B2 (en) 2016-01-27 2022-09-13 Sony Group Corporation Solid-state image pickup device and electronic apparatus having a wall between the first pixel and the second pixel
US10692910B2 (en) 2016-03-15 2020-06-23 Sony Corporation Solid-state imaging element and electronic device
US11069727B2 (en) 2017-03-03 2021-07-20 Sony Corporation Imaging element having transfer gate structure comprising a trench
CN111527606A (zh) * 2018-02-16 2020-08-11 索尼半导体解决方案公司 摄像元件
CN111386609A (zh) * 2018-03-20 2020-07-07 索尼半导体解决方案公司 固态图像拾取装置、其制造方法和电子设备
CN111386609B (zh) * 2018-03-20 2024-05-14 索尼半导体解决方案公司 固态图像拾取装置、其制造方法和电子设备
CN112602195A (zh) * 2018-08-30 2021-04-02 索尼半导体解决方案公司 摄像装置和电子设备
US11948953B2 (en) 2018-09-06 2024-04-02 Sony Semiconductor Solutions Corporation Solid-state imaging device and electronic apparatus
CN112351227A (zh) * 2019-08-08 2021-02-09 爱思开海力士有限公司 图像感测装置
CN112351227B (zh) * 2019-08-08 2023-04-07 爱思开海力士有限公司 图像感测装置
CN113078177A (zh) * 2020-04-16 2021-07-06 台湾积体电路制造股份有限公司 集成电路结构、器件以及方法

Also Published As

Publication number Publication date
US20150357363A1 (en) 2015-12-10
US9129881B2 (en) 2015-09-08
US11315976B2 (en) 2022-04-26
US10020339B2 (en) 2018-07-10
US10615215B2 (en) 2020-04-07
US20200212085A1 (en) 2020-07-02
US20150069471A1 (en) 2015-03-12
US20180315785A1 (en) 2018-11-01
US20170200754A1 (en) 2017-07-13
US20220320156A1 (en) 2022-10-06
CN104425535B (zh) 2019-07-26
US9608036B2 (en) 2017-03-28
JP2015053411A (ja) 2015-03-19

Similar Documents

Publication Publication Date Title
US11315976B2 (en) Solid-state imaging device, manufacturing method of solid-state imaging device and electronic apparatus
US20210335875A1 (en) Solid-state imaging element, manufacturing method, and electronic device
KR102499590B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
CN101473441B (zh) 具有低串扰的pmos像素结构
JP4752926B2 (ja) 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器
US7728279B2 (en) Methods, devices, and systems related to pixel arrays
US20160337605A1 (en) Solid-state imaging device, method of driving solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
CN110504277B (zh) 与垂直晶体管组合的垂直溢流漏极
JP5326507B2 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び電子機器
JP2015023250A (ja) 固体撮像素子及びその駆動方法、並びに電子機器
TW201312738A (zh) 固態攝像裝置及其驅動方法、固態攝像裝置之製造方法、以及電子資訊機器
US20130049081A1 (en) Solid-state image sensing device and electronic apparatus
CN110729317A (zh) 固态成像装置，制造固态成像装置的方法和电子设备
CN104600086A (zh) 固体摄像装置以及固体摄像装置的制造方法
WO2023087289A1 (en) Solid-state imaging device and electronic apparatus
JP2018046089A (ja) 固体撮像装置及びその製造方法、並びに、電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161010

Address after: Kanagawa

Applicant after: SONY semiconductor solutions

Address before: Tokyo, Japan, Japan

Applicant before: Sony Corp

GR01 Patent grant
GR01 Patent grant