CN104380385B - 包含电流合规电路的设备及方法 - Google Patents

包含电流合规电路的设备及方法 Download PDF

Info

Publication number
CN104380385B
CN104380385B CN201380029237.6A CN201380029237A CN104380385B CN 104380385 B CN104380385 B CN 104380385B CN 201380029237 A CN201380029237 A CN 201380029237A CN 104380385 B CN104380385 B CN 104380385B
Authority
CN
China
Prior art keywords
line
circuit
data wire
electric current
memory cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380029237.6A
Other languages
English (en)
Other versions
CN104380385A (zh
Inventor
马尔科-多梅尼科·蒂布尔齐
朱利奥-朱塞佩·马罗塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104380385A publication Critical patent/CN104380385A/zh
Application granted granted Critical
Publication of CN104380385B publication Critical patent/CN104380385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0071—Write using write potential applied to access device gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564—Miscellaneous aspects
    • G11C2211/5645—Multilevel memory with current-mirror arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明描述包含可变状态材料数据存储装置的设备、装置、系统及方法。实例性装置包含经配置以在存储器操作期间动态地调整通过可变电阻材料的电流的电流合规电路。一些配置利用存储器单元阵列内的组件来形成电流合规电路。本发明描述额外设备、系统及方法。

Description

包含电流合规电路的设备及方法
优先权申请案
本申请案主张对2012年5月15日提出申请的序列号为13/471,568的美国申请案的优先权权益，所述美国申请案以全文引用的方式并入本文中。
背景技术
一些半导体装置包含可变状态材料。举例来说，存储器单元(例如电阻式随机存取存储器(RRAM)单元)包含可变状态材料，所述可变状态材料的状态可从高电阻状态改变为低电阻状态并再次改变回来。可变状态材料通常为非易失性的且可形成于具有小外形规格的存储器单元中。然而，在一些配置中，可变状态材料可展现比其它存储技术(例如快闪存储器)长的编程时间。
附图说明
图1展示根据本发明的实施例的设置存储器单元组件的第一状态的框图。
图2展示根据本发明的实施例的设置来自图1的存储器单元组件的第二状态的框图。
图3展示根据本发明的实施例的可变电阻材料的电压-电流图式。
图4展示根据本发明的实施例的存储器装置的电路图。
图5展示根据本发明的实施例的存储器装置的另一电路图。
图6展示根据本发明的实施例的存储器装置的另一电路图。
图7展示根据本发明的实施例的实例性方法。
图8展示根据本发明的实施例的另一实例性方法。
图9展示根据本发明的实施例的包含存储器装置的信息处置系统。
具体实施方式
在本发明的各种实施例的以下详细说明中，参考形成本发明的一部分且其中通过图解说明方式展示其中可实践本发明的特定实施例的附图。充分详细地描述这些实施例以使所属领域的技术人员能够实践本发明。可利用其它实施例且可做出结构、逻辑及电改变。
图1展示根据本发明的实施例的存储器单元的实例性组件100。可变状态材料102展示为位于第一电极104与第二电极106之间。在一个实例中，可变状态材料102包括电阻切换材料。可变状态材料102的其它实例包含磁性切换材料或具有可检测电子状态的其它切换材料。
在一个实例中，在跨越可变状态材料102在第一方向110上施加电压时，可变状态材料102的状态从高电阻状态103改变为低电阻状态105。在包含例如组件100的组件的存储器单元阵列中，高电阻状态可表示数字数据位，例如逻辑1值或逻辑0值。可使用选择电路（例如行解码器及列解码器)来从单元阵列选择所要存储器单元(包含可变状态材料102)以查询及/或更改电阻状态，因此提供数据重新呼叫及存储能力。
可使用若干种机制来改变可变状态材料102的物理状态(及因此，电阻)。在一个实例中，将可变状态材料102从实质上非晶状态改变为实质上结晶状态。在另一实例中，在施加电压后，即刻在可变状态材料102内形成桥接第一电极104与第二电极106之间的距离的一或多个导电细丝。在各种机制中，状态改变为可逆的。
图2展示在低电阻状态105中的来自图1的实例性组件100。通过在与图1中所展示的第一方向相反的方向112上施加第二电压，将可变状态材料102从低电阻状态105逆转回到高电阻状态103。以此方式，可视需要改变可变状态材料102的物理状态(及因此，电阻)以占据至少两种可能状态中的选定一者。
图3展示可变状态材料的实例性电压/电流图式300。所述图式在X轴302上展示电压且在Y轴304上展示电流。在操作中，可变状态材料展现沿所图解说明曲线301的高电阻部分306的高电阻行为。如果所施加电压相对于参考电压电平318在第一电压范围310或第二电压范围312内，那么可变状态材料保持在曲线301的高电阻部分306内。在一个实例中，第一电压范围310为约0.5伏。在一个实例中，所述第一电压范围与所述第二电压范围在量值上实质上为对称的，且第二电压范围312为约-0.5伏。
如果所施加电压相对于参考电压电平318大于或等于第三电压范围314(其又大于电压范围310的上限)，那么可变状态材料展现低电阻(如曲线301上的点303所图解说明)且移动到曲线301的低电阻部分308。可变状态材料将保持在曲线301的低电阻部分308中直到所施加电压量值相对于参考电压电平318大于或等于第四电压范围316的量值(其又大于电压范围312的量值)。接着，可变状态材料将再次返回到曲线301的高电阻部分306。
虽然图3图解说明可变状态材料电阻改变性质。在一个实例中，参考电压318为约零伏，其中第三电压范围314与第四电压范围316在量值上实质上相等，且在极性上相反。举例来说，第三电压范围314可为约1伏，且第四电压范围316可为约-1伏。
在另一实例中，参考电压318可为约3伏，其中第三电压314与第四电压316实质上相等，如由电压偏移所定义。举例来说，第三电压314可为约4伏(参考电压318加约1伏的电压偏移)，且第四电压316可为约2伏(参考电压318减约1伏的电压偏移)。
可将可变状态材料形成为相对小、非易失性存储器单元。在一个实例中，与使用六个晶体管的基于晶体管的静态随机存取存储器(SRAM)单元相比，单晶体管、单电阻器(1T1R)配置为可能的。
在操作中，当从曲线301的高电阻部分306移动到曲线301的低电阻部分308上的点303时，所施加电流随着编程完成而迅速增加，如曲线301的部分320所展示。此行为提出其中存储器单元从高电阻状态转变为低电阻状态的存储器单元设置操作中的技术挑战。如果不控制设置电流，那么存储器单元的可变状态材料组件中的高电流可导致焦耳加热且损坏存储器单元。下文更详细地描述用以控制可变状态材料存储器单元中的电流的实例性配置。
图4展示根据本发明的实施例的包含可变状态材料的设备400的实例性电路图。在一个实例中，设备400包括存储器装置。在图4的实例中，设备400包含存储器单元410的阵列402及驱动器电路404。在一个实例中，驱动器电路404经配置以同时将不同电压提供到阵列402中的不同存储器单元410。
阵列402中的单元410中的至少一些单元包含可变状态材料组件412。在一个实例中，可变状态材料组件412包含耦合于第一电极与第二电极之间的可变状态材料，此类似于或相同于图1及2中所描述的实例。阵列402中的存储器单元410进一步包含存取装置414。在一个实例中，存取装置414包含n型金属氧化物(NMOS)晶体管。存取装置414的其它实例可包含额外电路、二极管及其它电子装置。
图4进一步展示阵列402中的耦合到存取装置414的一定数目个存取线408。一源极403及一定数目个数据线406a到406c被展示为耦合到阵列402中的存储器单元410。在一个实例中，所述数目个数据线包含一定数目个位线。在图4的实例中，驱动器电路404配置为列驱动器。
在一个实例中，驱动器电路404经配置以同时将多个不同电压提供到耦合到不同存储器单元的数据线406a到406c。驱动器电路404被展示为包含第一电压输入线420、第二电压输入线422及第三电压输入线424。虽然展示了三个不同电压输入线，但包含两个电压输入线或三个以上电压输入线的其它配置也在各种实施例的范围内。
驱动器电路404中包含一定数目个选择器电路405a到405c以选择电压输入线420、422、424中的一者且将选定电压施加到阵列402中的一或多个选定存储器单元410。在所展示的实例中，选择器电路405a到405c为可个别选择的以将不同电压施加到阵列402中的不同存储器单元410。举例来说，第一选择器电路405a被展示为选择第二电压输入线422来将电压施加到数据线406a。第二选择器电路405b被展示为选择第三电压输入线424来将电压施加到数据线406b。第三选择器电路405c被展示为选择第一电压输入线420来将电压施加到数据线406c。
在一个实例中，电压输入线420、422、424经配置以施加设置电压、复位电压及禁止电压。使用图3作为实例，参考电压318包括禁止电压。阵列402中的接收禁止电压的存储器单元410将不被编程为高电阻状态或从高电阻状态逆转到低电阻状态。
设置电压可包含禁止电压加偏移电压，例如第三电压314。复位电压可包含禁止电压减偏移电压，例如第四电压316。
在操作中，选择器电路405a到405c中的每一者为可个别选择的，且可同时将来自电压输入线420、422、424的任何可用电压提供到任何所要数据线406a到406c。可使用图4中所展示的驱动器电路404增强设备400的性能。举例来说，在将阵列402的给定列中的选定单元设置为低电阻状态的同时，可对阵列402的不同给定列中的其它选定单元进行复位。另外，同时，阵列402中的其它单元可由于所施加禁止电压而无操作对其执行。在与一次仅能够将一个电压驱动到阵列的装置相比时，数据编程操作时间可减少到不足二分之一的时间。
图5展示根据本发明的实施例的包含可变状态材料的设备500的实例性电路图。在图5中，由一定数目个电阻器503图解说明电路中的寄生电阻。行解码器502展示为耦合到存储器单元阵列501。存储器单元阵列501内的单元510包含耦合于对应源极线509与对应数据线516之间的可变状态材料组件512。设备500中包含电流合规电路505以在存储器操作期间控制电流。在一个实例中，存储器“设置”操作利用电流合规电路505来实质上减少，且理想地防止区域320中的焦耳加热，如图3中所展示。
在一个实例中，电流合规电路505包含参考电流电路520及电流限制器504。在图5的实例中，参考电流电路520包含一列行驱动器522，例如包括参考二极管524的行驱动器。在一个实例中，参考二极管524使用与阵列501的存取装置514相同的材料、以相同尺寸(例如，协调一致)且以相同过程步骤形成，以便以此方式匹配存取装置514以形成良好电流镜。然而，至少在其中存取装置514为存取晶体管的实施例中，不同于存取晶体管，参考二极管524在其栅极耦合到其源极的情况下形成。在一个实例中，参考二极管524为其中源极耦合到栅极的晶体管，如图5中所展示。
在一个实例中，参考电流电路520还包含参考线518。在至少一个实例中，参考线518使用与阵列501的数据线516相同的材料(例如，相同金属层)、以相同尺寸且以相同过程步骤形成。举例来说，参考线518可能具有与数据线516相同的横截面高度及宽度。
参考二极管524及参考线518可在结构上及在操作上类似于阵列501内的组件(例如存取晶体管514及数据线516)，使得其可用于形成电流镜。举例来说，相对于给定存取线508，参考二极管524(耦合到存取线508)及参考线518可经配置以使得参考线518的耦合于参考二极管524与列驱动器电路506之间的一部分具有与数据线516的耦合于存取装置514(耦合到存取线508)与列驱动器电路506之间的一部分实质上相同的电阻。
举例来说，在操作期间，电流限制器504产生到存取线508的信号。来自电流限制器504的信号设置阵列中的存取晶体管514的栅极上以及参考二极管524上的偏置条件的上限。在呈本文中所描述的配置的参考线518中测量的电流将镜射阵列501中的选定数据线516内的电流。在一个实例中，电流限制器504使用来自参考电流电路520的镜射电流来设置阵列中的存取晶体管514的栅极上的偏置条件的上限。
在一个实例性操作中，在“设置”操作期间，使用参考电流电路520来设置阵列中的存取晶体管514的栅极上的偏置条件的上限。在另一实例性操作中，在“复位”操作期间，使用参考电流电路520来设置阵列中的存取晶体管514的栅极上的偏置条件的上限。其它存储器操作也可利用参考电流电路520。
当选择阵列501中的不同存取线时，数据线516的操作长度(即，电流行进通过的数据线的长度)取决于选定存取线的位置而变长或变短。在图5的实例中，电流行进通过的参考线518的操作长度也变长或变短。在一些实施例中，电流通过的数据线516的所得操作长度实质上匹配参考电流通过的参考线518的操作长度。使用匹配如所描述的阵列501内的组件的组件可提供单元电流与参考电流的良好电流匹配。
图6以简化电路图图解说明此概念。来自图5的参考电流电路520是在电流限制器504耦合到参考二极管524的情况下展示的。参考线518被展示为在数据线516旁边。存取晶体管514具有与参考二极管524实质上相同的尺寸。在一个实例中，存取晶体管514由与参考二极管524相同的材料、以相同制造操作形成。
由于电流限制器504正使用镜射数据线516及存取晶体管514中的条件的来自参考线518及参考二极管524的准确反馈信息，因此电流限制器504设置存取线508上的准确上限电流。因此，通过使用沿存取线508的信号设置存取晶体管514的上限条件，保护存储器单元510的可变状态材料512免受例如焦耳加热的损坏。
图7展示根据本发明的实施例的实例性方法。在操作702中，形成存取线。在操作704中，以与用于形成存储器单元阵列的存取晶体管及数据线的过程步骤、尺寸及材料相同的过程步骤及尺寸以及材料(例如，材料层)形成参考电流电路。在一个实施例中，与存取线协调一致地形成一定数目个参考二极管。
图8展示根据本发明的实施例的另一实例性方法。在操作802中，将一电流施加到可变状态材料存储器单元阵列中的存储器单元。在操作中804中，在包含与阵列中的存储器单元协调一致地形成的一定数目个组件的参考电流电路中镜射电流。在操作中806中，在存储器操作期间根据来自参考电流电路的经检测参考电流使电流变化。
举例来说，图9为根据本发明的实施例的呈信息处置系统900的形式的设备的框图，信息处置系统900并入有包含存储器装置907(例如，类似于或相同于图4中所展示的设备400及/或图6中所展示的设备600的装置)的至少个芯片或芯片组合件904。组合件904还可包含处理器906及其它逻辑908。
在一个实例中，存储器装置907包含可变状态材料存储器装置，例如RRAM。图9中所展示的信息处置系统900仅为其中可使用本发明的设备的一个实例。其它实例包含但不限于个人数据助理(PDA)、平板计算机、照相机、蜂窝式电话、MP3播放器、飞机、卫星、军用交通工具等。
在此实例中，信息处置系统900包括数据处理系统，所述数据处理系统包含用以耦合所述系统的各种组件的系统总线902。系统总线902提供信息处置系统900的各种组件当中的通信链路且可实施为单个总线、实施为若干总线的组合或以任何其它适合方式实施。
芯片组合件904耦合到系统总线902。芯片组合件904可包含任何电路或可操作地兼容的电路组合。在一个实施例中，芯片组合件904包含可为任何类型的处理器906。如本文中所使用，“处理器”意指任何类型的计算电路，例如但不限于微处理器、微控制器、图形处理器、数字信号处理器(DSP)或者任何其它类型的处理器或处理电路。多个处理器(例如“多核心”装置)也在本发明的范围内。
在一个实施例中，芯片组合件904中包含存储器装置907，例如以上实施例中所描述的存储器装置。所属领域的技术人员将认识到，可在芯片组合件904中使用各种各样的存储器装置配置。如上文所论述，在选定实施例中，存储器配置包含RRAM。在选定实施例中，将存储器单元布置成不同逻辑配置，例如NAND存储器或NOR存储器。在一个实例中，存储器配置为动态随机存取存储器(DRAM)配置。
在一个实施例中，芯片组合件904中包含除处理器芯片以外的额外逻辑芯片908。除处理器以外的逻辑芯片908的实例包含模/数转换器。本发明的一个实施例中还包含逻辑芯片908上的其它电路，例如定制电路、专用集成电路(ASIC)等。
信息处置系统900还可包含外部存储器911，外部存储器911又可包含适合于特定应用的一或多个存储器元件，例如一或多个硬盘驱动器912及/或处置可装卸媒体913(例如快闪驱动器、光盘(CD)、数字视频磁盘(DVD)等等)的一或多个驱动器。
信息处置系统900还可包含显示装置909(例如监视器)、额外外围组件910(例如扬声器等)及键盘及/或控制器914(其可包含鼠标、触屏接口或准许系统用户将信息输入到信息处置系统900中及从信息处置系统900接收信息的任何其它设备)。
尽管描述本发明的一定数目个实施例，但上文列表并不打算为穷尽性的。虽然本文中已图解说明及描述了特定实施例，但所属领域的技术人员将了解，经计算以实现相同目的的任何布置均可替代所展示的特定实施例。本申请案打算涵盖本发明的任何更改或变化。将理解，以上说明打算为说明性而非限定性。在研究以上说明后，所属领域的技术人员将即刻明了以上实施例的组合及其它实施例。

Claims (25)

1.一种存储器装置，其包括：
存储器单元阵列，其具有存取线及数据线，所述单元中的至少一些存储器单元包含：
可变状态材料组件；
存取装置，其耦合到所述可变状态材料组件，及所述存取线中的对应一者；以及
电流合规电路，其包括参考电流电路，其中所述参考电流电路包含与所述存储器单元阵列中的所述存取装置协调一致地形成的一定数目个组件以提供镜射数据线电流的参考电流；
其中选定的数据线和所述参考电流电路由共同的驱动器电路驱动。
2.根据权利要求1所述的存储器装置，其中所述参考电流电路的所述数目个组件包含一定数目个参考二极管，其中所述数目个参考二极管中的每一者耦合到所述存取线中的相应一者。
3.根据权利要求1所述的存储器装置，其中所述参考电流电路包含具有与所述数据线中的一者相同的横截面尺寸的参考线。
4.根据权利要求1所述的存储器装置，其中所述参考电流电路的所述数目个组件包含一定数目个参考二极管，其中参考二极管的所述数目与存取线的数目相同。
5.根据权利要求3所述的存储器装置，其中所述参考电流电路经配置以使得所述参考线的操作长度保持与所述数据线中的选定一者的操作长度相同。
6.根据权利要求1所述的存储器装置，其进一步包含耦合到所述存储器单元阵列以同时将不同电压提供到所述阵列中的不同存储器单元的驱动器。
7.根据权利要求1所述的存储器装置，其中所述电流合规电路进一步包含耦合到所述参考电流电路的电流限制器。
8.一种包括电流合规电路的设备，其包括：
存储器单元阵列，其具有存取线及数据线，所述单元中的至少一些存储器单元包含：
可变状态材料组件；
存取装置，其耦合到所述可变状态材料组件，及所述存取线中的对应一者；
第一驱动器，其耦合到所述数据线；以及
第二驱动器，其耦合到所述存取线，其被包括于包含参考电流电路的电流合规电路中，其中所述参考电流电路包含与所述存储器单元阵列中的所述存取装置协调一致地形成的一定数目个组件以提供镜射数据线电流的参考电流，其中选定的数据线和所述参考电流电路由共同的驱动器电路驱动。
9.根据权利要求8所述的设备，其中所述电流合规电路包含具有与所述数据线中的一者相同的尺寸的参考线。
10.根据权利要求9所述的设备，其中所述电流合规电路经配置以使得所述参考线的操作长度保持与所述数据线中的选定一者的操作长度相同。
11.根据权利要求8所述的设备，其中所述第一驱动器经配置以将设置电压、复位电压以及禁止电压中的一个提供到所述阵列中的每个单元，其中超过一个电压同时应用于所述阵列。
12.根据权利要求8所述的设备，其中所述存储器单元中的每个可变状态材料组件耦合于对应源极线与所述数据线中的对应一者之间。
13.根据权利要求8所述的设备，其进一步包含耦合到所述存储器单元阵列的处理器。
14.根据权利要求13所述的设备，其进一步包含耦合到所述处理器的用户接口装置。
15.一种包括电流合规电路的设备，其包括：
存储器单元阵列，其具有存取线及数据线，所述单元中的至少一些存储器单元包含：可变状态材料组件；
存取装置，其耦合到所述可变状态材料组件，及所述存取线中的对应一者；
列驱动器，其耦合到所述数据线；以及
行驱动器，其耦合到所述存取线，其被包括于电流合规电路中，其中所述电流合规电路包括一定数目个与所述存储器单元阵列中的所述存取装置协调一致地形成的参考二极管以提供镜射数据线电流的参考电流，其中选定的数据线和参考线由所述列驱动器共同驱动。
16.根据权利要求15所述的设备，其中所述可变状态材料包括电阻切换材料。
17.根据权利要求15所述的设备，其中所述一定数目个参考二极管包括一定数目个二极管耦合的晶体管。
18.根据权利要求15所述的设备，其中所述参考线包括与所述数据线相同的材料。
19.一种形成包含一定数目个存储器单元的设备的方法，所述方法包括：
形成存取线和数据线；以及
形成参考电流电路，其中形成所述参考电流电路包括与所述存取线协调一致地形成一定数目个参考二极管以提供镜射数据线电流的参考电流，其中选定的数据线和所述参考电流电路由共同的驱动器电路驱动。
20.根据权利要求19所述的方法，其中形成所述参考电流电路包括：形成具有与数据线相同的尺寸的参考线。
21.根据权利要求20所述的方法，其中形成所述参考线包括：由与所述数据线相同的材料形成。
22.一种操作电流合规电路的方法，其包括：
将第一电流施加到可变状态材料存储器单元阵列中的存储器单元；
在包含与所述阵列中的所述存储器单元协调一致地形成的一定数目个组件的参考电流电路中镜射所述第一电流；
共同地驱动选定的数据线和所述参考电流电路中的参考线；以及
在存储器操作期间根据来自所述参考电流电路的经检测参考电流使所述第一电流变化。
23.根据权利要求22所述的方法，其中施加第一电流包含：将设置电流发送到存储器单元。
24.根据权利要求22所述的方法，其中在存储器操作期间使所述第一电流变化包含：在存储器单元中的可变状态材料组件改变为低电阻状态时，减少设置电流。
25.根据权利要求22所述的方法，其进一步包含：取决于所述可变状态材料存储器单元阵列的选定存取线来使参考线的操作长度及数据线的操作长度变化，使得所述参考线的所述操作长度与所述数据线的所述操作长度匹配。
CN201380029237.6A 2012-05-15 2013-05-14 包含电流合规电路的设备及方法 Active CN104380385B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/471,568 US8861255B2 (en) 2012-05-15 2012-05-15 Apparatuses including current compliance circuits and methods
US13/471,568 2012-05-15
PCT/US2013/040959 WO2013173343A1 (en) 2012-05-15 2013-05-14 Apparatuses including current compliance circuits and methods

Publications (2)

Publication Number Publication Date
CN104380385A CN104380385A (zh) 2015-02-25
CN104380385B true CN104380385B (zh) 2017-11-17

Family

ID=49581186

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380029237.6A Active CN104380385B (zh) 2012-05-15 2013-05-14 包含电流合规电路的设备及方法

Country Status (5)

Country Link
US (2) US8861255B2 (zh)
KR (1) KR101964488B1 (zh)
CN (1) CN104380385B (zh)
TW (1) TWI626653B (zh)
WO (1) WO2013173343A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012058324A2 (en) 2010-10-29 2012-05-03 Rambus Inc. Resistance change memory cell circuits and methods
US8861255B2 (en) * 2012-05-15 2014-10-14 Micron Technology, Inc. Apparatuses including current compliance circuits and methods
CN104636548B (zh) * 2015-01-30 2018-05-08 西安紫光国芯半导体有限公司 一种rram存储单元中可变电阻仿真建模电路
US9748943B2 (en) * 2015-08-13 2017-08-29 Arm Ltd. Programmable current for correlated electron switch
JP2019053803A (ja) * 2017-09-14 2019-04-04 株式会社東芝 半導体集積回路
JP2019164874A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 記憶装置
JP2020047349A (ja) * 2018-09-20 2020-03-26 キオクシア株式会社 記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286364A (zh) * 2008-04-25 2008-10-15 中国科学院上海微系统与信息技术研究所 相变存储器1r1t结构和所使用的驱动电路的设计方法
CN101465157A (zh) * 2008-12-10 2009-06-24 清华大学 用于1t1c铁电存储器的动态自适应参考产生电路
WO2012058324A2 (en) * 2010-10-29 2012-05-03 Rambus Inc. Resistance change memory cell circuits and methods

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6078538A (en) 1998-08-20 2000-06-20 Micron Technology, Inc. Method and apparatus for reducing bleed currents within a DRAM array having row-to-column shorts
US6285615B1 (en) * 2000-06-09 2001-09-04 Sandisk Corporation Multiple output current mirror with improved accuracy
US6424571B1 (en) * 2001-05-01 2002-07-23 Micron Technology, Inc. Sense amplifier with data line precharge through a self-bias circuit and a precharge circuit
US7157894B2 (en) 2002-12-30 2007-01-02 Intel Corporation Low power start-up circuit for current mirror based reference generators
JP4567963B2 (ja) 2003-12-05 2010-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP4662990B2 (ja) 2005-06-20 2011-03-30 富士通株式会社 不揮発性半導体記憶装置及びその書き込み方法
JPWO2006137111A1 (ja) 2005-06-20 2009-01-08 富士通株式会社 不揮発性半導体記憶装置及びその書き込み方法
US20070195580A1 (en) * 2006-02-23 2007-08-23 Heinz Hoenigschmid Memory circuit having a resistive memory cell and method for operating such a memory circuit
US7499316B2 (en) 2006-03-31 2009-03-03 Samsung Electronics Co., Ltd. Phase change memory devices and program methods
US7391638B2 (en) * 2006-10-24 2008-06-24 Sandisk 3D Llc Memory device for protecting memory cells during programming
JP5121439B2 (ja) * 2007-12-26 2013-01-16 株式会社東芝 不揮発性半導体記憶装置
JP5100554B2 (ja) * 2008-07-30 2012-12-19 株式会社東芝 半導体記憶装置
US7898838B2 (en) 2008-10-31 2011-03-01 Seagate Technology Llc Resistive sense memory calibration for self-reference read method
JP5184310B2 (ja) * 2008-11-17 2013-04-17 ルネサスエレクトロニクス株式会社 不揮発性半導体メモリ装置
KR20100013237A (ko) 2008-12-30 2010-02-09 주식회사 이룸지엔지 Ｇｐｓ를 이용한 차량의 운행 중 공회전 방지 제어방법
JP5282607B2 (ja) * 2009-02-26 2013-09-04 ソニー株式会社 抵抗変化型メモリデバイスおよびその動作方法
KR20100132374A (ko) 2009-06-09 2010-12-17 삼성전자주식회사 Ｐｖｔ 변화에 무관한 전류 공급회로, 및 이를 포함하는 반도체 장치들
US20100327844A1 (en) 2009-06-23 2010-12-30 Qualcomm Incorporated Current mirror, devices including same, and methods of operation thereof
US8379437B2 (en) * 2009-08-31 2013-02-19 Sandisk 3D, Llc Flexible multi-pulse set operation for phase-change memories
US8848430B2 (en) 2010-02-23 2014-09-30 Sandisk 3D Llc Step soft program for reversible resistivity-switching elements
US8861255B2 (en) 2012-05-15 2014-10-14 Micron Technology, Inc. Apparatuses including current compliance circuits and methods

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101286364A (zh) * 2008-04-25 2008-10-15 中国科学院上海微系统与信息技术研究所 相变存储器1r1t结构和所使用的驱动电路的设计方法
CN101465157A (zh) * 2008-12-10 2009-06-24 清华大学 用于1t1c铁电存储器的动态自适应参考产生电路
WO2012058324A2 (en) * 2010-10-29 2012-05-03 Rambus Inc. Resistance change memory cell circuits and methods

Also Published As

Publication number Publication date
KR101964488B1 (ko) 2019-04-01
US8861255B2 (en) 2014-10-14
TWI626653B (zh) 2018-06-11
US10210928B2 (en) 2019-02-19
US20130308376A1 (en) 2013-11-21
WO2013173343A1 (en) 2013-11-21
TW201401282A (zh) 2014-01-01
US20150023095A1 (en) 2015-01-22
CN104380385A (zh) 2015-02-25
KR20150013782A (ko) 2015-02-05

Similar Documents

Publication Publication Date Title
CN104380385B (zh) 包含电流合规电路的设备及方法
TWI597725B (zh) 用於雙端點記憶體的選擇器裝置
JP5283805B1 (ja) 抵抗変化型不揮発性記憶装置、および抵抗変化型不揮発性記憶装置のアクセス方法
US8085577B2 (en) Nonvolatile semiconductor memory device and method of data write/data erase therein
US9142289B2 (en) Method for driving variable resistance element, and nonvolatile memory device
US8279658B2 (en) Method of programming variable resistance element and nonvolatile storage device
CN102301425B (zh) 电阻变化元件的驱动方法、初始处理方法、以及非易失性存储装置
WO2012001944A1 (ja) 不揮発性記憶装置及びその駆動方法
US9899079B2 (en) Memory devices
TW201044564A (en) Memory cell having dielectric memory element
JP5069339B2 (ja) 不揮発性可変抵抗素子の抵抗制御方法
TW201246206A (en) Non-volatile storage system with dual block programming
CN103715197A (zh) 具有单位单元作为单一器件的存储器件及其制造方法
US20130114327A1 (en) Variable resistance nonvolatile memory device
JP4903919B1 (ja) 抵抗変化型不揮発性記憶装置
EP2837000B1 (en) Apparatuses and methods for providing set and reset voltages at the same time
US10490276B2 (en) Non-volatile storage device and driving method
KR20140042984A (ko) 저항 변화 소자 및 이를 포함하는 메모리 장치
KR102157360B1 (ko) 메모리 소자 및 메모리 셀 어레이
TWI443662B (zh) 非揮發性記憶裝置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant