CN104347656B - 光电转换器件和成像系统 - Google Patents

光电转换器件和成像系统 Download PDF

Info

Publication number
CN104347656B
CN104347656B CN201410347610.9A CN201410347610A CN104347656B CN 104347656 B CN104347656 B CN 104347656B CN 201410347610 A CN201410347610 A CN 201410347610A CN 104347656 B CN104347656 B CN 104347656B
Authority
CN
China
Prior art keywords
semiconductor region
type semiconductor
conductivity type
impurity concentration
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201410347610.9A
Other languages
English (en)
Other versions
CN104347656A (zh
Inventor
桑原英司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN104347656A publication Critical patent/CN104347656A/zh
Application granted granted Critical
Publication of CN104347656B publication Critical patent/CN104347656B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/10—Integrated devices
    • H10F39/12—Image sensors
    • H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/011—Manufacture or treatment of image sensors covered by group H10F39/12
    • H10F39/014—Manufacture or treatment of image sensors covered by group H10F39/12 of CMOS image sensors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
    • H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
    • H10F39/80—Constructional details of image sensors
    • H10F39/803—Pixels having integrated switching, control, storage or amplification elements

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明涉及光电转换器件和成像系统。光电转换器件包含：包含第一导电类型的第一半导体区域的光电转换元件；被设置为与第一半导体区域接触的第一导电类型的第二半导体区域；被设置为与第二半导体区域分开的第一导电类型的第三半导体区域；被设置在第二与第三半导体区域之间的第二导电类型的第四半导体区域；以及被设置为与第三半导体区域分开的第一导电类型的第五半导体区域，其中，第三半导体区域的杂质浓度比第五半导体区域的杂质浓度低，并且第三半导体区域的下边缘离半导体基板的表面的深度大于第五半导体区域的下边缘离半导体基板的表面的深度。

Description

光电转换器件和成像系统
技术领域
本发明一般涉及光电转换器件和成像系统。
背景技术
作为固态图像传感器，包含光电转换器件和晶体管的CMOS传感器是已知的。光电转换器件的一般结构包括光电二极管和用于从光电二极管读出光学信号的周边电路。在具有这种结构的光电转换器件中，为了抑制噪声的出现，抑制暗电流是重要的。日本专利公开No.2005-223146公开了如下技术：通过用轻度掺杂的扩散层覆盖与光电二极管相邻的复位元件的光电二极管侧的杂质区域和元件隔离区域，抑制在接触光电二极管的复位元件的扩散层端产生的暗电流。
发明内容
本发明的第一方面提供一种光电转换器件，该光电转换器件包含：光电转换元件，被设置在半导体基板中并包含第一导电类型的第一半导体区域；第一导电类型的第二半导体区域，被设置为与第一半导体区域接触；第一导电类型的第三半导体区域，被设置在与第二半导体区域分开的位置处；与第一导电类型不同的第二导电类型的第四半导体区域，被设置在第二半导体区域与第三半导体区域之间；第一导电类型的第五半导体区域，被设置在与第三半导体区域分开的位置处；第二导电类型的第六半导体区域，被设置在第三半导体区域与第五半导体区域之间；第一栅电极，被设置在第四半导体区域上的绝缘膜上；以及第二栅电极，被设置在第六半导体区域上的绝缘膜上，其中，第三半导体区域的杂质浓度比第五半导体区域的杂质浓度低，并且第三半导体区域的下边缘离半导体基板的表面的深度大于第五半导体区域的下边缘离半导体基板的表面的深度。
本发明的第二方面提供一种光电转换器件，该光电转换器件包含：第一导电类型的第一半导体区域，被设置在半导体基板中并形成光电转换元件；第一导电类型的第二半导体区域，被设置为与第一半导体区域接触；第一导电类型的第三半导体区域，被设置在与第二半导体区域分开的位置处；与第一导电类型不同的第二导电类型的第四半导体区域，被设置在第二半导体区域与第三半导体区域之间；第一导电类型的第五半导体区域，被设置在与第三半导体区域分开的位置处；第二导电类型的第六半导体区域，被设置在第三半导体区域与第五半导体区域之间；第一栅电极，被设置在第四半导体区域上的绝缘膜上；以及第二栅电极，被设置在第六半导体区域上的绝缘膜上，其中，第三半导体区域的下边缘离半导体基板的表面的深度大于第五半导体区域的下边缘离半导体基板的表面的深度。
本发明的第三方面提供一种成像系统，该成像系统包括：包含以上限定的光电转换器件的固态图像传感器；以及被配置为处理从固态图像传感器输出的信号的处理单元。
从(参照附图)对示例性实施例的以下描述，本发明的进一步的特征将变得明显。
附图说明
图1是示出光电转换器件的电路配置的例子的电路图；
图2A和图2B是示出根据第一实施例的光电转换器件的布置的例子的示图；
图3A至3J是示出根据第一实施例的光电转换器件的制造方法的示图；
图4是示出根据第二实施例的光电转换器件的布置的例子的示图；
图5是示出根据第三实施例的光电转换器件的布置的例子的示图；
图6是示出根据第四实施例的光电转换器件的布置的例子的示图；
图7是示出根据第五实施例的光电转换器件的布置的例子的示图；
图8是示出根据第六实施例的光电转换器件的布置的例子的示图；
图9是示出根据第七实施例的光电转换器件的布置的例子的示图；
图10是示出根据第八实施例的光电转换器件的布置的例子的示图；
图11是示出根据第九实施例的光电转换器件的布置的例子的示图；
图12是示出根据第十实施例的光电转换器件的布置的例子的示图；以及
图13是示出根据第十一实施例的光电转换器件的布置的例子的示图。
具体实施方式
本发明提供这样的光电转换器件：其抑制了源自与光电转换元件相邻地设置的晶体管的操作的暗电流。
光电转换器件被用于成像或焦点检测用的固态图像传感器。例如，焦点检测用的固态图像传感器可具有包括高灵敏度模式和低灵敏度模式的多个操作模式，以根据照度(illuminance)改变焦点检测的精度。
将参照图1描述可改变灵敏度的光电转换器件的像素P的电路的例子。像素P包含光电转换元件101(光电二极管)、MOS晶体管103、MOS晶体管102和电容元件104。光电转换元件101的阳极与晶体管MSF的栅极连接。当使晶体管MSEL导通时，与由光电转换元件101产生的光学信号、即由光电转换元件101产生的电荷对应的电压被施加到晶体管MSF的栅极。
MOS晶体管102是用于灵敏度切换的p沟道MOS晶体管。该晶体管被控制为在高灵敏度模式中是非导通的，而在低灵敏度模式中是导通的。当MOS晶体管102导通时，电容元件104通过已进入光电转换元件101的光所产生的电荷中的一些电荷被充电。因此，晶体管MSF的栅极电压的变化减小。即，当MOS晶体管102处于非导通状态中时，晶体管MSF的栅极电压变化更大。这可提高灵敏度。
MOS晶体管103是与MOS晶体管102串联连接的p沟道MOS晶体管。通过使MOS晶体管103导通，电容元件104被初始化。另外，通过使MOS晶体管102和103导通，光电转换元件101和电容元件104被初始化。
[第一实施例]
将参照图2A至3J描述根据本实施例的光电转换器件。图2A是示出根据第一实施例的光电转换器件的布局的例子的平面图。图2B示出沿图2A中的切线A-A′取得的截面结构。
在具有例如n型外延层3的半导体基板1上形成包含光电转换元件101、MOS晶体管102和MOS晶体管103的各个元件。光电转换元件101例如为埋入光电二极管，并由p型半导体区域11和n型半导体区域12形成。埋入光电二极管也称为钉扎(pinned)光电二极管。假定p型半导体区域11是第一半导体区域。MOS晶体管102和103包含设置在n型阱4中的各个半导体区域、以及设置在n型阱4上的绝缘膜上的栅电极22和32等。
在本实施例中，形成MOS晶体管102的源极的作为第二半导体区域的p型半导体区域130与光电转换元件101的p型半导体区域11接触，以形成p型半导体区域11的一部分。p型半导体区域131被设置在与p型半导体区域130分开的位置处。假定p型半导体区域131是第三半导体区域。p型半导体区域130和p型半导体区域131可通过离子注入一起形成以具有相似(similar)的深度。其中要形成沟道的作为与第一导电类型相反的导电类型的第二导电类型(n型)的第四半导体区域被布置于p型半导体区域130与p型半导体区域131之间。用于形成沟道的栅电极22被设置在其中布置第四半导体区域的半导体基板1上的栅氧化物膜21上。栅电极22位于p型半导体区域130与p型半导体区域131之间。在栅电极22的侧表面上形成侧壁23。形成MOS晶体管103的源电极的p型半导体区域131被设置为与形成漏电极的p型半导体区域150(第五半导体区域)分开。在p型半导体区域131与p型半导体区域150之间形成用作n型沟道的第六半导体区域。第四和第六半导体区域在共同的半导体区域中形成。用于形成沟道的栅电极32被设置在其中放置第六半导体区域的半导体基板1上的栅氧化物膜31上。栅电极32位于p型半导体区域131与p型半导体区域150之间。在栅电极32的侧表面上形成侧壁33。如图2B所示，侧壁33下面的区域用作第六半导体区域(n型区域)的一部分。以这种方式，MOS晶体管103具有栅偏移结构。使用栅偏移结构可减小当例如向栅电极32施加关断(OFF)电压时所产生的在p型半导体区域150与第六半导体区域之间的电场。侧壁33下面的区域可被用作第六半导体区域。另外，可通过将侧壁23下面的区域用作第四半导体区域而将栅电极22形成为栅偏移(offset)结构。层间电介质膜5覆盖光电转换元件101和MOS晶体管102和103。各半导体区域经由接触插塞60与布线图案连接。各接触插塞60与各半导体区域欧姆连接。用于各接触插塞的连接的开口被形成为露出接触插塞所要连接到的各半导体区域。设置在p型半导体区域130中的接触插塞经由布线与晶体管MSF的栅电极电连接。p型半导体区域130和131被形成为具有比p型半导体区域150的杂质浓度低的杂质浓度。注意，p型半导体区域150具有确保接触插塞的电连接的杂质浓度。p型半导体区域150经由接触插塞与电源连接。当使MOS晶体管103导通时，电容元件104被复位。p型半导体区域150在半导体基板1中的比p型半导体区域130和131浅的区域中形成。
在该实施例中，形成MOS晶体管102和103，使得源极的杂质浓度比MOS晶体管103的漏极的杂质浓度低(例如，1/10至1/100)。当光电转换元件101要在低灵敏度模式中操作时，使MOS晶体管102导通并使MOS晶体管103非导通。当向MOS晶体管103的栅极施加关断电压时，在具有低的杂质浓度的p型半导体区域131和与MOS晶体管103的沟道相邻的部分之间形成耗尽层。由于随着杂质浓度增加，电子在更窄的区域中与空穴结合，因此，耗尽层的宽度与杂质浓度之间的关系被给出为使得宽度随杂质浓度的增加而减小。用通常的杂质浓度形成的源极的耗尽层相对窄，由此暗电流趋于流动。与此相对，形成具有低杂质浓度的p型半导体区域131将增大耗尽层的宽度。当施加相同的电压时，具有较大宽度的耗尽层的部分处的电场较小，并且通过隧穿效应产生的暗电流较小。这使得可以减小在光电转换元件101中流动的暗电流。MOS晶体管103的p型半导体区域131的杂质浓度被设定为使得能够在预定时间内复位电容元件104的杂质浓度。
以下将参照图3A至3J描述根据本实施例的光电转换器件的制造方法。图3A示出半导体基板1，在半导体基板1上，在外延层3下面形成埋入区域2。半导体基板1包含外延层3和埋入区域2。光电转换元件101、用于改变灵敏度的MOS晶体管102、以及用于复位电容元件的MOS晶体管103将被布置于半导体基板的有源区域中。首先，在半导体基板1的外延层3的表面上形成缓冲氧化物膜6。
接下来，如图3B所示，形成抗蚀剂图案201，以在要形成MOS晶体管102和103的区域中具有开口。通过n型杂质的离子注入形成n型半导体基板4(n型阱)。随后，如图3C所示，抗蚀剂图案201和缓冲氧化物膜6被去除，并且形成栅氧化物膜21和31以及由多晶硅制成的栅电极22和32。通过例如使用CVD方法形成多晶硅层、使用光刻技术形成抗蚀剂图案、并然后使用蚀刻技术将多晶硅层图案化，形成栅电极22和32。在这种情况下，图3C所示的抗蚀剂图案202和203被形成为形成栅电极22和32。
另外，如图3D所示，形成抗蚀剂图案204，并且通过与栅电极自对准形成第二p型半导体区域130和131。在该形成过程中，在不去除用于多晶硅层的图案化的抗蚀剂202和203的情况下新形成抗蚀剂图案204，从而以约100keV的注入能量用约3×1013cm-2至9×1013cm-2的剂量执行诸如硼的杂质的离子注入。结果，具有相似的杂质浓度的p型半导体区域130和131被形成为具有相似的深度。p型半导体区域130和131用作MOS晶体管102和103的源电极和漏电极的部分。
接下来，如图3E所示，形成具有设置在用于形成p型半导体区域11的位置处的开口部分的抗蚀剂图案，并且以约150keV的注入能量用约7×1011cm-2的剂量注入诸如硼的杂质。随后，如图3F所示，形成在用于形成n型半导体区域12的位置处具有开口的抗蚀剂图案206，并且通过以约110keV的注入能量用约6×1012cm-2至5×1013cm-2的剂量离子注入诸如As(砷)的杂质，形成n型半导体区域12。与p型半导体区域130和131的下边缘相比，在离半导体基板的表面更大的深度处形成p型半导体区域11的下边缘。
随后，如图3G所示，在栅电极22和32上形成侧壁。可通过例如在去除抗蚀剂图案206之后通过CVD方法形成具有约120nm的厚度的氧化物膜、并然后各向异性蚀刻所形成的氧化物膜，来形成侧壁。氧化物膜可以是氧化物膜和氮化物膜的多层膜。接下来，如图3H所示，在使用抗蚀剂图案207和侧壁执行自对准的同时，通过离子注入形成p型半导体区域150。p型半导体区域150的杂质浓度比p型半导体区域130和131的杂质浓度高。p型半导体区域150是用作MOS晶体管103的漏电极的部分。以约40keV的注入能量用约6×1014cm-2至5×1015cm-2的剂量通过使用例如BF2执行离子注入。在比p型半导体区域130和131的下边缘浅的位置处在半导体基板1的n型半导体区域4中形成p型半导体区域150的下边缘。随后，形成层间电介质膜5(图3I)，并且形成接触孔。对于欧姆连接，例如，然后以40keV的注入能量用9×1013cm-2至8×1014cm-2的剂量执行BF2的离子注入(图3J)。随后，例如，形成接触插塞，并且铝布线被布置路线。通过重复必要的处理直到最上层上的布线层，制造光电转换器件。
[第二实施例]
与第一实施例中那样，在第二实施例中，p型半导体区域130和131的杂质浓度比p型半导体区域150的杂质浓度低。在p型半导体区域130中，放置杂质浓度比p型半导体区域130高的p型半导体区域160(第七半导体区域)。p型半导体区域160是形成接触插塞的区域。将参照图4描述本实施例。以下将主要描述与第一实施例不同的点。本实施例中的p型半导体区域130和131的杂质浓度与例如第一实施例中的p型半导体区域130的杂质浓度相似。p型半导体区域160的杂质浓度比p型半导体区域130的杂质浓度高，且比p型半导体区域150的杂质浓度低。p型半导体区域160被形成为包含于p型半导体区域130中。p型半导体区域130被形成为从半导体基板的表面延伸到比p型半导体区域160深的区域。另外，形成p型半导体区域160，使得p型半导体区域130的一部分被布置于p型半导体区域160与栅电极22下面的第四半导体区域之间。可例如通过形成具有与p型半导体区域130的其中要形成p型半导体区域160的部分对应的开口的抗蚀剂、并然后注入硼离子等，形成p型半导体区域160。增大p型半导体区域160的杂质浓度可实现与接触插塞的可靠电连接。
注意，通过考虑到暗电流的减小和晶体管的驱动力从各半导体区域的杂质浓度、要施加的电压值等计算耗尽层宽度，从栅电极22的端部到p型半导体区域160的端部的长度可被设定为适当的值。例如，该长度被设定为约0.4μm至0.8μm。从栅电极22的端部到p型半导体区域160的端部的长度也可被视为p型半导体区域130的位于栅电极22与p型半导体区域160之间的部分的长度。
[第三实施例]
将参照图5描述第三实施例。在本实施例中，杂质浓度比p型半导体区域131高的p型半导体区域161(第八半导体区域)被布置于p型半导体区域131中。p型半导体区域131被形成为从半导体基板的表面延伸到比p型半导体区域161深的区域。另外，如图5所示，p型半导体区域161被形成为相对于MOS晶体管103的栅电极32向MOS晶体管102的栅电极22侧偏移。即，p型半导体区域161向第四半导体区域偏移并且位置与第六半导体区域分开。p型半导体区域131的杂质浓度比p型半导体区域161低的部分被布置于MOS晶体管103的用作源极的区域中。这抑制了在MOS晶体管103中流动的暗电流。在具有高杂质浓度的p型半导体区域161上形成接触插塞将实现对于MOS晶体管103的源极的良好电连接。可通过例如形成具有与p型半导体区域131的其上要形成p型半导体区域161的部分对应的开口的抗蚀剂、并然后注入硼离子等，形成p型半导体区域161。
可按与第二实施例中的从栅电极22的端部到p型半导体区域160的端部的长度相同的方式，设定从栅电极32的端部到p型半导体区域161的端部的长度。
[第四实施例]
将参照图6描述根据第四实施例的减少制造步骤的数量的方法。在本实施例中，当形成p型半导体区域160和161时，通过同时将硼离子等注入到要形成第一实施例中的p型半导体区域150的区域中，具有高杂质浓度的p型半导体区域162与p型半导体区域160和161一起形成。这使得可以减少在形成p型半导体区域150时的步骤(关于图3H的步骤)的数量。
[第五实施例]
将参照图7描述第五实施例。在本实施例中，杂质浓度比p型半导体区域150低的作为第九半导体区域的p型半导体区域132被布置于p型半导体区域150周围。p型半导体区域132被形成到比p型半导体区域150深的区域。p型半导体区域132可减小MOS晶体管103的漏极和栅极32之间的电场。这使得可以抑制源自漏极的暗电流。另外，由于MOS晶体管103的源极是具有低杂质浓度的区域，因此，MOS晶体管103的源极中的暗电流被抑制。可在形成p型半导体区域130和131的同一过程中形成p型半导体区域132。
[第六实施例]
将参照图8描述第六实施例。在比p型半导体区域131浅的区域中形成杂质浓度比p型半导体区域131高的p型半导体区域151。通过在与要形成p型半导体区域151的区域对应的抗蚀剂中形成开口，可在形成p型半导体区域150的过程中与p型半导体区域150一起形成p型半导体区域151。结果，由于p型半导体区域151可被形成为杂质浓度与p型半导体区域150一样高的p型半导体区域，因此，可通过减小MOS晶体管102的漏极电阻来增大驱动力。另外，在p型半导体区域151上形成接触插塞将确保MOS晶体管102的漏极与接触插塞之间的电连接。由于p型半导体区域151像第三实施例中的p型半导体区域161那样相对于栅电极32向栅电极22偏移，因此MOS晶体管103的源极变为具有低杂质浓度的区域。这抑制MOS晶体管103的源极中的暗电流。
[第七实施例]
参照图9，杂质浓度比用作MOS晶体管102的源极的p型半导体区域130高的p型半导体区域152被形成在比p型半导体区域130浅的区域中。p型半导体区域152可在形成p型半导体区域150时与它一起被形成。由于p型半导体区域152的杂质浓度可被增大到与p型半导体区域150的杂质浓度一样高，因此可以减小源极的电阻。这增大MOS晶体管102的驱动力。另外，在p型半导体区域152上布置接触插塞将确保电连接。
[第八实施例]
接下来将参照图10描述第八实施例。在本实施例中，在布置第三实施例(图5)中的p型半导体区域160和161的区域中布置杂质浓度与p型半导体区域150相似的p型半导体区域151和152。在p型半导体区域151和152上布置接触插塞。可在形成p型半导体区域150的同时，通过将离子注入到要形成p型半导体区域151和152的区域中，形成p型半导体区域151和152。与p型半导体区域150一起形成p型半导体区域151和152相比于单独地形成它们的情况可减少步骤的数量。另外，由于p型半导体区域151和152的杂质浓度可被设定为比p型半导体区域130和131的杂质浓度高，因此可以可靠地相互电连接光电转换元件101、MOS晶体管102的漏极和接触插塞。另外，可以通过减小MOS晶体管102的漏极电阻来增大驱动力。
[第九实施例]
将参照图11描述第九实施例。在本实施例中，如图4所示的第二实施例中那样，在比p型半导体区域130浅的区域中布置杂质浓度比p型半导体区域130高的p型半导体区域160。另外，如图7所示的第五实施例中那样，在p型半导体区域150周围的更深区域中布置杂质浓度比p型半导体区域150低的p型半导体区域132。在p型半导体区域160上设置接触插塞可确保对于光电转换元件101的电连接。另外，由于可以减小MOS晶体管103的漏极处的电场，因此，本实施例具有抑制暗电流的效果。可以通过一起形成p型半导体区域130、p型半导体区域131和p型半导体区域132，用具有与要形成p型半导体区域150和160的部分对应的开口的抗蚀剂覆盖所述区域，并然后执行离子注入，来形成各个p型半导体区域150和160。
[第十实施例]
如图12所示，在第十实施例中，在根据第三实施例的光电转换器件中，如第五实施例中那样，在p型半导体区域150周围的更深区域中布置杂质浓度比p型半导体区域150低的p型半导体区域132。根据第十实施例，可以在光电转换元件101、MOS晶体管103的源极和接触插塞之间实现可靠的电连接。另外，可以减小MOS晶体管103的源极和漏极处的电场。这在抑制暗电流方面是有效的。
[第十一实施例]
将参照图13描述第十一实施例。在p型半导体区域130、131和132中布置具有高杂质浓度的p型半导体区域160、161和162。p型半导体区域160、161和162相对于栅电极22和32偏移并构成对称结构。这减小在MOS晶体管102和103的源极处产生的电场，并且还减小在漏极处产生的电场。这提供了抑制暗电流的效果。
[第十二实施例]
根据上述的各实施例的光电转换器件可被应用于诸如照相机的成像系统。成像系统包括主要目的是成像的装置、以及具有成像功能的诸如便携终端或计算机的装置。成像系统包括含有根据本发明的光电转换器件的固态图像传感器、以及处理从固态图像传感器输出的信号的处理单元。固态图像传感器可包含A/D转换器。处理单元对来自例如固态图像传感器的信号执行压缩处理等。
本发明不限于以上的实施例。本发明可根据目的、状态、应用、功能和其它的规范根据需要而改变，并且可通过其它的实施例实现。例如，上述的各实施例将图1所示的电路例示为光电转换器件的布置的例子。但是，光电转换器件不限于该布置，而可使用其它已知的布置。例如，光电转换器件可使用包括光电转换元件和将由光电转换元件产生的电荷传送到半导体区域(浮置扩散)的传送晶体管的布置。另外，在上述的各实施例中，形成漏电极的各p型半导体区域的杂质浓度被设定为是低的。但是，栅电极的端部附近的p型半导体区域的一部分可被n型半导体区域替代。
其它实施例
虽然已参照示例性实施例描述了本发明，但要理解，本发明不限于公开的示例性实施例。所附的权利要求的范围要被赋予最宽的解释，以包含所有这样的修改以及等同的结构和功能。

Claims (15)

1.一种光电转换器件，包含：
光电转换元件，被设置在半导体基板中并包含第一导电类型的第一半导体区域；
第一导电类型的第二半导体区域，被设置为与第一半导体区域接触；
第一导电类型的第三半导体区域，被设置在与第二半导体区域分开的位置处；
与第一导电类型不同的第二导电类型的第四半导体区域，被设置在第二半导体区域与第三半导体区域之间；
第一导电类型的第五半导体区域，被设置在与第三半导体区域分开的位置处；
第二导电类型的第六半导体区域，被设置在第三半导体区域与第五半导体区域之间；
第一栅电极，被设置在第四半导体区域上的绝缘膜上；以及
第二栅电极，被设置在第六半导体区域上的绝缘膜上，
其中，第三半导体区域的杂质浓度比第五半导体区域的杂质浓度低，并且第三半导体区域的下边缘离半导体基板的表面的深度大于第五半导体区域的下边缘离半导体基板的表面的深度。
2.根据权利要求1的器件，其中，杂质浓度比第二半导体区域高的第一导电类型的第七半导体区域被布置于第二半导体区域中。
3.根据权利要求1的器件，其中，杂质浓度比第三半导体区域高的第一导电类型的第八半导体区域被布置于第三半导体区域中。
4.根据权利要求1的器件，其中，第二半导体区域和第三半导体区域的下边缘比第一半导体区域的下边缘浅。
5.根据权利要求1的器件，其中，第二半导体区域和第三半导体区域的下边缘比第五半导体区域的下边缘深。
6.根据权利要求1的器件，其中，第二半导体区域和第三半导体区域的杂质浓度比第一半导体区域的杂质浓度高。
7.根据权利要求1的器件，其中，杂质浓度比第二半导体区域高的第一导电类型的第七半导体区域被布置于第二半导体区域中，
杂质浓度比第三半导体区域高的第一导电类型的第八半导体区域被布置于第三半导体区域中，
第二半导体区域和第三半导体区域的下边缘比第一半导体区域的下边缘浅且比第五半导体区域的下边缘深，
第二半导体区域和第三半导体区域的杂质浓度比第一半导体区域的杂质浓度高且比第七半导体区域和第八半导体区域的杂质浓度低，以及
第五半导体区域的杂质浓度比第七半导体区域和第八半导体区域的杂质浓度高。
8.根据权利要求1的器件，其中，杂质浓度比第五半导体区域低的第九半导体区域被布置在第五半导体区域周围。
9.根据权利要求1的器件，其中，第五半导体区域与接触插塞接触。
10.根据权利要求1的器件，其中，存在第一栅电极被接通且第二栅电极被关断的时段。
11.一种成像系统，包括：
固态图像传感器，包含在权利要求1至10中的任一项中限定的光电转换器件；以及
处理单元，被配置为处理从固态图像传感器输出的信号。
12.一种光电转换器件，包含：
第一导电类型的第一半导体区域，被设置在半导体基板中并形成光电转换元件；
第一导电类型的第二半导体区域，被设置为与第一半导体区域接触；
第一导电类型的第三半导体区域，被设置在与第二半导体区域分开的位置处；
与第一导电类型不同的第二导电类型的第四半导体区域，被设置在第二半导体区域与第三半导体区域之间；
第一导电类型的第五半导体区域，被设置在与第三半导体区域分开的位置处；
第二导电类型的第六半导体区域，被设置在第三半导体区域与第五半导体区域之间；
第一栅电极，被设置在第四半导体区域上的绝缘膜上；以及
第二栅电极，被设置在第六半导体区域上的绝缘膜上，
其中，第三半导体区域的杂质浓度比第五半导体区域的杂质浓度低，并且第三半导体区域的下边缘离半导体基板的表面的深度大于第五半导体区域的下边缘离半导体基板的表面的深度。
13.根据权利要求12的器件，其中，第三半导体区域和第五半导体区域是通过离子注入形成的。
14.根据权利要求12的器件，其中，存在第一栅电极被接通且第二栅电极被关断的时段。
15.一种成像系统，包括：
固态图像传感器，包含在权利要求12至14中的任一项中限定的光电转换器件；以及
处理单元，被配置为处理从固态图像传感器输出的信号。
CN201410347610.9A 2013-07-25 2014-07-22 光电转换器件和成像系统 Expired - Fee Related CN104347656B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013154961A JP6159184B2 (ja) 2013-07-25 2013-07-25 光電変換装置及び撮像システム
JP2013-154961 2013-07-25

Publications (2)

Publication Number Publication Date
CN104347656A CN104347656A (zh) 2015-02-11
CN104347656B true CN104347656B (zh) 2017-06-09

Family

ID=52389775

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410347610.9A Expired - Fee Related CN104347656B (zh) 2013-07-25 2014-07-22 光电转换器件和成像系统

Country Status (3)

Country Link
US (1) US9093346B2 (zh)
JP (1) JP6159184B2 (zh)
CN (1) CN104347656B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6161454B2 (ja) * 2013-07-25 2017-07-12 キヤノン株式会社 光電変換装置、その製造方法及びカメラ
CN111095560A (zh) * 2017-11-30 2020-05-01 松下知识产权经营株式会社 摄像装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609813A (zh) * 2006-08-02 2009-12-23 佳能株式会社 光电转换器件的制造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082839A (ja) * 1998-06-29 2000-03-21 Hyundai Electronics Ind Co Ltd フォトダイオ―ド、これを用いたイメ―ジセンサの単位画素及びこれからデ―タを得る方法
US20030089929A1 (en) * 2001-02-14 2003-05-15 Rhodes Howard E. Trench photosensor for a CMOS imager
IL156497A (en) * 2002-06-20 2007-08-19 Samsung Electronics Co Ltd Image sensor and method of fabricating the same
JP3795843B2 (ja) * 2002-08-01 2006-07-12 富士通株式会社 半導体受光装置
US7115923B2 (en) * 2003-08-22 2006-10-03 Micron Technology, Inc. Imaging with gate controlled charge storage
JP4763242B2 (ja) * 2004-02-05 2011-08-31 旭化成エレクトロニクス株式会社 固体撮像素子およびその製造方法
CN100536151C (zh) * 2005-03-11 2009-09-02 富士通微电子株式会社 具有嵌入式光电二极管区域的图像传感器及其制造方法
JP4764682B2 (ja) 2005-09-07 2011-09-07 パナソニック株式会社 固体撮像装置の製造方法
JP4649623B2 (ja) * 2006-01-18 2011-03-16 国立大学法人静岡大学 固体撮像装置及びその画素信号の読みだし方法
US20080258188A1 (en) * 2007-04-23 2008-10-23 United Microelectronics Corp. Metal oxide semiconductor device and method of fabricating the same
US20090243025A1 (en) * 2008-03-25 2009-10-01 Stevens Eric G Pixel structure with a photodetector having an extended depletion depth
JP4793402B2 (ja) * 2008-04-21 2011-10-12 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US8115154B2 (en) * 2008-08-01 2012-02-14 Sony Corporation Solid-state imaging device, method of producing the same, and imaging device
JP2010206174A (ja) * 2009-02-06 2010-09-16 Canon Inc 光電変換装置およびその製造方法ならびにカメラ
JP5717329B2 (ja) 2009-10-09 2015-05-13 キヤノン株式会社 固体撮像装置及びその製造方法
KR101385014B1 (ko) 2009-10-09 2014-04-14 고쿠리츠 다이가꾸 호우진 시즈오까 다이가꾸 반도체 소자 및 고체 촬상 장치
JP5578984B2 (ja) * 2009-12-03 2014-08-27 キヤノン株式会社 光電変換装置、焦点検出装置及び撮像システム
JP2011216673A (ja) * 2010-03-31 2011-10-27 Sony Corp 固体撮像装置、固体撮像装置の製造方法、および電子機器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101609813A (zh) * 2006-08-02 2009-12-23 佳能株式会社 光电转换器件的制造方法

Also Published As

Publication number Publication date
US20150028401A1 (en) 2015-01-29
US9093346B2 (en) 2015-07-28
JP6159184B2 (ja) 2017-07-05
CN104347656A (zh) 2015-02-11
JP2015026696A (ja) 2015-02-05

Similar Documents

Publication Publication Date Title
CN101488512B (zh) 固态图像拾取装置
JP5818238B2 (ja) 半導体装置
KR20080062060A (ko) 씨모스 이미지 센서 및 그 제조방법
KR100853792B1 (ko) 씨모스 이미지 센서 및 그 제조방법
US9013614B2 (en) Solid-state image pickup apparatus and method of producing the same
JP6445799B2 (ja) 光電変換装置
CN105633106B (zh) 固态成像装置及其制造方法
CN104347656B (zh) 光电转换器件和成像系统
CN100477245C (zh) Cmos图像传感器及其制造方法
CN101471357A (zh) 图像传感器及其制造方法
US9472590B2 (en) Solid-state image capturing device and manufacturing method thereof
JP6161454B2 (ja) 光電変換装置、その製造方法及びカメラ
KR100869744B1 (ko) 씨모스 이미지 센서 및 그 제조방법
CN105304658B (zh) 固态摄像装置
US20230022384A1 (en) Multiplying image sensor
CN206574714U (zh) 隔离结构和包含该隔离结构的图像传感器
US10063800B2 (en) Image sensor using nanowire and method of manufacturing the same
KR20100077986A (ko) 이미지 센서 및 그의 제조 방법
KR20080063237A (ko) 씨모스 이미지 센서 및 그 제조방법
KR100937674B1 (ko) 씨모스 이미지 센서의 제조방법
US9627433B2 (en) Method of manufacturing junction field effect transistor
KR100847845B1 (ko) 씨모스 이미지 센서 및 그 제조방법
KR20100079390A (ko) 이미지센서의 단위픽셀 및 그 제조방법
JP2017152439A (ja) 半導体装置、および、半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170609

CF01 Termination of patent right due to non-payment of annual fee