CN104340947B - Mems器件的装配和封装 - Google Patents

Mems器件的装配和封装 Download PDF

Info

Publication number
CN104340947B
CN104340947B CN201410354124.XA CN201410354124A CN104340947B CN 104340947 B CN104340947 B CN 104340947B CN 201410354124 A CN201410354124 A CN 201410354124A CN 104340947 B CN104340947 B CN 104340947B
Authority
CN
China
Prior art keywords
mems
cmos
substrate
tube core
stud bumps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410354124.XA
Other languages
English (en)
Other versions
CN104340947A (zh
Inventor
金炯汉
佘海俊
M.马索尼亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
InvenSense Inc
Original Assignee
InvenSense Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by InvenSense Inc filed Critical InvenSense Inc
Publication of CN104340947A publication Critical patent/CN104340947A/zh
Application granted granted Critical
Publication of CN104340947B publication Critical patent/CN104340947B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B3/00—Devices comprising flexible or deformable elements, e.g. comprising elastic tongues or membranes
    • B81B3/0002—Arrangements for avoiding sticking of the flexible or moving parts
    • B81B3/001—Structures having a reduced contact area, e.g. with bumps or with a textured surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032—Packages or encapsulation
    • B81B7/007—Interconnections between the MEMS and external electrical signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00261—Processes for packaging MEMS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/09—Packages
    • B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/093—Conductive package seal
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0172—Seals
    • B81C2203/019—Seals characterised by the material or arrangement of seals between parts
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/05—Aligning components to be assembled
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)

Abstract

MEMS器件的装配和封装。微机电系统（MEMS）器件包括在衬底上的焊料凸块、包含CMOS管芯和MEMS管芯的CMOS‑MEMS管芯、以及在所述CMOS管芯上的柱形凸块。MEMS管芯被布置在CMOS管芯和衬底之间。柱形凸块和焊料凸块被定位成提供在CMOS管芯和衬底之间的电连接。

Description

MEMS器件的装配和封装
技术领域
本发明的各种实施例一般涉及微机电系统(MEMS)器件，且特别地涉及其装配和封装。
背景技术
通常结合互补金属氧化物半导体（CMOS）利用MEMS器件。当前，CMOS管芯在衬底的顶部上形成，且MEMS管芯在CMOS管芯的顶部上形成。引线键合一般用来通过一般由金（Au）制成的引线来使CMOS管芯与衬底电连接。这个引线具有大约25微米的厚度，且必须由聚合物通过密封来保护。此外，通过模塑料的形成来保护MEMS管芯的顶表面。引线键合除了是损坏MEMS器件的源以外还不期望地导致MEMS器件的增加的尺寸。
在MEMS管芯的顶部上形成的从衬底到聚合物的MEMS器件的尺寸（通常被称为“型面”）最期望地尽可能低。然而，由于引线键合以及在MEMS管芯的顶部上形成的聚合物，这个尺寸的减小当前受限制。实际上，引线键合阻止型面的减小。
因此，期望的是，可靠地装配和封装具有减小的型面的MEMS器件。
发明内容
简要地，微机电系统（MEMS）包括衬底、CMOS-MEMS管芯、在衬底上的至少一个焊料凸块和在CMOS管芯上的至少一个柱形凸块。CMOS-MEMS管芯包括垂直地堆叠、附接和电连接的CMOS管芯和MEMS管芯。至少一个柱形凸块和至少一个焊料凸块被定位在衬底和CMOS管芯之间以限定在CMOS管芯和衬底之间以及因此MEMS器件的高度，其中至少一个柱形凸块和至少一个焊料凸块引起在CMOS管芯和衬底之间的电连接。
对本文中公开的特别的实施例的本性和优点的进一步理解可以通过参考说明书的剩余部分和附图来实现。
附图说明
图1示出根据本发明的实施例的MEMS器件10。
图2示出根据本发明的另一实施例的MEMS器件201。
图3示出根据本发明的又另一实施例的MEMS器件300。
图4示出概述根据本发明的方法装配MEMS器件所要求的步骤的流程图400。
图5示出制造（或装配）本发明的各种实施例的MEMS器件的三种方法的流程图500。
图6A-6C均示出根据图5的方法A-C在MEMS器件被装配和封装时的MEMS器件的一般外观。
图7示出根据本发明的另一实施例的MEMS器件700。
具体实施例
下面的描述描述了微机电系统（MEMS）器件和制造其的方法。MEMS器件包括在衬底的顶部上形成的MEMS层，且CMOS层在衬底上形成。MEMS层和CMOS层垂直地堆叠、附接和电连接。CMOS管芯通过柱形凸块和焊料凸块电连接到衬底。MEMS管芯可以包括MEMS传感器，诸如但不限于加速度计、陀螺仪、磁力计、麦克风和压力传感器。
在本发明的另一实施例中，空气间隙物理地分开MEMS管芯与衬底。
本发明的特别的实施例和方法公开了MEMS器件和制造其的方法。MEMS器件具有衬底、CMOS-MEMS管芯、至少一个焊料凸块和至少一个柱形凸块。至少一个柱形凸块和至少一个焊料凸块被定位在衬底和CMOS管芯之间并限定其间的高度。至少一个柱形凸块和至少一个焊料凸块引起在CMOS管芯和衬底之间的电连接。在所述实施例中，衬底是半导体衬底、LGA衬底或任何其它类似的衬底。
在本发明的实施例中，至少一个柱形凸块在CMOS-MEMS管芯的CMOS管芯上形成，并使用湿法焊接连接到CMOS管芯。
现在参考图1，示出根据本发明的实施例的MEMS器件10。MEMS器件10被示出为包括衬底12、MEMS 14、CMOS 16、柱形凸块22、焊料凸块20、聚合物18和空气间隙24。CMOS-MEMS管芯最初是CMOS-MEMS晶片的部分。衬底12是与CMOS-MEMS管芯分开和不同的较大的衬底的一部分。在一些实施例中，MEMS 14可以包括一个或多个MEMS层。在一些实施例中，CMOS 16可以包括一个或多个CMOS层。其它实施例可以包括CMOS 16和MEMS 14的交替层。
衬底12通过柱形凸块22电连接到CMOS 16。柱形凸块22通过焊料凸块20连接到衬底12。焊料凸块20（被示出为在衬底12上形成）被定位在MEMS 14的至少一侧上。理解的是，虽然在所呈现的图中示出一个或多个MEMS器件，但是通常，在晶片上生长更大数量的MEMS器件。柱形凸块22在CMOS 16的表面上形成，以与焊料凸块20接触。衬底12通常是印刷电路板（PCB）。
聚合物18被示出为包围柱形凸块22和焊料凸块20并在衬底12和CMOS 16之间，在MEMS 14的至少一侧上，但不在空气间隙24中。MEMS 14和衬底12的膨胀系数不同，其中这个差异通常引起在MEMS 14上的应力。空气间隙24有利地用来使MEMS 14和衬底12之间的接触去耦，由此减小在MEMS 14和衬底12之间的膨胀系数的差异的影响。这导致减小了在MEMS14上的应力。
通过使用不移动到MEMS 14和衬底12之间的区域中的聚合物18的材料来形成空气间隙24。此外，因为空气间隙24是非常小的间隙，所以当聚合物18被沉积时，它不进入空气间隙区域。当沉积聚合物时，它通过加热来固化，如下面相对于随后的图和讨论进一步讨论的。
在本发明的示例性实施例中，聚合物18由环氧树脂、硅树脂或底层填料材料制成。
在图1的实施例中，焊料凸块20物理地连接到柱形凸块22以提供从CMOS 14到衬底12的导电路径。
如图1所示，焊料凸块20和柱形凸块22共同限定在衬底12和CMOS 16之间的高度。在不存在引线键合的情况下，如图1所示，减小了MEMS器件10的型面和本发明的其它实施例的型面。在一些实施例中，这个减小相对于现有技术的型面近似为25%。
暴露了CMOS 16的顶表面或其与其上定位MEMS 14的表面相对的表面。这也帮助了减小器件10的型面。图2示出根据本发明的另一实施例的MEMS 器件201。器件201类似于器件10，除了CMOS 16和衬底12被示出为彼此分开一高度，所述高度由两个柱形凸块206和204以及焊料凸块202和铜凸块200限定而不是由图1的柱形凸块22和焊料凸块20限定。在图2中，与图1的空气间隙24类似，空气间隙201被示出为分开MEMS 14与衬底12。在其它实施例中，可以将多于两个的柱形凸块堆叠在两个或更多的焊料凸块上以提供在衬底12和CMOS16之间的所要求的间隔。在图2中，铜凸块200被示出为在衬底12上形成，示出了在所述衬底12的顶部上形成的焊料凸块202。柱形凸块206被示出为在CMOS 14上形成，且示出了在柱形凸块206的顶部上形成的柱形凸块204，其被示出为与焊料凸块204物理接触。
在本发明的实施例中，焊料凸块20和202由共晶焊料（或PbSn）制成。在本发明的另一实施例中，焊料凸块20和202由SAC 305制成，所述SAC 305近似是96.5%锡、3%银和0.5%铜。在又另一实施例中，焊料凸块20、202由SAC 405制成，所述SAC 405近似是95.5%锡、4%银和0.5%铜。在本发明的又另一实施例中，它们由锡或任何其它合适的材料制成。在一些实施例中，焊料凸块20可以由铜制成。
如同图1的实施例的柱形凸块22一样，且根据本发明的示例性实施例，柱形凸块204和206由金制成。在另一实施例中，柱形凸块20、204和206由铜制成。在另一实施例中，柱形凸块20、204和206可以由标准球引线键合机器制成。
图3示出根据本发明的又另一实施例的MEMS器件300。器件300类似于器件201，除了CMOS 16和衬底12被示出为彼此分开一高度，所述高度由柱形凸块304-310的堆叠和焊料凸块302限定。在本发明的示例性实施例中，柱形凸块304-310均由金制成。焊料凸块302由与焊料凸块202的材料相同的材料制成。
虽然在图3的实施例中，四个柱形凸块被示出为形成柱形凸块的堆叠，但理解的是，可以采用任何合适数量的柱形凸块。还理解的是，除了焊料凸块302以外，柱形凸块304-310帮助确定器件300的型面。
本发明的各种实施例的MEMS器件展示增加的可靠性，因为它通过被夹入在衬底和CMOS之间来更好地保护，使其在其它类型的损坏当中免受机械冲击。此外，MEMS器件避免使用引线键合来将CMOS连接到衬底，并在这个方面实现减小的型面。
图4示出概述根据本发明的方法装配MEMS器件所要求的步骤的流程图400。在402，装配过程开始，后面是将柱形凸块放置在CMOS-MEMS晶片上的步骤404。接着，在步骤406，CMOS-MEMS晶片被切片或切削成许多管芯。随后，在步骤408，管芯被倒装，使得MEMS管芯被定位在衬底的顶部上，其中焊料凸块和CMOS管芯被定位在MEMS管芯的顶部上。在实施例中，这个步骤是可选的。在倒装芯片附接408期间，用流体形式的助熔剂执行焊接，后面将是硬化，在所述硬化的时候，在柱形凸块和焊料凸块之间的物理连接变坚固。接着，在步骤410，执行助熔剂清洗，且在步骤412，完成底层填料，且固化（加热）器件。最后，在步骤414，分割封装。
图5示出制造（或装配）本发明的各种实施例的MEMS器件的三种方法的流程图500。在步骤502，将CMOS-MEMS晶片输入到机器中并进行安装。CMOS-MEMS包括垂直地堆叠在CMOS晶片上并附接的MEMS晶片。接着，在步骤504，将柱形凸块键合到CMOS-MEMS晶片的CMOS部分上。如先前提到的，在本发明的实施例中，柱形凸块由金（Au）制成。接着，在步骤506，具有柱形凸块的CMOS-MEMS晶片被切片或切削成各种管芯。从此，可以采用三个系列的步骤或方法中的任何一个，其中每一个方法在图5中由A、B或C标记。
在方法A中，在步骤506之后，CMOS-MEMS管芯被倒装，使得MEMS管芯被定位在CMOS管芯之下，且在步骤508执行热压缩键合。在另一实施例中，倒装是可选的。如在工业中已知的，这通过以下步骤来完成：通过将加热块放置在衬底的底表面上以及使用拾取工具从顶部进行加热来使CMOS-MEMS管芯的温度升高，并在其中以引起柱形凸块与衬底的焊料凸块的键合。最后，在步骤510，分配聚合物18或208以填充在CMOS管芯和衬底之间的柱形凸块和焊料凸块周围的间隙，但不填充在MEMS和衬底之下的间隙或空气间隙。方法A的最后一个步骤，步骤514包括固化，标记管芯以及分割衬底。
根据另一方法（即，图5中的B），在步骤506之后，执行步骤512，其中CMOS-MEMS管芯被倒装，使得CMOS管芯在MEMS管芯的顶部上。在另一实施例中，倒装是可选的。步骤512还包括执行具有非导电胶的热压缩（TCNCP）。在这个步骤中，首先将非导电胶分配在衬底上方的焊料凸块上，且将CMOS-MEMS管芯放置在衬底上，使得柱形凸块在非导电胶涂覆的焊料凸块上方对齐。通过从顶部和底部提供热来执行热压缩。在所描述的实施例中，非导电胶可以是环氧树脂。随后，在柱形凸块与焊料凸块物理连接时，NCP被挤出。这个步骤后面是如在上文中相对于方法A在步骤514中讨论的固化、标记和分割的步骤。然而，与方法A不同，在方法B中不执行用环氧树脂（聚合物）进行底层填料或填充。
根据又另一方法（即，图5中的C），在步骤506之后，执行步骤516，其中CMOS-MEMS管芯被倒装，使得CMOS管芯在MEMS管芯的顶部上，且执行浸渍和质量回流。在另一实施例中，倒装是可选的。在步骤516期间，将柱形凸块浸渍在助熔剂中，并接着将其与焊料凸块放置在一起或使其与焊料凸块对齐。可替换地，将助熔剂分配到衬底上的焊料凸块上而不是在CMOS-MEMS衬底上，使得焊料凸块用助熔剂进行密封，并接着将CMSO-MEMS管芯放置在衬底上方。在放置之后，执行回流，且将管芯放置在烤箱中并进行加热以在柱形凸块和焊料凸块之间进行物理连接。最后，以与在步骤510执行底层填料很相同的方式在步骤518执行底层填料。
图6A-6C均示出根据图5的方法A-C的在MEMS器件被装配和封装时的MEMS器件的一般外观。
在图6A中，在602，CMOS-MEMS晶片被输入并安装之后，步骤604示出切片的CMOS-MEMS晶片。步骤604包括在切片之前将柱形凸块620键合在CMOS晶片上。在606，CMOS-MEMS管芯610被示出为具有设置在MEMS 618的顶部上的CMOS 610。衬底12使用加热器块608从其底部并经由拾取工具614从顶部进行加热。
如在606示出的，柱形凸块620与衬底12的焊料凸块640进行物理接触，在此之后，移除拾取工具614。接着，在621，在连接柱形凸块和焊料凸块之后，通过在MEMS之间和周围分配聚合物624但不在MEMS之下分配聚合物624来执行底层填料。在630，MEMS器件被固化、标记并在632中被分割。
在图6B中，类似地，在634，执行步骤602和604。此后，在634，衬底12被示出为包括焊料凸块640，且将环氧树脂638分配在所述焊料凸块640的顶部上。接着，如在636示出的，CMOS-MEMS管芯（具有它的柱形凸块620）被示出为与衬底12的焊料凸块进行接触，同时衬底12经由拾取工具636从顶部并通过放置在加热器块608上从底部进行加热，且在该过程中环氧树脂640被挤出。接下来是固化和标记的步骤630及分割的632。
在图6C中，执行步骤602和604。此后，在641，柱形凸块642被示出为使用工具648来浸渍在助熔剂644中，由此向下朝着助熔剂644推CMOS-MEMS管芯646并将其推入助熔剂644中。可替换地，可以将助熔剂喷涂在衬底12上的焊料凸块640上。接着，在652，将柱形凸块与衬底12的焊料凸块640放置在一起或使其与衬底12的焊料凸块640对齐。在放置之后，执行回流，且将管芯放置在烤箱中并进行加热以在柱形凸块和焊料凸块之间进行物理连接。接着，在621，使用分配器658在MEMS周围和之间分配聚合物659，但避免在MEMS之下分配聚合物659。在步骤630和632，CMOS-MEMS管芯分别被固化、标记和分割。
图7示出根据本发明的另一实施例的MEMS器件700。MEMS器件700一般用在MEMS器件要求暴露于环境的应用中，诸如麦克风、湿度传感器、压力传感器。在麦克风应用中且因而，它使用例如聚合物或硅环氧树脂在听觉上被全向密封，以避免不期望的噪声。此外，衬底12'被示出为具有在702处的开口以提供到环境的通路，且MEMS 14’被示出为具有进出口704。
虽然已经相对于特别的实施例描述了描述，但这些特定的实施例仅仅是例证性的，且不是限制性的。
如在本文中的描述中和遍及跟随的权利要求使用的，“一”、“一个”和“该”包括复数引用，除非上下文另外清楚地指示。此外，如在本文中的描述中和遍及跟随的权利要求使用的，“在…中”的意义包括“在…中”和“在…上”，除非上下文另外清楚地指示。
因此，虽然本文中已经描述了特别的实施例，但在前述公开内容中意图修改、各种改变和替代的范围，且将理解的是，在一些实例中，在不脱离如所阐述的范围和精神的情况下，将在没有其它特征的对应使用的情况下采用特别的实施例的一些特征。因此，可以进行许多修改以使特别的情况或材料适于基本的范围和精神。

Claims (30)

1.一种制造微机电系统（MEMS）器件的方法，包括：
将多个焊料凸块键合在晶片的衬底上；
对CMOS-MEMS晶片进行切片以分开多个CMOS-MEMS管芯，所述多个CMOS-MEMS管芯包括MEMS管芯、CMOS管芯和多个柱形凸块，
其中所述多个柱形凸块附接至所述CMOS管芯；
清洗所述多个柱形凸块；
将所述多个CMOS-MEMS管芯定位在所述衬底的顶部上；
加热所定位的CMOS-MEMS管芯，由此通过所述多个柱形凸块和所述多个焊料凸块引起在所述CMOS管芯和所述衬底之间的回流和连接；
对布置在所述CMOS管芯和所述衬底之间的空间进行底层填料；
固化所述底层填料的管芯；以及
分割所述衬底，其中所述多个柱形凸块和所述多个焊料凸块被定位在所述衬底和所述CMOS管芯之间以提供在所述衬底和所述CMOS管芯之间的所要求的间隔，其中所述多个柱形凸块中的两个或更多个堆叠在所述多个焊料凸块中的两个或更多个上以提供在所述衬底和所述CMOS管芯之间的所要求的间隔。
2.如权利要求1所述的制造方法，还包括在所述清洗之前使所述多个CMOS-MEMS管芯定向，使得所述MEMS管芯被定位在所述衬底和所述CMOS管芯之间。
3.如权利要求1所述的制造方法，还包括使所述多个焊料凸块与所述多个柱形凸块对齐以进行所述连接。
4.如权利要求1所述的制造方法，其中通过将助熔剂分配在所述衬底的顶部上来执行所述清洗，由此用助熔剂密封所述多个柱形凸块。
5.如权利要求1所述的制造方法，其中通过将所述多个柱形凸块浸渍在助熔剂中来执行所述清洗。
6.如权利要求1所述的制造方法，其中所述多个柱形凸块被定位在所述MEMS管芯的至少一侧上。
7.如权利要求1所述的制造方法，还包括提供在所述衬底和所述MEMS管芯之间的空气间隙。
8.如权利要求7所述的制造方法，其中在所述底层填料步骤期间，避免对所述空气间隙进行底层填料。
9.一种制造微机电系统（MEMS）器件的方法，包括：
将多个焊料凸块键合在晶片的衬底上；
对CMOS-MEMS晶片进行切片以分开CMOS-MEMS管芯，所述CMOS-MEMS管芯包括MEMS管芯、CMOS管芯和多个柱形凸块；
将非导电胶分配在所述多个焊料凸块上；
将所述CMOS-MEMS管芯定位在所述衬底的顶部上；
从顶部和底部对所定位的管芯进行热压缩以通过所述多个柱形凸块和所述多个焊料凸块形成在所述CMOS管芯和所述衬底之间的连接；
在热压缩之后固化所述CMOS-MEMS管芯；以及
分割所述衬底，其中所述多个柱形凸块和所述多个焊料凸块被定位在所述衬底和所述CMOS管芯之间以提供在所述衬底和所述CMOS管芯之间的所要求的间隔，其中所述多个柱形凸块中的两个或更多个堆叠在所述多个焊料凸块中的两个或更多个上以提供在所述衬底和所述CMOS管芯之间的所要求的间隔。
10.如权利要求9所述的制造方法，还包括在所述分配之前使所述CMOS-MEMS管芯定向，使得所述MEMS管芯被定位在所述衬底和所述CMOS管芯之间。
11.如权利要求9所述的制造方法，其中所述非导电胶是环氧树脂。
12.如权利要求9所述的制造方法，还包括创建在所述衬底和所述MEMS管芯之间的空气间隙。
13.如权利要求9所述的制造方法，其中所述多个柱形凸块被定位在所述MEMS管芯的侧面上。
14.一种制造微机电系统（MEMS）器件的方法，包括：
将多个焊料凸块键合在晶片的衬底上；
对CMOS-MEMS晶片进行切片以分开CMOS-MEMS管芯，所述CMOS-MEMS管芯包括MEMS管芯、CMOS管芯和多个柱形凸块，
将所述CMOS-MEMS管芯定位在所述衬底的顶部上；
从所述顶部和底部对所述CMOS-MEMS管芯进行热压缩，并通过所述多个柱形凸块和所述多个焊料凸块形成在所述CMOS管芯和所述衬底之间的连接；
对在所述CMOS管芯和所述衬底之间的空间进行底层填料；
固化所述底层填料的CMOS-MEMS管芯；以及
分割所述衬底，其中所述多个柱形凸块和所述多个焊料凸块被定位在所述衬底和所述CMOS管芯之间以提供在所述衬底和所述CMOS管芯之间的所要求的间隔，其中所述多个柱形凸块中的两个或更多个堆叠在所述多个焊料凸块中的两个或更多个上以提供在所述衬底和所述CMOS管芯之间的所要求的间隔。
15.如权利要求14所述的制造方法，还包括在所述定位之前使所述CMOS-MEMS管芯定向，使得所述MEMS管芯被布置在所述衬底和所述CMOS管芯之间。
16.如权利要求14所述的制造方法，还包括使所述多个焊料凸块与所述多个柱形凸块对齐以进行所述连接。
17.如权利要求14所述的制造方法，其中所述多个柱形凸块被定位在所述MEMS管芯的至少一侧上。
18.如权利要求14所述的制造方法，还包括创建在所述衬底和所述MEMS管芯之间的空气间隙。
19.如权利要求18所述的制造方法，还包括阻止在所述空气间隙中进行底层填料。
20.一种微机电系统（MEMS）器件，包括：
衬底；
多个焊料凸块，其在所述衬底上形成；
CMOS-MEMS管芯，其包括垂直堆叠的CMOS管芯和MEMS管芯；以及
多个柱形凸块，其在所述CMOS管芯上；
其中所述多个柱形凸块和所述多个焊料凸块被定位在所述衬底和所述CMOS管芯之间以提供在所述CMOS管芯和所述衬底之间的所要求的间隔，其中所述多个柱形凸块中的两个或更多个堆叠在所述多个焊料凸块中的两个或更多个上以提供在所述衬底和所述CMOS管芯之间的所要求的间隔；
其中所述至少一个柱形凸块和所述多个焊料凸块引起在所述CMOS管芯和所述衬底之间的电连接。
21.如权利要求20所述的MEMS器件，其中所述MEMS管芯被布置在所述衬底和所述CMOS管芯之间。
22.如权利要求20所述的MEMS器件，还包括布置在所述MEMS管芯和所述衬底之间的空气间隙。
23.如权利要求20所述的MEMS器件，还包括在所述多个焊料凸块和所述CMOS管芯之间的一个或多个附加的焊料凸块。
24.如权利要求20所述的MEMS器件，还包括在所述多个柱形凸块和所述衬底之间的一个或多个附加的柱形凸块。
25.如权利要求20所述的MEMS器件，其中所述衬底对于进出口开口是空的。
26.如权利要求20所述的MEMS器件，其中所述多个柱形凸块由金、铜和钯之一制成。
27.如权利要求20所述的MEMS器件，其中所述多个焊料凸块由下列材料之一制成：共晶焊料、锡、SAC305和SAC405，其中SAC305包括96.5%锡、3%银和0.5%铜，且SAC405包括95.5%锡、4%银和0.5%铜。
28.如权利要求20所述的MEMS器件，还包括在所述CMOS管芯和所述衬底之间形成的底层填料。
29.如权利要求28所述的MEMS器件，其中布置在所述MEMS管芯和所述衬底之间的空间没有所述底层填料。
30.如权利要求20所述的MEMS器件，其中所述柱形凸块被定位在所述MEMS管芯的至少一侧上并通过聚合物与所述MEMS管芯分开。
CN201410354124.XA 2013-07-24 2014-07-24 Mems器件的装配和封装 Active CN104340947B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/950178 2013-07-24
US13/950,178 US9508663B2 (en) 2013-07-24 2013-07-24 Assembly and packaging of MEMS device

Publications (2)

Publication Number Publication Date
CN104340947A CN104340947A (zh) 2015-02-11
CN104340947B true CN104340947B (zh) 2017-09-05

Family

ID=51292884

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410354124.XA Active CN104340947B (zh) 2013-07-24 2014-07-24 Mems器件的装配和封装

Country Status (4)

Country Link
US (2) US9508663B2 (zh)
EP (1) EP2829510A3 (zh)
KR (1) KR20150012204A (zh)
CN (1) CN104340947B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9975759B2 (en) * 2014-06-30 2018-05-22 Mcube, Inc. Method and structure of MEMS PLCSP fabrication
US10236267B2 (en) * 2014-08-01 2019-03-19 Kyocera International, Inc. Methods of forming flip chip systems
US9611137B2 (en) * 2014-08-26 2017-04-04 Invensense, Inc. MEMS sensor integrated with a flip chip
US9796580B2 (en) 2015-06-12 2017-10-24 Invensense, Inc. CMOS-MEMS-CMOS platform
US9731961B2 (en) 2015-07-10 2017-08-15 Invensense, Inc. MEMS-CMOS-MEMS platform
US10710872B2 (en) * 2016-12-13 2020-07-14 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS package with roughend interface
CN111003682A (zh) * 2018-10-08 2020-04-14 凤凰先驱股份有限公司 电子封装件及其制法
CN114270816B (zh) * 2019-03-20 2024-05-17 M·E·瓦尔德 Mems驱动的具有微led阵列的光学封装
KR102257735B1 (ko) * 2020-08-31 2021-05-28 주식회사 제이피드림 미세전자기계시스템 패키징 방법 및 이를 이용한 패키지

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522015B1 (en) * 2000-09-26 2003-02-18 Amkor Technology, Inc. Micromachine stacked wirebonded package
US6872983B2 (en) * 2002-11-11 2005-03-29 Finisar Corporation High speed optical transceiver package using heterogeneous integration
CN100419430C (zh) * 2004-12-06 2008-09-17 株式会社电装 传感器装置
JP4969822B2 (ja) 2004-12-06 2012-07-04 株式会社デンソー センサ装置
US7169649B2 (en) * 2004-12-16 2007-01-30 Palo Alto Research Center, Inc. Wafer scale integration of electroplated 3D structures using successive lithography, electroplated sacrificial layers, and flip-chip bonding
US20060163698A1 (en) * 2005-01-25 2006-07-27 Sony Corporation Method and apparatus for wafer to wafer bonding
KR100740463B1 (ko) * 2006-09-09 2007-07-18 주식회사 비에스이 실리콘 콘덴서 마이크로폰
US8931057B2 (en) * 2006-10-24 2015-01-06 Avatier Corporation Apparatus and method for access validation
WO2008077821A2 (de) 2006-12-21 2008-07-03 Continental Teves Ag & Co. Ohg Verkapselungsmodul, verfahren zu dessen herstellung und verwendung
CN101239697B (zh) * 2007-02-06 2013-02-13 万长风 垂直集成微电子机械结构、实现方法及其系统
US8912646B2 (en) * 2009-07-15 2014-12-16 Silanna Semiconductor U.S.A., Inc. Integrated circuit assembly and method of making
JP5115618B2 (ja) * 2009-12-17 2013-01-09 株式会社デンソー 半導体装置
KR20130052652A (ko) * 2010-09-18 2013-05-22 페어차일드 세미컨덕터 코포레이션 미세 전자 기계 시스템을 위한 시일된 패키징
US9099318B2 (en) * 2010-10-15 2015-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor chip having different pad width to UBM width ratios and method of manufacturing the same
US8666505B2 (en) * 2010-10-26 2014-03-04 Medtronic, Inc. Wafer-scale package including power source
WO2012074775A1 (en) * 2010-11-19 2012-06-07 Analog Devices, Inc. Packaged integrated device with electrically conductive lid
KR101711045B1 (ko) * 2010-12-02 2017-03-02 삼성전자 주식회사 적층 패키지 구조물
US8569090B2 (en) * 2010-12-03 2013-10-29 Babak Taheri Wafer level structures and methods for fabricating and packaging MEMS
KR20120100299A (ko) * 2011-03-03 2012-09-12 삼성전자주식회사 제어된 금 함량비를 가지는 연결 부재를 포함하는 반도체 패키지
US8669137B2 (en) * 2011-04-01 2014-03-11 International Business Machines Corporation Copper post solder bumps on substrate
US8969101B1 (en) * 2011-08-17 2015-03-03 MCube Inc. Three axis magnetic sensor device and method using flex cables
US9142520B2 (en) * 2011-08-30 2015-09-22 Ati Technologies Ulc Methods of fabricating semiconductor chip solder structures
DE102011083719B4 (de) * 2011-09-29 2022-12-08 Robert Bosch Gmbh Verfahren zur Herstellung einer Zweichipanordnung
JP5716627B2 (ja) * 2011-10-06 2015-05-13 オムロン株式会社 ウエハの接合方法及び接合部の構造
US8853839B2 (en) * 2011-10-07 2014-10-07 Analog Devices, Inc. Air-release features in cavity packages
CN103959507A (zh) * 2011-10-24 2014-07-30 高级电池概念有限责任公司 双极电池总成
US8587077B2 (en) * 2012-01-02 2013-11-19 Windtop Technology Corp. Integrated compact MEMS device with deep trench contacts
JP5798939B2 (ja) * 2012-01-25 2015-10-21 富士フイルム株式会社 エッチング方法、およびこれに用いられるエッチング液
US20130214890A1 (en) * 2012-02-20 2013-08-22 Futurewei Technologies, Inc. High Current, Low Equivalent Series Resistance Printed Circuit Board Coil for Power Transfer Application
ITTO20120154A1 (it) * 2012-02-21 2013-08-22 Stmicroelectronics Malta Ltd Procedimento di assemblaggio di un dispositivo integrato a semiconduttore
DE102012206854B4 (de) * 2012-04-25 2020-11-12 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102012208031A1 (de) * 2012-05-14 2013-11-14 Robert Bosch Gmbh +Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
JP6184061B2 (ja) * 2012-05-29 2017-08-23 キヤノン株式会社 積層型半導体装置及び電子機器
US8716864B2 (en) * 2012-06-07 2014-05-06 Ixys Corporation Solderless die attach to a direct bonded aluminum substrate
DE102012210052B4 (de) * 2012-06-14 2023-12-14 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
DE102012210049A1 (de) * 2012-06-14 2013-12-19 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
WO2014033977A1 (ja) * 2012-08-29 2014-03-06 パナソニック株式会社 半導体装置
US9349628B2 (en) * 2013-02-25 2016-05-24 Advanced Micro Devices, Inc. Method and an alignment plate for engaging a stiffener frame and a circuit board
US9223665B2 (en) * 2013-03-15 2015-12-29 Micron Technology, Inc. Apparatuses and methods for memory testing and repair
US9556017B2 (en) * 2013-06-25 2017-01-31 Analog Devices, Inc. Apparatus and method for preventing stiction of MEMS devices encapsulated by active circuitry

Also Published As

Publication number Publication date
US10472231B2 (en) 2019-11-12
US9508663B2 (en) 2016-11-29
CN104340947A (zh) 2015-02-11
EP2829510A3 (en) 2015-02-11
EP2829510A2 (en) 2015-01-28
US20150028432A1 (en) 2015-01-29
US20190308874A9 (en) 2019-10-10
KR20150012204A (ko) 2015-02-03
US20170044007A1 (en) 2017-02-16

Similar Documents

Publication Publication Date Title
CN104340947B (zh) Mems器件的装配和封装
US10008477B2 (en) Microelectronic element with bond elements to encapsulation surface
CN103219309B (zh) 多芯片扇出型封装及其形成方法
TWI697086B (zh) 晶片封裝結構及其製造方法
TWI419287B (zh) 用於四面扁平無引線封裝之方法及裝置
US8154115B1 (en) Package structure having MEMS element and fabrication method thereof
CN108063094A (zh) 基于基板的扇出型晶圆级封装
US9502392B2 (en) Semiconductor device with embedded semiconductor die and substrate-to-substrate interconnects
CN105470212B (zh) 用于半导体器件的封装及其组装方法
CN105621345A (zh) Mems芯片集成的封装结构及封装方法
CN110329983A (zh) 用于mems传感器器件的晶片级封装及对应制造工艺
CN108695269A (zh) 半导体装置封装及其制造方法
US9412729B2 (en) Semiconductor package and fabricating method thereof
KR101085185B1 (ko) 회로 기판 구조, 패키징 구조 및 이들의 제조 방법
US20030127720A1 (en) Multi-chip stack package and fabricating method thereof
CN109309010A (zh) 具有在焊球处耦合的单独模制的引线框和裸片的半导体封装
TWI528469B (zh) 半導體封裝件及其製法
CN105762127B (zh) 封装基板、半导体封装件及其制法
US20160207759A1 (en) Molded lead frame package with embedded die
JP5547703B2 (ja) 半導体装置の製造方法
CN104347612B (zh) 集成的无源封装、半导体模块和制造方法
US9343427B2 (en) Manufacturing method of semiconductor device and semiconductor device manufactured thereby
US9209152B2 (en) Molding material and method for packaging semiconductor chips
CN105914155A (zh) 一种倒装芯片及其封装方法
CN108321130A (zh) 散热件及具有散热件的芯片封装

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant