CN104272464A - 金属-半导体-金属(msm)异质结二极管 - Google Patents

金属-半导体-金属(msm)异质结二极管 Download PDF

Info

Publication number
CN104272464A
CN104272464A CN201380020316.0A CN201380020316A CN104272464A CN 104272464 A CN104272464 A CN 104272464A CN 201380020316 A CN201380020316 A CN 201380020316A CN 104272464 A CN104272464 A CN 104272464A
Authority
CN
China
Prior art keywords
metal
semiconductor
diode
layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380020316.0A
Other languages
English (en)
Other versions
CN104272464B (zh
Inventor
R·哈辛
Y·陈
Y·罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Carnegie Mellon University
Original Assignee
Carnegie Mellon University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Carnegie Mellon University filed Critical Carnegie Mellon University
Publication of CN104272464A publication Critical patent/CN104272464A/zh
Application granted granted Critical
Publication of CN104272464B publication Critical patent/CN104272464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66219—Diodes with a heterojunction, e.g. resonant tunneling diodes [RTD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66128—Planar diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66022—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6603—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Light Receiving Elements (AREA)

Abstract

根据一个方面，二极管包括：具有第一侧和与第一侧相对的第二侧的半导体层，半导体层具有介于第一侧和第二侧之间的厚度，且半导体层的厚度基于射入到半导体层的电荷载子的平均自由程；第一金属层沉积在半导体层的第一侧；并且第二金属层沉积在半导体层的第二侧。

Description

金属-半导体-金属(MSM)异质结二极管
要求优先权
本申请基于35U.S.C.§119(e)要求于2012年4月19日提交的美国临时专利申请61/687,163的优先权，其全部内容并入本文以供参考。
技术领域
本公开总体涉及二极管，具体而言，涉及高速二极管器件。
背景技术
一般的二极管在高千兆赫(GHz)或低太赫(THz)范围内具有截止频率(例如小于10THz的截止频率)，这样的截止频率对于工作频率范围有一定限制。此类二极管的示例包括肖特基二极管、反向隧穿二极管和金属-绝缘体-金属(MIM)隧穿二极管。
高速二级管，例如具有大于10THz的截止频率的二极管是各种应用中的关键元件。例如，与光学天线(被称为硅整流二极管天线)组合的高速二极管可以引起光学频率下的运行，例如红外至远红外信号的相干源生成和检测，以及用于能量转换的太阳辐射的整流。在这些操作中，光学天线负责光收集和发射，而二极管必须工作地足够快以匹配相应的光学频率，并且必须具有其他所需的电流-电压(I-V)特性，例如优异的非线性和整流特性。因此，获得具有大于100THz的截止频率和工作速度的高非线性二极管具有深远的技术和科学重要性。
发明内容
本公开描述了一种涉及金属-半导体-金属(MSM)异质结二极管的装置和方法。MSM二极管的晶体半导体层的厚度小于或者相当于入射到MSM二极管的半导体层的电荷载子的平均自由程，从而导致跨越半导体层的近弹道载子输运(near ballisticcarrier transport)，并引起极高的热电子发射电流密度，同时还呈现出优异的非线性和整流特性。MSM二极管的串联电阻可以非常小。MSM二极管的截止频率可以超过100THz。
在本公开的一个方面中，二极管包括：具有第一侧和与第一侧相对的第二侧的半导体层，半导体层具有介于第一侧和第二侧之间的厚度，且半导体层的厚度基于射入到半导体层的电荷载子的平均自由程；沉积在半导体层的第一侧上的第一金属层；和沉积在半导体层的第二侧上的第二金属层。
本公开的实现方式可以包括一个或多个以下特征。半导体层的厚度可以相当于或小于射入半导体层的电荷载子的平均自由程。在一些实现方式中，二极管具有超过100THz的截止频率。在一些实现方式中，二极管具有超过1000THz的截止频率。在一些实现方式中，第一金属层和第二金属层可以是相同的金属。在一些实现方式中，第一金属层可以是第一金属，第二金属层可以是第二金属，第一金属和第二金属可以是不同的金属。可以简并掺杂半导体层的表面以用于产生欧姆接触。半导体层可以包括一种或多种单独的单晶半导体、多晶半导体或这两者的组合。半导体层可以包括一种或多种半导体，例如硅(Si)、锗(Ge)、硅锗(SiGe)、锑化铝(AlSb)、锑化镓(GaSb)、砷化镓(GaAs)、锑化铟(InSb)、砷化铟(InAs)、铟镓砷(InGaAs)、氮化镓(GaN)、磷化铟(InP)、硒化镉(CdSe)、碲化镉(CdTe)、硫化镉(CdS)、硒化锌(ZnSe)、碲化锌(ZnTe)、硫化锌(ZnS)、氧化锌(ZnO)、氧化钛(TiO2)、硫化铅(PbS)和碲化铅(PbTe)。第一金属层和第二金属层中的每一个可包括从以下组中选择的至少一种金属：银(Ag)、铝(Al)、金(Au)、钴(Co)、铬(Cr)、铜(Cu)、钆(Gd)、铪(Hf)、铟(In)、铱(Ir)、镁(Mg)、锰(Mn)、钼(Mo)、镍(Ni)、铅(Pb)、钯(Pd)、铂(Pt)、铑(Rh)、钽(Ta)、钛(Ti)、钨(W)和锌(Zn)。二极管可以是金属-半导体-金属异质结二极管(MSM二极管)，其中MSM二极管进一步包括：第一金属层和第二金属层中的一个或多个与半导体层之间的异质结。
在本公开的另一个方面中，一种用于制造二极管的方法包括：提供具有第一侧和相对于第一侧的第二侧的半导体，半导体具有介于第一侧和第二侧之间的厚度，且该厚度基于射入到半导体层的电荷载子的平均自由程；在半导体的第一侧上沉积第一金属，在半导体层的第二侧上沉积第二金属。
本公开的实现方式可以包括一个或多个以下特征。获得半导体可以包括获得分层材料衬底，该衬底包括包含有半导体的层以及包含不同于该半导体的至少一种材料的一个或多个其他层，将半导体的第一侧粘合到载体晶圆以将第一金属放置到半导体和载体晶圆之间，并且除去一个或多个其他层以暴露出半导体的第二侧。在一些实现方式中，将第一金属沉积到半导体的第一侧上可包括形成半导体的第一侧的图案。在一些实现方式中，将第一金属沉积到半导体的第一侧上可包括将第一金属直接沉积到半导体的第一侧上形成均匀的金属膜。将半导体的第一侧粘合到载体晶圆可包括通过粘合剂将半导体的第一侧粘合到载体晶圆。该方法可以包括用于产生欧姆接触的半导体层的表面的简并掺杂。
在本公开的另一个方面，一种p型金属-半导体-金属异质结二极管(MSM二极管)包括：具有第一侧和与第一侧相对的第二侧的硅层，第一侧的表面以1x1020cm-3的表面浓度掺杂有硼，硅层具有介于第一侧和第二侧之间的厚度，且硅层的厚度为30nm；沉积在硅层的第一侧上的铂层；在硅层和铂层之间的第一异质结界面；沉积在硅层的第二侧上的钴层；在硅层和钴层之间的第二异质结界面。
在本公开的另一个方面，一种n型金属-半导体-金属异质结二极管(MSM二极管)包括：具有第一侧和与第一侧相对的第二侧的硅层，第一侧的表面以2x1020cm-3的表面浓度掺杂有磷，硅层具有介于第一侧和第二侧之间的厚度，且硅层的厚度为60nm；沉积在硅层的第一侧上的第一铬层；在第一铬层和硅层之间的第一异质结界面；沉积在硅层的第二侧上的第二铬层；在第二铬层和硅层之间的第二异质结界面。
一个或多个实施方式的细节将在以下附图和说明书中得到阐述。通过说明书、附图和权利要求，其他特征、目标和优点将是显而易见的。
附图说明
图1是金属-半导体-金属(MSM)异质结二极管的示例图。
图2a-d是不同MSM二极管的能带图的示例。
图3是用于制造MSM二极管的过程的流程图。
图4是在制造的不同阶段期间的MSM二极管的侧视图。
图5是用于说明具有表面掺杂和不具有表面掺杂的MSM二极管的电流密度与电压(J-V)特性的示例图。
图6是用于说明不同MSM二极管和肖特基二极管的J-V特性的示例图。
图7a-c是相应于图6的不同MSM二极管的能带图的示例。
图7d是相应于图6的肖特基二极管的能带图的示例。
具体实施方式
图1是金属-半导体-金属(MSM)异质结二极管100的示例图。如图1所示，MSM二极管100包括位于两个金属电极104和106之间的半导体102薄层。半导体102可以是晶体半导体，例如单晶半导体或多晶半导体。半导体102的厚度116基于(例如，接近或相当于)电荷载子的平均自由程，其可以导致跨越半导体层102的近弹道载子输运。MSM二极管100的异质结112和114可包括在半导体层102的相对侧上的两个接触界面和能量势垒(energy barrier)。通过选择不同的金属材料104和106或者通过选择性地掺杂半导体层102的一侧而形成不对称的能带结构。
可以使用合适的半导体和金属材料来构成MSM异质结二极管100。半导体102可以是但不限于：硅(Si)、锗(Ge)、硅锗(SiGe)、锑化铝(AlSb)、锑化镓(GaSb)、砷化镓(GaAs)、锑化铟(InSb)、砷化铟(InAs)、铟镓砷(InGaAs)、磷化铟(InP)、硒化镉(CdSe)、碲化镉(CdTe)、硫化铅(PbS)和碲化铅(PbTe)。在半导体102任一侧上的金属104和106可以是但不限于：银(Ag)、铝(Al)、金(Au)、钴(Co)、铬(Cr)、铜(Cu)、钆(Gd)、铪(Hf)、铟(In)、铱(Ir)、镁(Mg)、锰(Mn)、钼(Mo)、镍(Ni)、铅(Pb)、钯(Pd)、铂(Pt)、铑(Rh)、钽(Ta)、钛(Ti)、钨(W)和锌(Zn)。还可以使用不同于以上所列出的材料的其他合适的材料。可以通过选择半导体和金属材料的不同组合来构建MSM二极管的截止频率。
图2a-d是不同MSM二极管的能带图200、210、220和230的示例。在能带图200、210、220和230中，由箭头202、212、222和232表示的h+和e-代表射入到半导体层的电荷载子。图2a和2b表示用于p型MSM二极管的能带图200和210。图2c和2d表示用于n型MSM二极管的能带图220和230。图2a描述了一种p型MSM二极管，其包括不同的金属材料M1和M2。图2c描述了一种n型MSM二极管，其包括不同的金属材料M3和M4。图2b描述了一种p型MSM二极管，其包括选择性地掺杂了一侧的半导体。图2d描述了一种n型MSM二极管，其包括选择性地掺杂了一侧的半导体。对于图2b和2d的具有选择性地掺杂了一侧的半导体的MSM二极管，金属M5和M6可以是相同的材料，金属M7和M8可以是相同的材料。
图3是用于制造MSM二极管的过程300的流程图。简要来说，过程300包括：选择性掺杂分层衬底(例如绝缘体上半导体(SOI)晶圆)的半导体的表面(302)；在半导体的第一侧上沉积第一金属(304)；将半导体的第一侧粘合到载体晶圆以将第一金属放置到半导体和载体晶圆之间(306)；选择性地除去分层衬底的其他层，例如块状半导体衬底层和电子绝缘体层，从而暴露半导体的第二侧(308)；以及在半导体的第二侧上沉积第二金属(310)。
图4是在制造的不同阶段(a)-(f)期间的MSM二极管的侧视图。在阶段(a)提供包括具有期望厚度、掺杂分布和晶体取向的薄单晶半导体层(例如硅(Si)层401)的MSM二极管。MSM二极管能以晶圆规模被制造。
可以使用倒装键合(flip-bond)技术，从而在分层衬底的薄半导体层401的两侧上图案化和沉积不同的金属层，例如，该分层衬底可以是包括硅层401、绝缘体(例如SiO2)层402和块状硅衬底403的标准的绝缘体上硅(SOI)晶圆400。可以选择性地使用化学或等离子蚀刻而从SOI晶圆400制造MSM异质结，从而获得具有期望材料的单层(例如硅层401)，并且该层位于所选择的金属之间。以下详细描述了用于制造MSM异质结二极管的技术。
1、浅接触掺杂
依据MSM二极管的用途，可以掺杂硅层401的一侧或两侧的表面，从而为硅层401的电荷射入产生欧姆接触。硅层401具有合适的厚度，例如70nm或更小。首先清洁SOI晶圆400的硅层401的表面，接下来使用合适的掺杂类型(例如p型二极管由诸如硼的p型掺杂物进行掺杂，n型二极管由诸如磷的n型掺杂物进行掺杂)、浓度(简并掺杂以最小化表面电阻率)和深度，并通过使用合适的方法(离子注入，旋涂或气相扩散)进行掺杂。
图5描述了表示在半导体层的载子射入侧(carrier injection side)具有表面掺杂的MSM二极管506以及在半导体层的载子射入侧不具有表面掺杂的MSM二极管508的电流密度与电压(J-V)特性的示例图示500。图示500包括轴502、轴504、曲线510和曲线512。轴502是以安培/平方厘米为单位的电流密度，轴504是以伏特为单位的偏压电压。曲线510描述了MSM二极管506的电流密度与电压(J-V)特性。曲线512描述了MSM二极管508的电流密度与电压(J-V)特性。
图5中的每个MSM二极管506和508可以是具有钴(Co)层M1，硅层，和铂(Pt)层M2的p型MSM二极管。虽然MSM二极管的串联电阻非常低，并且其并非主要的限流或限速元件，但是当二极管处于高正向偏压(例如高于平带偏压)时，接触阻抗Rc可能成为速率限制因素。如图5所示，不具有表面掺杂的MSM二极管508的电流在大约0.2V，平带偏压520处偏离指数曲线510，但是具有表面掺杂的MSM二极管506的电流超出平带偏压520而指数式上升。依据特定的用途和操作条件，MSM二极管可包括具有表面掺杂或未进行表面掺杂的半导体层。
2、倒装键合制造
回到图4，通过标准光刻法使表面掺杂SOI晶圆400形成图案。图案化的光阻剂可被交联以增强其抗性。接下来蚀刻(例如使用O2等离子)SOI晶圆400以除去图案化区域中的任何光阻剂残余。例如通过将SOI晶圆400简单地浸泡在缓冲氧化蚀刻剂(BOE)中而除去在图案化区域中任何新形成的二氧化硅。
SOI晶圆400被装入到金属沉积(例如电子束蒸发或溅射)腔室。当腔室的基础压力足够低时(例如小于2x10-6Torr)时，沉积诸如铂(Pt)的第一金属404(阶段(b))。Pt层404具有足够大的厚度(例如15nm)以形成与Si层401的良好接触。具有足够用于外部连接或测量接触的厚度的铝(Al)层(未示出)可以以合适的速率(例如约0.1nm/秒)沉积在Pt层404上，从而确保良好的金属膜质量。还可以使用除Pt和Al之外的其他金属材料。
紧接着金属层404的沉积，使用粘合剂406将SOI晶圆400翻转并粘合到载体晶圆405上(阶段(c))。金属层404被放置在Si层401和载体晶圆405之间。粘合剂406可以是绝缘粘合剂或导电粘合剂。例如，当没有对表面掺杂SOI晶圆400进行图案化时，例如当Pt和Al被直接沉积到表面掺杂SOI晶圆400上形成均匀金属膜而不进行图案化时，可以使用导电粘合剂以将SOI晶圆400粘合到载体晶圆405。
在阶段(d)，SOI晶圆400的块状硅衬底403被削薄(例如通过研磨或使用砂纸抛光)，并且通过选择性Si蚀刻(例如使用二氟化氙(XeF2)蚀刻)以暴露SiO2层402。在阶段(e)，SiO2层402被选择性地蚀刻掉(例如通过浸泡到BOE中)。剩余结构407包括具有掺杂侧的薄器件硅层401，先前沉积的金属接触以及通过粘合剂406与载体晶圆405相粘合的电极404。
执行第二次光刻以在器件硅层401的另一侧上，利用指定的相应于Pt层404的位置，定义第二金属接触区域。图案化光阻剂可被交联以增强其对于蚀刻的抗性。接下来蚀刻(例如使用O2等离子)结构407以除去在图案化区域中的任何光阻剂残余。通过简单地浸泡在缓冲氧化蚀刻剂(BOE)中而除去在图案化区域中任何新形成的二氧化硅。
结构407被装入到金属沉积(例如电子束蒸发或溅射)腔室。当腔室的基础压力足够低时(例如小于2x10-6Torr)时，沉积诸如钴(Co)的第二金属层408(阶段(f))。Co层408具有足够大的厚度(例如15nm)以形成与Si层401的良好接触。具有足够用于外部连接或测量接触的厚度的铝(Al)层(未示出)可以以合适的速率(例如约0.1nm/秒)沉积在Co层408上，从而确保良好的金属膜质量。还可以使用除Co和Al之外的其他金属材料。在第二金属层408沉积之后，p型Co-Si-Pt二极管410和412准备好用于任何电子测量或应用。
在金属沉积期间可以使用阴影掩模来代替以上所描述的光刻法。一般来说，还可以应用任何合适的光刻技术，其包括光刻、电子束光刻、压印光刻。例如，可以执行电子束光刻作为用于更小器件尺寸的光刻的替换方式。
图6描述了表示不同MSM二极管和肖特基二极管的电流密度与电压(J-V)特性的示例图示600和650。图示600包括轴602、轴604、曲线610、612、614和616。轴602是以安培/平方厘米为单位的电流密度。轴604是以伏特为单位的偏压电压。曲线610描述了p型铱-硅-铱(Ir-Si-Ir)二极管的半对数J-V曲线。曲线612描述了p型Co-Si-Pt二极管的实验半对数J-V曲线。曲线614描述了n型铬-硅-铬(Cr-Si-Cr)二极管的实验半对数J-V曲线。曲线616描述了Cr-Si肖特基二极管的理论半对数J-V曲线。为了比较，图6包括用于标准Cr-Si肖特基二极管的计算的J-V曲线616和用于p型Ir-Si-Ir MSM二极管的预测的J-V曲线610。实验结果表明低势垒高度的MSM二极管(例如Ni-InGaAs-Ni二极管或p型Ir-Si-Ir二极管)可以潜在地用来有效地纠正太阳能向电能转换中在零偏压的光频辐射。另外，图6包括嵌入图示650，其包括轴652、轴654和曲线656。轴652是以安培/平方厘米为单位的电流密度。轴654是以伏特为单位的偏压电压。曲线656描述了p型Co-Si-Pt二极管的线性J-V曲线。
图7a-c是相应于图6中的不同MSM二极管的不同的J-V曲线610、612和614的能带图700、710和720的示例。图7d是相应于图6中的肖特基二极管的理论半对数J-V曲线616的能带图730的示例。在能带图700、710、720和730中，由箭头702、712、722和732表示的h+和e-代表射入到半导体层的电荷载子。
用于p型Co-Si-Pt二极管的Si层714和用于n型Cr-Si-Cr二极管的Si层724可掺杂有掺杂浓度5x1015cm-3或更少的掺杂剂。对于p型Co-Si-Pt二极管，Si层714的厚度约为30nm，其与Pt层716接触的表面可简并地(degenerately)掺杂有硼，估计的表面浓度约为1x1020cm-3。对于n型Cr-Si-Cr器件，Si层724的厚度约为60nm，Si层724的一侧可简并地掺杂有磷，估计的表面浓度约为2x1020cm-3。对于Pt-Si和Cr-Si界面的接触电阻Rc，也就是从金属到Si的载子隧穿阻抗经计算，分别约为5x10-9Ωcm2和2x10-8Ωcm2。
MSM二极管的尺寸是由在二极管的上部和下部金属接触之间的二极管层的截面重叠而定义的。用于p型和n型MSM二极管的J-V曲线呈现为正偏压的函数，并且指数上升，其由以下公式定义：
J(V)＝J0[exp(qV/ηkBT)–1],  (1)
其中J0是饱和电流密度，T是时间，q是电子电荷，V是穿过二极管的偏压，kB是玻尔兹曼常量，η是理想因子，对于p型和n型器件来说都是1.25。一般来说，器件的硅层的厚度导致电流-电压(I-V)特性遵循热电子发射机理。期望隧穿分量小，特别是在低偏压处要足够小。用于Co-Si-Pt和Cr-Si-Cr二极管的相应的J0分别是8.5x101A/cm2和1.3x10-1A/cm2。这些值远大于Co-Si和Cr-Si肖特基二极管的J0值。
虽然本公开中所描述的MSM二极管具有一些与典型肖特基二极管相似的特征，MSM二极管还包括不同于典型肖特基二极管的特征。例如，在MSM二极管中，从电子密度非常高的金属发射极直接发射载子，载子通过弹道输运穿越半导体。另外，使用金属发射极和集电极，使得MSM二极管中的串联电阻Rs小于10-11Ωcm2，这可以是几乎忽略不计的，从而导致截止频率高于100THz。
因为高电流密度，在远离二极管结的电子接触被“烧坏”之前，不会完全展现出MSM二极管的真实截止频率限制。基于如图6所示的J-V曲线，其展示了MSM二极管的电流没有呈现显著的与指数上升曲线的偏离，对于Co-Si-Pt和Cr-Si-Cr二极管来说，根据测量中的噪声水平，串联电阻的上限可以分别估算为5x10-9Ωcm2和3x10-8Ωcm2。
因为硅层被完全用尽，MSM二极管的电容可以由以下公式计算得到：
C＝εA/d,  (2)
其中ε是介电常数，A是器件尺寸，d是硅层厚度。当标准化到1cm2时，用于Co-Si-Pt和Cr-Si-Cr器件的相应的电容分别为3.5x10-7F和1.8x10-7F。截止频率可以由以下公式计算得到：
F＝1/(2πRsC),  (3)
对于Co-Si-Pt和Cr-Si-Cr二极管来说，估计截止频率分别为1x1014Hz和3.7x1013Hz。
下表1总结了用于不同二极管器件的饱和电流密度J0。对于p型和n型MSM器件来说，MSM二极管能够观察到的饱和电流密度远大于具有相同限流金属-半导体结的典型的肖特基二极管。对于p型和n型二极管，所观察到的J0高于使用典型热电子发射机理计算得到的值100-1000倍，典型的热电子发射机理假设仅有特定的载子才对电子电流有贡献。这些载子具有速度v┴的垂直(相对于结界面)分量，其可以提供足够的能量以克服势垒。
表1.肖特基和MSM二极管的饱和电流密度
上述计算中使用T＝300K，理查森常数＝120A/(cm2K2)。
已经描述了多种实现方式。然而，可以做出多种修改而不脱离于本文所描述的过程和技术的精神和范围。另外，附图中所描述的处理并不需要所示的特定顺序或连续顺序才能达到期望的结果。另外，可以在所描述的处理中提供其他步骤或者省略一些步骤，并且可以在所描述的设备和系统中加入其他元件或者除去一些元件。因此，其他实施例均在以下权利要求的范围内。
权利要求书(按照条约第19条的修改)
1.一种二极管，包括：
具有第一侧和与所述第一侧相对的第二侧的半导体层，所述半导体层具有介于所述第一侧和所述第二侧之间的厚度，且所述半导体层的厚度基于射入到所述半导体层的电荷载子的平均自由程；
沉积在所述半导体层的第一侧上的第一金属层；和
沉积在所述半导体层的第二侧上的第二金属层；
其中相对于穿过具有与所述电荷载子的平均自由程无关的另一个厚度的另一个半导体层的电荷载子的弹道输运的量，所述基于电荷载子的平均自由程的所述半导体层的厚度增加了穿过所述半导体层的电荷载子的弹道输运的量。
2.根据权利要求1所述的二极管，其中所述半导体层的厚度相当于或小于所述射入到半导体层的电荷载子的平均自由程。
3.根据权利要求1所述的二极管，其中所述二极管具有超过100THz的截止频率。
4.根据权利要求1所述的二极管，其中所述二极管具有超过1000THz的截止频率。
5.根据权利要求1所述的二极管，其中所述第一金属层和所述第二金属层包括相同的金属，并且所述半导体层的界面被简并掺杂以用于产生欧姆接触。
6.根据权利要求1所述的二极管，其中所述第一金属层包括第一金属，所述第二金属层包括第二金属，所述第一金属和所述第二金属是不同的金属。
7.根据权利要求6所述的二极管，其中所述半导体层的界面被简并掺杂以用于产生欧姆接触。
8.根据权利要求1所述的二极管，其中所述半导体层包括晶体半导体和多晶半导体中的一种或多种。
9.根据权利要求8所述的二极管，其中所述半导体层包括以下一种或多种：硅(Si)、锗(Ge)、硅锗(SiGe)、锑化铝(AlSb)、锑化镓(GaSb)、砷化镓(GaAs)、锑化铟(InSb)、砷化铟(InAs)、铟镓砷(InGaAs)、氮化镓(GaN)、磷化铟(InP)、硒化镉(CdSe)、碲化镉(CdTe)、硫化镉(CdS)、硒化锌(ZnSe)、碲化锌(ZnTe)、硫化锌(ZnS)、氧化锌(ZnO)、氧化钛(TiO2)、硫化铅(PbS)和碲化铅(PbTe)。
10.根据权利要求1所述的二极管，其中所述第一金属层和所述第二金属层中的每一个包括从以下组中选择的至少一种金属：银(Ag)、铝(Al)、金(Au)、钴(Co)、铬(Cr)、铜(Cu)、钆(Gd)、铪(Hf)、铟(In)、铱(Ir)、镁(Mg)、锰(Mn)、钼(Mo)、镍(Ni)、铅(Pb)、钯(Pd)、铂(Pt)、铑(Rh)、钽(Ta)、钛(Ti)、钨(W)和锌(Zn)。
11.根据权利要求1所述的二极管，其中所述二极管包括金属-半导体-金属异质结二极管(MSM二极管)，并且其中所述MSM二极管进一步包括：
所述第一金属层和所述第二金属层中的一个或多个与所述半导体层之间的异质结。
12.一种用于制造二极管的方法，包括：
提供具有第一侧和与所述第一侧相对的第二侧的半导体，所述半导体具有介于所述第一侧和所述第二侧之间的厚度，且所述厚度基于射入到所述半导体的电荷载子的平均自由程；
在所述半导体的第一侧上沉积第一金属；和
在所述半导体的第二侧上沉积第二金属；
其中相对于穿过具有与所述电荷载子的平均自由程无关的另一个厚度的另一个半导体的电荷载子的弹道输运的量，所述基于电荷载子的平均自由程的所述半导体的厚度增加了穿过所述半导体的电荷载子的弹道输运的量。
13.根据权利要求12所述的方法，其中所述半导体的厚度相当于或小于所述射入到半导体的电荷载子的平均自由程。
14.根据权利要求12所述的方法，其中获得所述半导体包括：
获得分层材料衬底，所述衬底包括包含所述半导体的层和包含不同于所述半导体的至少一种材料的一个或多个其他层；
将所述半导体的第一侧粘合到载体晶圆以将所述第一金属放置到所述半导体和所述载体晶圆之间；和
除去所述一个或多个其他层以暴露出所述半导体的第二侧。
15.根据权利要求14所述的方法，其中：
在所述半导体的第一侧上沉积所述第一金属包括：图案化所述半导体的第一侧；和
将所述半导体的第一侧粘合到所述载体晶圆包括：使用绝缘粘合剂将所述半导体的第一侧粘合到所述载体晶圆。
16.根据权利要求14所述的方法，其中：
在所述半导体的第一侧上沉积所述第一金属包括：在所述半导体的第一侧上直接沉积所述第一金属以形成均匀金属膜；和
将所述半导体的第一侧粘合到所述载体晶圆包括：使用粘合剂将所述半导体的第一侧粘合到所述载体晶圆。
17.根据权利要求12所述的方法，其中所述第一金属和所述第二金属是相同的金属，并且所述方法进一步包括：
简并掺杂所述半导体的表面以用于产生欧姆接触。
18.根据权利要求12所述的方法，其中所述第一金属和所述第二金属是不同的金属。
19.根据权利要求18所述的方法，进一步包括：
简并掺杂所述半导体的表面以用于产生欧姆接触。
20.根据权利要求12所述的方法，其中所述半导体包括晶体半导体和多晶半导体中的一种或多种。
21.根据权利要求20所述的方法，其中所述半导体包括以下一种或多种：硅(Si)、锗(Ge)、硅锗(SiGe)、锑化铝(AlSb)、锑化镓(GaSb)、砷化镓(GaAs)、锑化铟(InSb)、砷化铟(InAs)、铟镓砷(InGaAs)、氮化镓(GaN)、磷化铟(InP)、硒化镉(CdSe)、碲化镉(CdTe)、硫化镉(CdS)、硒化锌(ZnSe)、碲化锌(ZnTe)、硫化锌(ZnS)、氧化锌(ZnO)、氧化钛(TiO2)、硫化铅(PbS)和碲化铅(PbTe)。
22.根据权利要求12所述的方法，其中所述第一金属和所述第二金属中的每一个包括从以下组中选择的至少一种金属：银(Ag)、铝(Al)、金(Au)、钴(Co)、铬(Cr)、铜(Cu)、钆(Gd)、铪(Hf)、铟(In)、铱(Ir)、镁(Mg)、锰(Mn)、钼(Mo)、镍(Ni)、铅(Pb)、钯(Pd)、铂(Pt)、铑(Rh)、钽(Ta)、钛(Ti)、钨(W)和锌(Zn)。
23.一种p型金属-半导体-金属异质结二极管(MSM二极管)，包括：
具有第一侧和与所述第一侧相对的第二侧的硅层，所述第一侧的表面以1x1020cm-3的表面浓度掺杂有硼，所述硅层具有介于所述第一侧和所述第二侧之间的厚度，且所述硅层的所述厚度为30nm；
沉积在所述硅层的所述第一侧上的铂层；
在所述硅层和所述铂层之间的第一异质结界面；
沉积在所述硅层的所述第二侧上的钴层；和
在所述硅层和所述钴层之间的第二异质结界面。
24.一种n型金属-半导体-金属异质结二极管(MSM二极管)，包括：
具有第一侧和与所述第一侧相对的第二侧的硅层，所述第一侧的表面以2x1020cm-3的表面浓度掺杂有磷，所述硅层具有介于所述第一侧和所述第二侧之间的厚度，且所述硅层的所述厚度为60nm；
沉积在所述硅层的第一侧上的第一铬层；
在所述第一铬层和所述硅层之间的第一异质结界面；
沉积在所述硅层的第二侧上的第二铬层；和
在所述第二铬层和所述硅层之间的第二异质结界面。
25.一种方法，包括：
获得二极管，所述二极管包括：(i)具有基于射入到半导体的电荷载子的平均自由程的厚度的半导体层，(ii)在所述半导体层的第一侧上的第一金属，和(iii)在所述半导体层的第二侧上的第二金属；
发射所述电荷载子到所述二极管的半导体层；和
相对于穿过具有与所述电荷载子的所述平均自由程无关的另一个厚度的另一个半导体层的电荷载子的弹道输运的量，增加穿过所述具有基于电荷载子的平均自由程的厚度的半导体层的电荷载子的弹道输运的量。

Claims (24)

1.一种二极管，包括：
具有第一侧和与所述第一侧相对的第二侧的半导体层，所述半导体层具有介于所述第一侧和所述第二侧之间的厚度，且所述半导体层的厚度基于射入到所述半导体层的电荷载子的平均自由程；
沉积在所述半导体层的第一侧上的第一金属层；和
沉积在所述半导体层的第二侧上的第二金属层。
2.根据权利要求1所述的二极管，其中所述半导体层的厚度相当于或小于所述射入到半导体层的电荷载子的平均自由程。
3.根据权利要求1所述的二极管，其中所述二极管具有超过100THz的截止频率。
4.根据权利要求1所述的二极管，其中所述二极管具有超过1000THz的截止频率。
5.根据权利要求1所述的二极管，其中所述第一金属层和所述第二金属层包括相同的金属，并且所述半导体层的界面被简并掺杂以用于产生欧姆接触。
6.根据权利要求1所述的二极管，其中所述第一金属层包括第一金属，所述第二金属层包括第二金属，并且所述第一金属和所述第二金属是不同的金属。
7.根据权利要求6所述的二极管，其中所述半导体层的界面被简并掺杂以用于产生欧姆接触。
8.根据权利要求1所述的二极管，其中所述半导体层包括晶体半导体和多晶半导体中的一种或多种。
9.根据权利要求8所述的二极管，其中所述半导体层包括以下的一种或多种：硅(Si)、锗(Ge)、硅锗(SiGe)、锑化铝(AlSb)、锑化镓(GaSb)、砷化镓(GaAs)、锑化铟(InSb)、砷化铟(InAs)、铟镓砷(InGaAs)、氮化镓(GaN)、磷化铟(InP)、硒化镉(CdSe)、碲化镉(CdTe)、硫化镉(CdS)、硒化锌(ZnSe)、碲化锌(ZnTe)、硫化锌(ZnS)、氧化锌(ZnO)、氧化钛(TiO2)、硫化铅(PbS)和碲化铅(PbTe)。
10.根据权利要求1所述的二极管，其中所述第一金属层和所述第二金属层中的每一个包括从以下组中选择的至少一种金属：银(Ag)、铝(Al)、金(Au)、钴(Co)、铬(Cr)、铜(Cu)、钆(Gd)、铪(Hf)、铟(In)、铱(Ir)、镁(Mg)、锰(Mn)、钼(Mo)、镍(Ni)、铅(Pb)、钯(Pd)、铂(Pt)、铑(Rh)、钽(Ta)、钛(Ti)、钨(W)和锌(Zn)。
11.根据权利要求1所述的二极管，其中所述二极管包括金属-半导体-金属异质结二极管(MSM二极管)，并且其中所述MSM二极管进一步包括：
所述第一金属层和所述第二金属层中的一个或多个与所述半导体层之间的异质结。
12.一种用于制造二极管的方法，包括：
提供具有第一侧和与所述第一侧相对的第二侧的半导体，所述半导体具有介于所述第一侧和所述第二侧之间的厚度，且所述厚度基于射入到所述半导体的电荷载子的平均自由程；
在所述半导体的第一侧上沉积第一金属；和
在所述半导体的第二侧上沉积第二金属。
13.根据权利要求12所述的方法，其中所述半导体的厚度相当于或小于所述射入到半导体的电荷载子的平均自由程。
14.根据权利要求12所述的方法，其中获得所述半导体包括：
获得分层材料衬底，所述衬底包括包含所述半导体的层和包含不同于所述半导体的至少一种材料的一个或多个其他层；
将所述半导体的第一侧粘合到载体晶圆以将所述第一金属放置到所述半导体和所述载体晶圆之间；和
除去所述一个或多个其他层以暴露出所述半导体的第二侧。
15.根据权利要求14所述的方法，其中：
在所述半导体的第一侧上沉积所述第一金属包括：图案化所述半导体的第一侧；和
将所述半导体的第一侧粘合到所述载体晶圆包括：使用绝缘粘合剂将所述半导体的第一侧粘合到所述载体晶圆。
16.根据权利要求14所述的方法，其中：
在所述半导体的第一侧上沉积所述第一金属包括：在所述半导体的第一侧上直接沉积所述第一金属以形成均匀金属膜；和
将所述半导体的第一侧粘合到所述载体晶圆包括：使用粘合剂将所述半导体的第一侧粘合到所述载体晶圆。
17.根据权利要求12所述的方法，其中所述第一金属和所述第二金属是相同的金属，并且所述方法进一步包括：
简并掺杂所述半导体层的表面以用于产生欧姆接触。
18.根据权利要求12所述的方法，其中所述第一金属和所述第二金属是不同的金属。
19.根据权利要求18所述的方法，进一步包括：
简并掺杂所述半导体层的表面以用于产生欧姆接触。
20.根据权利要求12所述的方法，其中所述半导体包括晶体半导体和多晶半导体中的一种或多种。
21.根据权利要求20所述的方法，其中所述半导体包括以下的一种或多种：硅(Si)、锗(Ge)、硅锗(SiGe)、锑化铝(AlSb)、锑化镓(GaSb)、砷化镓(GaAs)、锑化铟(InSb)、砷化铟(InAs)、铟镓砷(InGaAs)、氮化镓(GaN)、磷化铟(InP)、硒化镉(CdSe)、碲化镉(CdTe)、硫化镉(CdS)、硒化锌(ZnSe)、碲化锌(ZnTe)、硫化锌(ZnS)、氧化锌(ZnO)、氧化钛(TiO2)、硫化铅(PbS)和碲化铅(PbTe)。
22.根据权利要求12所述的方法，其中所述第一金属和所述第二金属中的每一个包括从以下组中选择的至少一种金属：银(Ag)、铝(Al)、金(Au)、钴(Co)、铬(Cr)、铜(Cu)、钆(Gd)、铪(Hf)、铟(In)、铱(Ir)、镁(Mg)、锰(Mn)、钼(Mo)、镍(Ni)、铅(Pb)、钯(Pd)、铂(Pt)、铑(Rh)、钽(Ta)、钛(Ti)、钨(W)和锌(Zn)。
23.一种p型金属-半导体-金属异质结二极管(MSM二极管)，包括：
具有第一侧和与所述第一侧相对的第二侧的硅层，所述第一侧的表面以1x1020cm-3的表面浓度掺杂有硼，所述硅层具有介于所述第一侧和所述第二侧之间的厚度，且所述硅层的厚度为30nm；
沉积在所述硅层的第一侧上的铂层；
在所述硅层和所述铂层之间的第一异质结界面；
沉积在所述硅层的第二侧上的钴层；和
在所述硅层和所述钴层之间的第二异质结界面。
24.一种n型金属-半导体-金属异质结二极管(MSM二极管)，包括：
具有第一侧和与所述第一侧相对的第二侧的硅层，所述第一侧的表面以2x1020cm-3的表面浓度掺杂有磷，所述硅层具有介于所述第一侧和所述第二侧之间的厚度，且所述硅层的所述厚度为60nm；
沉积在所述硅层的第一侧上的第一铬层；
在所述第一铬层和所述硅层之间的第一异质结界面；
沉积在所述硅层的第二侧上的第二铬层；和
在所述第二铬层和所述硅层之间的第二异质结界面。
CN201380020316.0A 2012-04-19 2013-04-19 金属‑半导体‑金属(msm)异质结二极管 Active CN104272464B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201261687163P 2012-04-19 2012-04-19
US61/687,163 2012-04-19
PCT/US2013/037358 WO2013158986A2 (en) 2012-04-19 2013-04-19 A metal-semiconductor-metal (msm) heterojunction diode

Publications (2)

Publication Number Publication Date
CN104272464A true CN104272464A (zh) 2015-01-07
CN104272464B CN104272464B (zh) 2017-08-11

Family

ID=49384234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380020316.0A Active CN104272464B (zh) 2012-04-19 2013-04-19 金属‑半导体‑金属(msm)异质结二极管

Country Status (11)

Country Link
US (2) US9553163B2 (zh)
EP (1) EP2839509B1 (zh)
JP (2) JP6324945B2 (zh)
KR (1) KR102088629B1 (zh)
CN (1) CN104272464B (zh)
AU (1) AU2013249127B2 (zh)
CA (2) CA3159109A1 (zh)
ES (1) ES2812524T3 (zh)
IL (1) IL235076B (zh)
RU (1) RU2632256C2 (zh)
WO (1) WO2013158986A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851930A (zh) * 2015-04-02 2015-08-19 西北工业大学 全固态光电转换器件及其制备方法
CN107479048A (zh) * 2017-08-28 2017-12-15 哈尔滨工业大学 InGaAs材料MSM结构光电混频探测器
CN108140565A (zh) * 2015-10-05 2018-06-08 浜松光子学株式会社 配线构造体的制造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2013249127B2 (en) * 2012-04-19 2017-02-16 Carnegie Mellon University A metal-semiconductor-metal (MSM) heterojunction diode
WO2014039550A1 (en) 2012-09-04 2014-03-13 Carnegie Mellon University A hot-electron transistor having metal terminals
JP6470019B2 (ja) 2014-11-14 2019-02-13 Ｎｔｔエレクトロニクス株式会社 半導体素子、半導体装置、及び製造方法
JP6619956B2 (ja) * 2015-06-17 2019-12-11 日本放送協会 固体撮像素子の製造方法
US10468458B2 (en) * 2016-05-10 2019-11-05 Winbond Electronics Corp. Resistive random access memory having selector and current limiter structures
KR102348439B1 (ko) * 2020-06-08 2022-01-10 광운대학교 산학협력단 산화갈륨/탄화규소 이종접합 다이오드 및 그 제작 방법
KR102488132B1 (ko) 2021-07-19 2023-01-12 현태섭 헤드폰의 신축부 커버 조립체

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727408A (en) * 1984-06-11 1988-02-23 Nec Corporation Semiconductor device with high breakdown voltage vertical transistor and fabricating method therefor
US5019530A (en) * 1990-04-20 1991-05-28 International Business Machines Corporation Method of making metal-insulator-metal junction structures with adjustable barrier heights
CN101842897A (zh) * 2007-10-30 2010-09-22 松下电器产业株式会社 非易失性半导体存储装置和其制造方法
US20110210260A1 (en) * 2010-02-26 2011-09-01 Canon Kabushiki Kaisha Electromagentic-wave generation device
US20110233382A1 (en) * 2010-01-08 2011-09-29 Solin Stuart A Method and Apparatus for High Resolution Photon Detection Based on Extraordinary Optoconductance (EOC) Effects

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1274176B (de) 1967-02-25 1968-08-01 Fernseh Gmbh Anordnung zur Ableitung einer stoerungsfreien Synchronisierinformation aus dem Synchronsignal eines Fernsehsignals
US4038563A (en) 1975-10-03 1977-07-26 Mcdonnell Douglas Corporation Symmetrical input nor/nand gate circuit
US4366493A (en) * 1980-06-20 1982-12-28 International Business Machines Corporation Semiconductor ballistic transport device
US4484211A (en) 1981-02-04 1984-11-20 Matsushita Electric Industrial Co., Ltd. Oxide walled emitter
JPS6135384A (ja) * 1984-07-28 1986-02-19 Fuji Electric Corp Res & Dev Ltd 中性子検出装置
FR2660114B1 (fr) * 1990-03-22 1997-05-30 France Etat Dispositif de detection optique a seuil de detection variable.
JP3130545B2 (ja) 1991-03-06 2001-01-31 株式会社東芝 半導体装置および半導体装置の製造方法
DE4410799C2 (de) * 1994-03-29 1996-02-08 Forschungszentrum Juelich Gmbh Diode
KR19980034078A (ko) 1996-11-05 1998-08-05 양승택 핫 전자 장치(Hot Electron Device) 및 공진 터널링 핫 전자 장치
JP2000243935A (ja) * 1999-02-17 2000-09-08 Sanyo Electric Co Ltd 半導体装置および半導体装置の動作方法
US6903433B1 (en) * 2000-01-19 2005-06-07 Adrena, Inc. Chemical sensor using chemically induced electron-hole production at a schottky barrier
JP3528762B2 (ja) * 2000-06-27 2004-05-24 松下電工株式会社 電界放射型電子源およびその製造方法
JP2003045352A (ja) * 2001-07-26 2003-02-14 Matsushita Electric Works Ltd ブラウン管用電子銃
US7190008B2 (en) * 2002-04-24 2007-03-13 E Ink Corporation Electro-optic displays, and components for use therein
US6960782B2 (en) * 2002-04-30 2005-11-01 International Business Machines Corporation Electronic devices with fullerene layers
JP4406250B2 (ja) 2003-09-24 2010-01-27 株式会社東芝 スピントンネルトランジスタ
EP1743379A2 (en) 2004-04-26 2007-01-17 The REGENTS OF THE UNIVERSITY OF COLORADO, A Body Corporate Hot electron transistor
US7446010B2 (en) * 2005-07-18 2008-11-04 Sharp Laboratories Of America, Inc. Metal/semiconductor/metal (MSM) back-to-back Schottky diode
US20070015348A1 (en) 2005-07-18 2007-01-18 Sharp Laboratories Of America, Inc. Crosspoint resistor memory device with back-to-back Schottky diodes
EP2546865B1 (en) * 2005-09-16 2023-12-06 Wolfspeed, Inc. Methods of processing semiconductor wafers having silicon carbide power devices thereon
JP5003013B2 (ja) * 2006-04-25 2012-08-15 株式会社日立製作所 シリコン発光ダイオード、シリコン光トランジスタ、シリコンレーザー及びそれらの製造方法。
JP2007311772A (ja) * 2006-05-17 2007-11-29 Sharp Corp 金属／半導体／金属の積層構造を有する双方向ショットキーダイオード及びその形成方法
US20080217603A1 (en) 2007-01-31 2008-09-11 Youichi Takeda Hot electron transistor and semiconductor device including the same
WO2009012397A2 (en) * 2007-07-18 2009-01-22 The Regents Of The University Of Californina Surface plasmon-enhanced photovoltaic device
US20090139244A1 (en) * 2007-11-30 2009-06-04 Schlumberger Technology Corporation Devices for cooling and power
WO2010038987A2 (ko) * 2008-09-30 2010-04-08 일진소재산업(주) 장기 신호 안정성을 갖는 질소산화물 가스센서
US7936040B2 (en) * 2008-10-26 2011-05-03 Koucheng Wu Schottky barrier quantum well resonant tunneling transistor
US8227788B2 (en) * 2008-11-19 2012-07-24 Panasonic Corporation Nonvolatile memory element, and nonvolatile memory device
JP4845988B2 (ja) * 2009-03-30 2011-12-28 株式会社豊田中央研究所 アンテナ装置
US20110062450A1 (en) * 2009-09-15 2011-03-17 The University Of Warwick Silicon carbide semiconductor device
US8450182B2 (en) * 2010-01-25 2013-05-28 Panasonic Corporation Method of manufacturing non-volatile semiconductor memory element and method of manufacturing non-volatile semiconductor memory device
US8901536B2 (en) 2010-09-21 2014-12-02 The United States Of America, As Represented By The Secretary Of The Navy Transistor having graphene base
WO2012129176A1 (en) * 2011-03-18 2012-09-27 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Amorphous multi-component metal/metal oxide nanolaminate metamaterials and devices based thereon
CN103052990B (zh) * 2011-08-02 2015-01-07 松下电器产业株式会社 电阻变化型非易失性存储装置及其驱动方法
US9202945B2 (en) * 2011-12-23 2015-12-01 Nokia Technologies Oy Graphene-based MIM diode and associated methods
AU2013249127B2 (en) 2012-04-19 2017-02-16 Carnegie Mellon University A metal-semiconductor-metal (MSM) heterojunction diode
US20140034909A1 (en) * 2012-08-02 2014-02-06 Hamilton Sundstrand Corporation Thin-film ballistic semiconductor with asymmetric conductance
WO2014039550A1 (en) 2012-09-04 2014-03-13 Carnegie Mellon University A hot-electron transistor having metal terminals

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4727408A (en) * 1984-06-11 1988-02-23 Nec Corporation Semiconductor device with high breakdown voltage vertical transistor and fabricating method therefor
US5019530A (en) * 1990-04-20 1991-05-28 International Business Machines Corporation Method of making metal-insulator-metal junction structures with adjustable barrier heights
CN101842897A (zh) * 2007-10-30 2010-09-22 松下电器产业株式会社 非易失性半导体存储装置和其制造方法
US20110233382A1 (en) * 2010-01-08 2011-09-29 Solin Stuart A Method and Apparatus for High Resolution Photon Detection Based on Extraordinary Optoconductance (EOC) Effects
US20110210260A1 (en) * 2010-02-26 2011-09-01 Canon Kabushiki Kaisha Electromagentic-wave generation device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104851930A (zh) * 2015-04-02 2015-08-19 西北工业大学 全固态光电转换器件及其制备方法
CN104851930B (zh) * 2015-04-02 2017-07-25 西北工业大学 全固态光电转换器件及其制备方法
CN108140565A (zh) * 2015-10-05 2018-06-08 浜松光子学株式会社 配线构造体的制造方法
CN107479048A (zh) * 2017-08-28 2017-12-15 哈尔滨工业大学 InGaAs材料MSM结构光电混频探测器

Also Published As

Publication number Publication date
US20170162666A1 (en) 2017-06-08
EP2839509B1 (en) 2020-05-27
ES2812524T3 (es) 2021-03-17
CA2868107C (en) 2022-07-26
US9553163B2 (en) 2017-01-24
US20150137178A1 (en) 2015-05-21
CA2868107A1 (en) 2013-10-24
EP2839509A4 (en) 2015-12-02
JP2018110237A (ja) 2018-07-12
CA3159109A1 (en) 2013-10-24
EP2839509A2 (en) 2015-02-25
RU2014146304A (ru) 2016-06-10
JP6324945B2 (ja) 2018-05-16
US9941382B2 (en) 2018-04-10
IL235076B (en) 2019-03-31
JP6648165B2 (ja) 2020-02-14
WO2013158986A3 (en) 2013-12-12
RU2632256C2 (ru) 2017-10-03
WO2013158986A2 (en) 2013-10-24
AU2013249127B2 (en) 2017-02-16
CN104272464B (zh) 2017-08-11
KR20150022766A (ko) 2015-03-04
JP2015517221A (ja) 2015-06-18
WO2013158986A4 (en) 2014-01-30
KR102088629B1 (ko) 2020-03-16
AU2013249127A1 (en) 2014-10-09

Similar Documents

Publication Publication Date Title
CN104272464A (zh) 金属-半导体-金属(msm)异质结二极管
US11527662B2 (en) Optoelectronic apparatus with a photoconductive gain
KR102369684B1 (ko) 일함수 감소 및 열이온 에너지 변환을 위한 시스템 및 방법
Allyn et al. New rectifying semiconductor structure by molecular beam epitaxy
JP2015517221A5 (zh)
KR102391911B1 (ko) 이차원 물질을 포함한 반도체 소자
Tyagi et al. PN junction of NiO thin film for photonic devices
Aydoğan et al. Series resistance determination of Au/Polypyrrole/p-Si/Al structure by current–voltage measurements at low temperatures
Makhlouf et al. Fabrication, temperature dependent current-voltage characteristics and photoresponse properties of Au/α-PbO2/p-Si/Al heterojunction photodiode
Giraud et al. Field effect transistors and phototransistors based upon p-type solution-processed PbS nanowires
US9024367B2 (en) Field-effect P-N junction
US9543423B2 (en) Hot-electron transistor having multiple MSM sequences
US20230231063A1 (en) Optoelectronic apparatus and fabrication method of the same
Prakoso et al. Reverse recovery transient characteristic of PEDOT: PSS/n-Si hybrid organic-inorganic heterojunction
JP6567539B2 (ja) 光起電力セル、回路、及び方法
Yang et al. Double negative differential resistance properties in MISIM structure with substrate grounded and two electrode terminals biased with constant offset voltage
Cho et al. Trap-induced charge transfer/transport at energy harvesting assembly
Varma Design and Development of Zinc Oxide thin film based Schottky Diodes and TFTs and their application as UV Detectors...
Rajan et al. Noble metal schottky contacts on nanocrystalline RF sputtered ZnO thin film
Wolff et al. N-type single nanoparticle ZnO transistors processed at low temperature
Yilmaz Investigation of photovoltaic properties of p-InSe/n-CdS heterojunction solar cells
Aparna et al. Photovoltaic performance of n-CdS/p-CuGa0. 25In0. 75Se2 thin film heterojunctions
Edan Optimization of Temperature-Dependent Optoelectronic Characteristics of Polycrystalline SnO2/Si Hetero-junction Structure
Brötzmann et al. ta‐C/Si heterojunction diodes with apparently giant ideality factors
Drapak et al. A heterocontact in the semiconductor-mumie system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant