CN104253094A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN104253094A
CN104253094A CN201410174930.9A CN201410174930A CN104253094A CN 104253094 A CN104253094 A CN 104253094A CN 201410174930 A CN201410174930 A CN 201410174930A CN 104253094 A CN104253094 A CN 104253094A
Authority
CN
China
Prior art keywords
substrate
semiconductor packages
electronic equipment
shielding
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410174930.9A
Other languages
English (en)
Other versions
CN104253094B (zh
Inventor
南允邰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN104253094A publication Critical patent/CN104253094A/zh
Application granted granted Critical
Publication of CN104253094B publication Critical patent/CN104253094B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

于此公开了一种半导体封装。根据本发明优选实施方式的半导体封装包括：第一衬底，该第一衬底具有安装在其两个表面上的电子设备；以及第二衬底，该第二衬底与所述第一衬底的一个表面结合并且包括嵌入部分，其中安装在所述第一衬底的一个表面上的电子设备被嵌入所述嵌入部分中，其中所述第二衬底包括接地过孔以及沿着所述第二衬底的内壁或外壁形成的屏蔽壁。

Description

半导体封装
相关申请的交叉引用
本申请要求2013年6月28日提交的、名称为“Semiconductor Package”的韩国专利申请No.10-2013-0075875的权益，该申请的全部以引用的方式结合于本申请。
技术领域
本发明涉及半导体封装。
背景技术
随着半导体技术的快速发展，半导体设备已经显著地成长。进一步地，被配置为通过将诸如半导体设备的电子设备预先安装在印刷电路衬底上的封装的半导体封装的发展已经活跃地进行，例如封装中的系统(SIP)、芯片大小的封装(CSP)以及倒装芯片封装(FCP)。为了使半导体封装能够稳定并有效地传递信号，考虑不断地增强能够屏蔽由高频导致的噪声的功能是很重要的。为了屏蔽噪声以允许半导体设备能够稳定地传递信号并且提供低阻抗，在衬底上额外地形成接地层的过程被执行。(韩国专利No.0274782)。
发明内容
本发明致力于提供一种具有足够屏蔽区域的半导体封装。
此外，本发明致力于提供一种能够在提高屏蔽能力的同时维持信号性能的半导体封装。
此外，本发明致力于提供一种具有提高的设计自由度的半导体封装。
根据本发明的一个方面，提供了一种半导体封装，包括：第一衬底，该第一衬底具有安装在其两个表面上的电子设备；以及第二衬底，该第二衬底与所述第一衬底的一个表面结合并且包括嵌入部分，其中安装在所述第一衬底的一个表面上的电子设备被嵌入所述嵌入部分中，其中所述第二衬底包括接地过孔以及沿着所述第二衬底的内壁或外壁形成的屏蔽壁。所述接地过孔可以被电连接至所述屏蔽壁。
所述半导体封装还可以包括第一塑封部分，该第一塑封部分密封安装在所述第一衬底的另一个表面上的电子设备。
所述半导体封装还可以包括第一屏蔽膜，该第一屏蔽膜形成在第一塑封部分的外表面上。
所述第一衬底还可以包括形成在该第一衬底中的接地层。
所述接地层可以被电连接至所述第一屏蔽膜。
所述接地层可以被电连接至所述接地过孔。
所述半导体封装还可以包括：接地层，该接地层形成在所述第一衬底中并且被形成为具有暴露至所述第一衬底的外侧的两端。
所述第一屏蔽膜被电连接至所述接地层，该接地层被暴露至所述第一衬底的外侧。
所述接地层可以被电连接至所述接地过孔。
所述第二衬底还可以包括信号过孔。
在所述屏蔽壁中，对应于形成信号过孔的位置的的区域可以被打开。
半导体封装还可以包括：屏蔽过孔，该屏蔽过孔在对应于所述屏蔽壁所打开的区域的位置形成，并且在沿着所述信号过孔的直线上形成。
所述嵌入部分可以具有通孔的形式。
所述嵌入部分可以具有凹槽的形式。
在嵌入部分中的底部表面还可以被提供有屏蔽壁。
所述第一衬底还可以被提供有电路层。
所述第二衬底还可以包括电连接至所述第一衬底的导电过孔。
所述半导体封装还可以包括：外部连接端子，该外部连接端子形成在所述第二衬底的一个表面上并且连接至所述导电过孔。
所述半导体封装还可以包括：第二塑封部分，该第二塑封部分形成在所述嵌入部分中从而密封所述第一电子设备。
所述半导体封装还可以包括：第二屏蔽膜，该第二屏蔽膜形成在所述第二塑封部分的一个表面上并且电连接至所述屏蔽壁。
所述半导体封装还可以包括：第二塑封部分，该第二塑封部分形成在所述嵌入部分中以密封所述第一电子设备。
附图说明
本发明的上述及其他的目的、特征和优点将结合附图通过以下详细的描述进行更加清楚的理解，其中：
图1是示出了根据本发明的第一优选实施方式的半导体封装的示例性图示；
图2是示出了根据本发明的第一优选实施方式的第二衬底的横截面的示例性图示；
图3是示出了根据本发明的第一优选实施方式的第二衬底的横截面的另一示例性图示；
图4是示出了根据本发明的第二优选实施方式的半导体封装的示例性图示；
图5是示出了根据本发明的第二优选实施方式的第二衬底的横截面的示例性图示；
图6是示出了根据本发明的第二优选实施方式的第二衬底的横截面的另一示例性图示；
图7是示出了根据本发明的第二优选实施方式的第二衬底的横截面的另一示例性图示；
图8是示出了根据本发明的第三优选实施方式的半导体封装的示例性图示；
图9是示出了根据本发明的第三优选实施方式的第二衬底的横截面的示例性图示；
图10是示出了根据本发明的第四优选实施方式的半导体封装的示例性图示；
图11是示出了根据本发明的第四优选实施方式的第二衬底的横截面的示例性图示；
图12是示出了根据本发明的第五优选实施方式的半导体封装的示例性图示；
图13是示出了根据本发明的第五优选实施方式的第二衬底的横截面的示例性图示；
图14是示出了根据本发明的第六优选实施方式的半导体封装的示例性图示；
图15是示出了根据本发明的第六优选实施方式的第二衬底的横截面的示例性图示；
图16是示出了根据本发明的第六优选实施方式的第二衬底的横截面的另一示例性图示；以及
图17至19是示出了根据本发明的优选实施方式形成屏蔽膜的方法的示例图。
具体实施方式
本发明的目的、特征和优点将结合附图通过以下对优选实施方式的详细描述进行更加清楚的理解。在所有附图中，相同的参考数字用于标记相同或相似的组件，并且省略了多余的描述。进一步地，在以下描述中，“第一”、“第二”、“一侧”、“另一侧”等术语用于区分某一部件与另一部件，但是对这些部件的配置不应受到这些术语的限制。进一步地，在本发明的说明书中，当确定相关技术的详细描述可能使本发明的主旨模糊时，将省略这些描述。
在下文中，本发明的优选实施方式将参考附图进行详细描述。
图1是示出了根据本发明的第一优选实施方式的半导体封装的示例性图示。
参照图1，半导体衬底100可以包括第一电子设备122、第二电子设备121、第一衬底110、第二衬底130、塑封部分140、屏蔽膜150以及外部连接端子133。
第一电子设备122被安装在第一衬底110的一个表面上。此外，第二电子设备121被安装在第一衬底110的另一个表面上。如图1所示，第一衬底110的一个表面成为底部表面以及其另一个表面成为顶部表面。第一电子设备122和第二电子设备121可以包括各种设备，例如无源设备和有源设备。第一电子设备122和第二电子设备121不仅限于无源设备和有源设备，而是可以安装在第一衬底110中的任何设备均可以被使用。
第一衬底110具有安装在其两个表面的第一电子设备122和第二电子设备121。对于第一衬底110，本领域中已知的各种类型的衬底均可以被使用。例如，第一衬底110可以是陶瓷衬底、印刷电路衬底、柔性衬底等。虽然未在图1中示出，但是第一衬底110可以被提供有电路层。电路层可以将第一衬底110电连接至第一电子设备122、第二电子设备121以及第二衬底130中的至少一者。在这种配置中，电路层可以包括电路图案、连接板、过孔等。此外，第一衬底110可以包括具有多层结构的电路层。第一衬底110可以被提供有接地层(未示出)。
第二衬底130可以形成在第一衬底110的一个表面上。对于第二衬底130，本领域中已知的各种类型的衬底均可以被使用。例如，第二衬底130可以是陶瓷衬底、印刷电路衬底、柔性衬底等。虽然未在图1中示出，但是第二衬底130可以被提供有一层或多层的电路层。电路层可以包括电路图案、连接板以及导电过孔132。导电过孔132可以与形成在第二衬底130中的电路图案电连接。此外，导电过孔132可以被连接至连接板以将第一衬底110电连接至第二衬底130。此外，虽然未被示出，但是第二衬底130可以被提供有连接至第一衬底110的接地层(未示出)的接地过孔(未示出)。
第二衬底130可以包括嵌入部分134。在这里，嵌入部分134可以被形成在其内布置有第一电子设备122的区域中。根据本发明的优选实施方式，嵌入部分134可以以通孔的形式形成。
屏蔽壁131可以被形成在嵌入部分134的壁表面上。屏蔽壁131可以由导电金属制成。屏蔽壁131可以通过电镀方法、无电式电镀方法、喷涂方法等形成。用于形成屏蔽壁131的方法不限于此，并且因此屏蔽壁131可以通过使用本领域中使用的任何镀层方法而形成。屏蔽壁131可以被电连接至接地过孔(未示出)。
塑封部分140被形成在第一衬底110的另一表面上从而能够将第二电子设备121密封。塑封部分140被填充在第二电子设备121之间从而能够使第一电子设备122彼此之间进行电隔离。此外，塑封部分140被形成为封闭第一电子设备122从而可以防止第一电子设备122受到外部冲击。塑封部分140可以由诸如环氧基树脂的绝缘树脂制成。也就是说，塑封部分140可以由本领域中使用的塑封材料中的一种制成。
屏蔽膜150可以被形成为具有封闭塑封部分140的结构。屏蔽膜150可以由导电材料制成。例如，屏蔽膜150可以通过将包含导电粉末的树脂材料涂覆至塑封部分140的外表面来形成。可替换地，屏蔽膜150可以通过将金属薄膜附着至塑封部分140的外表面来形成。在这里，金属薄膜可以由各种方法形成，例如喷镀、蒸镀、喷涂、丝网印刷、电镀、无电式电镀。屏蔽膜150可以独立地形成而不是分别连接至其它组件，或可以被连接连至第一衬底110的接地层(未示出)。
外部连接端子133可以形成在第二衬底130的一个表面上。外部连接端子133可以被电连接至第二衬底130的导电过孔132或连接板(未示出)。外部连接端子133可以将半导体封装100电连接以及物理连接至安装了半导体封装100的主衬底(未示出)。例如，外部连接端子133可以被形成为焊凸或焊球。
虽然未在本发明的优选实施方式中示出，但是绝缘层(未示出)可以被形成在第一衬底110和第二衬底130之间。绝缘层可以保护导电元件(未示出)，例如凸起，该导电元件将第一衬底110电连接至第二衬底130。此外，绝缘层(未示出)可以提高第一衬底110和第二衬底130之间的粘合力。如此，绝缘层(未示出)保护导电元件，并且在第一衬底110和第二衬底之间的粘合力得到提高，以使得半导体封装100的可靠性被提高。
图2是示出了根据本发明的第一优选实施方式的第二衬底的横截面的示例性图示。
参照图2，第二衬底130包括嵌入部分134、屏蔽壁131、接地过孔135、接地图案136以及导电过孔132。
第二衬底130的嵌入部分134可以嵌入有安装在第一衬底110(图1)上的第一电子设备122(图1)。
根据本发明的优选实施方式的屏蔽壁131可以沿着嵌入部分134的壁表面被形成。此外，屏蔽壁131可以被电连接至接地过孔135。在这种情况中，屏蔽壁131和接地过孔135可以通过接地图案136彼此连接。
接地过孔135可以被电连接至第一衬底110(图1)的接地层(未示出)。也就是说，屏蔽壁131可以通过接地过孔135被电连接至接地层(未示出)。
导电过孔132可以将外部连接端子133(图1)电连接至形成在第一衬底110(图1)和第二衬底130中的电路图案中的至少一者。
第二衬底130可以通过具有上述结构的屏蔽壁131在第一电子设备122(图1)和半导体封装100(图1)的外侧之间执行屏蔽。
图3是示出了根据本发明的第一优选实施方式的第二衬底的横截面的另一示例性图示。
参照图3，第二衬底130包括信号过孔137、嵌入部分134、屏蔽壁131、接地过孔135、接地图案136、屏蔽过孔138以及导电过孔132。
第二衬底130的嵌入部分134可以被嵌入有安装在第一衬底110(图1)上的第一电子设备122(图1)。
信号过孔137可以通过电路层将第一衬底110(图1)电连接至第一电子设备122(图1)和第二电子设备121(图1)中的至少一者。此外，信号过孔137可以将电信号传送至外侧或从外侧接收电信号。例如，信号过孔137可以传送和接收RF信号。
屏蔽壁131可以沿着嵌入部134的壁表面被形成。在这种情况中，屏蔽壁131可以被形成以将对应于形成信号过孔137的位置的区域打开。这是为了防止信号过孔137传送和接收电信号的性能下降。屏蔽壁131可以被电连接至接地过孔135。在这种情况中，屏蔽壁131和接地过孔135可以通过接地图案136彼此连接。
接地过孔135可以被电连接至第一衬底110(图1)的接地层(未示出)。也就是说，屏蔽壁131可以通过接地过孔135被电连接至接地层(未示出)。
当屏蔽壁131的打开区域很大时，屏蔽过孔138可以被形成以防止屏蔽性能的降低。因此，屏蔽过孔138可以被形成在对应于屏蔽壁131的打开区域的位置。例如，屏蔽过孔138可以在沿着信号过孔137的直线上形成。在这种情况中，在信号过孔137与屏蔽过孔138之间的距离可以被设置为足够保持信号过孔137的信号性能的距离。在这里，信号性能可以是允许信号过孔137传送和接收电信号的性能。屏蔽过孔138可以被电连接至第一衬底110(图1)的接地层(未示出)以执行屏蔽功能。
导电过孔132可以将外部连接端子133(图1)电连接至形成在第一衬底110(图1)和第二衬底130中的电路图案中的至少一者。
根据本发明的优选实施方式，通过信号过孔137打开的屏蔽壁131的区域由屏蔽过孔138屏蔽，从而防止第二衬底130的屏蔽功能降低。
图4是示出了根据本发明第二优选实施方式的半导体封装的示例性图示。
参照图4，半导体封装200可以包括第一电子设备222、第二电子设备221、第一衬底210、第二衬底230、塑封部分240、屏蔽膜250以及外部连接端子233。
第一电子设备222被安装在第一衬底210的一个表面上。此外，第二电子设备221被安装在第一衬底210的另一个表面上。第一电子设备222和第二电子设备221可以包括各种设备，例如无源设备和有源设备，但是任何可以安装在第一衬底210上的设备都可以被使用。
第一衬底210具有安装在其两个表面上的第一电子设备222和第二电子设备221。对于第一衬底210，本领域中已知的各种类型的衬底均可以被使用。虽然未在图4中示出，但是第一衬底210可以被提供有电路层。此外，第一衬底210可以被提供有接地层(未示出)。
第二衬底230可以被形成在第一衬底210的一个表面上。对于第二衬底230，本领域中已知的各种类型的衬底均可以被使用。虽然未在图4中示出，但是第二衬底230可以被提供有一层或多层的电路层。电路层可以包括电路图案、连接板以及导电过孔232。连接过孔232可以与形成在第二衬底230中的电路图案电连接。此外，导电过孔232可以被连接至连接板以将第一衬底210电连接至第二衬底230。此外，虽然未被示出，但是第二衬底230可以被提供有连接至第一衬底210的接地层(未示出)的接地过孔(未示出)。
第二衬底230可以包括嵌入部分234。在这里，嵌入部分234可以被形成在其内布置有第一电子设备222的区域内。根据本发明的优选实施方式，嵌入部分234可以通过通孔的形式形成。
屏蔽壁231可以被形成在第二衬底230的外壁上。屏蔽壁231可以由导电金属制成。用于形成屏蔽壁231的方法可以通过使用本领域中使用的任何镀层方法来形成。屏蔽壁231可以被电连接至接地过孔(未示出)。
塑封部分240被形成在第一衬底210的另一表面上从而能够将第二电子设备221密封。塑封部分240被填充在第二电子设备221之间从而能够将第一电子设备222彼此之间进行电隔离。此外，塑封部分240被形成以封闭第一电子设备222从而能够防止第一电子设备222受到外部冲击。塑封部分240可以由诸如环氧基树脂的绝缘树脂制成。
屏蔽膜250可以被形成为具有封闭塑封部分240的结构。屏蔽膜250可以由导电材料制成。屏蔽膜250可以独立地形成而不是分别连接至其它组件，或可以被电连接连至第一衬底210的接地层(未示出)。
外部连接端子233形成在第二衬底230的一个表面上从而能够被电连接至导电过孔232或连接板(未示出)。外部连接端子233可以将半导体封装200电连接以及物理连接至安装了半导体封装200的主衬底(未示出)。例如，外部连接端子233可以被形成为焊凸或焊球。
虽然未在本发明的优选实施方式中示出，但是绝缘层(未示出)可以被形成在第一衬底210和第二衬底230之间。绝缘层(未示出)可以保护导电元件(未示出)，例如凸起，该导电元件被布置在第一衬底210和第二衬底230之间。此外，绝缘层(未示出)可以提高第一衬底210和第二衬底230之间的粘合力。如此，半导体封装200的可靠性可以通过绝缘层(未示出)被提高。
图5是示出了根据本发明的第二优选实施方式的第二衬底的横截面的示例性图示。
参照图5，第二衬底230包括嵌入部分234、屏蔽壁231、接地过孔235、接地图案236以及导电过孔232。
第二衬底230的嵌入部分234可以嵌入有安装在第一衬底210(图4)上的第一电子设备222(图4)。
根据本发明的优选实施方式的屏蔽壁231可以沿着第二衬底230的外壁而形成。此外，屏蔽壁231可以被电连接至接地过孔235。在这种情况中，屏蔽壁231和接地过孔235可以通过接地图案236彼此连接。
接地过孔235可以被电连接至第一衬底210(图4)的接地层(未示出)。也就是说，屏蔽壁231可以通过接地过孔235被电连接至接地层(未示出)。
导电过孔232可以将外部连接端子233(图4)电连接至形成在第一衬底210(图4)和第二衬底230上的电路图案中的至少一者。
第二衬底230可以通过具有上述结构的屏蔽壁231在第一电子设备222(图4)和半导体封装200(图4)的外侧之间执行屏蔽。
图6是示出了根据本发明的第二优选实施方式的第二衬底的横截面的示例性图示。
参照图6，第二衬底230包括嵌入部分234、信号过孔237、屏蔽壁231、接地过孔235、接地图案236、屏蔽过孔238以及导电过孔232。
第二衬底230的嵌入部分234可以被嵌入有安装在第一衬底210(图4)上的第一电子设备222(图4)。
信号过孔237可以通过电路层将第一衬底210(图4)电连接至第一电子设备222(图4)和第二电子设备211(图1)中的至少一者。信号过孔237可以将诸如RF信号的电信号传送至外部或从外部接收电信号。
屏蔽壁231可以沿着第二衬底230的外壁形成。在这种情况中，屏蔽壁231可以被形成以将对应于形成信号过孔237的位置的区域打开。这是为了防止信号过孔237传送和接收电信号的性能下降。屏蔽壁231可以被电连接至接地过孔235。在这种情况中，屏蔽壁231和接地过孔235可以通过接地图案236彼此连接。此外，屏蔽壁231被打开的区域可以依赖设计师的需求而增加。
接地过孔235可以被电连接至第一衬底210(图4)的接地层(未示出)。也就是说，屏蔽壁231可以通过接地过孔235被电连接至接地层(未示出)。
当屏蔽壁231的打开区域很大时，屏蔽过孔238可以被形成以防止屏蔽性能的降低。因此，屏蔽过孔238可以被形成在对应于屏蔽壁231的打开区域的位置。根据本发明的优选实施方式，屏蔽过孔238可以被形成在沿着信号过孔237的直线上。屏蔽过孔238可以被电连接至第一衬底210(图4)的接地层(未示出)以执行屏蔽功能。
导电过孔232可以将外部连接端子233(图4)电连接至在第一衬底210(图4)和第二衬底230中形成的电路图案中的至少一者。
图7是示出了根据本发明第二优选实施方式的第二衬底的横截面的另一示例性图示。
参照图7，第二衬底230包括嵌入部分234、屏蔽壁231、接地过孔235、接地图案236、屏蔽过孔238以及导电过孔232。
第二衬底230的嵌入部分234可以嵌入有安装在第一衬底210(图4)上的第一电子设备222(图4)。
屏蔽壁231可以沿着第二衬底230的外壁形成。屏蔽壁231可以被电连接至接地过孔235。在这种情况中，屏蔽壁231和接地过孔235可以通过接地图案236彼此连接。此外，接地过孔235可以被电连接至第一衬底210(图4)的接地层(未示出)。根据本发明的优选实施方式，屏蔽壁231可以被形成，除了第二衬底230的壁表面的顶角部分。在这里，第二衬底230的顶角部分可以不受到用于形成屏蔽壁231的充足的电镀。由于屏蔽壁231没有被完全形成的区域具有降低的屏蔽功能，用于提高屏蔽功能的屏蔽过孔238可以被形成。
由于屏蔽壁231的结构，屏蔽过孔238可以在第二衬底230的顶角部分形成。屏蔽过孔238可以被形成以防止在屏蔽壁231的打开区域很大时屏蔽性能的下降。根据本发明的优选实施方式，屏蔽过孔238可以在没有被形成屏蔽壁231的第二衬底230的顶角部分处形成。屏蔽过孔238可以被电连接至第一衬底210(图4)的接地层(未示出)。
导电过孔232可以将外部连接端子233(图4)电连接至在第一衬底210(图4)和第二衬底230中形成的电路图案中的至少一者。
参照图6和图7，通过信号过孔237打开的屏蔽壁231的区域被屏蔽过孔238遮蔽，从而防止了第二衬底230的屏蔽功能的降低。
图8是示出了根据本发明的第三优选实施方式的半导体封装的示例性图示。
参照图8，半导体封装300可以包括第一电子设备322、第二电子设备321、第一衬底310、第二衬底330、塑封部分340，屏蔽膜350以及外部连接端子333。
第一电子设备322被安装在第一衬底310的一个表面上。此外，第二电子设备321被安装在第一衬底310的另一个表面上。第一电子设备322和第二电子设备321可以包括各种设备，例如无源设备和有源设备，但是任何可以安装在第一衬底310中的设备都可以被使用。
第一衬底310具有安装在其两个表面上的第一电子设备322和第二电子设备321。对于第一衬底310，本领域中已知的各种类型的衬底均可以被使用。虽然未在图8中示出，但是第一衬底310可以被提供有电路层。此外，第一衬底310可以被提供有接地层(未示出)。
第二衬底330可以被形成在第一衬底310的一个表面上。对于第二衬底330，本领域中已知的各种类型的衬底均可以被使用。虽然未在图8中示出，但是第二衬底330可以被提供有一层或多层的电路层。电路层可以包括电路图案、连接板以及导电过孔332。连接过孔332可以与在第二衬底330中形成的电路图案电连接。此外，导电过孔332可以被连接至连接板以将第一衬底310电连接至第二衬底330。此外，虽然未被示出，但是第二衬底330可以被提供有连接至第一衬底310的接地层(未示出)的接地过孔(未示出)。
第二衬底330可以包括嵌入部分334。在这里，嵌入部分334可以被形成在其内布置了第一电子设备322的区域内。根据本发明的优选实施方式，嵌入部分334可以以凹槽的形式形成。第二衬底330的嵌入部分334以凹槽的形式形成，从而提高了第二衬底330的结构可靠性。此外，可以防止第一电子设备322被暴露至外侧。因此，第二衬底330可以防止第一电子设备322受到外部物理冲击。
形成在第二衬底330上的嵌入部分334的壁表面和底部表面可以被提供有屏蔽壁331。屏蔽壁331可以由导电金属制成。用于形成屏蔽壁331的方法可以通过使用本领域中使用的任何电镀方法而形成。屏蔽壁331可以被电连接至接地过孔(未示出)。根据本发明的优选实施方式，屏蔽壁331可以以封闭被嵌入嵌入部分334的第一电子设备322的形式形成。在第一电子设备322和外侧之间的屏蔽可以通过上述的结构同时在屏蔽壁331的两侧以及底部表面执行。
塑封部分340可以被形成在第一衬底310的另一表面上。塑封部分340可以将在第一衬底310的另一表面上形成的第二电子设备321封闭。塑封部分340被填充在第二电子设备321之间以能够使第一电子设备322彼此之间电隔离。此外，塑封部分340被形成以封闭第一电子设备322从而能够防止第一电子设备322受到外部冲击。塑封部分340可以由绝缘树脂制成，例如环氧基树脂。
屏蔽膜350可以被形成为具有封闭塑封部分340的结构。屏蔽膜350可以由导电材料制成。例如，屏蔽膜350可以通过将包含导电粉末的树脂材料涂覆至塑封部分340的外表面来形成。可替换地，屏蔽膜350可以通过将金属薄膜附着至塑封部分340的外表面来形成。屏蔽膜350可以独立地形成而不是分别连接至其它组件，或可以被电连接连至第一衬底310的接地层(未示出)。
外部连接端子333可以在第二衬底330的一个表面上形成。外部连接端子333可以被电连接至第二衬底330的导电过孔332或连接板(未示出)。如此形成的外部连接端子333可以将半导体封装300电连接以及物理连接至安装了半导体封装300的主衬底(未示出)。例如，外部连接端子333可以被形成为焊凸或焊球。
虽然未在本发明的优选实施方式中示出，但是绝缘层(未示出)可以被形成在第一衬底310和第二衬底330之间。绝缘层可以保护导电元件(未示出)，例如凸起，该导电元件将第一衬底310电连接至第二衬底330。此外，绝缘层(未示出)可以提高第一衬底310和第二衬底330之间的粘合力。如此，可以通过绝缘层(未示出)提高半导体封装310的可靠性。
根据本发明的优选实施方式的半导体封装300同时屏蔽第二衬底330的侧面和底部表面，从而提高屏蔽功能。
图9是示出了根据本发明的第三优选实施方式的第二衬底的横截面的示例性图示。
参照图9，第二衬底330包括嵌入部分334、信号过孔337、屏蔽壁331、接地过孔335、接地图案336、屏蔽过孔338以及导电过孔332。
如图8所示，第一电子设备322(图8)所嵌入的嵌入部分334(图8)可以以凹槽形状形成。
信号过孔337可以通过电路层将第一衬底310(图8)电连接至第一电子设备322(图8)和第二电子设备321(图8)中的至少一者。信号过孔337可以向外侧传送电信号，诸如RF信号，或从外侧接收电信号。
屏蔽壁331可以被形成在嵌入部分334(图8)的壁表面和底部表面上。图9中示出的屏蔽壁331被形成在嵌入部分334(图8)的底部表面上。屏蔽壁331可以被形成从而打开对应于信号过孔337被形成的位置的区域。这是为了防止信号过孔337传送和接收电信号的性能降低。在这里，屏蔽壁331可以被打口从而以预定的距离与信号过孔337隔开。在这里，预定距离可以被设置为足够保持信号过孔337的信号性能的距离。屏蔽壁331可以被电连接至接地过孔335。在这种情况中，屏蔽壁331和接地过孔335可以通过接地图案336彼此连接。
接地过孔335可以被电连接至第一衬底310(图8)的接地层(未示出)。通过这种连接关系，屏蔽壁331可以将第一电子设备322(图8)与半导体封装300(图8)的外侧屏蔽。
当屏蔽壁331的打口区域很大时，屏蔽过孔338可以被形成以防止屏蔽性能的降低。因此，屏蔽过孔338可以被形成在对应于屏蔽壁331的打口区域的位置。根据本发明的优选实施方式，屏蔽过孔338可以被形成在沿着信号过孔337的直线上。在这种情况中，信号过孔337与屏蔽过孔338之间的距离也可以被设置为足够保持信号过孔337的信号性能的距离。屏蔽过孔338可以被电连接至第一衬底310(图8)的接地层(未示出)以执行屏蔽功能。
导电过孔332可以将外部连接端子333(图8)电连接至在第一衬底310(图8)和第二衬底330中形成的电路图案中的至少一者。
图10是示出了根据本发明的第四优选实施方式的半导体封装的示例性图示。
参照图10，半导体封装400可以包括第一电子设备422、第二电子设备421、第一衬底410、第二衬底430、塑封部分440、屏蔽膜450以及外部连接端子433。
第一电子设备422被安装在第一衬底410的一个表面上。此外，第二电子设备421被安装在第一衬底410的另一个表面上。第一电子设备422和第二电子设备421可以包括各种设备，例如无源设备和有源设备，但是任何可以安装在第一衬底410中的设备都可以被使用。
第一衬底410具有安装在其两个表面上的第一电子设备422和第二电子设备421。对于第一衬底410，本领域中已知的各种类型的衬底均可以被使用。虽然未在图10中示出，但是第一衬底410可以被提供有电路层。此外，第一衬底410可以被提供有接地层(未示出)。
第二衬底430可以被形成在第一衬底410的一个表面上。对于第二衬底430，本领域中已知的各种类型的衬底均可以被使用。虽然未在图10中示出，但是第二衬底430可以被提供有一层或多层的电路层。电路层可以包括电路图案、连接板以及导电过孔432。连接过孔432可以与在第二衬底430中形成的电路图案电连接。此外，导电过孔332可以被连接至连接板以将第一衬底410电连接至第二衬底430。此外，虽然未被示出，但是第二衬底430可以被提供有连接至第一衬底410的接地层(未示出)的接地过孔(未示出)。
第二衬底430可以包括嵌入部分434。在这里，嵌入部分434可以被形成在其内布置有第一电子设备422的区域内。根据本发明的优选实施方式，嵌入部分434可以以凹槽的形式形成。第二衬底430的嵌入部分434以凹槽的形式形成，从而提高了第二衬底430的结构可靠性。此外，可以防止第一电子设备422被暴露至外侧。因此，第二衬底430可以防止第一电子设备422受到外部物理冲击。
嵌入部分434的壁表面可以被提供有第一屏蔽壁431。此外，第二衬底430的外壁可以被提供有第二屏蔽壁439。第一屏蔽壁431和和第二屏蔽壁439可以由导电金属制成。用于形成第一屏蔽壁431和第二屏蔽壁439的方法可以通过使用本领域中使用的任何电镀方法形成。第一屏蔽壁431和第二屏蔽壁439可以被电连接至接地过孔(未示出)。根据本发明的优选实施方式，第一屏蔽壁431可以以封闭嵌入至嵌入部分434的第一电子设备422的形式而形成。在第一电子设备422(图10)和半导体封装400的外侧之间的屏蔽可以通过如此形成的第一屏蔽壁431和第二屏蔽壁439来双倍地执行。
塑封部分440可以被形成在第一衬底410的另一表面上。塑封部分440可以将在第一衬底410的另一表面上形成的第二电子设备421封闭。塑封部分440被填充在第二电子设备421之间从而能够使第一电子设备422彼此之间电隔离。此外，塑封部分440被形成以封闭第一电子设备422从而可以防止第一电子设备422受到外部冲击。塑封部分440可以由绝缘树脂制成，例如环氧基树脂。
屏蔽膜450可以被形成为具有封闭塑封部分440的结构。屏蔽膜450可以由导电材料制成。例如，屏蔽膜450可以通过将包含导电粉末的树脂材料涂覆至塑封部分440的外表面来形成。可替换地，屏蔽膜450可以通过将金属薄膜附着至塑封部分440的外表面来形成。屏蔽膜450可以独立地形成而不是分别连接至其它组件，或可以被电连接连至第一衬底410的接地层(未示出)。
外部连接端子433可以形成在第二衬底430的一个表面上。外部连接端子433可以被电连接至第二衬底430的导电过孔432或连接板(未示出)。如此形成的外部连接端子433可以将半导体封装400电连接以及物理连接至安装了半导体封装400的主衬底(未示出)。例如，外部连接端子433可以被形成为焊凸或焊球。
虽然未在本发明的优选实施方式中示出，但是绝缘层(未示出)可以被形成在第一衬底410和第二衬底430之间。绝缘层可以保护导电元件(未示出)，例如凸起，该导电元件将第一衬底410电连接至第二衬底430。此外，绝缘层(未示出)可以提高第一衬底410和第二衬底430之间的粘合力。如此，可以通过绝缘层(未示出)提高半导体封装410的可靠性。
根据本发明的优选实施方式的半导体封装400可以因双倍屏蔽结构提高屏蔽功能。
图11是示出了根据本发明的第四优选实施方式的第二衬底的横截面的示例性图示。
参照图11，第二衬底430包括嵌入部分434、信号过孔437、第一屏蔽壁431、第二屏蔽壁439、接地过孔435、接地图案436、屏蔽过孔438以及导电过孔432。
如图11所示，第一电子设备422(图10)嵌入的嵌入部分434(图10)可以以凹槽的形状形成。
信号过孔437可以通过电路层将第一衬底410(图10)电连接至第一电子设备4322(图10)和第二电子设备421(图10)中的至少一者。信号过孔437可以向外侧传送电信号，诸如RF信号，或从外侧接收电信号。
第一屏蔽壁431可以被形成在嵌入部分434的壁表面上。此外，第二屏蔽壁439可以被形成在第二衬底430的外壁上。第一屏蔽壁431和第二屏蔽壁439可以被形成从而打开对应于形成信号过孔437的位置的区域。这是为了防止信号过孔437传送和接收电信号的性能降低。
第一屏蔽壁431和第二屏蔽壁439可以通过接地图案436被电连接至接地过孔435。在这种情况中，如图11所示，第一屏蔽壁431和第二屏蔽壁439可以通过接地过孔435以及接地图案436彼此连接。可替换地，第一屏蔽壁431和第二屏蔽壁439中的每一者可以单独地被连接至另一接地过孔435。
接地过孔435可以被电连接至第一衬底410(图10)的接地层(未示出)。通过该连接关系，屏蔽壁431可以将第一电子设备422(图10)与半导体封装400(图10)的外侧屏蔽。
当屏蔽壁431的打开区域很大时，屏蔽过孔438可以被形成以防止屏蔽性能的降低。因此，屏蔽过孔438可以被形成在对应于屏蔽壁431的打开区域的位置。根据本发明的优选实施方式，屏蔽过孔438可以被形成在沿着信号过孔437的直线上。在这种情况中，在信号过孔437与屏蔽过孔438之间的距离可以被设置为足够保持信号过孔437的信号性能的距离。屏蔽过孔438可以被电连接至第一衬底410(图10)的接地层(未示出)以执行屏蔽功能。
导电过孔432可以将外部连接端子433(图10)电连接至在第一衬底410(图10)和第二衬底430中形成的电路图案中的至少一者。
图12是示出了根据本发明第五优选实施方式的半导体封装的示例性图示。
参照图12，半导体封装500可以包括第一电子设备522、第二电子设备521、第一衬底510、第二衬底530、塑封部分540、屏蔽膜550以及外部连接端子533。
第一电子设备522被安装在第一衬底510的一个表面上。此外，第二电子设备521被安装在第一衬底510的另一个表面上。第一电子设备522和第二电子设备521可以包括各种设备，例如无源设备和有源设备，但是任何可以安装在第一衬底510中的设备都可以被使用。
第一衬底510具有安装在其两个表面上的第一电子设备522和第二电子设备521。对于第一衬底510，本领域中已知的各种类型的衬底均可以被使用。虽然未在图10中示出，但是第一衬底510可以被提供有电路层。此外，第一衬底510可以被提供有接地层(未示出)。
第二衬底530可以被形成在第一衬底510的一个表面上。对于第二衬底530，本领域中已知的各种类型的衬底均可以被使用。虽然未在图10中示出，但是第二衬底530可以被提供有一层或多层的电路层。电路层可以包括电路图案、连接板以及导电过孔532。连接过孔532可以与形成在第二衬底530中的电路图案电连接。此外，导电过孔532可以被连接至连接板以将第一衬底510电连接至第二衬底530。此外，虽然未被示出，但是第二衬底530可以被提供有连接至第一衬底510的接地层(未示出)的接地过孔(未示出)。
第二衬底530可以包括嵌入部分534。在这里，嵌入部分534可以被形成在其内布置有第一电子设备522的区域内。根据本发明的优选实施方式，嵌入部分534可以以凹槽的形式形成。第二衬底530的嵌入部分534以凹槽的形式形成，从而提高了第二衬底530的结构可靠性。此外，可以防止第一电子设备522被暴露至外侧。因此，第二衬底530可以防止第一电子设备522受到外部物理冲击。
嵌入部分534的壁表面和底部表面可以被提供有第一屏蔽壁531。此外，第二衬底530的外壁可以被提供有第二屏蔽壁539。第一屏蔽壁531和第二屏蔽壁539可以由导电金属制成。用于形成第一屏蔽壁531和第二屏蔽壁539的方法可以通过使用本领域中使用的任何电镀方法来形成。第一屏蔽壁531和第二屏蔽539可以被电连接至接地过孔(未示出)。根据本发明的优选实施方式，第一屏蔽壁531可以以封闭被嵌入至嵌入部分534的第一电子设备522的形式形成。在第一电子设备522(图10)和半导体封装500的外侧之间的屏蔽可以通过如此形成的第一屏蔽壁531和和第二屏蔽壁539来双倍地执行。此外，可以由第一屏蔽壁531在第一电子设备522的两侧和底部表面执行屏蔽。
塑封部分540可以被形成在第一衬底510的另一表面上。塑封部分540可以将在第一衬底510的另一表面上形成的第二电子设备521封闭。塑封部分540被填充在第二电子设备521之间从而能够将第一电子设备522彼此之间电隔离。此外，塑封部分540被形成以封闭第一电子设备522从而能够防止第一电子设备522受到外部冲击。塑封部分540可以由绝缘树脂制成，例如环氧基树脂。
屏蔽膜550可以被形成为具有封闭塑封部分540的结构。屏蔽膜550可以由导电材料制成。例如，屏蔽膜550可以通过将包含导电粉末的树脂材料涂覆至塑封部分540的外表面来形成。可替换地，屏蔽膜550可以通过将金属薄膜附着至塑封部分440的外表面来形成。屏蔽膜550可以独立地形成而不是分别连接至其它组件，或可以被电连接连至第一衬底510的接地层(未示出)。
外部连接端子533可以形成在第二衬底530的一个表面上。外部连接端子533可以被电连接至第二衬底530的导电过孔432或连接板(未示出)。如此形成的外部连接端子533可以将半导体封装500电连接以及物理连接至安装了半导体封装500的主衬底(未示出)。例如，外部连接端子533可以被形成为焊凸或焊球。
虽然未在本发明的优选实施方式中示出，但是绝缘层(未示出)可以被形成在第一衬底510和第二衬底530之间。绝缘层可以保护导电元件(未示出)，例如凸起，该导电元件将第一衬底510电连接至第二衬底530。此外，绝缘层(未示出)可以提高第一衬底510和第二衬底530之间的粘合力。如此，可以通过绝缘层(未示出)提高半导体封装510的可靠性。
根据本发明的优选实施方式的半导体封装500可以因底部屏蔽结构和双倍屏蔽结构提高屏蔽功能。
图13是示出了根据本发明的第五优选实施方式的第二衬底的横截面的示例性图示。
参照图13，第二衬底530包括嵌入部分534、信号过孔537、第一屏蔽壁531、第二屏蔽壁539、接地过孔535、接地图案536、屏蔽过孔538以及导电过孔532。
如图13所示，第一电子设备522(图12)所嵌入的嵌入部分534(图12)可以以凹槽形状形成。
信号过孔537可以通过电路层将第一衬底510(图12)连接至第一电子设备522(图12)和第二电子设备521(图12)中的至少一者。信号过孔537可以向外侧传送电信号，诸如RF信号，或从外侧接收电信号。根据本发明的优选实施方式，信号过孔537可以被形成在第二衬底530的顶角部分。
第一屏蔽壁531可以在嵌入部分534的壁表面和底部表面上形成。此外，第二屏蔽壁539可以在第二衬底530的外壁上形成。第二屏蔽壁539可以被形成从而打开对应于形成信号过孔537的位置的区域。这是为了防止信号过孔537传送和接收电信号的性能降低。当第一屏蔽壁531被形成为与信号过孔537隔离从而足够保持信号过孔537的信号性能时，单独开口的区域的形式可以被忽略。
第一屏蔽壁531和第二屏蔽壁539可以通过接地图案536被电连接至接地过孔535。在这种情况中，如图13所示，第一屏蔽壁531和第二屏蔽壁539可以通过接地过孔535以及接地图案536彼此连接。可替换地，第一屏蔽壁531和第二屏蔽壁539中的每一者可以单独地连接至另一个接地过孔535。
接地过孔535可以被电连接至第一衬底510(图12)的接地层(未示出)。通过该连接关系，屏蔽壁531可以将第一电子设备522(图12)与半导体封装500(图12)的外侧屏蔽。
当屏蔽壁531的打口区域很大时，屏蔽过孔538可以被形成以防止屏蔽性能的降低。因此，如图13所示，屏蔽过孔538可以被形成在对应于屏蔽壁531的打口区域的位置。在这种情况中，在信号过孔537与屏蔽过孔538之间的距离可以被设置为足够保持信号过孔537的信号性能的距离。屏蔽过孔538可以被电连接至第一衬底510(图12)的接地层(未示出)以执行屏蔽功能。
导电过孔532可以将外部连接端子533(图12)电连接至在第一衬底510(图12)和第二衬底530中形成的电路图案中的至少一者。
在图8至13所示的半导体封装300、400以及500中，嵌入部分334、434以及534的内侧可以被填充有塑封材料(未示出)。在这里，制成塑封材料(未示出)的材料与图14中所示的第二塑封部分760(图14)的材料相同并且可以得到相同的效果。
图14是示出了根据本发明第六优选实施方式的半导体封装的示例性图示。
参照图14，半导体封装700可以包括第一电子设备722、第二电子设备721、第一衬底710、第二衬底730、第一塑封部分740、第一屏蔽膜750、第二塑封部分760、第二屏蔽膜761以及外部连接端子733。
第一电子设备722被安装在第一衬底710的一个表面上。此外，第二电子设备721被安装在第一衬底710的另一个表面上。第一电子设备722和第二电子设备721可以包括各种设备，例如无源设备和有源设备，但是任何可以安装在第一衬底710中的设备都可以被使用。
第一衬底710具有安装在其两个表面上的第一电子设备722和第二电子设备721。对于第一衬底710，本领域中已知的各种类型的衬底均可以被使用。虽然未在图14中示出，但是第一衬底710可以被提供有电路层。此外，第一衬底710可以被提供有接地层(未示出)。
第二衬底730可以被形成在第一衬底710的一个表面上。对于第二衬底730，本领域中已知的各种类型的衬底均可以被使用。虽然未在图14中示出，但是第二衬底730可以被提供有一层或多层的电路层。电路层可以包括电路图案、连接板以及导电过孔732。连接过孔732可以与在第二衬底730中形成的电路图案电连接。此外，导电过孔732可以被连接至连接板以将第一衬底710电连接至第二衬底730。此外，虽然未被示出，但是第二衬底730可以被提供有连接至第一衬底710的接地层(未示出)的接地过孔(未示出)。
第二衬底730可以包括嵌入部分734。在这里，嵌入部分734可以被形成在其内布置有第一电子设备722的区域内。根据本发明的优选实施方式，嵌入部分734可以以通孔的形式形成。
形成在第二衬底730上的嵌入部分734的壁表面可以被提供有屏蔽壁731。第一屏蔽壁731可以由导电金属制成。用于形成屏蔽壁731的方法可以通过使用本领域中使用的任何电镀方法形成。屏蔽壁731可以被电连接至接地过孔(未示出)。根据本发明的优选实施方式，屏蔽壁731可以以封闭嵌入至嵌入部分734的第一电子设备722的形式形成。在第一电子设备722和外侧之间的屏蔽可以通过上述的结构同时在屏蔽壁731的两侧和底部表面执行。
第一塑封部分740可以被形成在第一衬底710的另一表面上。第一塑封部分740可以将在第一衬底710的另一表面上形成的第二电子设备721密闭。第一塑封部分740被填充在第二电子设备721之间从而能够使第一电子设备722彼此之间电隔离。此外，第一塑封部分740被形成以封闭第一电子设备722从而可以防止第一电子设备722受到外部冲击。第一塑封部分740可以由绝缘树脂制成，例如环氧基树脂。
第一屏蔽膜750可以被形成为具有封闭第一塑封部分740的结构。第一屏蔽膜750可以由导电材料制成。例如，第一屏蔽膜750可以通过将包含导电粉末的树脂材料涂覆至第一塑封部分740的外表面来形成。可替换地，第一屏蔽膜750可以通过将金属薄膜附着至第一塑封部分740的外表面来形成。第一屏蔽膜750可以独立地形成而不是分别地连接至其它组件，或可以被电连接连至第一衬底710的接地层(未示出)。
第二塑封部分760可以被形成在第二衬底730的嵌入部分734内。第二塑封部分760可以被形成以密闭被布置在嵌入部分734内的第一电子设备。第二塑封部分760被填充在第一电子设备722之间从而可以使彼此之间电绝缘。如此，第二塑封部分760被形成在第二衬底730的嵌入部分734内，从而提高了第二衬底730的结构可靠性。此外，第二塑封部分760可以防止第一电子设备722暴露至外侧。此外，第二塑封部分760可以防止第一电子设备722受到外部物理冲击。第二塑封部分760可以由绝缘树脂制成，例如环氧基树脂。也就是说，第二塑封部分760可以由本领域中使用的塑封材料中的一者制成。
第二屏蔽膜761可以被形成在第二塑封部分760的一个表面上。在这里，一个表面是图14中的第二塑封部分760的底部表面。第二屏蔽膜761可以由导电金属制成。第二屏蔽膜761可以通过电镀方法、无电式电镀方法、喷涂方法等形成。用于形成第二屏蔽膜761的方法不仅限于此，并且因此第二屏蔽膜761可以通过使用本领域中使用的任何电镀方法而形成。第二屏蔽膜761可以被电连接至第二衬底730的屏蔽壁731。可替换地，第二屏蔽膜761可以被直接连接至接地过孔(未示出)。因此，第二屏蔽膜761也可以提供屏蔽功能。
外部连接端子733可以形成在第二衬底730的一个表面上。外部连接端子733可以被电连接至第二衬底730的导电过孔732或连接板(未示出)。如此形成的外部连接端子733可以将半导体封装700电连接以及物理连接至安装了半导体封装700的主衬底(未示出)。例如，外部连接端子733可以被形成为焊凸或焊球。
虽然未在本发明的优选实施方式中示出，但是绝缘层(未示出)可以被形成在第一衬底710和第二衬底730之间。绝缘层可以保护导电元件(未示出)，例如凸起，该导电元件将第一衬底710电连接至第二衬底730。此外，绝缘层(未示出)可以提高第一衬底710和第二衬底730之间的粘合力。如此，半导体封装700的可靠性可以通过绝缘层(未示出)被提高。
根据现有技术，当半导体封装被安装在主板上时，屏蔽层(接地层)被形成在其内安装有半导体封装的主板区域内，从而提高屏蔽功能。然而，根据本发明的优选实施方式的半导体封装700具有形成在其底部表面上的第二屏蔽膜761，从而不需要在主板(未示出)上形成屏蔽层(接地层)。此外，根据根据本发明的优选实施方式的半导体封装700，布线图案可以被形成在主板(未示出)的屏蔽层所形成的区域内。也就是说，根据根据本发明的优选实施方式的半导体封装700，主板(未示出)的设计的自由度可以被提高。
图15是示出了根据本发明的第六优选实施方式的第二衬底的横截面的示例性图示。
参照图15，第二衬底730包括第二屏蔽膜761、接地过孔735、接地图案736以及导电过孔732。
第二屏蔽膜761可以被形成在第二衬底730的嵌入部分734(图14)内。第二屏蔽膜761可以被电连接至沿着嵌入部分734(图14)的壁表面形成的屏蔽壁731(图14)。可替换地，如图14所示，第二屏蔽膜761可以被电连接至接地过孔735。在这里，第二屏蔽膜761可以通过接地图案736被连接至接地过孔735。
接地过孔735可以被电连接至第一衬底710(图14)的接地层(未示出)。也就是说，屏蔽壁731(图14)和第二屏蔽膜761中的至少一者可以通过接地过孔735被电连接至接地层(未示出)。
导电过孔732可以将外部连接端子733(图14)电连接至在第一衬底710(图14)和第二衬底730中形成的电路图案中的至少一个。
第二衬底730可以通过具有上述结构的第二屏蔽膜761和屏蔽壁731(图14)在第一电子设备722(图14)和半导体封装700(图14)的外侧之间执行屏蔽。
图16是示出了根据本发明的第六优选实施方式的第二衬底的横截面的另一示例性图示。
参照图16，第二衬底730包括第二屏蔽膜761、第二塑封部分760、接地过孔735、接地图案736以及导电过孔732。
第二屏蔽膜761可以在第二塑封部分760的一个表面上形成，该第二塑封部分760在第二衬底730的嵌入部分734(图14)中形成。第二屏蔽膜761可以被电连接至沿着嵌入部分734(图14的)的壁表面形成的屏蔽壁731(图14)。可替换地，如图14所示，第二屏蔽膜761可以被电连接至接地过孔735。在这里，第二屏蔽膜761可以通过接地图案736被连接至接地过孔735。根据本发明的优选实施方式，第二屏蔽膜761可以以晶格的形式形成。第二屏蔽膜761的晶格之间的间距可以被设置为足够屏蔽诸如RF信号的电信号的间隔。也就是说，即使如图15所示，第二屏蔽膜761(图15)没有形成在第二塑封部分760的全部表面上，根据本发明的优选实施方式的具有晶格结构的第二屏蔽膜761也可以具有足够的屏蔽效果。
接地过孔735可以被电连接至第一衬底710(图14)的接地层(未示出)。也就是说，屏蔽壁731(图14)和第二屏蔽膜761中的至少一者可以通过接地过孔735被电连接至接地层(未示出)。
导电过孔732可以将外部连接端子733(图14)电连接至在第一衬底710(图14)和第二衬底730中形成的电路图案中的至少一者。
第二衬底730可以通过具有上述结构的第二屏蔽膜761和屏蔽壁731(图14)在第一电子设备722(图14)和半导体封装700(图14)的外侧之间执行屏蔽。
图17至19是示出了根据本发明的优选实施方式形成屏蔽膜的方法的示例图。
在用于形成如图17至19中所示的屏蔽膜的方法中，形成在第一衬底610的一个表面(底部表面)上的第二电子设备以及第二衬底的附图和描述与图1至16中的相同，因此将被省略。
参照图17，可以准备其上将形成塑封部分640的第一衬底610。第一电子设备622可以被安装在第一衬底610的另一个表面(顶部表面)上。塑封部分640被形成在第一衬底610的另一个表面上从而能够封闭第一电子设备622。
接地层611可以在第一衬底610内形成。接地层611可以由导电金属制成。接地层611可以通过在电路板领域中使用的结构和方法来形成。
参照图18，第一衬底610可以被形成图案以暴露接地层611。如图18所示，第一衬底610的两个表面通过化学或物理方法被清除从而可以将接地层611暴露至外侧。
参照图19，屏蔽膜650被形成以封闭塑封部分640。在这种情况中，屏蔽膜650也可以被形成在第一衬底610的形成有图案的部分。因此，屏蔽壁650可以被电连接至接地层611。屏蔽膜650可以通过喷涂方法或印刷方法形成。然而，用于形成屏蔽膜650的方法不仅限于此。
根据本发明的优选实施方式的半导体封装形成了即使当半导体封装被小型化时也具有足够屏蔽区域的具有各种结构的屏蔽壁以及屏蔽膜和接地过孔。半导体封装具有足够的屏蔽区域，从而提高了屏蔽能力。此外，根据本发明的优选实施方式的半导体封装同时使用屏蔽壁和屏蔽过孔，从而提高了屏蔽能力并且保持了信号过孔的信号性能。此外，通过同时使用屏蔽壁和屏蔽过孔，信号过孔被自由地形成，从而提高了设计的自由度。
根据本发明的优选实施方式，半导体封装可以具有足够的屏蔽区域。
根据本发明的优选实施方式，半导体封装可以在完善屏蔽能力改进的同时维持信号性能。
根据本发明的优选实施方式，半导体封装可以提高设计的自由度。
虽然于此出于示例的目的已经公开了本发明的实施方式，但是应当理解的是本发明并不限于此，并且本领域技术人员可以理解的是在不背离本发明的范围和思想的情况下，可以作各种修改、添加和替换。
因此，任意和所有的修改、变型或者等同布置都应当被认为是在本发明的范围内，并且本发明的具体范围将由所附权利要求公开。

Claims (22)

1.一种半导体封装，包括：
第一衬底，该第一衬底具有安装在其两个表面上的电子设备；以及
第二衬底，该第二衬底与所述第一衬底的一个表面结合并且包括嵌入部分，其中安装在所述第一衬底的一个表面上的电子设备被嵌入所述嵌入部分中，
其中所述第二衬底包括接地过孔以及沿着所述第二衬底的内壁或外壁形成的屏蔽壁。
2.根据权利要求1所述的半导体封装，其中所述接地过孔被电连接至所述屏蔽壁。
3.根据权利要求1所述的半导体封装，还包括：
第一塑封部分，该第一塑封部分密封安装在所述第一衬底的另一个表面上的电子设备。
4.根据权利要求1所述的半导体封装，还包括：
第一屏蔽膜，该第一屏蔽膜形成在第一塑封部分的外表面上。
5.根据权利要求4所述的半导体封装，其中所述第一衬底还包括形成在该第一衬底中的接地层。
6.根据权利要求5所述的半导体封装，其中所述接地层被电连接至所述第一屏蔽膜。
7.根据权利要求5所述的半导体封装，其中所述接地层被电连接至所述接地过孔。
8.根据权利要求4所述的半导体封装，还包括：
接地层，该接地层形成在所述第一衬底中并且被形成为具有暴露至所述第一衬底的外侧的两端。
9.根据权利要求8所述的半导体封装，其中所述第一屏蔽膜被电连接至所述接地层，该接地层被暴露至所述第一衬底的外侧。
10.根据权利要求8所述的半导体封装，其中所述接地层被电连接至所述接地过孔。
11.根据权利要求1所述的半导体封装，其中所述第二衬底还包括信号过孔。
12.根据权利要求1所述的半导体封装，其中在所述屏蔽壁中，对应于形成信号过孔的位置的区域被打开。
13.根据权利要求12所述的半导体封装，还包括：
屏蔽过孔，该屏蔽过孔在对应于所述屏蔽壁所打开的区域的位置形成，并且在沿着所述信号过孔的直线上形成。
14.根据权利要求1所述的半导体封装，其中所述嵌入部分具有通孔的形式。
15.根据权利要求1所述的半导体封装，其中所述嵌入部分具有凹槽的形式。
16.根据权利要求15所述的半导体封装，其中在所述嵌入部分中的底部表面还被提供有所述屏蔽壁。
17.根据权利要求1所述的半导体封装，其中所述第一衬底还被提供有电路层。
18.根据权利要求1所述的半导体封装，其中所述第二衬底还包括电连接至所述第一衬底的导电过孔。
19.根据权利要求18所述的半导体封装，还包括：
外部连接端子，该外部连接端子形成在所述第二衬底的一个表面上并且连接至所述导电过孔。
20.根据权利要求14所述的半导体封装，还包括：
第二塑封部分，该第二塑封部分形成在所述嵌入部分中从而密封所述第一电子设备。
21.根据权利要求20所述的半导体封装，还包括：
第二屏蔽膜，该第二屏蔽膜形成在所述第二塑封部分的一个表面上并且电连接至所述屏蔽壁。
22.根据权利要求15所述的半导体封装，还包括：
第二塑封部分，该第二塑封部分形成在所述嵌入部分中以密封所述第一电子设备。
CN201410174930.9A 2013-06-28 2014-04-28 半导体封装 Expired - Fee Related CN104253094B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2013-0075875 2013-06-28
KR1020130075875A KR101983142B1 (ko) 2013-06-28 2013-06-28 반도체 패키지

Publications (2)

Publication Number Publication Date
CN104253094A true CN104253094A (zh) 2014-12-31
CN104253094B CN104253094B (zh) 2018-05-01

Family

ID=52114786

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410174930.9A Expired - Fee Related CN104253094B (zh) 2013-06-28 2014-04-28 半导体封装

Country Status (3)

Country Link
US (1) US9287220B2 (zh)
KR (1) KR101983142B1 (zh)
CN (1) CN104253094B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107785336A (zh) * 2016-08-26 2018-03-09 三星电机株式会社 半导体封装件及其制造方法
CN108029229A (zh) * 2016-04-27 2018-05-11 欧姆龙株式会社 电子装置及其制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368455B2 (en) * 2014-03-28 2016-06-14 Intel Corporation Electromagnetic interference shield for semiconductor chip packages
US9812375B2 (en) 2015-02-05 2017-11-07 Ii-Vi Incorporated Composite substrate with alternating pattern of diamond and metal or metal alloy
US9883582B2 (en) * 2015-11-20 2018-01-30 Hamilton Sundstrand Corporation Circuit boards and circuit board assemblies
KR20170092309A (ko) 2016-02-03 2017-08-11 삼성전기주식회사 양면 패키지 모듈 및 기판 스트립
WO2018067578A1 (en) 2016-10-04 2018-04-12 Skyworks Solutions, Inc. Dual-sided radio-frequency package with overmold structure
WO2019181760A1 (ja) * 2018-03-20 2019-09-26 株式会社村田製作所 高周波モジュール
JP2021129194A (ja) * 2020-02-13 2021-09-02 株式会社村田製作所 高周波モジュール及び通信装置
KR20210116021A (ko) 2020-03-17 2021-09-27 삼성전기주식회사 통신 모듈

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422615A (en) * 1992-09-14 1995-06-06 Hitachi, Ltd. High frequency circuit device
CN101339939A (zh) * 2008-02-05 2009-01-07 日月光半导体制造股份有限公司 封装结构及其封装方法
CN101645436A (zh) * 2008-08-08 2010-02-10 日月光半导体制造股份有限公司 具有电磁干扰防护体的半导体封装件及其形成方法
US20120187551A1 (en) * 2011-01-20 2012-07-26 Masahiko Kushino Semiconductor module
WO2013035596A1 (ja) * 2011-09-09 2013-03-14 オムロン株式会社 半導体装置及びマイクロフォン
CN103035620A (zh) * 2011-09-30 2013-04-10 三星电子株式会社 屏蔽了emi的半导体封装件和基板模块以及emi屏蔽件

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274782B1 (ko) 1996-04-04 2001-01-15 윤종용 인쇄회로기판
JP3109477B2 (ja) * 1998-05-26 2000-11-13 日本電気株式会社 マルチチップモジュール
JP4497683B2 (ja) * 2000-09-11 2010-07-07 ローム株式会社 集積回路装置
TW575949B (en) * 2001-02-06 2004-02-11 Hitachi Ltd Mixed integrated circuit device, its manufacturing method and electronic apparatus
US6932618B1 (en) * 2003-05-14 2005-08-23 Xilinx, Inc. Mezzanine integrated circuit interconnect
JP2005198051A (ja) * 2004-01-08 2005-07-21 Hitachi Ltd 高周波モジュール
US20080017964A1 (en) * 2006-07-20 2008-01-24 Schott Donald E Hybrid Microelectronic Package
US7741567B2 (en) * 2008-05-19 2010-06-22 Texas Instruments Incorporated Integrated circuit package having integrated faraday shield
US7618846B1 (en) * 2008-06-16 2009-11-17 Stats Chippac, Ltd. Semiconductor device and method of forming shielding along a profile disposed in peripheral region around the device
JP4947169B2 (ja) * 2010-03-10 2012-06-06 オムロン株式会社 半導体装置及びマイクロフォン
TW201214653A (en) * 2010-09-23 2012-04-01 Siliconware Precision Industries Co Ltd Package structure capable of discharging static electricity and preventing electromagnetic wave interference
US9704793B2 (en) * 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
US8268677B1 (en) * 2011-03-08 2012-09-18 Stats Chippac, Ltd. Semiconductor device and method of forming shielding layer over semiconductor die mounted to TSV interposer
US9105562B2 (en) * 2011-05-09 2015-08-11 Infineon Technologies Ag Integrated circuit package and packaging methods
KR101274460B1 (ko) * 2011-11-22 2013-06-18 삼성전기주식회사 반도체 패키지 및 그 제조 방법
WO2013089780A1 (en) * 2011-12-16 2013-06-20 Intel Corporation Package for a microelectronic die, microelectronic assembly containing same, microelectronic system, and method of reducing die stress in a microelectronic package
US8866237B2 (en) * 2012-02-27 2014-10-21 Texas Instruments Incorporated Methods for embedding controlled-cavity MEMS package in integration board
TWI459521B (zh) * 2012-03-08 2014-11-01 矽品精密工業股份有限公司 半導體封裝件及其製法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5422615A (en) * 1992-09-14 1995-06-06 Hitachi, Ltd. High frequency circuit device
CN101339939A (zh) * 2008-02-05 2009-01-07 日月光半导体制造股份有限公司 封装结构及其封装方法
CN101645436A (zh) * 2008-08-08 2010-02-10 日月光半导体制造股份有限公司 具有电磁干扰防护体的半导体封装件及其形成方法
US20120187551A1 (en) * 2011-01-20 2012-07-26 Masahiko Kushino Semiconductor module
WO2013035596A1 (ja) * 2011-09-09 2013-03-14 オムロン株式会社 半導体装置及びマイクロフォン
CN103035620A (zh) * 2011-09-30 2013-04-10 三星电子株式会社 屏蔽了emi的半导体封装件和基板模块以及emi屏蔽件

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108029229A (zh) * 2016-04-27 2018-05-11 欧姆龙株式会社 电子装置及其制造方法
US10375867B2 (en) 2016-04-27 2019-08-06 Omron Corporation Electronic device and method for producing same
CN108029229B (zh) * 2016-04-27 2020-03-27 欧姆龙株式会社 电子装置及其制造方法
CN107785336A (zh) * 2016-08-26 2018-03-09 三星电机株式会社 半导体封装件及其制造方法

Also Published As

Publication number Publication date
KR20150002264A (ko) 2015-01-07
US20150001690A1 (en) 2015-01-01
KR101983142B1 (ko) 2019-08-28
CN104253094B (zh) 2018-05-01
US9287220B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
CN104253094A (zh) 半导体封装
KR102246040B1 (ko) 회로 모듈
US10629542B2 (en) Electronic device module
US9018741B2 (en) Semiconductor package and manufacturing method thereof
US9282632B2 (en) Multilayer circuit substrate
CN108701681A (zh) 屏蔽emi的集成电路封装和及其制造方法
JP5750528B1 (ja) 部品内蔵回路基板
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
CN107369673B (zh) 设置有天线的集成电路封装装置及其制造方法
KR20200123572A (ko) 전자 소자 모듈 및 그 제조 방법
JP2020174172A (ja) 電子素子モジュール及びその製造方法
US11252812B2 (en) Electronic device module
TW201830599A (zh) 用於密封式電子模組之晶圓級製造的製程
KR102387747B1 (ko) 전자 소자 모듈
CN205232575U (zh) 电子装置、电子系统和电子设施
KR102518174B1 (ko) 전자 소자 모듈
TW201737424A (zh) 具有整合式電磁干擾屏蔽之積體電路封裝體
KR101153536B1 (ko) 고주파 패키지
JP2016213348A (ja) 高周波モジュール
KR102248529B1 (ko) 전자 소자 모듈 및 그 제조 방법
JP6414639B2 (ja) 高周波モジュールおよびその製造方法
KR101350610B1 (ko) 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180501

CF01 Termination of patent right due to non-payment of annual fee