CN103035620A - 屏蔽了emi的半导体封装件和基板模块以及emi屏蔽件 - Google Patents

屏蔽了emi的半导体封装件和基板模块以及emi屏蔽件 Download PDF

Info

Publication number
CN103035620A
CN103035620A CN2012103778769A CN201210377876A CN103035620A CN 103035620 A CN103035620 A CN 103035620A CN 2012103778769 A CN2012103778769 A CN 2012103778769A CN 201210377876 A CN201210377876 A CN 201210377876A CN 103035620 A CN103035620 A CN 103035620A
Authority
CN
China
Prior art keywords
electromagnetic interference
semiconductor package
base layer
package part
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012103778769A
Other languages
English (en)
Inventor
金泰勋
金泳龙
金亨燮
金吉洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103035620A publication Critical patent/CN103035620A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

本发明提供了一种屏蔽了EMI的半导体封装件、一种屏蔽了EMI的基板模块和一种EMI屏蔽件。所述屏蔽了EMI的半导体封装件包括：半导体封装件；EMI屏蔽层，形成在半导体封装件的至少一部分表面上。EMI屏蔽层包括：基体层；金属层，位于基体层上；以及第一种子颗粒，位于基体层和金属层之间的界面中。与传统的在器件级执行的屏蔽工艺不同，可以在安装基板级执行屏蔽工艺，因此可以在短时间内以低成本高生产率制造半导体封装件和基板模块。

Description

屏蔽了EMI的半导体封装件和基板模块以及EMI屏蔽件
本申请要求于2011年9月30日在韩国知识产权局提交的第10-2011-0100033号韩国专利申请的权益，该申请的公开通过引用全部包含于此。
技术领域
本发明构思的示例实施例涉及一种屏蔽了电磁干扰(EMI)的半导体封装件和/或一种屏蔽了EMI的基板模块。例如，本发明构思的示例实施例涉及一种可以在短时间内以低成本高生产率制造的半导体封装件和/或基板模块。
背景技术
为了保护电子产品的用户免受使用电子产品的过程中产生的电磁波的影响，许多国家建议要求将EMI屏蔽应用于半导体电子装置。传统的EMI屏蔽产品在EMI屏蔽产品的制造工艺方面具有许多局限性并且耐久性低。另外，制造成本高，EMI屏蔽产品的生产率非常低，并且EMI屏蔽效果低。
发明内容
本发明构思的至少一个示例实施例提供一种可以在短时间内以低成本高生产率制造的屏蔽了EMI的半导体封装件。
本发明构思的至少一个示例实施例提供一种可以在短时间内以低成本高生产率制造的屏蔽了EMI的基板模块。
根据本发明构思的示例性实施例，提供一种屏蔽了电磁干扰(EMI)的半导体封装件，所述屏蔽了EMI的半导体封装件包括：半导体封装件；EMI屏蔽层，在半导体封装件的至少一部分表面上，其中，EMI屏蔽层包括基体层、在基体层上的金属层以及在基体层和金属层之间的界面中的第一种子颗粒。
第一种子颗粒可以包括核颗粒和包覆在核颗粒的至少一部分上的表面改性层。表面改性层可以在核颗粒和基体层之间。第一种子颗粒的直径可以在2μm和80μm之间的范围内。
表面改性层可以包括包含硫羟基(-SH)的聚合物、包含具有1个至10个碳原子的烷氧基的硅烷类化合物、乙酰丙酮和其混合物中的至少一种。核颗粒可以是金属和金属氧化物中的至少一种。
屏蔽了EMI的半导体封装件还可包括在基体层中的第二种子颗粒。第二种子颗粒可以包括核颗粒和表面改性层，并且第二种子颗粒的表面改性层可以基本包覆第二种子颗粒的核颗粒的整个表面。
半导体封装件可以包括顶表面和侧表面，并且EMI屏蔽层可以在顶表面和侧表面的至少一部分上。
根据本发明构思的另一示例实施例，提供一种屏蔽了电磁干扰(EMI)的基板模块，所述屏蔽了EMI的基板模块包括：基板；半导体封装件，在基板上；以及EMI屏蔽层，在基板和半导体封装件的至少一部分表面上，其中，EMI屏蔽层包括基体层、在基体层上的金属层以及在基体层和金属层之间的界面中的第一种子颗粒。
基板可以包括接地电极，并且金属层电连接到接地电极。基体层可以被构造成暴露接地电极的至少一部分和电连接到接地电极的布线图案的至少一部分中的至少一者，并且金属层可以接触被基体层暴露的、接地电极的所述至少一部分和电连接到接地电极的布线图案的所述至少一部分中的至少一者。
基体层可以包括贯穿基体层的孔，接地电极的所述至少一部分和电连接到接地电极的布线图案的所述至少一部分中的至少一者可通过所述孔被暴露。
可选择地，金属层可以延伸到基体层的外壁以被电连接到接地电极或电连接到接地电极的布线图案。
根据本发明构思的示例实施例，提供一种包括电磁干扰(EMI)屏蔽层的EMI屏蔽件，所述EMI屏蔽件包括：基体层，包括多个种子颗粒；以及金属层，在基体层上，基体层和金属层之间的界面包括多个种子颗粒中的至少一个。
所述多个种子颗粒中的所述至少一个可以包括核颗粒和包覆在核颗粒的至少一部分上的表面改性层。表面改性层可以在核颗粒和基体层之间。
表面改性层可以包括包含硫羟基(-SH)的聚合物、包含具有1个至10个碳原子的烷氧基的硅烷类化合物、乙酰丙酮和其混合物中的至少一种。
附图说明
从以下结合附图进行的详细描述，将更加清楚地理解本发明构思的示例实施例。图1至图5C给出了这里描述的非限制性的示例实施例。
图1是根据本发明构思示例实施例的半导体封装件的侧剖视图；
图2是用于描述根据本发明构思示例实施例的核颗粒和金属层之间的关系的局部剖视图；
图3是根据本发明构思示例实施例的基板模块的侧剖视图；
图4是根据本发明构思另一示例实施例的基板模块的侧剖视图；以及
图5A至图5C是顺序地示出制造根据本发明构思示例实施例的基板模块的方法的侧剖视图。
应该注意的是，这些附图旨在说明在某些示例实施例中使用的方法、结构和/或材料的一般特性，并且旨在对下面提供的文字描述进行补充。然而，这些附图不是按比例绘制的并且可以不精确地反映任何给出的实施例的精确结构或性能特性，并且不应该被解释为限定或限制示例实施例包含的性质或值的范围。例如，为了清晰起见，可以缩小或夸大分子、层、区域和/或结构元件的相对厚度和位置。在各个附图中相似或相同标号的使用旨在表示相似或相同元件或特征的存在。
具体实施方式
现在将参照附图更加充分地描述本发明构思的示例实施例，附图中示出了本发明构思的一些示例实施例。然而，在不脱离本发明构思的技术教导的情况下，本领域技术人员可以以许多不同的形式实施本发明的构思。仅在描述性的意义上提供本发明构思示例实施例的具体结构和功能性描述；在此可以做出形式和细节上的各种改变，因此不应该解释为局限于这里阐述的示例实施例。由于本发明的构思不限于本描述中描述的示例实施例，所以应该理解的是，本发明构思包括本发明构思的精神和范围内包括的每种变型例或可选择的等同物。
在本描述中，诸如“第一”、“第二”等的术语用来描述各种元件。然而，显而易见的是，元件不应由这些术语限定。这些术语仅用来将一个元件与另一个元件区分开。例如，在不脱离本发明构思的教导的情况下，第一元件可以被称为第二元件，类似地，第二元件可以被称为第一元件。
为了便于描述，这里可以使用诸如“在……之下”、“在……下方”、“下面的”、“在……上方”、“上面的”等空间相对术语，以描述附图中示出的一个元件或特征与另外的元件或特征的关系。将理解的是，空间相对术语旨在包含除附图中示出的方位之外的使用或操作中装置的不同方位。例如，如果附图中的装置翻转，则描述为“在”其他元件或特征“之下”或“下方”的元件将被定位为“在”其他元件或特征“上方”。因此，示例性术语“在……下方”可以包括“在……上方”和“在……下方”两种方位。所述装置可以被另外定位(旋转90度或在其他的方位)，并相应地解释这里使用的空间相对描述语。
这里使用的术语只是出于描述具体实施例的目的，而不是旨在成为示例实施例的限制。如这里使用的，除非上下文另外明确指明，否则单数形式也旨在包括复数形式。将进一步理解的是，当在本说明书中使用术语“包括”和/或“包含”时，说明存在所述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组。
除非另外地定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明构思所属领域内的技术人员通常理解的含义相同的含义。将进一步理解的是，术语(诸如在通用字典中定义的术语)应该解释为具有与在相关领域的背景下它们的含义一致的含义，并且不以理想的或过于形式化的含义来解释，除非这里明确限定。如这里使用的，术语“和/或”包括相关所列项目中的一个或多个的任意和所有组合。当诸如“中的至少一个(者)”的表述放在一系列元件之后时，其修饰整个系列的元件，而不是修饰该系列中个别的元件。
图1是根据本发明构思示例实施例的半导体封装件100的侧剖视图。参照图1，EMI屏蔽层120可以形成在半导体封装件110的至少一部分表面上。EMI屏蔽层120可以形成在半导体封装件110的至少一部分上表面上。EMI屏蔽层120可以形成在半导体封装件110的至少一部分侧表面上。
半导体封装件110可以是芯片尺寸封装件(CSP)、晶片级封装件(WLP)、球栅阵列(BGA)封装件、针栅阵列(PGA)封装件、倒装芯片封装件、通孔封装件、直接芯片连接(DCA)封装件、四方扁平封装件(QFP)、四方扁平无引脚(QFN)封装件、双列直插式封装件(DIP)、单列直插式封装件(SIP)、锯齿直插式封装件(ZIP)、载带封装件(TCP)、多芯片封装件(MCP)、小外形封装件(SOP)、硅通孔(TSV)等，但是本发明构思的示例实施例不限于此。
EMI屏蔽层120可以包括：基体层121；金属层129，位于基体层121上；以及多个第一种子颗粒123，位于基体层121和金属层129之间的界面中。
金属层129可以由铜(Cu)、镍(Ni)、金(Au)、银(Ag)、铂(Pt)、钴(Co)、钛(Ti)、铬(Cr)、锆(Zr)、钼(Mo)、钌(Ru)、铪(Hf)、钨(W)、铼(Re)等形成，但本发明构思的示例实施例不限于此。金属层129的厚度可以在大约0.1μm和大约1000μm之间的范围内，但是本发明构思的示例实施例不限于此。
基体层121可以形成在金属层129和半导体封装件110之间。基体层121可以由任意聚合物形成，但是本发明构思的示例实施例不限于此。例如，基体层121可以由环氧树脂、聚氨酯树脂、聚酰亚胺树脂、丙烯酸树脂、聚烯烃树脂等形成。
用于形成基体层121的聚合物可以具有例如大约5000和大约500000之间的范围内的重均分子量(MW)。该MW可以是通过使用凝胶渗透色谱(GPC)得到的值。GPC可以使用例如四氢呋喃(THF)作为大约1ml/分钟的流速下的溶剂，并且可以使用Shodex KF-800系列作为柱。
每一第一种子颗粒123可以包括核颗粒123a和表面改性层123b。表面改性层123b可以包覆在核颗粒123a的至少一部分表面上。如图1中所示，位于基体层121和金属层129之间的界面中的第一种子颗粒123在接触基体层121的部分中主要包括表面改性层123b。在图1中，虽然表面改性层123b位于基体层121的区域中，但是表面改性层123b可以沿着核颗粒123a的表面部分地延伸到金属层129中。
在图1中，虽然表面改性层123b设置在核颗粒123a和基体层121之间，因此核颗粒123a不直接接触基体层121，但是对于核颗粒123a的部分表面，表面改性层123b可以不设置在核颗粒123a和基体层121之间。因此，在核颗粒123a的该部分表面处，核颗粒123a可以直接接触基体层121。
核颗粒123a可以是金属颗粒或金属氧化物颗粒。核颗粒123a的尺寸可以在大约0.1μm和大约70μm之间的范围内。用于形成核颗粒123a的金属可以是例如Cu、Ni、Au、Ag、Pt、Co、Ti、Cr、Zr、Mo、Ru、Hf、W、Re等，但是本发明构思的示例实施例不限于此。用于形成核颗粒123a的金属氧化物可以是例如氧化硅、氧化钛、氧化铈、氧化钨、氧化镍、氧化锆、氧化钒、氧化铪、氧化钼等，但是本发明构思的示例实施例不限于此。
表面改性层123b可以由任意材料形成，所述任意材料可通过离子键或配位键与核颗粒123a结合。例如，用于形成表面改性层123b的材料可以包括硅烷基、硅羟基、硫羟基、羧基、氨基、铵基、硝基、羟基、羰基、磺酸基、锍基、噁唑啉基、吡咯烷酮基、腈基、烷氧基等。用于形成表面改性层123b的材料可以通过上述官能团与核颗粒123a结合。
表面改性层123b是包括上述官能团中的任何官能团的有机化合物，但是本发明构思的示例实施例不限于此。例如，用于形成表面改性层123b的材料可以是(不)饱和烃、芳香烃、(不)饱和硫醇、芳香硫醇、(不)饱和脂肪酸、芳香羧酸、(不)饱和酮、芳香酮、(不)饱和醇、芳香醇、(不)饱和胺、芳香胺、硅烷类或硅氧烷类化合物、它们的衍生物、由上述材料的缩合产生的产物、或从上述材料衍生的聚合物。在这方面，术语“(不)饱和”是指“饱和”或“不饱和”。
例如，缩合产物或聚合物可以是诸如聚乙烯、聚丙烯或聚丁二烯的聚烯烃、诸如聚乙二醇或聚丙二醇的聚醚、聚苯乙烯、聚(甲基)丙烯酸盐、聚(甲基)丙烯酸酯、聚乙烯醇、聚乙烯酯、酚醛树脂、三聚氰胺树脂、环氧树脂、硅(有机硅)树脂、聚酰亚胺树脂、聚氨酯树脂、聚四氟乙烯树脂、丙烯腈-苯乙烯树脂、苯乙烯-丁二烯树脂、聚酰胺树脂、聚碳酸酯树脂、聚缩醛树脂、聚醚砜、聚苯醚等。
可选择地，表面改性层123b可以由包含硫羟基(-SH)的聚合物、包含具有1个至10个碳原子的烷氧基的硅烷类化合物、乙酰丙酮等形成。可选择地，表面改性层123b可以由上述材料的复合物形成。
参照图1，半导体封装件100还可以包括基体层121内部的多个第二种子颗粒125。每一第二种子颗粒125可以包括核颗粒125a和包覆在核颗粒125a的至少一部分表面上的表面改性层125b。核颗粒125a与上述核颗粒123a基本相同，因此将省略对核颗粒125a的详细描述。另外，表面改性层125b与上述表面改性层123b基本相同，因此，将省略对表面改性层125b的详细描述。
在图1中，虽然表面改性层125b基本包覆在核颗粒125a的整个表面上，但是本发明构思的示例实施例不限于此。表面改性层125b可以包覆在核颗粒125a的至少一部分表面上。
第一种子颗粒123或第二种子颗粒125的直径可以在大约2μm和大约80μm之间的范围内。第一种子颗粒123和第二种子颗粒125都可以不具有完整的球形。第一种子颗粒123或者第二种子颗粒125中两点之间的距离中的最长距离可以在大约2μm和大约80μm之间的范围内。
当图1的半导体封装件110安装在基板上时，EMI屏蔽层120的金属层129可以形成为接触基板上的接地端(未示出)。可选择地，半导体封装件110可以包括接地端(未示出)，EMI屏蔽层120的金属层129可以形成为接触半导体封装件110的接地端。
图2是用于描述根据本发明构思示例实施例的核颗粒123a和金属层129之间的关系的局部剖视图。参照图2，当第一种子颗粒123的核颗粒123a由金属形成时，所述金属可以与金属层129的金属相同或不同。当核颗粒123a由与金属层129的金属相同的金属形成时，不会明显地观察到核颗粒123a和金属层129之间的界面。
图3是根据本发明构思示例实施例的屏蔽了EMI的基板模块200的侧剖视图。参照图3，多个半导体封装件210可以安装在基板205上，EMI屏蔽层220可以形成在半导体封装件210和基板205的至少一部分上。
EMI屏蔽层220可以包括基体层221、金属层229以及位于基体层221和金属层229之间的界面中的多个第一种子颗粒223。每一第一种子颗粒223可以包括核颗粒223a和表面改性层223b。基体层221中可以包括多个第二种子颗粒225，每一第二种子颗粒225可以包括核颗粒225a和表面改性层225b。EMI屏蔽层220的主要结构与图1的EMI屏蔽层120的主要结构相同，因此将省略对EMI屏蔽层220的详细描述。
基板205可以是包括多个接地电极260的印刷电路板(PCB)，或者可以是诸如晶片、玻璃基板等的任何其他基板。多个半导体封装件210可以安装在基板205上。用于电连接的布线可以设置在基板205的顶表面上或设置在基板205的内部。
基板205可以包括接地电极260。基体层221可以形成为暴露接地电极260或者暴露电连接到接地电极260的布线图案的至少一部分。
例如，基体层221可以包括贯穿基体层221的多个孔230，并且金属层229可以延伸到孔230内以被电连接到接地电极260。在图3中，虽然接地电极260被孔230暴露，但是替代性地，孔230可以暴露电连接到接地电极260的布线图案。金属层229可以延伸到孔230内以被电连接到布线图案，所述布线图案电连接到接地电极260。
图4是根据本发明构思另一示例实施例的屏蔽了EMI的基板模块200的侧剖视图。参照图4，金属层229可以延伸到基体层221的外壁以被电连接到接地电极260。在图4中，虽然金属层229电连接到接地电极260，但是金属层229可以电连接到布线图案，所述布线图案电连接到接地电极260。
因此，由于不需要如图3中所示在基体层221内部形成暴露接地电极260的孔230，所以，整个制造工艺可以变得简单。
图5A至图5C是顺序地示出制造根据本发明构思示例实施例的屏蔽了EMI的基板模块200的方法的侧剖视图。
参照图5A，在基板205上安装至少一个半导体封装件210之后，形成基体材料层220a以覆盖半导体封装件210。可通过形成基体组合物，在半导体封装件210的周围设置基体组合物，然后固化基体组合物，来形成基体材料层220a。可使用模具将基体组合物设置在半导体封装件210的周围。
基体组合物还可以包括第一种子颗粒225。第一种子颗粒225可以以适当的浓度均一地分布在基体组合物内。相对于基体组合物的总重量，第一种子颗粒225的浓度可以在大约1wt％和大约15wt％之间的范围内。如果第一种子颗粒225的浓度太低，则不会有效地形成金属层229(图5C)。另一方面，如果第一种子颗粒225的浓度太高，则基体组合物的可加工性会降低。
得到第一种子颗粒225的方法没有具体限制，可以通过使用本领域已知的颗粒表面改性方法得到第一种子颗粒225。换句话说，可通过使用任意方法得到第一种子颗粒225，所述任意方法包括通过官能团将有机化合物与金属颗粒或金属氧化物颗粒的表面结合。例如，所述任意方法可以是：将有机化合物接枝到金属颗粒或金属氧化物颗粒的表面上的方法；将包含官能团的有机化合物与金属颗粒或金属氧化物颗粒的表面结合的方法，所述官能团对于特定的金属组分具有结合性质；使用有机化合物前驱物包覆金属的表面然后桥接有机化合物前驱物和/或使有机化合物前驱物聚合的方法；等等。
可通过本领域内公知的热固化、紫外(UV)固化等固化基体组合物。
参照图5B，通过对基体材料层220a进行去除处理(de-smear)来暴露第一种子颗粒223内部的核颗粒223a，从而得到基体材料层220b。可通过使用等离子体的软蚀刻或使用诸如高锰酸钾或高锰酸钠的去除处理溶液的湿式去除处理来执行所述去除处理。当通过湿式去除处理执行所述去除处理时，可将基体材料层220b浸在温度升高的去除处理溶液中达给定的时间段。例如，去除处理温度可以在大约60℃和大约90℃之间的范围内。去除处理时间可以在大约1分钟和大约10分钟之间的范围内。
这样，可以通过执行去除处理来暴露核颗粒223a，如图5B中所示。
可以在基体材料层220b内形成孔230，以暴露接地电极260。例如，可以通过激光加工形成孔230。在图5B中，虽然孔230形成为暴露接地电极260，但是孔230可以形成为暴露电连接到接地电极260的导电图案。
此外，虽然在执行去除处理后形成孔230，但是替代性地，可以在形成孔230之后执行去除处理。
参照图5C，通过使用核颗粒223a作为种子在基体层221的整个表面上执行无电镀来形成金属层229。通过无电镀形成的金属层229可以包括例如Cu、Ni、Au、Ag、Pt、Co、Ti、Cr、Zr、Mo、Ru、Hf、W、Re等。可选择地，可以连续地执行无电镀直到完全形成金属层229，或者可以执行无电镀直到形成厚度小的种子层。在后一情况下，为了得到具有期望厚度的金属层229，可以在执行无电镀后执行电镀。
在图5C中，部分“B”示出了在孔230内形成的金属层229。参照图5C的部分“B”，由于通过执行去除处理然后使用激光来形成孔230，因此破坏和损坏了接触孔230的核颗粒223a。
不对部分“A”的基体层221的顶表面执行使用激光的加工，仅对部分“A”的基体层221的顶表面执行去除处理，因此核颗粒223a可以被暴露而没有受到损坏。
如上所述，可以在形成孔230后执行去除处理，并且可以在去除处理的过程中去除损坏的核颗粒223a。因此，可以暴露孔230的内部而不损坏核颗粒223a，如基体层221的顶表面中那样。
如上所述，在一个基板上安装多个半导体封装件后形成EMI屏蔽层，因此与在每个半导体封装件中形成EMI屏蔽层的方法相比，可以增加生产率。由于可以有效地使用高价的金属材料，因此可以减少制造成本。
虽然已经具体地示出并描述了本发明构思的示例实施例，但是将理解的是，在不脱离权利要求的精神和范围的情况下，在此可以做出形式和细节上的各种改变。

Claims (19)

1.一种屏蔽了电磁干扰的半导体封装件，包括：
半导体封装件；以及
电磁干扰屏蔽层，在半导体封装件的至少一部分表面上，
其中，所述电磁干扰屏蔽层包括：
基体层；
金属层，在基体层上；以及
第一种子颗粒，在基体层和金属层之间的界面中。
2.如权利要求1所述的屏蔽了电磁干扰的半导体封装件，其中，第一种子颗粒包括核颗粒和包覆在核颗粒的至少一部分上的表面改性层。
3.如权利要求2所述的屏蔽了电磁干扰的半导体封装件，其中，表面改性层在核颗粒和基体层之间。
4.如权利要求2所述的屏蔽了电磁干扰的半导体封装件，其中，表面改性层包括包含硫羟基的聚合物、包含具有1个至10个碳原子的烷氧基的硅烷类化合物、乙酰丙酮和其混合物中的至少一种。
5.如权利要求2所述的屏蔽了电磁干扰的半导体封装件，其中，核颗粒是金属和金属氧化物中的至少一种。
6.如权利要求2所述的屏蔽了电磁干扰的半导体封装件，所述屏蔽了电磁干扰的半导体封装件还包括在基体层中的第二种子颗粒。
7.如权利要求6所述的屏蔽了电磁干扰的半导体封装件，其中，第二种子颗粒包括核颗粒和表面改性层，并且第二种子颗粒的表面改性层基本包覆第二种子颗粒的核颗粒的整个表面。
8.如权利要求1所述的屏蔽了电磁干扰的半导体封装件，其中，第一种子颗粒的直径在2μm和80μm之间的范围内。
9.如权利要求1所述的屏蔽了电磁干扰的半导体封装件，其中，半导体封装件包括顶表面和侧表面，并且电磁干扰屏蔽层在顶表面和侧表面的至少一部分上。
10.一种屏蔽了电磁干扰的基板模块，包括：
基板；
半导体封装件，在基板上；以及
电磁干扰屏蔽层，在基板和半导体封装件的至少一部分表面上，
其中，电磁干扰屏蔽层包括：
基体层；
金属层，在基体层上；以及
第一种子颗粒，在基体层和金属层之间的界面中。
11.如权利要求10所述的屏蔽了电磁干扰的基板模块，其中，基板包括接地电极，并且金属层电连接到接地电极。
12.如权利要求11所述的屏蔽了电磁干扰的基板模块，其中，基体层被构造成暴露接地电极的至少一部分和电连接到接地电极的布线图案的至少一部分中的至少一者，并且金属层接触被基体层暴露的、接地电极的所述至少一部分和电连接到接地电极的布线图案的所述至少一部分中的至少一者。
13.如权利要求12所述的屏蔽了电磁干扰的基板模块，其中，基体层包括贯穿基体层的孔，接地电极的所述至少一部分和电连接到接地电极的布线图案的所述至少一部分中的至少一者通过所述孔被暴露。
14.如权利要求12所述的屏蔽了电磁干扰的基板模块，其中，金属层延伸到基体层的外壁以被电连接到接地电极和电连接到接地电极的布线图案中的至少一者。
15.如权利要求10所述的屏蔽了电磁干扰的基板模块，其中，多个半导体封装件在基板上。
16.一种电磁干扰屏蔽件，包括：
基体层，包括多个种子颗粒；以及
金属层，在基体层上，基体层和金属层之间的界面包括所述多个种子颗粒中的至少一个。
17.如权利要求16所述的电磁干扰屏蔽件，其中，所述多个种子颗粒中的所述至少一个包括至少一个核颗粒和包覆在核颗粒的至少一部分上的至少一个表面改性层。
18.如权利要求17所述的电磁干扰屏蔽件，其中，所述至少一个表面改性层在所述至少一个核颗粒和基体层之间。
19.如权利要求17所述的电磁干扰屏蔽件，其中，所述至少一个表面改性层包括包含硫羟基的聚合物、包含具有1个至10个碳原子的烷氧基的硅烷类化合物、乙酰丙酮和其混合物中的至少一种。
CN2012103778769A 2011-09-30 2012-10-08 屏蔽了emi的半导体封装件和基板模块以及emi屏蔽件 Pending CN103035620A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110100033A KR20130035620A (ko) 2011-09-30 2011-09-30 Ｅｍｉ 쉴드된 반도체 패키지 및 ｅｍｉ 쉴드된 기판 모듈
KR10-2011-0100033 2011-09-30

Publications (1)

Publication Number Publication Date
CN103035620A true CN103035620A (zh) 2013-04-10

Family

ID=47991793

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012103778769A Pending CN103035620A (zh) 2011-09-30 2012-10-08 屏蔽了emi的半导体封装件和基板模块以及emi屏蔽件

Country Status (4)

Country Link
US (1) US20130082368A1 (zh)
JP (1) JP2013080926A (zh)
KR (1) KR20130035620A (zh)
CN (1) CN103035620A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253094A (zh) * 2013-06-28 2014-12-31 三星电机株式会社 半导体封装
CN106653734A (zh) * 2015-11-02 2017-05-10 晟碟半导体（上海）有限公司 具有电磁干扰屏蔽的半导体装置及其制造方法
CN107785336A (zh) * 2016-08-26 2018-03-09 三星电机株式会社 半导体封装件及其制造方法
CN110078016A (zh) * 2013-09-30 2019-08-02 日月光半导体制造股份有限公司 封装结构及其制造方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101469683B1 (ko) * 2013-05-31 2014-12-05 주식회사 불스원신소재 무전해 및 전해 연속 공정에 의해 제조된 구리 및 니켈 도금 탄소 섬유를 이용한 전자파 차폐 복합재의 제조 방법 및 전자파 차폐 복합재
US9355864B2 (en) 2013-08-06 2016-05-31 Tel Nexx, Inc. Method for increasing adhesion of copper to polymeric surfaces
US9293421B2 (en) 2014-03-06 2016-03-22 Tdk Corporation Electronic component module
US9236355B2 (en) * 2014-04-17 2016-01-12 Apple Inc. EMI shielded wafer level fan-out pop package
US9601464B2 (en) 2014-07-10 2017-03-21 Apple Inc. Thermally enhanced package-on-package structure
KR101579457B1 (ko) 2014-12-22 2015-12-22 코닝정밀소재 주식회사 유기발광소자용 광추출 기판 제조방법, 유기발광소자용 광추출 기판 및 이를 포함하는 유기발광소자
KR102377472B1 (ko) 2015-03-10 2022-03-23 삼성전자주식회사 반도체 패키지 및 그 제조방법
US10109593B2 (en) 2015-07-23 2018-10-23 Apple Inc. Self shielded system in package (SiP) modules
KR102497577B1 (ko) 2015-12-18 2023-02-10 삼성전자주식회사 반도체 패키지의 제조방법
US9721903B2 (en) 2015-12-21 2017-08-01 Apple Inc. Vertical interconnects for self shielded system in package (SiP) modules
US10163810B2 (en) * 2015-12-26 2018-12-25 Intel Corporation Electromagnetic interference shielding for system-in-package technology
US10229887B2 (en) 2016-03-31 2019-03-12 Intel Corporation Systems and methods for electromagnetic interference shielding
WO2017166284A1 (en) * 2016-04-01 2017-10-05 Intel Corporation Mold compound with coated beads
US9685413B1 (en) * 2016-04-01 2017-06-20 Intel Corporation Semiconductor package having an EMI shielding layer
WO2019066997A1 (en) * 2017-09-30 2019-04-04 Intel Corporation SHIELD AGAINST ELECTROMAGNETIC INTERFERENCE CREATED ON HIGH-PERFORMANCE ADDITIVE MANUFACTURING HOUSING
KR102074456B1 (ko) * 2017-10-16 2020-02-06 전성욱 반도체 패키지의 제조방법
TWI787448B (zh) 2018-02-01 2022-12-21 德商漢高股份有限及兩合公司 用於屏蔽系統級封裝組件免受電磁干擾的方法
US11804420B2 (en) * 2018-06-27 2023-10-31 Intel Corporation Core-shell particles for magnetic packaging
US11011473B2 (en) * 2018-12-17 2021-05-18 Samsung Electronics Co., Ltd. Semiconductor package
JP2020142480A (ja) * 2019-03-08 2020-09-10 Tdk株式会社 積層体とセンサパッケージ及びそれらの製造方法
KR102212079B1 (ko) 2019-03-22 2021-02-04 쓰리엠 이노베이티브 프로퍼티즈 캄파니 전자 어셈블리, 이를 포함하는 전자 장치 및 전자 어셈블리를 제작하는 방법
KR20200116570A (ko) 2019-04-01 2020-10-13 삼성전자주식회사 반도체 패키지
CN110752189B (zh) * 2019-10-23 2020-08-21 杭州见闻录科技有限公司 一种emi屏蔽材料、emi屏蔽工艺以及通信模块产品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5389434A (en) * 1990-10-02 1995-02-14 Minnesota Mining And Manufacturing Company Electromagnetic radiation absorbing material employing doubly layered particles
US5702584A (en) * 1996-07-01 1997-12-30 Ford Motor Company Enhanced plating adhesion through the use of metallized fillers in plastic substrate
KR100533097B1 (ko) * 2000-04-27 2005-12-02 티디케이가부시기가이샤 복합자성재료와 이것을 이용한 자성성형재료, 압분 자성분말성형재료, 자성도료, 복합 유전체재료와 이것을이용한 성형재료, 압분성형 분말재료, 도료, 프리프레그및 기판, 전자부품
EP3556401A1 (en) * 2005-05-27 2019-10-23 The University of North Carolina at Chapel Hill Nitric oxide-releasing particles for nitric oxide therapeutics and biomedical applications
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253094A (zh) * 2013-06-28 2014-12-31 三星电机株式会社 半导体封装
CN104253094B (zh) * 2013-06-28 2018-05-01 三星电机株式会社 半导体封装
CN110078016A (zh) * 2013-09-30 2019-08-02 日月光半导体制造股份有限公司 封装结构及其制造方法
US11091365B2 (en) 2013-09-30 2021-08-17 Advanced Semiconductor Engineering, Inc. MEMS package structure and manufacturing method thereof
CN106653734A (zh) * 2015-11-02 2017-05-10 晟碟半导体（上海）有限公司 具有电磁干扰屏蔽的半导体装置及其制造方法
CN107785336A (zh) * 2016-08-26 2018-03-09 三星电机株式会社 半导体封装件及其制造方法

Also Published As

Publication number Publication date
JP2013080926A (ja) 2013-05-02
KR20130035620A (ko) 2013-04-09
US20130082368A1 (en) 2013-04-04

Similar Documents

Publication Publication Date Title
CN103035620A (zh) 屏蔽了emi的半导体封装件和基板模块以及emi屏蔽件
CN107946253A (zh) 采用模制中介层的晶圆级封装
CN206210789U (zh) 具有电磁干扰遮蔽的半导体装置
CN102157478B (zh) 集成电路封装及其制造方法
US8138584B2 (en) Method of forming a semiconductor package and structure thereof
US7923295B2 (en) Semiconductor device and method of forming the device using sacrificial carrier
US8384222B2 (en) Semiconductor device and manufacturing method thereof
CN103325696B (zh) 晶圆级半导体封装件的制法及其晶圆级封装基板的制法
US20100230810A1 (en) Flip chip semiconductor package and fabrication method thereof
US20080157303A1 (en) Structure of super thin chip scale package and method of the same
CN110010560A (zh) 半导体装置及制造半导体装置的方法
KR101032546B1 (ko) 집적 회로 장치용 무캐리어 칩 패키지 및 그 제조 방법
TW200919632A (en) Through-silicon vias and methods for forming the same
CN102034721B (zh) 芯片封装方法
KR20160021071A (ko) 굽힘 및 펼침이 가능한 전자 디바이스들 및 방법들
US8508046B2 (en) Circuit substrate and method of manufacturing same
CN106328604A (zh) 芯片封装
CN102456648B (zh) 封装基板的制法
CN101488463A (zh) 半导体封装用基板的制造方法及利用它来制造的金属镀层
CN114616663A (zh) 包括具有内部互连、介电层和导电层的互连结构的集成器件
CN111933591A (zh) 扇出型电磁屏蔽封装结构和封装方法
US20150004750A1 (en) Methods of Forming Conductive Materials on Contact Pads
JP2010519410A (ja) めっきピラーパッケージの形成
TWI285424B (en) Substrate including a multi-layer interconnection structure, methods of manufacturing and recycling the same, method of packaging electronic devices by using the same, and method of manufacturing an interconnection device
CN112041745B (zh) 凸块保护膜用感光性树脂组合物、半导体装置、半导体装置的制造方法和电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130410