CN104242904B - 半导体装置、显示装置以及信号获取方法 - Google Patents

半导体装置、显示装置以及信号获取方法 Download PDF

Info

Publication number
CN104242904B
CN104242904B CN201410273275.2A CN201410273275A CN104242904B CN 104242904 B CN104242904 B CN 104242904B CN 201410273275 A CN201410273275 A CN 201410273275A CN 104242904 B CN104242904 B CN 104242904B
Authority
CN
China
Prior art keywords
clock signal
output section
signal
semiconductor device
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410273275.2A
Other languages
English (en)
Other versions
CN104242904A (zh
Inventor
门田大辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Lapis Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lapis Semiconductor Co Ltd filed Critical Lapis Semiconductor Co Ltd
Publication of CN104242904A publication Critical patent/CN104242904A/zh
Application granted granted Critical
Publication of CN104242904B publication Critical patent/CN104242904B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/18—Timing circuits for raster scan displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/14—Use of low voltage differential signaling [LVDS] for display data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Information Transfer Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Logic Circuits (AREA)

Abstract

本发明提供能够抑制电路规模的扩大，并且获取不同的差动方式的信号的半导体装置、显示装置以及获取方法。利用数据第一锁存器(40)将输入信号分为时钟信号clk的上升沿和下降沿地进行2份锁存。在输入信号是RSDS方式的情况下，利用第一输出部(30)、第一数据保持部(32)、以及第二输出部(34)，根据时钟信号clkx2的上升沿和下降沿，对2位的数据进行2份锁存。在输入信号是mini－LVDS方式的情况下，利用第一数据保持部(32)以及第二输出部(34)，根据时钟信号clkx2的上升沿和下降沿来保持4个时钟的数据。之后，利用第一输出部(30)、第三输出部(38)、第四输出部(52)、以及第五输出部(54)，根据时钟信号clkx4的上升沿，对8位的数据进行1份锁存。

Description

半导体装置、显示装置以及信号获取方法
技术领域
本发明涉及半导体装置、显示装置以及信号获取方法。
背景技术
一般地，IC搭载有获取输入信号的接口。作为这样的IC，例如，存在一种用于使液晶显示器等显示面板显示图像的驱动用IC。驱动用IC具有从定时控制器用半导体装置接收用于使显示面板显示图像的数据信号、控制信号，并输出至显示面板的信号线的功能。
作为驱动用IC例如，在专利文献1中记载有能够根据输入方式获取以单输入方式和差动输入方式的不同的输入方式输入的信号的半导体电路。
专利文献1：日本特开2012－44256号公报
一般地，从定时控制器用半导体装置向驱动用IC的数据(信息)的输入方式主要采用差动输入方式。例如，作为差动输入方式的标准，列举RSDS(Reduced SwingDifferential Signaling：低摆幅差分信号)以及mini－LVDS(mini-Low VoltageDifferential Signaling：微型低电压差分信号)。
近年来，对于IC的接口，寻求高速化，寻求也能够应对比RSDS接口高速的mini－LVDS接口。
根据专利文献1所记载的技术，虽然能够对应单输入方式以及差动输入方式这两种方式，但对于不同的差动输入方式(例如RSDS以及mini－LVDS)则不能够对应。像这样，一般的现有的驱动用IC不具有输入不同的差动输入方式的功能。
因此，需要按定时控制器输出的每个信号进行驱动用IC的重新设计，需要经历长期的开发时间和重新设计所花费的成本。另外，还考虑在驱动用IC搭载对应不同的差动输入信号方式的电路的双方而利用选择信号等选择使用哪一个电路的方法，但担心在该情况下未被使用的电路成为多余的课题。
发明内容
本发明是为了解决上述的问题而提出的，其目的在于提供抑制电路规模的扩大，并且能够获取不同的差动方式的信号的半导体装置、显示装置、以及获取方法。
为了实现上述目的，本发明的半导体装置具备：时钟信号供给部，其供给多个时钟信号；输入端子，其被输入第一差动信号或者第二差动信号；输入数据控制装置，其具备根据从上述时钟信号供给部供给的时钟信号输出经由上述输入端子输入的输入数据的第一输出部，并控制上述输入数据的获取；第一输出端子，其与上述第一输出部连接，并输出与上述第一差动信号对应的信号；第二输出端子，其与上述第一输出端子电连接，并输出与上述第二差动信号对应的信号；以及选择器，其基于来自上述时钟切换信号供给部的切换信号，从由上述时钟信号供给部供给的多个时钟信号中选择与第一差动信号或者第二差动信号对应的时钟信号并供给至上述第一输出部。
本发明的显示装置具备显示面板；驱动用IC，其具备本发明的半导体装置，将基于利用上述半导体装置获取的输入数据而生成的信号输出至上述显示面板；以及定时控制器，其对上述半导体装置进行与输入数据的获取相关的指示。
本发明的信号获取方法是具备以下构件的半导体装置的信号获取方法，即：时钟信号供给部，其供给第一时钟信号以及第二时钟信号；输入端子，其被输入第一差动信号或者第二差动信号；输入数据控制装置，其具备根据从上述时钟信号供给部供给的时钟信号输出经由上述输入端子输入的输入数据的第一输出部，并控制上述输入数据的获取；第一输出端子，其与上述第一输出部连接，并输出与上述第一差动信号对应的信号；第二输出端子，其与上述第一输出端子电连接，并输出与上述第二差动信号对应的信号；选择器，其基于来自上述时钟切换信号供给部的切换信号，从由上述时钟信号供给部供给的上述第一时钟信号以及上述第二时钟信号中选择与第一差动信号或者第二差动信号对应的时钟信号并供给至上述第一输出部；第二输出部，其根据上述第一时钟信号，向供给第一时钟信号的第二数据保持部输出与上述第二差动信号对应的信号，并且将与上述第一差动信号对应的信号输出至第三输出端子；以及第三输出部，其与上述第二数据保持部连接，并根据上述第二时钟信号，来将与上述第二差动信号对应的信号输出至第四输出端子，根据所述信号获取方法，在上述输入端子被输入上述第一差动信号的情况下，包括：利用上述选择器，来选择与上述第一差动信号对应的第一时钟信号并供给至上述第一输出部的步骤；利用上述第一输出部，根据上述第一时钟信号来从上述第一输出端子输出上述输入数据的步骤；以及利用上述第二输出部，根据上述第一时钟信号来向被供给第一时钟信号的第二数据保持部输出与上述第二差动信号对应的信号，并且从第三输出端子输出与上述第一差动信号对应的信号的步骤，并且，在上述输入端子被输入上述第二差动信号的情况下，包括：利用上述选择器，来选择与上述第二差动信号对应的上述第二时钟信号并供给至上述第一输出部的步骤；利用上述第一输出部，根据上述第二时钟信号来从上述第三端子输出上述输入数据的步骤；以及利用上述第三输出部，根据上述第二时钟信号来从第四输出端子输出与上述第二差动信号对应的信号的步骤。
根据本发明，起到抑制电路规模的扩大，并且能够获取不同的差动方式的信号这一效果。
附图说明
图1是表示本实施方式的半导体装置的一个例子的示意图。
图2是在图1中表示为示意图的半导体装置的电路图。
图3是表示第一实施方式的半导体装置的一个例子的电路图。
图4是表示用于获取将第一实施方式的半导体装置作为接口来使用的IC中的8位的数据的结构的一个例子的示意图。
图5是表示第一实施方式的半导体装置作为RSDS接口发挥功能的情况下的动作的一个例子的时序图。
图6是表示第一实施方式的半导体装置作为mini－LVDS接口发挥功能的情况下的动作的一个例子的时序图。
图7是表示第二实施方式的显示装置的一个例子的结构的结构图。
图8是比较例的RSDS接口(半导体装置)的电路图。
图9是表示比较例的RSDS接口的动作的时序图。
图10是表示比较例的mini－LVDS接口(半导体装置)的电路图。
图11是表示比较例的mini－LVDS接口的动作的时序图。
符号说明
5…时钟切换信号供给部；10…半导体装置；12…输入端子；14、14A、14B、14C…时钟信号供给部；16…选择器；20…输入数据控制装置；22…第一输出端子；24…第二输出端子；30…第一输出部；32…第一数据保持部；34…第二输出部；36…第二数据保持部；38…第三输出部；40…数据第一锁存器；41…数据第二锁存器；42…第三输出端子；44…第四输出端子；50…接收器；52…第四输出部；54…第五输出部；60…四分频时钟生成电路；62…第五输出端子；64…第六输出端子；80…显示装置；82…定时控制器；84…驱动用IC；86…显示面板；
具体实施方式
以下，参照附图，对本实施方式进行详细说明。首先，对本实施方式的概略进行说明，之后，对具体的实施方式进行说明。
图1中示有提取出本实施方式的主要部分的半导体装置的示意图。此外，图1所示的半导体装置10示意性地表示出本实施方式的半导体装置10。本实施方式的半导体装置10具有获取不同的差动输入方式的信号，并将信号输出至搭载于设置有该半导体装置10等的其他的电路(内部电路等)的功能。即，半导体装置10作为与被输入的不同的差动输入方式分别对应的接口发挥功能。
如图1所示，半导体装置10具备输入端子12、时钟信号供给部14、选择器16、输入数据控制装置20、第一输出端子22、以及第二输出端子24。另外，输入数据控制装置20具备第一输出部30。
时钟信号供给部14具有将频率不同的时钟信号供给至输入数据控制装置20的功能。因此，时钟信号供给部14具备供给频率不同的时钟信号的时钟信号供给部14A以及时钟信号供给部14B。例如，时钟信号供给部14A将对规定的时钟信号进行了二分频(频率为规定的时钟信号的1/2倍)后的时钟信号供给至输入数据控制装置20。另外，时钟信号供给部14B将对规定的时钟信号进行了四分频(频率为规定的时钟信号的1/4倍)后的时钟信号供给至输入数据控制装置20。这些时钟信号被直接供给至输入数据控制装置20，并且经由选择器16供给至输入数据控制装置20的第一输出部30。
选择器16根据由时钟切换信号供给部5供给的时钟切换信号，选择由时钟信号供给部14供给的时钟信号的某一个，并输出至第一输出部30。此外，在本实施方式中，时钟切换信号供给部5以与半导体装置10独立的方式设置，但也可以是半导体装置10自身具备。
在本实施方式的半导体装置10中，经由输入端子12，将差动输入方式的输入信号输入至第一输出部30。如以上述方式那样，向输入端子12输入不同的输入方式的信号。
输入数据控制装置20的第一输出部30根据经由选择器16供给的时钟信号，获取从输入端子12输入的输入信号，并输出至输入数据控制装置20的外部(后段的电路)。向第一输出部30供给的时钟信号是频率不同的信号，因此第一输出部30根据供给的时钟信号，获取从输入端子12输入的输入信号的定时不同。
在本实施方式的半导体装置10中，基于从时钟信号供给部14A供给的时钟信号将第一输出部30获取的信号经由第一输出端子22输出至半导体装置10的外部(后段的电路)。另外，在半导体装置10中，基于从时钟信号供给部14B供给的时钟信号将第一输出部30获取的信号经由第二输出端子24输出至半导体装置10的后段的电路。
在图2中示有在图1中表示为示意图的半导体装置的电路图。图2所示的半导体装置10的时钟信号供给部14将规定的频率的时钟信号clk、规定的频率的1/2倍的时钟信号clkx2、以及规定的频率的1/4倍的时钟信号clkx4供给至输入数据控制装置20。从时钟信号供给部14C供给的时钟信号clk被直接供给至输入数据控制装置20。从时钟信号供给部14A供给的时钟信号clkx2被直接供给至输入数据控制装置20，并且经由选择器16被供给至输入数据控制装置20。另外，从时钟信号供给部14B供给的时钟信号clkx4被直接供给至输入数据控制装置20，并且经由选择器16被供给至输入数据控制装置20。此外，时钟信号clkx2以及时钟信号clkx4也可以对时钟信号clk进行分频来生成。
图2所示的半导体装置10的输入数据控制装置20具备第一输出部30、第一数据保持部32、第二输出部34、第二数据保持部36、第三输出部38、以及数据第一锁存器40。本实施方式的第一输出部30、第一数据保持部32、第二输出部34、第二数据保持部36、第三输出部38、以及数据第一锁存器40如图2所示，使用D型触发器电路。
数据第一锁存器40具有以与时钟信号clk对应的定时来获取从输入端子12输入的输入信号并输出的功能。
从数据第一锁存器40输出的信号被输入至第一数据保持部32以及第二输出部34。第一数据保持部32具有以与时钟信号clkx2的下降沿对应的定时来获取从数据第一锁存器40输入的信号并输出的功能。从第一数据保持部32输出的信号被输入至第一输出部30。第一输出部30具有以与经由选择器16输入的时钟信号clkx2或者时钟信号clkx4对应的定时来获取从第一数据保持部32输入的信号并输出的功能。
在从输入端子12输入的差动输入方式的输入信号是第一信号(例如，与RSDS方式对应的信号)的情况下，根据时钟切换信号供给部5的指示(切换信号ifsel)，选择器16选择时钟信号clkx2并供给至第一输出部30。另外，在从输入端子12输入的差动输入方式的输入信号是第二信号(例如，与mini－LVDS方式对应的信号)的情况下，根据时钟切换信号供给部5的指示(切换信号ifsel)，选择器16选择时钟信号clkx4并供给至第一输出部30。通过第一输出部30根据时钟信号clkx2获取的信号经由第一输出端子22被输出至半导体装置10的后段的电路。通过第一输出部30根据时钟信号clkx4获取的信号经由第二输出端子24被输出至半导体装置10的后段的电路。
另一方面，第二输出部34具有以与时钟信号clkx2的上升沿对应的定时来获取从数据第一锁存器40输入的信号并输出的功能。从第二输出部34输出的信号经由第三输出端子42被输出至半导体装置10的后段的电路，并且输入至第二数据保持部36。
第二数据保持部36具有以与时钟信号clkx2对应的定时来获取从第二输出部34输入的信号并输出的功能。从第二数据保持部36输出的信号被输入至第三输出部38。第三输出部38具有以与时钟信号clkx4对应的定时来获取从第二数据保持部36输入的信号并输出的功能。从第三输出部38输出的信号经由第四输出端子44被输出至半导体装置10的后段的电路。
在图2所示的半导体装置10作为与第一输入信号对应的接口发挥功能的情况下，将时钟信号clkx2从选择器16供给至输入数据控制装置20。半导体装置10将根据时钟信号clkx2获取的输入信号经由第一输出端子22以及第三输出端子42输出至后段的电路。另外，在半导体装置10作为与第二输入信号对应的接口发挥功能的情况下，将时钟信号clkx4从选择器16供给至输入数据控制装置20。半导体装置10将根据时钟信号clkx4获取的输入信号经由第二输出端子24以及第四输出端子44输出至后段的电路。
接下来，对本实施方式的半导体装置10的具体的一个例子进行说明。
[第一实施方式]
在本实施方式中，作为具体的一个例子，对输入与RSDS方式对应的输入信号以及与mini－LVDS方式对应的输入信号的任意一个，半导体装置10作为RSDS接口或者mini－LVDS接口发挥功能的情况进行说明。在作为RSDS接口发挥功能的情况下，半导体装置10作为对2位的数据进行2份锁存的电路发挥功能。另外，在作为mini－LVDS接口发挥功能的情况下，半导体装置10作为对8位的数据进行1份锁存的电路发挥功能。
在图3中，示有本实施方式的半导体装置10的一个例子的电路图。此外，在图3中，为了避免记载变得繁琐，省略时钟切换信号供给部5、第一输出端子22、第二输出端子24、第三输出端子42、以及第四输出端子44的记载。
时钟信号供给部14具备对规定的时钟信号clk进行二分频的由D型触发器电路构成的时钟信号供给部14A、对时钟信号clk进行四分频的时钟信号供给部14B、反转电路60A、选择器60B、以及反转电路60F。另外，时钟信号供给部14B具备D型触发器电路60C、60D、以及反转电路60E。此外，在图3所示的半导体装置10的时钟信号供给部14中，将从外部供给的时钟信号clk保持原样地供给至输入数据控制装置20，因此未设置时钟信号供给部14C。然而，在从外部供给的时钟信号与时钟信号clk不同的情况下，设置基于从外部供给的时钟信号生成时钟信号clk并供给至输入数据控制装置20的时钟信号供给部14C。
将输入至时钟信号供给部14的规定的时钟信号clk、以及时钟信号clk通过反转电路60A反转后的信号输入至选择器60B。在选择器60B根据由时钟切换信号供给部5供给的时钟切换信号ifsel，作为RSDS接口发挥功能的情况下，将时钟信号clk输出至时钟信号供给部14A。另外，在选择器60B作为mini－LVDS接口发挥功能的情况下，将时钟信号clk的反转信号输出至时钟信号供给部14A。时钟信号供给部14A具有通过以与时钟信号clk或者其反转信号对应的定时来获取QN的输出，并经由反转电路60F输出，来生成对规定的时钟信号clk进行了二分频的时钟信号clkx2，并输出至输入数据控制装置20(数据第二锁存器41)以及时钟信号供给部14B的功能。
时钟信号供给部14B的D型触发器电路60C以与时钟信号clkx2的下降沿对应的定时来获取QN的输出，并输出至D型触发器电路60D。
D型触发器电路60D具有以与时钟信号clkx2的上升沿对应的定时来获取D型触发器电路60C的Q的输出，并经由反转电路60E输出至输入数据控制装置20的数据第二锁存器41的功能。像这样，时钟信号供给部14B具有生成对时钟信号clk进行了四分频的时钟信号clkx4并供给至输入数据控制装置20的数据第二锁存器41的功能。此外，时钟信号供给部14A的D型触发器电路、以及D型触发器电路60C、60D在信号clkre是低电平的期间，进行时钟信号clkx2、clkx4的生成。在本实施方式中，以规定的定时，将信号clkre从外部输入至半导体装置10。
接收器50具有接受经由输入端子12输入至半导体装置10的RSDS方式的输入信号dp、dn或者mini－LVDS方式的输入信号xp、xn，并输出至输入数据控制装置20的数据第一锁存器40的功能。
本实施方式的输入数据控制装置20包含数据第一锁存器40以及数据第二锁存器41。数据第一锁存器40具备D型触发器电路40A、40B、以及反转电路40C。规定的时钟信号clk从时钟信号供给部14输入至反转电路40C。向数据第一锁存器40的D型触发器电路40A以及40B输入从接收器50输出的输入信号。另外，向D型触发器电路40A输入规定的时钟信号clk的反转信号。向D型触发器电路40B从时钟信号供给部14输入规定的时钟信号clk。即，数据第一锁存器40具有分为时钟信号clk的下降沿和上升沿来锁存从接收器50输入的输入信号的功能。
数据第二锁存器41具备第一输出部30、第一数据保持部32、第二输出部34、第二数据保持部36、第三输出部38、第四输出部52、以及第五输出部54。另外，本实施方式的数据第二锁存器41具备选择器16。此外，如上所述那样，选择器16也可以设置在数据第二锁存器41(输入数据控制装置20)的外部。
第一数据保持部32具备D型触发器电路32A、32B。D型触发器电路32A具有以与时钟信号clkx2对应的定时来获取D型触发器电路40A的输出信号neg＿d，并输出信号d[3]的功能。另外，D型触发器电路32B具有以与时钟信号clkx2对应的定时来获取D型触发器电路40B的输出信号pos＿d，并输出信号d[2]的功能。
第一数据保持部32与第一输出部30连接。第一输出部30具备D型触发器电路30A、30B。选择器16基于从时钟切换信号供给部5供给的时钟切换信号ifsel，在半导体装置10作为RSDS接口发挥功能的情况下，选择时钟信号clkx2供给至第一输出部30。另一方面，在半导体装置10作为mini－LVDS发挥功能的情况下，选择器16选择时钟信号clkx4供给至第一输出部30。
D型触发器电路30A以与时钟信号clkx2或者时钟信号clkx4对应的定时来获取信号d[3]并输出。D型触发器电路30B以与时钟信号clkx2或者时钟信号clkx4对应的定时来获取信号d[2]并输出。在半导体装置10作为RSDS接口发挥功能的情况下，第一输出部30的输出lv＿1st[1:0]经由第一输出端子22被输出至后段的电路。另一方面，在半导体装置10作为mini－LVDS接口发挥功能的情况下，第一输出部30的输出作为lv[2]、lv[3]经由第二输出端子24被输出至后段的电路。
第二输出部34具备D型触发器电路34A、34B。D型触发器电路34A具有以与时钟信号clkx2对应的定时来获取D型触发器电路40A的输出信号neg＿d并输出信号pre＿d[1]的功能。另外，D型触发器电路34B具有以与时钟信号clkx2对应的定时来获取D型触发器电路40B的输出信号pos＿d并输出信号pre＿d[0]的功能。在半导体装置10作为RSDS接口发挥功能的情况下，第二输出部34的输出lv＿2nd[1:0]经由第三输出端子42被输出至后段的电路。
第二输出部34与第二数据保持部36连接。第二数据保持部36具备D型触发器电路36A、36B。D型触发器电路36A具有以与时钟信号clkx2对应的定时来获取信号pre＿d[1]并输出信号d[1]的功能。D型触发器电路36B具有以与时钟信号clkx2对应的定时来获取信号pre＿d[0]并输出信号d[0]的功能。
第二数据保持部36与第三输出部38连接。第三输出部38具备D型触发器电路38A、38B。D型触发器电路38A具有以与时钟信号clkx4对应的定时来获取信号d[1]并输出的功能。D型触发器电路38B以与时钟信号clkx4对应的定时来获取信号d[0]并输出。在半导体装置10作为mini－LVDS接口发挥功能的情况下，第三输出部38的输出作为lv[1]、lv[0]经由第四输出端子44被输出至后段的电路。
另外，第四输出部52具备D型触发器电路52A、52B。D型触发器电路52A具有以与时钟信号clkx4对应的定时来获取信号pre＿d[1]并输出的功能。D型触发器电路52B具有以与时钟信号clkx4对应的定时来获取信号pre＿d[0]并输出的功能。在半导体装置10作为mini－LVDS接口发挥功能的情况下，第四输出部52的输出作为lv[4]、lv[5]经由第五输出端子621(参照图4)被输出至后段的电路。
另外，第五输出部54具备D型触发器电路54A、54B。D型触发器电路54A具有以与时钟信号clkx4对应的定时来获取信号neg＿d并输出的功能。D型触发器电路54B具有以与时钟信号clkx4对应的定时来获取信号pos＿d并输出的功能。在半导体装置10作为mini－LVDS接口发挥功能的情况下，第五输出部54的输出作为lv[6]、lv[7]经由第五输出端子641(参照图4)被输出至后段的电路。
在本实施方式的半导体装置10中，如上所述，在作为RSDS接口发挥功能的情况下，对2位的数据进行2份(lv＿1st[1:0]、lv＿2nd[1:0])锁存，在作为mini－LVDS接口发挥功能的情况下，对8位的数据进行以1份(lv[7:0])锁存。因此，在将本实施方式的半导体装置10作为接口来使用的IC中，为了在输入信号是RSDS的情况下获取8位的数据，需要4组输入数据控制装置20。在图4中示有将本实施方式的半导体装置10作为接口来使用的IC中的用于获取8位的数据的结构的示意图。
在图4所示的IC中，为了获取8位的RSDS方式的输入信号(数据)，具备4组接收器50(501～504)以及输入数据控制装置20(201～204)。此外，时钟信号供给部14对于4组接收器50以及输入数据控制装置20能够共用。即，IC与接收器50以及输入数据控制装置20的组数无关，具备一个时钟信号供给部14。
在输入信号是RSDS方式的情况下，从输入数据控制装置201经由第一输出端子221输出的数据lv＿1[1:0]、从输入数据控制装置202经由第一输出端子222输出的数据lv＿1[3:2]、从输入数据控制装置203经由第一输出端子223输出的数据lv＿1[5:4]、以及从输入数据控制装置204经由第一输出端子224输出的数据lv＿1[7:6]在半导体装置10的外部，连接为总线信号，作为lv＿1[7:0]被供给。
另外，从输入数据控制装置201经由第一输出端子421输出的数据lv＿2[1:0]、从输入数据控制装置202经由第一输出端子422输出的数据lv＿2[3:2]、从输入数据控制装置203经由第一输出端子423输出的数据lv＿2[5:4]、以及从输入数据控制装置204经由第一输出端子424输出的数据lv＿2[7:6]在半导体装置10的外部，连接为总线信号，作为lv＿2[7:0]被供给。
像这样，在输入了RSDS方式的输入信号的情况下，利用4组接收器50以及输入数据控制装置20，对8位的数据进行2份获取。
另一方面，在输入信号是mini－LVDS方式的情况下，从输入数据控制装置201经由第四输出端子441输出的数据lv[1:0]、经由第二输出端子241输出的数据lv[3:2]、经由第五输出端子621输出的数据lv[5：4]、以及经由第六输出端子641输出的数据lv[7:6]在半导体装置10的内部连接并作为lv[7:0]被供给。
像这样，在输入了mini－LVDS方式的输入信号的情况下，利用1组接收器50以及输入数据控制装置20，对8位的数据进行1份获取。此外，在本实施方式的IC中，配合输入了RSDS方式的输入信号的情况，为了获取2份的数据，驱动4组接收器50以及输入数据控制装置20中的2组。例如，驱动接收器501以及输入数据控制装置201和接收器502以及输入数据控制装置202，来获取2份的输入信号。在该情况下，对于未使用(驱动)的其他2组接收器50(503、504)以及输入数据控制装置20(203、204)，通过切断电源供给来实现节省电力化。
接下来，对本实施方式的半导体装置10的动作进行说明。首先，对半导体装置10作为RSDS接口发挥功能的情况下的动作进行说明。图5中示有半导体装置10作为RSDS接口发挥功能的情况下的动作的一个例子的时序图。在半导体装置10作为RSDS接口发挥功能的情况下，根据从时钟切换信号供给部5供给的切换信号ifsel，选择器16选择时钟信号clkx2并输出至第一输出部30。在作为RSDS接口发挥功能的情况下，由于不使用时钟信号供给部14的四分频时钟生成电路60生成的时钟信号clkx4，所以在图5所示的时序图中，省略记载。
数据第一锁存器40根据从时钟信号供给部14供给的时钟信号clk的上升沿和下降沿，对从接收器50输入的输入信号(RSDS－Data)进行2份锁存。
第一数据保持部32以时钟信号clkx2的下降沿对1份输入信号(1st Data)进行锁存(图5，参照d[3:2])。之后，第一输出部30以时钟信号clkx2的上升沿锁存从第一数据保持部32输出的信号1st Data，并输出lv＿1st[1:0]。通过使用4组输入数据控制装置20，从第一输出部30输出作为8位的数据的lv＿1st[7:0]。
另一方面，第二输出部34以时钟信号clkx2的上升沿锁存从数据第一锁存器40输出的信号2nd Data，输出lv＿2nd[1:0]。通过使用4组输入数据控制装置20，从第二输出部34输出作为8位的数据的lv＿2nd[7:0]。
接下来，对半导体装置10作为mini－LVDS接口发挥功能的情况下的动作进行说明。图6中示有半导体装置10作为mini－LVDS接口发挥功能的情况下的动作的一个例子的时序图。在半导体装置10作为mini－LVDS接口发挥功能的情况下，根据从时钟切换信号供给部5供给的切换信号ifsel，选择器16选择时钟信号clkx4并输出至第一输出部30。
数据第一锁存器40根据从时钟信号供给部14供给的时钟信号clk的上升沿和下降沿，对从接收器50输入的输入信号(miniLVDS－Data)进行2份锁存。根据时钟信号clk的上升沿锁存的数据(x[0]、x[2]、x[4]、x[6])作为信号pos＿d从D型触发器电路40B输出。根据时钟信号clk的下降沿锁存的数据(x[1]、x[3]、x[5]、x[7])作为信号neg＿d从D型触发器电路40A输出。
第二输出部34以与时钟信号clkx2的上升沿对应的定时来锁存信号pos＿d以及信号neg＿d，并输出信号pre＿d[1:0](x[1:0]、x[5:4])。之后，第二数据保持部36以与时钟信号clkx2的下降沿对应的定时来锁存信号pre＿d[1:0]，并输出信号d[1:0](x[1:0]、x[5:4])。
第一数据保持部32以与时钟信号clkx2的下降沿对应的定时来锁存信号pos＿d以及信号neg＿d，并输出信号d[3:2](x[3:2]、x[7:6])。
在半导体装置10作为mini－LVDS接口发挥功能的情况下，从时钟信号供给部14向第一输出部30、第三输出部38、第四输出部52、以及第五输出部54供给时钟信号clkx4。因此，第一输出部30、第三输出部38、第四输出部52、以及第五输出部54根据时钟信号clkx4的上升沿，分别锁存输入的信号并输出。
像这样，将由数据第二锁存器41锁存的8位的数据的1份作为1stData(x[7:0])从半导体装置10输出至后段的电路。
(RSDS接口的比较例)
作为本实施方式的半导体装置10的比较例，对作为RSDS接口发挥功能的以往的半导体装置进行说明。图8示有比较例的半导体装置100的电路图。比较例的半导体装置100具备接收器150、输入数据控制装置120、以及时钟信号供给部114。输入数据控制装置120具备数据第一锁存器140以及数据第二锁存器141。
接收器150以及数据第一锁存器140是与第一实施方式的半导体装置10的接收器50以及数据第一锁存器40相同的结构。
时钟信号供给部114具备D型触发器电路和反转电路，基于时钟信号clk，生成二分频后的时钟信号clkx2，并供给至数据第二锁存器141。
数据第二锁存器141具备第一输出部130、第一数据保持部132、以及第二输出部134。第一输出部130、第一数据保持部132、以及第二输出部134分别具备2个D型触发器电路。第一输出部130、第一数据保持部132、以及第二输出部134均具有根据时钟信号clkx2获取信号并输出的功能。
图9中示有表示比较例的半导体装置100的动作的时序图。
数据第一锁存器140根据从时钟信号供给部114供给的时钟信号clk的上升沿和下降沿，对从接收器150输入的输入信号(RSDS－Data)进行2份锁存。
数据第二锁存器141能够以与时钟信号clkx2的上升沿和下降沿对应的定时来获取数据第一锁存器140锁存的数据，并对2位的数据进行2份锁存。
半导体装置100与第一实施方式的半导体装置10相同，能够以4组对8位的数据进行2份(lv＿1st[7:0]、lv＿2nd[7:0])获取。
像这样，以往的半导体装置100能够通过使用12组，对8位的数据进行6份锁存。
(mini－LVDS的比较例)
作为本实施方式的半导体装置10的比较例，对作为mini－LVDS接口发挥功能的以往的半导体装置进行说明。图10示有比较例的半导体装置200的电路图。比较例的半导体装置200具备接收器250、输入数据控制装置220、以及时钟信号供给部214。输入数据控制装置220具备数据第一锁存器240以及数据第二锁存器241。
接收器250是与第一实施方式的半导体装置10的接收器50相同的结构。
时钟信号供给部214具备3个D型触发器电路和2个反转电路，基于时钟信号clk、clkx2，生成对时钟信号clk进行了四分频后的时钟信号clkx4，并供给至数据第二锁存器241。
数据第一锁存器240按每一位设置有D型触发器电路，具备8个D型触发器电路。
数据第二锁存器241具备8个D型触发器电路。8个D型触发器电路具有根据任意的时钟信号clkx4，获取从数据第一锁存器240输出的信号并输出的功能。
图11中示有表示比较例的半导体装置200的动作的时序图。
数据第一锁存器240对从接收器250输入的输入信号(miniLVDS－Data)，以根据由时钟信号供给部114供给的时钟信号clk的上升沿锁存4位、根据下降沿锁存4位，合计锁存8位的数据。
数据第二锁存器241能够以与时钟信号clkx4的上升沿对应的定时来获取数据第一锁存器240锁存的8位的数据，并对8位的数据进行1份(lv[7:0])锁存。
像这样，以往的半导体装置200能够通过使用6组，来对8位的数据进行6份锁存。
[第二实施方式]
在本实施方式中，对将第一实施方式的半导体装置10作为显示装置的驱动用IC的接口来使用的情况进行说明。
图7中示出表示本实施方式的显示装置的一个例子的结构的结构图。如图7所示，本实施方式的显示装置80具备定时控制器82、n个驱动用IC84(841～84n)、以及显示面板86。
作为显示面板86的一个例子，列举液晶显示器。
从定时控制器82向驱动用IC84输入用于使显示面板86显示图像的数据信号、控制信号。各驱动用IC84分别搭载有在第一实施方式中说明的半导体装置10。在各驱动用IC84中，由于半导体装置10作为接口发挥功能，所以能够从定时控制器82获取数据信号、控制信号。因此，本实施方式的各驱动用IC84能够获取RSDS方式的差动输入信号以及mini－LVDS方式的差动输入信号的任意一个。各驱动用IC84基于从定时控制器82获取的信号，利用半导体装置10的后段的电路(省略图示)实施规定的处理，输出至显示面板86的信号线。
像这样在本实施方式的显示装置80中，驱动用IC84能够获取RSDS方式的差动输入信号以及mini－LVDS方式的差动输入信号的任意一个，所以定时控制器82的输出与是RSDS方式以及mini－LVDS的哪一种无关，都能够适当地获取差动输入信号。
由此，在本实施方式中，无需按照定时控制器82输出的信号(信号的方式)，重新设计驱动用IC84，不需要经历长期的开发时间、重新设计所花费的成本等。
如以上说明所述，上述实施方式的半导体装置10具备接收器50、时钟信号供给部14、输入数据控制装置20。另外，输入数据控制装置20具备数据第一锁存器40、数据第二锁存器41。数据第一锁存器40包含有2个D型触发器电路。数据第二锁存器41包含有14个D型触发器电路和选择器16。
即，半导体装置10通过对作为RSDS接口发挥功能的以往的半导体装置100追加触发器电路(第四输出部52、第五输出部54)以及选择器16，来实现作为mini－LVDS接口的功能。
在半导体装置10作为RSDS接口发挥功能的情况下，将由接收器50接收到的输入信号利用数据第一锁存器40分为时钟信号clk的上升沿和下降沿来锁存2位的数据。数据第二锁存器41利用第一输出部30、第一数据保持部32、以及第二输出部34，根据时钟信号clkx2的上升沿和下降沿，对2位的数据进行2份锁存。
另外，在半导体装置10作为mini－LVDS接口发挥功能的情况下，将由接收器50接受到的输入信号利用数据第一锁存器40分为时钟信号clk的上升沿和下降沿来锁存2位的数据。数据第二锁存器41利用第一数据保持部32以及第二输出部34，将从数据第一锁存器40输出的信号neg＿d、pos＿d根据时钟信号clkx2的上升沿和下降沿保持4个时钟。之后，数据第二锁存器41通过第一输出部30、第三输出部38、第四输出部52、以及第五输出部54，根据时钟信号clkx4的上升沿，对8位的数据进行1份锁存。
因此，半导体装置10能够作为与不同的差动方式(RSDS方式以及mini－LVDS方式)对应的接口发挥功能。
作为具体的一个例子，对8位的数据进行以6份锁存的情况进行说明。在以往的IC(驱动用IC84等)中，作为RSDS接口需要12组半导体装置100(输入数据控制装置120)，作为mini－LVDS接口需要6组半导体装置200(输入数据控制装置220)。因此，输入数据控制装置120、220所使用的D型触发器电路整体需要8个×12组+16个×6组＝96个+96个＝192个。
与此相对，在应用了本实施方式的半导体装置10的IC(驱动用IC84等)中，具备6组本实施方式的半导体装置10(输入数据控制装置20)、和作为RSDS接口具备6组半导体装置100(输入数据控制装置120)即可。因此，输入数据控制装置20、120所使用的D型触发器电路整体需要16个×6组+8个×6组＝96个+48个＝144个。像这样，通过使用本实施方式的半导体装置10，能够减少D型触发器电路的数量，由此，能够抑制电路面积的增加。
另外，在作为mini－LVDS接口的半导体装置200的输入数据控制装置220中，8个D型触发器电路根据时钟信号clk进行了动作。与此相对，在本实施方式的半导体装置10的输入数据控制装置20中，2个D型触发器电路(数据第一锁存器40)根据时钟信号clk动作，6个D型触发器电路(第一数据保持部32、第二输出部34、第二数据保持部36)根据时钟信号clkx2动作。像这样在半导体装置10的输入数据控制装置20中，D型触发器电路以比时钟信号clk低的频率动作，所以能够抑制消耗电流。
因此，本实施方式的半导体装置10抑制电路规模的扩大，所以能够抑制电路面积，并且获取不同的差动方式的信号。
此外，在对8位的数据进行6份锁存的情况进行了说明的具体的一个例子中，使用6组半导体装置10的输入数据控制装置20，并对RSDS接口以及mini－LVDS接口进行了共享化，但共享化的输入数据控制装置20的数(组)并不限于此，能够根据IC(驱动用IC84等)的使用等来确定。
另外，在上述各实施方式中，作为输入至半导体装置10的差动输入方式的输入信号，对RSDS方式的输入信号以及mini－LVDS方式的输入信号进行了说明，但并不限于此也可以是其他的输入信号。另外，在上述各实施方式中，对获取8位的数据(输入信号)的情况进行了说明，但并不对数据的位数进行限定。
另外，其他的在上述各实施方式中说明的半导体装置10、时钟信号供给部14、输入数据控制装置20、以及显示装置80等的结构、动作等是一个例子，当然在不脱离本发明的主旨的范围内能够根据状况变更。

Claims (14)

1.一种半导体装置，其特征在于，具备：
时钟信号供给部，其供给多个时钟信号；
输入端子，其被输入第一差动信号或者第二差动信号；
输入数据控制装置，其具备根据从所述时钟信号供给部供给的时钟信号输出经由所述输入端子输入的输入数据的第一输出部，并控制所述输入数据的获取；
第一输出端子，其与所述第一输出部连接，并输出与所述第一差动信号对应的信号；
第二输出端子，其与所述第一输出端子电连接，并输出与所述第二差动信号对应的信号；以及
选择器，其基于来自时钟切换信号供给部的切换信号，从由所述时钟信号供给部供给的多个时钟信号中选择与第一差动信号或者第二差动信号对应的时钟信号并供给至所述第一输出部。
2.根据权利要求1所述的半导体装置，其特征在于，
所述时钟信号供给部将第一时钟信号、以及比所述第一时钟信号频率低的第二时钟信号供给至所述输入数据控制装置。
3.根据权利要求1或者权利要求2所述的半导体装置，其特征在于，
所述选择器选择从所述时钟信号供给部供给的第一时钟信号或者第二时钟信号中的任意一方并供给至所述第一输出部。
4.根据权利要求1所述的半导体装置，其特征在于，
所述第一输出部根据从所述时钟信号供给部供给的第一时钟信号或者第二时钟信号的电平上升为高电平的迁移、或者下降为低电平的迁移中的任意一方的迁移来进行所述输入数据的保持，
所述半导体装置具备与所述第一输出部的前段连接的第一数据保持部，该第一数据保持部在所述第一时钟信号的电平的迁移是与所述第一输出部进行输入数据的保持的信号的电平的迁移不同的另一迁移的情况下，根据所述第一时钟信号的电平的迁移来进行数据保持。
5.根据权利要求4所述的半导体装置，其特征在于，
所述第一数据保持部由触发器电路构成。
6.根据权利要求1所述的半导体装置，其特征在于，具备：
第二数据保持部，其被供给第一时钟信号；
第二输出部，其根据从所述时钟信号供给部供给的所述第一时钟信号，来向所述第二数据保持部输出与所述第二差动信号对应的信号，并且将与所述第一差动信号对应的信号输出至第三输出端子；以及
第三输出部，其与所述第二数据保持部连接，并根据从所述时钟信号供给部供给的第二时钟信号，来将与所述第二差动信号对应的信号输出至第四输出端子。
7.根据权利要求6所述的半导体装置，其特征在于，
所述第一输出部、所述第二输出部、以及所述第三输出部由触发器电路构成。
8.根据权利要求6或者7所述的半导体装置，其特征在于，
所述第二数据保持部由触发器电路构成。
9.根据权利要求1所述的半导体装置，其特征在于，
所述第一差动信号是基于RSDS输入方式的信号。
10.根据权利要求1所述的半导体装置，其特征在于，
所述第二差动信号是基于mini－LVDS输入方式的信号。
11.根据权利要求6所述的半导体装置，其特征在于，具备第四输出部，所述第四输出部根据从所述时钟信号供给部供给的第二时钟信号，将从所述第二输出部输出的信号输出至第五输出端子。
12.根据权利要求1所述的半导体装置，其特征在于，具备第五输出部，所述第五输出部根据从所述时钟信号供给部供给的第二时钟信号，将经由所述输入端子输入的输入数据输出至第六输出端子。
13.一种显示装置，其特征在于，具备：
显示面板；
驱动用IC，其具备权利要求1～12中任意一项所述的半导体装置，并将基于利用所述半导体装置获取的输入数据而生成的信号输出至所述显示面板；以及
定时控制器，其对所述半导体装置进行与输入数据的获取相关的指示。
14.一种信号获取方法，是半导体装置的信号获取方法，该半导体装置具备：
时钟信号供给部，其供给第一时钟信号以及第二时钟信号；
输入端子，其被输入第一差动信号或者第二差动信号；
输入数据控制装置，其具备根据从所述时钟信号供给部供给的时钟信号输出经由所述输入端子输入的输入数据的第一输出部，并控制所述输入数据的获取；
第一输出端子，其与所述第一输出部连接，并输出与所述第一差动信号对应的信号；
第二输出端子，其与所述第一输出端子电连接，并输出与所述第二差动信号对应的信号；
选择器，其基于来自时钟切换信号供给部的切换信号，从由所述时钟信号供给部供给的所述第一时钟信号以及所述第二时钟信号中选择与第一差动信号或者第二差动信号对应的时钟信号并供给至所述第一输出部；
第二输出部，其根据所述第一时钟信号，来向被供给第一时钟信号的第二数据保持部输出与所述第二差动信号对应的信号，并且将与所述第一差动信号对应的信号输出至第三输出端子；以及
第三输出部，其与所述第二数据保持部连接，并根据所述第二时钟信号，来将与所述第二差动信号对应的信号输出至第四输出端子，
所述信号获取方法的特征在于，
在所述输入端子被输入所述第一差动信号的情况下，包括：
利用所述选择器，来选择与所述第一差动信号对应的第一时钟信号并供给至所述第一输出部的步骤；
利用所述第一输出部，根据所述第一时钟信号来从所述第一输出端子输出所述输入数据的步骤；以及
利用所述第二输出部，根据所述第一时钟信号来向被供给第一时钟信号的第二数据保持部输出与所述第二差动信号对应的信号，并且从第三输出端子输出与所述第一差动信号对应的信号的步骤，并且，
在所述输入端子被输入所述第二差动信号的情况下，包括：
利用所述选择器，来选择与所述第二差动信号对应的所述第二时钟信号并供给至所述第一输出部的步骤；
利用所述第一输出部，根据所述第二时钟信号来从所述第三输出端子输出所述输入数据的步骤；以及
利用所述第三输出部，根据所述第二时钟信号来从第四输出端子输出与所述第二差动信号对应的信号的步骤。
CN201410273275.2A 2013-06-20 2014-06-18 半导体装置、显示装置以及信号获取方法 Active CN104242904B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-129918 2013-06-20
JP2013129918A JP6130239B2 (ja) 2013-06-20 2013-06-20 半導体装置、表示装置、及び信号取込方法

Publications (2)

Publication Number Publication Date
CN104242904A CN104242904A (zh) 2014-12-24
CN104242904B true CN104242904B (zh) 2018-10-02

Family

ID=52110508

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410273275.2A Active CN104242904B (zh) 2013-06-20 2014-06-18 半导体装置、显示装置以及信号获取方法

Country Status (3)

Country Link
US (1) US9390685B2 (zh)
JP (1) JP6130239B2 (zh)
CN (1) CN104242904B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150162918A1 (en) * 2013-12-05 2015-06-11 Arm Limited Digital output clock generation
JP6503214B2 (ja) * 2015-03-30 2019-04-17 ルネサスエレクトロニクス株式会社 電子装置
JP2018182542A (ja) * 2017-04-13 2018-11-15 ラピスセミコンダクタ株式会社 入力データ制御装置、表示装置、及び信号取込方法
JP7393079B2 (ja) * 2019-03-26 2023-12-06 ラピスセミコンダクタ株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540159A (zh) * 2008-03-20 2009-09-23 安纳帕斯股份有限公司 在空时段期间发送时钟信号的显示设备和方法
CN101833924A (zh) * 2009-03-11 2010-09-15 奇景光电股份有限公司 具有时钟信号内嵌传送的液晶显示器
CN103076558A (zh) * 2011-10-25 2013-05-01 Lsi公司 用于扫描链的动态时钟域旁路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0292012A (ja) * 1988-09-29 1990-03-30 Toshiba Corp パルス発生回路
JP2002311912A (ja) * 2001-04-16 2002-10-25 Hitachi Ltd 表示装置
US6836149B2 (en) * 2002-04-12 2004-12-28 Stmicroelectronics, Inc. Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
KR100697287B1 (ko) * 2005-07-14 2007-03-20 삼성전자주식회사 소스 드라이버 및 소스 드라이버의 구동 방법
JP2009145874A (ja) * 2007-12-11 2009-07-02 Lg Display Co Ltd 液晶表示装置
JP2009294379A (ja) * 2008-06-04 2009-12-17 Toshiba Mobile Display Co Ltd 液晶表示装置
JP5649864B2 (ja) * 2010-08-12 2015-01-07 ラピスセミコンダクタ株式会社 半導体回路及び半導体回路の信号取込方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101540159A (zh) * 2008-03-20 2009-09-23 安纳帕斯股份有限公司 在空时段期间发送时钟信号的显示设备和方法
CN101833924A (zh) * 2009-03-11 2010-09-15 奇景光电股份有限公司 具有时钟信号内嵌传送的液晶显示器
CN103076558A (zh) * 2011-10-25 2013-05-01 Lsi公司 用于扫描链的动态时钟域旁路

Also Published As

Publication number Publication date
CN104242904A (zh) 2014-12-24
JP2015005874A (ja) 2015-01-08
US9390685B2 (en) 2016-07-12
US20140375617A1 (en) 2014-12-25
JP6130239B2 (ja) 2017-05-17

Similar Documents

Publication Publication Date Title
CN104242904B (zh) 半导体装置、显示装置以及信号获取方法
CN102385305B (zh) 功耗控制装置、钟表装置、电子设备以及功耗控制方法
CN105390159B (zh) 半导体装置的输入/输出电路和方法及具有其的系统
CN104835465B (zh) 移位寄存器、栅极驱动电路及液晶显示面板
CN111292693B (zh) 数据驱动器、显示设备及操作显示设备的方法
CN104103248B (zh) 显示设备和显示面板驱动器
CN103703507A (zh) 液晶显示装置及其驱动方法
CN101329663A (zh) 一种实现管脚分时复用的装置及方法
CN108877662A (zh) 栅极驱动电路及其控制方法、显示装置
TW200841314A (en) A method for improving the EMI performance of LCD device
CN106487362A (zh) 半导体电路
CN102693693B (zh) 显示面板的驱动装置、半导体集成装置、以及像素数据导入方法
CN103592594A (zh) 电路测试系统及电路测试方法
JP2007127997A (ja) ゲートドライバ、及び液晶表示装置
JP5662701B2 (ja) クロック供給装置
CN205177380U (zh) 一种移位寄存单元、触控显示面板及触控显示装置
US9612280B2 (en) Partial scan cell
CN104240655B (zh) 半导体装置、显示装置以及信号提取方法
CN216084272U (zh) 一种TCON模组以及Tconless屏设备
JP5077806B2 (ja) メモリ試験装置
CN100563104C (zh) 门控时钟电路及相关方法
EP1776595A1 (en) Scan-testable logic circuit
US20100289677A1 (en) Circuit and method for parallel to serial conversion
CN103137058A (zh) 影像显示系统与栅极驱动电路
US5581278A (en) Image display control system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant