CN104241500A - 发光二极管封装结构和显示装置 - Google Patents

发光二极管封装结构和显示装置 Download PDF

Info

Publication number
CN104241500A
CN104241500A CN201410414350.2A CN201410414350A CN104241500A CN 104241500 A CN104241500 A CN 104241500A CN 201410414350 A CN201410414350 A CN 201410414350A CN 104241500 A CN104241500 A CN 104241500A
Authority
CN
China
Prior art keywords
conductive layer
patterning
substrate
led
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410414350.2A
Other languages
English (en)
Other versions
CN104241500B (zh
Inventor
赖律名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everlight Electronics Co Ltd
Original Assignee
Everlight Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everlight Electronics Co Ltd filed Critical Everlight Electronics Co Ltd
Priority to CN201410414350.2A priority Critical patent/CN104241500B/zh
Priority claimed from CN201010119696.1A external-priority patent/CN102148312B/zh
Publication of CN104241500A publication Critical patent/CN104241500A/zh
Application granted granted Critical
Publication of CN104241500B publication Critical patent/CN104241500B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball

Abstract

本发明提供发光二极管封装结构和显示装置。该发光二极管封装结构包括：一基板结构，至少由一以PCB形成的素材基板所构成；一图案化的第一导电层，设置于该基板结构的一第一面上；一图案化的第二导电层，设置于相对该第一面的第二面上；一黏结层，设置于该图案化的第二导电层与该基板结构的该第二面之间；多个钻孔，形成在该基板结构上，这些钻孔穿透该图案化的第一导电层、该基板结构、以及该黏结层，且该第二导电层覆盖这些钻孔；一金属层，形成于这些钻孔的内侧壁；多个发光二极管芯片，设置于该图案化的第二导电层上，并通过该金属层电性连接该图案化的第一导电层；以及多个封胶膜铸而成的透镜，其完全包覆该芯片及该基板结构的该第二面。

Description

发光二极管封装结构和显示装置
本申请是2010年2月5日提交的，申请号为201010119696.1，发明名称为“发光二极管封装结构及其制造方法和显示装置”的发明专利申请的分案申请
技术领域
本发明有关一种侧设型LED封装体，特别是有关以机械钻孔及铜箔黏贴工艺形成的全包覆胶式侧设型LED封装体及显示装置。
背景技术
侧设型LED封装体具有边射型发光二极管，特别是其封装方式，利用转移模铸的方式制作全包覆式透镜，以构成表面黏着型侧光型(Side View)封装。
图1是显示传统侧设型LED封装体的立体示意图。于图1中，一小尺寸的侧设型LED封装体10包括一基板12，其上具有LED芯片设置于导电线路上(未绘示)。一封胶14以模铸的方式包覆LED芯片及固芯片线，做为封装体的透镜。由于此侧设型LED封装体10的设计及应用是以侧立固着的型式封装于系统(例如光学式触控屏幕)上，因此为了增加焊锡的接着性，在LED封装体10两端需增加电极层16a、16b以增加侧面吃锡面积，甚至需要增加一额外的电极垫16c。
小尺寸侧设型LED封装体，胶体大小已经受到限制，如果因为特殊透镜(lens)需求，必须要使胶体利用最大化，势必整个成品的PCB都要包覆胶体。因此，帮助吃锡的钻孔上方也必须要包覆胶体，但是如此一来，在封胶的过程中，孔内将会灌满胶体。
传统的制造方法必须使用激光钻孔，并且停止至最上层的铜箔层，利用铜箔层来阻挡胶体灌入孔内。但是，如欲形成可以帮助抓锡的孔洞，其孔径对激光钻孔方法而言太大，必须重复施以多次激光(例如数十次)于同一点上以达大孔径钻孔，造成成本过高，不符生产效益。另外的做法为，在PCB基板的背面形成半盲孔(blindhole)，此种钻孔限制为必须使用大厚度的PCB板，会影响成品的高度限制及成本，并且在PCB加工时，一次只能加工一片PCB，同样地造成成本居高不下。再者，另一做法为使用聚亚酰胺带(PI tape)黏贴开口的做法，因为PI带本身的黏贴公差，以及于封胶时支撑胶体的能力远不及铜箔，因此限制产品的适用尺寸。再者，另有使用防焊漆(绿漆)半塞孔的做法，因为顾及防焊漆的注射成型(molding)的耐受度，因此必须要填孔超过一半以上的深度，如此一来会影响到侧设型吃锡及PCB的厚度必须要加厚。
于先前技术中，关于印刷电路板机械钻孔的相关技术，日本专利早期公开JP11-298120揭露一种印刷电路板的制造方法，包括以以蚀刻法移除基板上下表面的铜箔层，并以机械钻孔的方式形成穿孔(through hole)于基板中，之后在绝缘基板的表面上形成光阻及线路。
发明内容
本发明的目的是提供一种发光二极管封装结构和显示装置，可避免传统半盲孔钻法必须使用价格较高的厚PCB板并可避免因传统黏贴PI至已蚀刻好的线路所导致的黏贴公差问题。
本发明在一个方面提供一种发光二极管封装结构，包括：一基板结构，该基板结构至少由一以PCB形成的素材基板所构成；一图案化的第一导电层，设置于该基板结构的一第一面上；一图案化的第二导电层，设置于相对该第一面的第二面上；一黏结层，设置于该图案化的第二导电层与该基板结构的该第二面之间；多个钻孔，形成在该基板结构上，这些钻孔穿透该图案化的第一导电层、该基板结构、以及该黏结层，且该第二导电层覆盖这些钻孔；一金属层，形成于这些钻孔的内侧壁；多个发光二极管芯片，设置于该图案化的第二导电层上，并通过该金属层电性连接该图案化的第一导电层；以及多个封胶膜铸而成的透镜，其完全包覆该芯片及该基板结构的该第二面。
本发明的又一方面提供一种显示装置，包括：一显示面板；以及两个以上发光二极管封装结构做为发射器及一CMOS接受器做为检测触控信号的元件，设置于该显示面板的角落。其中该发光二极管封装结构包括：一基底，该基底具有多个四分之一的圆形钻孔设置在该基底的角落上，该基底至少由一以PCB形成的素材基板所构成；一图案化的第一导电层，设置于该基底的一第一面上；一图案化的第二导电层，设置于相对该第一面的第二面上；一黏结层，设置于该图案化的第二导电层与该基底的该第二面之间，其中这些圆形钻孔还穿透该第一导电层和该黏结层，且该第二导电层覆盖这些圆形钻孔；一金属层，形成于该基底的圆形钻孔的内侧壁；一发光二极管芯片，设置于该图案化的第二导电层上，并通过该金属层电性连接该图案化的第一导电层；以及一封胶膜铸而成的透镜，其完全包覆该芯片及该基底的该第二面。
本发明的更一方面提供一种发光二极管封装结构。其中该发光二极管封装结构包括：一基底，该基底具有多个四分之一的圆形钻孔设置在该基底的角落上，该基底至少由一以PCB形成的素材基板所构成；一图案化的第一导电层，设置于该基底的一第一面上；一图案化的第二导电层，设置于相对该第一面的第二面上；一黏结层，设置于该图案化的第二导电层与该基底的该第二面之间，其中这些圆形钻孔还穿透该第一导电层和该黏结层，且该第二导电层覆盖这些圆形钻孔；一金属层，形成于该基底的圆形钻孔的内侧壁；一发光二极管芯片，设置于该图案化的第二导电层上，并通过该金属层电性连接该图案化的第一导电层；以及一封胶膜铸而成的透镜，其完全包覆该芯片及该基底的该第二面。
本发明相较于现有技术的有益技术效果是：可以先行依孔径需求，将多片PCB同时钻孔，PCB的板厚也不受限制，不像传统半盲孔钻法，必须使用价格较高的厚PCB板；可依实际设计需求，将导电层蚀刻成图案化线路，避免因传统黏贴PI至已蚀刻好的线路所导致的黏贴公差问题，导电层受封胶的能力也远远大过PI的能力，因此能达到小尺寸全包覆封胶体的低成本侧设型需求。
附图说明
为使本发明能更明显易懂，下面将结合附图对本发明的较佳实施例作详细说明，其中：
图1是显示传统侧设型LED封装体的立体示意图；
图2A-图2G是显示根据本发明的实施例的侧设型LED封装体的制造方法各步骤的示意图；
图3A-图3C是显示根据本发明的实施例于机械钻孔内形成金属化导电层各步骤的剖面示意图；以及
图4A和图4B是显示根据本发明的实施例以机械钻孔及铜箔黏贴工艺形成的全包覆胶式侧设型LED封装体应用于光学式触控屏幕系统的示意图。
具体实施方式
以下以各实施例详细说明并伴随着附图说明的范例，做为本发明的参考依据。在附图或说明书描述中，相似或相同的部分皆使用相同的标号。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。再者，附图中各元件的部分将以分别描述予以说明，值得注意的是，图中未绘示或描述的元件，为所属技术领域中具有通常知识者所知的形式，另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。
一般侧设型栅格阵列(Land Grid Array，简称LGA)封装要达到吃锡优良，大多利用PCB钻孔达到侧面增加吃锡面积需求，使得锡膏与PCB铜箔接触表面积增加，使握裹力能达到推力测试需求。但有特殊要求的情况，例如使用在发光二极管(LED)或接收光线的光传感器(photo sensor)的小尺寸封装体，因为发光或收光角度的限制，透镜(lens)形状必须符合需求，加上尺寸的限制，使得胶体本身无可避免地必须要包覆到钻孔的上方。本发明主要实施例及样态在于利用PCB铜箔黏贴技术来制作全包覆式侧设型封装体，可以达到吃锡优良以及降低成本的要求。
图2A-图2G是显示根据本发明的实施例的侧设型LED封装体的制造方法各步骤的示意图。请参阅图2A，首先提供一基板结构100，该基板结构由至少一基材所构成，例如用于制作印刷电路板(PCB)的素材基板101。一般市售的PCB板为双层板，于两侧皆有铜箔，因此可以使用蚀刻方式先将上层铜箔去除，然而非限定于此，亦可以使用素材基板101，并形成一第一导电层110(例如铜箔)于该基板结构的一第一面上。再者，亦可直接使用已形成电镀铜箔的素材基板。
接着，请参阅图2B，形成多个钻孔105于基板结构100内，这些钻孔105穿透该基板结构。为了达到较佳的工艺效率，可选择将多片基板结构堆叠后，再进行机械式同步钻孔，以降低制造成本。于一范例中，这些钻孔105的半径大抵为0.5mm。接着，请参阅图2C，形成一黏结层115于相对该基板结构110的该第一面的一第二面上，以将这些钻孔105的一端覆盖住。于一实施例中，黏贴具有黏结层115的胶带于基板结构的第二面上，再将黏结层上的离型膜移除。于另一实施例中，可直接涂布黏结层115干膜或者使用无基材黏着方式于基板结构100的第二面上。接着，形成第二导电层120(例如铜箔)于黏结层115上，如图2D所示。
接着，进行形成钻孔105内壁金属化步骤。图3A-图3C是显示根据本发明的实施例于机械钻孔内形成金属化导电层各步骤的剖面示意图。请参阅图3A，其显示在钻孔105附近区域的剖面示意图，为了使钻孔105的内部显露第二导电层120，以利后续金属化层直接接触。于本发明的一实施例中，自该基板结构的该第一面，由这些钻孔的一端内移除部份的该黏结层，以化学溶剂将钻孔105底部的黏结层115移除，如图3B所示。
接着，请参阅图3C，实施一金属化工艺(例如电镀、溅镀或化学气相沉积法)，将一金属层135形成在这些钻孔105的内侧壁及底部上，其中第二面的第二导电层120可通过该金属层135导到第一面的第一导电层110(即后续图案化形成的阴极与阳极电极112、114)。
请参阅图2E，接着进行固芯片面上形成图案化线路。分别图案化该第一和第二导电层以形成一电路图案于该基板结构的第一面及该第二面上。于一实施例中，施以光刻及蚀刻步骤，将第二导电层120图案化成电极电路结构，包括固芯片垫124部分和金属线焊垫122部分。于其它实施例中，依实际需求可增加电镀层，以利LED芯片设置于导电线路上。
接着，请参阅图2F，封装一发光二极管芯片于该基板结构的第二面上，并与该电路图案电性连接。例如，将一LED芯片145固芯片于固芯片垫上，并将金属线140连接LED芯片145与焊垫122。此后，模铸一封胶并覆盖住该基板结构的第二面，例如将一封胶132以移转模铸(transfer molding process)的方式包覆LED芯片及固芯片线，做为封装体的透镜130。
在完成封胶步骤后，沿这些钻孔所构成的一封装区域的外缘，切割该基板结构以形成该发光二极管封装结构，即完成全包覆式侧设型LED封装体。本发明达到低成本高功能的小尺寸需求，吃锡区完整并最大化，PCB厚度不受限，因应光学需求的大尺寸透镜可以最大化包覆PCB而不用担心吃锡孔有溢胶的问题。再者，此封装体亦可使用于顶部观察(top-looker)型封装体。
图2G是显示根据本发明实施例的全包覆式侧设型LED封装体的侧立示意图。在阴极和阳极电极112、114之间设置有一防焊漆(绿漆)层150以防止电极之间短路。再者，由于侧设型LED封装体仅一面与封装基底接触，因此于部分实施例中上方的钻孔105’可省略。于一实施例中，该多个四分之一机械钻孔105包括两个四分之一机械钻孔于侧设型LED封装体的下方，而上方的钻孔105’可省略。
图4A和图4B是显示根据本发明的实施例以机械钻孔及铜箔黏贴工艺形成的全包覆胶式侧设型LED封装体应用于光学式触控屏幕系统的示意图。于图4A中，一光学式触控屏幕系统400包括显示面板410，以及两个以上的LED发射器420及CMOS接受器做为检测触控信号的元件。上述LED发射器420可使用全包覆胶式侧设型LED封装体设置于显示面板410的顶角，如图4B所示。
根据本发明再一实施例，提供一种显示装置包括一显示面板410以及两个以上发光二极管封装结构420做为发射器，以及两各以上的CMOS传感器(图未绘示)做为检测触控信号的元件，发光二极管封装结构420及CMOS传感器以成对方式设置于显示面板的角落上。该发光二极管封装结构420包括一基底，该基底具有多个四分之一的圆形通孔设置在该基底的角落上。一图案化的第一导电层设置于该基底的一表面上。一图案化的第二导电层设置于相对该基底表面的另一表面上。一黏结层设置于该图案化的第二导电层与该基底的该表面之间。一金属层形成于这些基底的圆形通孔的内侧壁。一发光二极管芯片设置于该图案化的第二导电层上，并通过该金属层电性连接该图案化的第一导电层。一光学透镜完全包覆该芯片及该基底的该表面。
本发明所揭露各实施例的优点在于，利用PCB及铜箔的黏贴技术，可以先行依孔径需求，将多片PCB同时钻孔，PCB的板厚也不受限制，不像传统半盲孔钻法，必须使用价格较高的厚PCB板。上层铜箔黏贴后直接覆盖住钻孔，在依实际设计需求，将铜箔蚀刻成图案化线路，避免因传统黏贴PI至已蚀刻好的线路所导致的黏贴公差问题，铜箔承受封胶的能力也远远大过PI的能力，因此能达到小尺寸全包覆封胶体的低成本侧设型需求。
本发明虽以各种实施例揭露如上，然而其并非用以限定本发明的范围，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可做出种种等同的改变或替换，因此本发明的保护范围当视后附的本申请权利要求范围所界定的为准。

Claims (10)

1.一种发光二极管封装结构，其特征在于，包括：
一基板结构，该基板结构至少由一以PCB形成的素材基板所构成；
一图案化的第一导电层，设置于该基板结构的一第一面上；
一图案化的第二导电层，设置于相对该第一面的第二面上；
一黏结层，设置于该图案化的第二导电层与该基板结构的该第二面之间；
多个钻孔，形成在该基板结构上，这些钻孔穿透该图案化的第一导电层、该基板结构、以及该黏结层，且该第二导电层覆盖这些钻孔；
一金属层，形成于这些钻孔的内侧壁；
多个发光二极管芯片，设置于该图案化的第二导电层上，并通过该金属层电性连接该图案化的第一导电层；以及
多个封胶膜铸而成的透镜，其完全包覆该芯片及该基板结构的该第二面。
2.根据权利要求1所述的发光二极管封装结构，其特征在于，该图案化的第一导电层包括一阴极及一阳极，
一防焊漆层，设置于该阴极与该阳极之间。
3.根据权利要求1所述的发光二极管封装结构，其特征在于，该图案化的第二导电层包括两导电性相异的导电区域，该两导电区域彼此分离设置，
各发光二极管芯片设置在该两导电区域其中之一个，并通过一金属导线电性连接于该两导电区域其中另一个。
4.一种显示装置，其特征在于，包括：
一显示面板；以及
多个发光二极管封装结构及多个传感器，这些发光二极管封装结构及这些传感器成对地设置于该显示面板的角落，各该发光二极管结构用以发射一光源，各该传感器用以作为检测触控信号的元件；
其中该发光二极管封装结构包括：
一基底，该基底具有多个四分之一的圆形钻孔设置在该基底的角落上，该基底至少由一以PCB形成的素材基板所构成；
一图案化的第一导电层，设置于该基底的一第一面上；
一图案化的第二导电层，设置于相对该第一面的第二面上；
一黏结层，设置于该图案化的第二导电层与该基底的该第二面之间，其中这些圆形钻孔还穿透该第一导电层和该黏结层，且该第二导电层覆盖这些圆形钻孔；
一金属层，形成于该基底的圆形钻孔的内侧壁；
一发光二极管芯片，设置于该图案化的第二导电层上，并通过该金属层电性连接该图案化的第一导电层；以及
一封胶膜铸而成的透镜，其完全包覆该芯片及该基底的该第二面。
5.根据权利要求4所述的显示装置，其特征在于，该传感器为CMOS传感器。
6.根据权利要求4所述的显示装置，其特征在于，该图案化的第一导电层包括一阴极及一阳极，
一防焊漆层，设置于该阴极与该阳极之间。
7.根据权利要求4所述的显示装置，其特征在于，该图案化的第二导电层包括两导电性相异的导电区域，该两导电区域彼此分离设置，
该芯片设置在该两导电区域其中之一个，并通过一金属导线电性连接于该两导电区域其中另一个。
8.一种发光二极管封装结构，其特征在于，包括：
一基底，该基底具有多个四分之一的圆形钻孔设置在该基底的角落上，该基底至少由一以PCB形成的素材基板所构成；
一图案化的第一导电层，设置于该基底的一第一面上；
一图案化的第二导电层，设置于相对该第一面的第二面上；
一黏结层，设置于该图案化的第二导电层与该基底的该第二面之间，其中这些圆形钻孔还穿透该第一导电层和该黏结层，且该第二导电层覆盖这些圆形钻孔；
一金属层，形成于该基底的圆形钻孔的内侧壁；
一发光二极管芯片，设置于该图案化的第二导电层上，并通过该金属层电性连接该图案化的第一导电层；以及
一封胶膜铸而成的透镜，其完全包覆该芯片及该基底的该第二面。
9.根据权利要求8所述的发光二极管封装结构，其特征在于，该图案化的第一导电层包括一阴极及一阳极，
一防焊漆层，设置于该阴极与该阳极之间。
10.根据权利要求8所述的发光二极管封装结构，其特征在于，该图案化的第二导电层包括两导电性相异的导电区域，该两导电区域彼此分离设置，
该芯片设置在该两导电区域其中之一个，并通过一金属导线电性连接于该两导电区域其中另一个。
CN201410414350.2A 2010-02-05 2010-02-05 发光二极管封装结构和显示装置 Expired - Fee Related CN104241500B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410414350.2A CN104241500B (zh) 2010-02-05 2010-02-05 发光二极管封装结构和显示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201010119696.1A CN102148312B (zh) 2010-02-05 2010-02-05 发光二极管封装结构及其制造方法和显示装置
CN201410414350.2A CN104241500B (zh) 2010-02-05 2010-02-05 发光二极管封装结构和显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201010119696.1A Division CN102148312B (zh) 2010-02-05 2010-02-05 发光二极管封装结构及其制造方法和显示装置

Publications (2)

Publication Number Publication Date
CN104241500A true CN104241500A (zh) 2014-12-24
CN104241500B CN104241500B (zh) 2018-06-12

Family

ID=52229222

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410414350.2A Expired - Fee Related CN104241500B (zh) 2010-02-05 2010-02-05 发光二极管封装结构和显示装置

Country Status (1)

Country Link
CN (1) CN104241500B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107621913A (zh) * 2017-09-15 2018-01-23 张家港康得新光电材料有限公司 一种触控膜及其制备方法
CN108012573A (zh) * 2015-03-27 2018-05-08 捷普有限公司 激光投影模块

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323754A (ja) * 1999-05-12 2000-11-24 Rohm Co Ltd チップ型発光素子
JP2004152952A (ja) * 2002-10-30 2004-05-27 Kyocera Corp 発光素子収納用パッケージおよび発光装置
US20090213093A1 (en) * 2008-01-07 2009-08-27 Next Holdings Limited Optical position sensor using retroreflection
CN101582402A (zh) * 2008-05-16 2009-11-18 亿光电子工业股份有限公司 线路基板与发光二极管封装

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323754A (ja) * 1999-05-12 2000-11-24 Rohm Co Ltd チップ型発光素子
JP2004152952A (ja) * 2002-10-30 2004-05-27 Kyocera Corp 発光素子収納用パッケージおよび発光装置
US20090213093A1 (en) * 2008-01-07 2009-08-27 Next Holdings Limited Optical position sensor using retroreflection
CN101582402A (zh) * 2008-05-16 2009-11-18 亿光电子工业股份有限公司 线路基板与发光二极管封装

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108012573A (zh) * 2015-03-27 2018-05-08 捷普有限公司 激光投影模块
CN107621913A (zh) * 2017-09-15 2018-01-23 张家港康得新光电材料有限公司 一种触控膜及其制备方法
CN107621913B (zh) * 2017-09-15 2020-11-03 张家港康得新光电材料有限公司 一种触控膜及其制备方法

Also Published As

Publication number Publication date
CN104241500B (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
CN101853842B (zh) 芯片封装体及其制作方法
CN102148312B (zh) 发光二极管封装结构及其制造方法和显示装置
KR100382863B1 (ko) 반도체장치 및 이를 이용하는 반도체모듈
CN102194703A (zh) 线路基板及其制作方法
CN103906372A (zh) 具有内埋元件的电路板及其制作方法
CN111627953B (zh) 一种显示面板及其制备方法、显示装置
JP2006190814A (ja) 発光素子用の配線基板
JP6407544B2 (ja) Ｌｅｄ発光装置及びｌｅｄ発光装置の製造方法
EP2515352A1 (en) A manufacture method for a surface mounted power led support and its product
CN103579171B (zh) 半导体封装件及其制造方法
TW201409653A (zh) 具有內嵌元件及電磁屏障之線路板
CN112331637B (zh) Led灯珠板及其制作方法、显示面板
CN104241500A (zh) 发光二极管封装结构和显示装置
CN112331639B (zh) 用于制作led光源的基板及制作方法、led光源组件
TW202118360A (zh) 全向內埋模組及製作方法、封裝結構及製作方法
CN111146092B (zh) 封装基板制造工艺
CN213660406U (zh) 一种集成式led灯珠
CN102347300B (zh) 芯片封装体及其制造方法
TWI415304B (zh) 發光二極體封裝結構、顯示裝置、發光二極體封裝結構的製造方法
CN104769712A (zh) 包括嵌入式控制器裸芯的半导体器件和其制造方法
CN208538860U (zh) 一种埋入式光感模组
JP2001024235A (ja) 表示装置
CN219303664U (zh) 一种硅基微显示面板结构
CN219876276U (zh) 载板
JP4453004B2 (ja) 発光素子搭載用の配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180612

Termination date: 20210205

CF01 Termination of patent right due to non-payment of annual fee