CN104241364B - 双沟渠式mos晶体管元件及其制造方法 - Google Patents
双沟渠式mos晶体管元件及其制造方法 Download PDFInfo
- Publication number
- CN104241364B CN104241364B CN201410097345.3A CN201410097345A CN104241364B CN 104241364 B CN104241364 B CN 104241364B CN 201410097345 A CN201410097345 A CN 201410097345A CN 104241364 B CN104241364 B CN 104241364B
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon layer
- tap drain
- platform
- drain canal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 11
- 229920005591 polysilicon Polymers 0.000 claims abstract description 104
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 103
- 238000002513 implantation Methods 0.000 claims abstract description 36
- 239000004065 semiconductor Substances 0.000 claims abstract description 28
- 238000005468 ion implantation Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 230000000994 depressogenic effect Effects 0.000 claims description 62
- 239000002184 metal Substances 0.000 claims description 62
- 229910052751 metal Inorganic materials 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 38
- 239000012535 impurity Substances 0.000 claims description 23
- 239000007943 implant Substances 0.000 claims description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 238000001259 photo etching Methods 0.000 claims description 5
- 239000013078 crystal Substances 0.000 claims description 4
- 239000000203 mixture Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 2
- 229910052760 oxygen Inorganic materials 0.000 claims 2
- 239000001301 oxygen Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 199
- 230000015572 biosynthetic process Effects 0.000 description 12
- 238000005516 engineering process Methods 0.000 description 9
- 230000002262 irrigation Effects 0.000 description 8
- 238000003973 irrigation Methods 0.000 description 8
- 239000011229 interlayer Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004744 fabric Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 208000027418 Wounds and injury Diseases 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 208000014674 injury Diseases 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了双沟渠式MOS晶体管元件及其制造方法，该双沟渠式MOS晶体管元件的结构包含由多个主沟渠相间以平台，形成于重掺杂的n+半导体基板上的n‑外延层内，多个主沟渠内具有主沟渠氧化层先形成于底部及侧壁；再被填入第一多晶硅层。多个凹陷区，各相间一距离接着形成于平台中，凹陷区具有副沟渠栅极氧化层、第二多晶硅层作为MOS栅极；MOS栅极两侧的平台则是离子布植区。布植区和第一多晶硅层作为源极，基板的背面则是漏极。第二实施例中，数列与主沟渠走向垂直的MOS结构通过第二多晶硅层连接，第二多晶硅层和主沟渠内的第一多晶硅层通过氧化层隔离。
Description
技术领域
本发明是有关于半导体元件，特别是指一种新的双沟槽型MOS晶体管元件及其制造方法。
背景技术
电源集成电路(power IC)已发展至作为电源管理及电源控制，这种power IC是通过控制功率开关元件的开关完成电源管理及电源控制，功率MOS(metal/oxide/semiconductor)晶体管是现代应用最广的一种功率元件。
作为功率开关元件的基本要素至少要有低制造成本、在导通的操作下具有低电阻性、开关操作快等特性。低电阻值是为了达到在大的驱动电流下只有很低的电位降落。依据这様的特性制造的沟渠式功率MOS晶体管，可参考美国专利6,974,750。如图1所示多个沟渠形成于一n-外延层5b形成于重掺杂的n+半导体基板1上，沟渠7内有沟渠氧化层8形成于沟渠的所有表面(侧壁、底部及平台上)，接着一n型掺杂的多晶硅层9形成于沟渠氧化层8上作为栅极，p-本体4b/n+布植区6作为源极则形成于沟渠间平台下的n-外延层5b内。多晶硅9的上方则是氧化层10。氧化层10再被以光刻及刻蚀技术刻蚀形成下凹甚至越过n+布植区6达p-本体4b的v形源极接触区。在源极接触区下方是一p+掺杂布植区12可以离子布植技术形成。最后再形成金属层13填补v形源极接触区。漏极金属层14则形成于重掺杂的n+半导体基板1的背面。
本发明揭示另一新的双沟渠式整流元件结构，充分利用可以被利用的平面面积，达到顺向偏压VF更低，反向漏电更小的目的。元件具在ON的操作下具有低电阻性、开关操作快等特性。
发明内容
本发明目的在于提供一种双沟渠式MOS晶体管元件的制造方法及结构。双沟渠式MOS晶体管元件结构包含：多个主沟渠各以一平台间隔形成于重掺杂的n+半导体基板上的n-外延层内，所述多个主沟渠内具有主沟渠氧化层形成于所述主沟渠底部及侧壁；多个凹陷区间隔形成于所述平台内，所述凹陷区内具有副沟渠栅极氧化层形成于所述凹陷区底部及侧壁，一导电型杂质掺杂的第二多晶硅层形成于所述凹陷区内形成第二多晶硅层/所述副沟渠栅极氧化层/所述n-外延层组成的MOS结构，以作为栅极；一离子布植区布植于所述MOS结构两侧的平台下的所述n-外延层内；一内连线介电层形成于第一多晶硅层、MOS结构及离子布植区上；多个引线孔形成于所述内连线介电层中，其中，所述引线孔中的第一群组连接由所述主沟渠的第一多晶硅层及所述离子布植区所组成的源极，所述引线孔中的第二群组连接MOS结构以作为栅极；一内连线金属层形成于内金属介电层上及引线孔内，并被图案化以分别连接第一群组介层（via），与第二群组介层；一金属层形成于所述n+半导体基板背面以作为漏极。
本发明一优选的实施例还包括，提供一种双沟渠式MOS晶体管元件，该元件包含：多个主沟渠各以一平台间隔形成于重掺杂的n+半导体基板上的n-外延层内，所述多个主沟渠内具有主沟渠氧化层形成于所述主沟渠底部、侧壁及所述平台上，一导电型杂质掺杂的第一多晶硅层形成于所述主沟渠内，一氧化层形成于所述主沟渠内的第一多晶硅层上；多个凹陷区间隔形成于所述平台内，所述凹陷区内具有副沟渠栅极氧化层形成于所述凹陷区底部及侧壁，一导电型杂质掺杂的第二多晶硅层形成于所述凹陷区内也形成于所述主沟渠内的氧化层上，所述第二多晶硅层被图案化以形成多列由所述第二多晶硅层/所述副沟渠栅极氧化层/所述n-外延层组成的MOS结构列，以作为栅极；所述MOS结构列相邻的平台下的n-外延层内则被布植以导电型离子形成离子布植区；一内连线介电层形成于所述第一多晶硅层、氧化层及离子布植区上；多个引线孔形成于所述内连线介电层中，其中，所述引线孔中连接由所述主沟渠的第一多晶硅层及所述离子布植区所组成的源极；一内连线金属层形成于内金属介电层上及引线孔内以连接所述的源极；及一金属层形成于所述n+半导体基板背面以作为漏极。
本发明一优选的实施例还包括，提供一种双沟渠式MOS晶体管元件的制造方法，其特征在于，所述方法包含以下步骤：形成各以一平台间隔的多个主沟渠于重掺杂的n+半导体基板上的n-外延层内，形成主沟渠氧化层于所述主沟渠底部、侧壁及所述平台上；形成一导电型杂质掺杂的第一多晶硅层于所述主沟渠氧化层上；回蚀所述第一多晶硅层，以所述主沟渠氧化层为刻蚀终止层；施以光刻及刻蚀技术以形成多个凹陷区于平台中；形成MOS结构于所述凹陷区内，所述的MOS结构包含一第二多晶硅层/副沟渠栅极氧化层/所述凹陷区下的n-外延层，所述MOS结构为栅极；形成布植区于所述MOS结构两侧的平台；形成内金属介电层于所述MOS结构及布植区上；形成多个引线孔于所述内金属介电层中，其中，所述引线孔又区分为第一群组引线孔以连接源极，第二群组引线孔连接栅极，所述源极包含第一多晶硅层及布植区；形成内金属连接导线层于所述引线孔内及所述内金属介电层上；图案化所述金属连接导线层所分别连接所述源极与栅极；一漏极形成于所述重掺杂的n+半导体基板的背面。
本发明一优选的实施例还包括，提供一种双沟渠式MOS晶体管元件的制造方法，该方法包含以下步骤：形成各以一平台间隔的多个主沟渠于重掺杂的n+半导体基板上的n-外延层内，形成主沟渠氧化层于所述主沟渠底部、侧壁及所述平台上；形成一导电型杂质掺杂的第一多晶硅层于所述主沟渠氧化层上；回蚀所述第一多晶硅层，使得所述第一多晶硅层凹陷于所述主沟渠内；形成氧化层以填补所述的凹陷；回蚀所述氧化层，以所述平台表面为刻蚀终止层；施以光刻及刻蚀技术以形成多个凹陷区于平台中；形成数列包含第二多晶硅层列的MOS结构，所述第二多晶硅层列与所述主沟渠走向相垂直，所述MOS结构包含所述凹陷区内的一第二多晶硅层/所述副沟渠栅极氧化层/所述凹陷区下的n-外延层，所述第二多晶硅层/所述氧化层/所述第一多晶硅层；形成布植区于所述MOS结构列两侧的平台；形成内金属介电层于所述MOS结构及布植区上；形成多个引线孔于所述内金属介电层中，其中，所述引线孔以连接源极，所述源极包含第一多晶硅层及布植区；形成内金属连接导线层于所述引线孔内及所述内金属介电层上；图案化所述金属连接导线层分别连接所述源极与栅极；一漏极形成于所述重掺杂的n+半导体基板的背面。
本发明也揭示了上述实施例的实施方法。
本发明具有如下的优点：
相较于已知的沟渠式整流结构，本发明的双沟渠MOS结构，主沟渠里的第一多晶硅与源极相连，当元件关断（反偏）时，主沟渠之间外延里的电子被耗尽从而形成空乏区，崩溃电压因此大大提高，或者在相同崩溃电压时能够大大增加外延掺杂浓度从而大大降低元件导通时的电阻。另一方面，利用MOS结构可以显着降低逆偏压的漏电流。
再一者受惠于双沟渠结构，相同平面面积上可以承载更高的顺向电流。
附图说明
以下附图仅旨在对本发明做示意性说明和解释，并不限定本发明的范围，其中：
图1显示已知沟渠式晶体管横截面示意图。
图2A显示依据本发明第一实施例制造的双沟渠式MOS结构内金属介电层及内金属连接导线层，但包含接触垫的俯视示意图。
图2B显示依据本发明第二实施例制造的双沟渠式MOS结构内金属介电层及内金属连接导线层，但包含接触垫的俯视示意图。
图3示主沟渠形成于n-外延层内，主沟渠内并有主沟渠氧化层形成的横截面示意图。
图4示第一多晶硅层回填于图4的主沟渠后，再施以回蚀以移除高出主平台上的第一多晶硅层及主沟渠氧化层，再形成定义凹陷区位置的光阻图案的横截面示意图。
图5A、图5B、图5C分别示沿着图2A的AA’切割线、BB’及CC’切割线的横截面示意图，图示凹陷区已形成，并且也形成副沟渠栅极氧化层。
图6A、图6B、图6C分别示沿着图2A的AA’切割线、BB’及CC’切割线的横截面示意图，图示第二多晶硅层已形成再进行回蚀后的结果，二次离子布植也已完成。
图7A、图7B、图7C分别示沿着图2A的AA’切割线、BB’及CC’切割线的横截面示意图，图示，二次离子布植已完成后，再形成内金属介电层及第一群组引线孔及第二群组引线孔，然后再进行第三次离子布植。
图8A、图8B、图8C分别示沿着图2A的AA’切割线、BB’及CC’切割线的横截面示意图，依据本发明的第一实施例的最后结构示意图。
图9示依据本发明的第二实施例，形成主沟渠、主沟渠氧化层及第一多晶硅层的横截面示意图。
图10示依据本发明的第二实施例，回蚀第一多晶硅层，以明显下陷的横截面示意图。
图11示依据本发明的第二实施例，形成氧化层于主沟渠内第一多晶硅层上，溢出后，再回蚀的横截面示意图。
图12示依据本发明的第二实施例，形成定义凹陷区位置的光阻图案，再进行刻蚀后以形成凹陷区的横截面示意图。
图13A、图13B、图13C分别示依据本发明的第二实施例沿着图2B的AA’切割线、BB’及CC’切割线的横截面示意图，副沟渠栅极氧化层已形成的横截面示意图。
图14A、图14B、图14C分别示依据本发明的第二实施例沿着图2B的AA’切割线、BB’及CC’切割线的横截面示意图，第二多晶硅层140形成后，再以光刻刻蚀技术定义第二多晶硅层，再施以二次离子布植技术的横截面示意图。
图15A、图15B、图15C分别示依据本发明的第二实施例沿着图2B的AA’切割线、BB’及CC’切割线的横截面示意图，双沟渠MOS结构的横截面示意图。
附图标记
1、100重掺杂的n+半导体基板
8沟渠氧化层 185内金属介电层
9多晶硅 191内金属连接导线层
165p+掺杂区 190漏极金属层
5b、105n-外延层 192第二内金属连接导线层
125凹陷区 12源极接触
6、155n型布植区 13金属层
4b、135p型本体(p body) 10氧化层
120主沟渠氧化层 14漏极金属层
122、142、186光阻图案 118d凹陷区的间隔(次平台)
127副沟渠栅极氧化层 188介层
130第一多晶硅层 140第二多晶硅层
1881第一群组引线孔 1882第二群组引线孔
具体实施方式
为了对本发明的技术特征、目的和效果有更加清楚的理解，现对照附图说明本发明的具体实施方式。
以下的说明中，“/”表示上下层关系。
本发明揭示一双沟渠式MOS晶体管元件结构，此处及以下所述的图#A、图#B、图#C中的#指的是第#图，#后的大写英文A、B、C所表示的是沿平面俯视图所绘的AA’线、BB’、CC’线。为利于了解细部结构，平面俯视图并不包含内金属介电层、内连线金属层，内连线金属层和元件结构的关系请参考源极接触垫SP，与栅极接触垫栅极接触垫GP，此外，元件结构的细部内容，请参考图8A至图8C的横截面示意图。
依据本发明的第一实施例，双沟渠式MOS晶体管元件结构，请参考图2A的平面俯视图及图8A至图8C的横截面示意图，包含：多个主沟渠115各以一平台118间隔形成于重掺杂的n+半导体基板100上的n-外延层105内，多个主沟渠115内具有主沟渠氧化层120形成于所述的主沟渠115底部及侧壁，一导电型杂质掺杂的第一多晶硅层130形成于该些主沟渠115内。多个凹陷区125（图5A-图5C所示）各以一次平台118d间隔形成于平台118内，凹陷区125内具有副沟渠栅极氧化层127形成于凹陷区125底部、侧壁及平台118（图3所示）上，一导电型杂质掺杂的第二多晶硅层140形成于凹陷区125内，以形成MOS结构栅极，所述MOS结构是指由第二多晶硅层140/副沟渠栅极氧化层127/n-外延层105组成；MOS结构两旁的次平台下的n-外延层105内则被布植以导电型离子形成离子布植区165/155/135。
一内连线介电层形成于第一多晶硅层130、第二多晶硅层140及离子布植区165/155/135上；多个引线孔形成于内连线介电层185中，其中，该些引线孔中的第一群组引线孔1881（图7A-图7C所示）连接源极接触垫SP。源极由主沟渠115的第一多晶硅层130及离子布植区165/155/135所组成。引线孔中的第二群组连接栅极接触垫GP。栅极MOS由凹陷区125内第二多晶硅层140/副沟渠栅极氧化层127/n-外延层105组成；一内连线金属层形成于内金属介电层185上及引线孔内，并被图案化成第一金属层191连接所述的第一群组介层、第二金属层192与第二群组介层（图7A-图7C所示）连接；一金属层190形成于该n+半导体基板背面以作为漏极。
在第二实施例中，请参考图2B的平面俯视图及图15A至图15C的横截面示意图。导电型杂质掺杂的第二多晶硅层140在填完凹陷区125（图5A-图5C所示）后，被光刻及刻蚀的图案化方式形成多列和主沟渠115走向相正交的MOS结构。第二多晶硅层140和主沟渠115内的第一多晶硅层130介由主沟渠115内的氧化层137隔离。详述如下：
多个主沟渠115各以一平台118（图3所示）间隔形成于重掺杂的n+半导体基板100上的n-外延层105内，多个主沟渠115内具有主沟渠氧化层120形成于主沟渠115底部、侧壁及平台118上，一导电型杂质掺杂的第一多晶硅层130形成于主沟渠115内，一氧化层137形成于该些主沟渠内的第一多晶硅层130上；多个凹陷区125（图5A-图5C所示）各以一次平台118d间隔（图5C所示）形成于平台118内，该些凹陷区125内具有副沟渠栅极氧化层127形成于该些凹陷区125底部及侧壁，一导电型杂质掺杂的第二多晶硅层140形成于凹陷区125内也形成于主沟渠内的氧化层137上，该第二多晶硅层被图案化以形成多列MOS结构，以作为栅极。MOS结构是指由第二多晶硅层/副沟渠栅极氧化层/n-外延层组成；
MOS结构两侧的平台下的n-外延层内则被布植以导电型离子形成离子布植区165/155/135；
一内连线介电层形成于第一多晶硅层130、第二多晶硅层140及副沟渠栅极氧化层127上；多个引线孔形成于内连线介电层185内，以连接源极接触垫源极接触垫SP，源极是指由离子布植区165/155/135及主沟渠115的第一多晶硅层130组成。此时，引线孔也穿过氧化层137以连接主沟渠115的第一多晶硅层130。一内连线金属层191形成于内金属介电层185上及引线孔内以连接源极。栅极则是由第二多晶硅层140的末端连接出去。一金属层190形成于该n+半导体基板背面以作为漏极。
以下将详述制造方法。以下的说明中，跟随于n或p后的“-”号代表轻掺杂，而“+”表示重掺杂。
请参考图3所示的横截面示意图，图3示一n型杂质重掺杂的n+半导体基板100具有一n型杂质掺杂的n-外延层105。多个主沟渠115，可以已知的光阻图案(未图标)为光掩膜或以硬式光掩膜(未图示)，再施以干式刻蚀法形成。
接着，再施以热氧化工艺形成主沟渠氧化层120于主沟渠115的侧壁及底部及相邻沟渠的平台118上。本步骤同时也可修复刻蚀损伤。
请参考图4，接着，以沉积且同步掺杂的技术将导电型杂质掺杂的第一多晶硅层130沉积于主沟渠115（图2A-图2B所示）内至溢出。随后，再以回蚀技术或化学机械研磨将高于平台118上的第一多晶硅层130去除，直到平台118上的主沟渠氧化层120也被去除，裸露出平台的外延层105为止。紧接着，形成光阻图案122以定义凹陷区125（图5A-图5C所示）的位置。光阻图案122的开口间隔形成于118上。即沿B-B’方向的平台(未图示)部分被光阻图案122所保护，同时也保护主沟渠115内的第一多晶硅层130。
随后，请参考图5A至图5C，分别图示两个垂直于主沟渠115（图2A-图2B所示）走向但不同位置的横截面示意图及一沿平台118走向的横截面示意图。图示已完成下列工艺：利用光阻图案122（图4所示）为光掩膜进行凹陷区125的等离子体刻蚀工艺，接着，施以热氧化工艺形成副沟渠栅极氧化层127于凹陷区125底部、侧壁及平台上。本步骤也形成副沟渠栅极氧化层127于第一多晶硅层130上，随后，去除光阻图案122。请注意副沟渠栅极氧化层只形成于凹陷区侧壁的法线与主沟渠走向相平行的侧壁及凹陷区底部。
值得注意的是副沟渠栅极氧化层127相对于主沟渠氧化层120薄。
随后，请参考图6A至图6C，再以同步掺杂的技术沉积导电型杂质掺杂的第二多晶硅层140将填满所有的凹陷区125，一直到溢出，再进行回蚀，以平台118（图3所示）上的副沟渠栅极氧化层127为回蚀终止层。请参考图6A～图6C沿三个方向的横截面示意图。凹陷区以间隔118d分隔。
接着，请参考图7A至图7C，先施以两次离子布植技术，第一次将p型导电型离子全面植入于MOS结构的两侧的平台118（图3所示）下的n-外延层105以形成p型本体(p body)135，所述MOS结构是指凹陷区125（图5A-图5C所示）的第二多晶硅层140/副沟渠栅极氧化层127/n-外延层105。离子布植的剂量以使p body135的浓度高于n-外延层105的n型浓度高1～3个数量级即可，例如1E12-1E14/cm2。布植的能量约为10keV-1000keV。接着，第二次的离子布植技术，是将n型导电型离子全面植入，像是As+或P+离子是重掺杂(n+)。离子布植的剂量约为1E13-9E15/cm2。布植的能量约为5keV-300keV。第二次离子布植是低能量布植，用以在p型本体135上半角成相对较浅的n+布植区155。
随后，再全面沉积内金属介电层185于上述工艺后包含第二多晶硅层140、平台上的副沟渠栅极氧化层127在内的表面上。
紧接着，再以光阻图案186为光掩膜，刻蚀内金属介电层185以形成第二群组引线孔1882及第一群组引线孔1881于其中。引线孔1881、1882除了穿越内金属介电层185外，并稍微向下凹入于第一多晶硅层130及穿过n+掺杂区155。随后，再施以第三次离子布植技术以形成p+于所有的引线孔的底部。如图所示，以形成p+布植区。p+布植的剂量约略低前述的n+布植的剂量。
上述第一群组引线孔1881连接第一多晶硅层130及n+布植区155、p，作为源极连接。第二群组引线孔1882只连接凹陷区125内的第二多晶硅层140，作为栅极。
请参考图8A至图8C，先去光阻图案186（如图7A-图7C所示），一内金属连接导线层形成于内金属介电层185上并填入所有的引线孔1881及1882（如图7A-图7C所示）。内金属连接导线层再被图案化为两个内金属连接导线层191及192以分别连接源极与栅极。
最后，再形成另一金属层190于重掺杂的n+半导体基板100的背面作为漏极。
本发明还可以如下变化为第二实施例。请接着参考图9的横截面示意图。图9是接续图3的工艺。即主沟渠115形成后，主沟渠氧化层120接着形成，然后再将第一多晶硅层130填入主沟渠115内直至溢出。
请参考图10，接着，施以回蚀技术，回刻蚀至主沟渠氧化层120后以计时法向下继续回蚀，直至第一多晶硅层130已凹陷至预定目标的深度。这空间用以回填氧化层137（如图11所示）。
请参考图11，接着，再沉积氧化层137至溢出于主沟渠115（如图10所示）之外的平台上。再施以回蚀技术，回刻蚀至平台118上的主沟渠氧化层120也被移除。
请参考图12，紧接着，形成光阻图案122以定义凹陷区125的位置。光阻图案122的开口间隔形成于118（如图9所示）上。即沿B-B’方向的平台(未图示)部分被光阻图案122，另主沟渠已完成第一多晶硅层130工艺也受保护。接着，以光阻图案122为光掩膜进行凹陷区125的等离子体刻蚀工艺。再去光阻122。
请参考图13A至图13C，分别图示两个垂直于主沟渠115（如图10所示）走向但不同位置的横截面示意图及一沿平台118走向的横截面示意图。接着，施以热氧化工艺形成副沟渠栅极氧化层127于凹陷区125底部、侧壁及平台118上。请注意这里所指的凹陷区125侧壁，是侧壁的法线与主沟渠115走向相平行的侧壁。
值得注意的是副沟渠栅极氧化层127相对于主沟渠氧化层120薄。此外，沿AA’或BB’的第一多晶硅层130上方都有氧化层137。用以隔离第二多晶硅层140（如图7C所示）。
随后，请参考图14A至图14C，再以同步掺杂的技术沉积导电型杂质掺杂的第二多晶硅层140填满所有的凹陷区125（如图13A-图13C），一直到溢出高于平台118（如图9所示）的上表面。接着，以光阻图案142于第二多晶硅层140上以定义MOS结构列的位置。光阻图案142的开口沿BB’方向的平台，这是要作为布植区的位置。
再以光阻图案142为光掩膜进行刻蚀，以移除未被光掩膜的第二多晶硅层140。
接着，仍请参考图14A至图14C，施以两次离子布植技术，第一次将p型导电型离子植入于MOS结构的两侧的平台118下的n-外延层105内，以形成p型本体(p body)135，所述MOS结构是指凹陷区125的第二多晶硅层140/副沟渠栅极氧化层127/n-外延层105。离子布植的剂量、能量一如第一实施例。接着，再施以第二次的离子布植技术，将n型导电型离子全面植入。第二次离子布植，用以在p型本体135上半角成相对较浅的n+布植区155。离子布植的剂量、能量一如第一实施例。随后，去除光阻图案142。
请参考图15A～图15C，再全面沉积内金属介电层185于上述工艺后包含第二多晶硅层140、平台上的副沟渠栅极氧化层127、氧化层137在内的表面上。
紧接着，再以光刻刻蚀的技术于内金属介电层185中形成引线孔。一如第一实施例所述，在此，所有的引线孔都是第一群组引线孔，作为源极连接，也就是连接布植区及氧化层137下的第一多晶硅层130。引线孔除了穿越内金属介电层185外也穿越氧化层137，并稍微向下凹入于第一多晶硅层130及穿越n+掺杂区155。随后，再施以第三次离子布植技术以形成p+于所有的引线孔的底部。如图所示，以形成p+布植区165。同様的，第三离子布植的剂量一如第一实施例是低于n+布植区155的。布植后，再施以退火工艺，以活化植入的离子。
MOS结构列走向和主沟渠115（如图13A至图13C）相垂直，且因MOS结构列中的第二多晶硅层140连续的，故不需额外引线孔，只要在导线末端连接出去，即可加电压作为栅极。
请参考图15A至图15C，图标一内金属连接导线层191形成于内金属介电层185上并填入所有的引线孔。
最后，再形成另一金属层190于重掺杂的n+半导体基板100的背面作为漏极。
以上所述仅为本发明的示意性的具体实施方式，并非用以限定本发明的范围。任何本领域相关技术人员，在不脱离本发明的构思和原则的前提下所作的等同变化与修改，均应属于本发明的保护范围。例如，以上的实施例是以N型双沟渠晶体管结构及方法描述，而Ｎ型导电杂质掺杂改变为P型导电杂质掺杂，仅是一简单替换而已，因此，本发明的申请专利范围有关于N型双沟渠MOS晶体管的结构及方法也适用于P型双沟渠MOS晶体管结构。
Claims (9)
1.一种双沟渠式MOS晶体管元件，其特征在于，所述元件包含：
多个主沟渠各以一平台间隔形成于重掺杂的n+半导体基板上的n-外延层内，所述多个主沟渠内具有主沟渠氧化层形成于所述主沟渠底部及侧壁及一导电型杂质掺杂的第一多晶硅层形成于该主沟渠氧化层上；
多个凹陷区与该主沟渠侧壁的该主沟渠氧化层相邻接，且间隔形成于每一所述平台内，所述凹陷区内具有副沟渠栅极氧化层形成于所述凹陷区底部及侧壁，一导电型杂质掺杂的第二多晶硅层形成于所述凹陷区内形成第二多晶硅层/所述副沟渠栅极氧化层/所述n-外延层组成的MOS结构，以作为栅极；
多个离子布植区间隔布植于所述MOS结构两侧的平台下的所述n-外延层内；
一内连线介电层形成于第一多晶硅层、MOS结构及离子布植区上；
多个引线孔形成于所述内连线介电层中，其中，所述引线孔中的第一群组连接由所述主沟渠的第一多晶硅层及所述离子布植区所组成的源极，所述引线孔中的第二群组连接MOS结构以作为栅极；
一内连线金属层形成于内连线介电层上及引线孔内，并被图案化以分别连接源极和栅极；
一金属层形成于所述n+半导体基板背面以作为漏极。
2.根据权利要求1所述的双沟渠式MOS晶体管元件，其特征在于, 所述的离子布植区包含 p型本体、n+布植区及p+布植区，其中，p型本体较深，n+布植区较浅，而p+布植区则是在n+布植区中间。
3.根据权利要求1所述的双沟渠式MOS晶体管元件，其特征在于, 所述的副沟渠栅极氧化层形成于凹陷区侧壁的法线与主沟渠走向相平行的侧壁及凹陷区的底部。
4.一种双沟渠式MOS晶体管元件，其特征在于，所述元件包含：
多个主沟渠各以一平台间隔形成于重掺杂的n+半导体基板上的n-外延层内，所述多个主沟渠内具有主沟渠氧化层形成于所述主沟渠底部、侧壁及所述平台上，一导电型杂质掺杂的第一多晶硅层形成于所述主沟渠内，一氧化层形成于所述主沟渠内的第一多晶硅层上；
多个凹陷区间隔形成于所述平台内，所述凹陷区内具有副沟渠栅极氧化层形成于所述凹陷区底部及侧壁，一导电型杂质掺杂的第二多晶硅层形成于所述凹陷区内也形成于所述主沟渠内的氧化层上，所述第二多晶硅层被图案化以形成多列由所述第二多晶硅层/所述副沟渠栅极氧化层/所述n-外延层组成的MOS结构列，以作为栅极；
所述MOS结构列相邻的平台下的n-外延层内则被布植一导电型离子形成离子布植区；
一内连线介电层形成于所述第一多晶硅层、氧化层及离子布植区上；
多个引线孔形成于所述内连线介电层中，其中，所述引线孔中连接由所述主沟渠的第一多晶硅层及所述离子布植区所组成的源极；
一内连线金属层形成于内连线介电层上及引线孔内以连接所述的源极；及
一金属层形成于所述n+半导体基板背面以作为漏极。
5.根据权利要求4所述的双沟渠式MOS晶体管元件，其特征在于,所述的离子布植区包含 p型本体、n+布植区及p+布植区，其中，p型本体较深，n+布植区较浅，而p+布植区则是在n+布植区中间。
6.根据权利要求4所述的双沟渠式MOS晶体管元件，其特征在于, 所述的MOS晶体管元件的栅极由所述MOS结构列的第二多晶硅层末端连接出去。
7.根据权利要求4所述的双沟渠式MOS晶体管元件，其特征在于, 所述的副沟渠栅极氧化层形成于凹陷区侧壁的法线与主沟渠走向相平行的侧壁及凹陷区底部。
8.一种双沟渠式MOS晶体管元件的制造方法，其特征在于，所述方法包含以下步骤：
形成各以一平台间隔的多个主沟渠于重掺杂的n+半导体基板上的n-外延层内；
形成主沟渠氧化层于所述主沟渠底部、侧壁及所述平台上；
形成一导电型杂质掺杂的第一多晶硅层于所述主沟渠氧化层上；
回蚀所述第一多晶硅层，以所述主沟渠氧化层为刻蚀终止层；
施以光刻及刻蚀技术以形成多个凹陷区于平台中，其中，该凹陷区与该主沟渠侧壁的该主沟渠氧化层相邻接；
形成MOS结构于所述凹陷区内，所述的MOS结构包含一第二多晶硅层/副沟渠栅极氧化层/所述凹陷区下的n-外延层，所述MOS结构为栅极；
形成布植区于所述MOS结构两侧的平台下的所述n-外延层内；
形成内连线介电层于所述MOS结构及布植区上；
形成多个引线孔于所述内连线介电层中，其中，所述引线孔又区分为第一群组引线孔以连接源极，第二群组引线孔以连接栅极，所述源极包含第一多晶硅层及布植区；
形成内金属连接导线层于所述引线孔内及所述内连线介电层上；
图案化所述内金属连接导线层以分别连接所述源极与栅极；
一漏极形成于所述重掺杂的n+半导体基板的背面。
9.一种双沟渠式MOS晶体管元件的制造方法，其特征在于，所述方法包含以下步骤：
形成各以一平台间隔的多个主沟渠于重掺杂的n+半导体基板上的n-外延层内，
形成主沟渠氧化层于所述主沟渠底部、侧壁及所述平台上；
形成一导电型杂质掺杂的第一多晶硅层于所述主沟渠氧化层上；
回蚀所述第一多晶硅层，使得所述第一多晶硅层凹陷于所述主沟渠内；
形成氧化层以填补所述的凹陷；
回蚀所述氧化层，以所述平台表面为刻蚀终止层；
施以光刻及刻蚀技术以形成多个凹陷区于平台中；
形成数列包含第二多晶硅层列的MOS结构，所述第二多晶硅层列的MOS结构与所述主沟渠走向相垂直，所述MOS结构包含所述凹陷区内的一第二多晶硅层/副沟渠栅极氧化层/所述凹陷区下的n-外延层及所述第二多晶硅层/所述氧化层/所述第一多晶硅层；
形成布植区于所述MOS结构两侧的平台下的所述n-外延层内；
形成内连线介电层于所述MOS结构及布植区上；
形成多个引线孔于所述内连线介电层中，其中，所述引线孔以连接源极，所述源极包含第一多晶硅层及布植区；
形成内金属连接导线层于所述引线孔内及所述内连线介电层上；
图案化所述内金属连接导线层以分别连接所述源极与栅极；
一漏极形成于所述重掺杂的n+半导体基板的背面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW102122482A TWI511293B (zh) | 2013-06-24 | 2013-06-24 | 雙溝渠式ｍｏｓ電晶體結構及其製造方法 |
| TW102122482 | 2013-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104241364A CN104241364A (zh) | 2014-12-24 |
| CN104241364B true CN104241364B (zh) | 2017-08-11 |
Family
ID=52001656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410097345.3A Expired - Fee Related CN104241364B (zh) | 2013-06-24 | 2014-03-17 | 双沟渠式mos晶体管元件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US8907413B1 (zh) |
| CN (1) | CN104241364B (zh) |
| TW (1) | TWI511293B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3817067A1 (en) * | 2019-10-30 | 2021-05-05 | Nexperia B.V. | Combined mcd and mos transistor semiconductor device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101180737A (zh) * | 2003-12-30 | 2008-05-14 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
| CN102246306A (zh) * | 2008-12-08 | 2011-11-16 | 飞兆半导体公司 | 具有增大的击穿电压特性的基于沟槽的功率半导体器件 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6413822B2 (en) * | 1999-04-22 | 2002-07-02 | Advanced Analogic Technologies, Inc. | Super-self-aligned fabrication process of trench-gate DMOS with overlying device layer |
| US7745289B2 (en) * | 2000-08-16 | 2010-06-29 | Fairchild Semiconductor Corporation | Method of forming a FET having ultra-low on-resistance and low gate charge |
| US6710403B2 (en) * | 2002-07-30 | 2004-03-23 | Fairchild Semiconductor Corporation | Dual trench power MOSFET |
| US6855985B2 (en) * | 2002-09-29 | 2005-02-15 | Advanced Analogic Technologies, Inc. | Modular bipolar-CMOS-DMOS analog integrated circuit & power transistor technology |
| US6974750B2 (en) * | 2003-06-11 | 2005-12-13 | International Rectifier Corporation | Process for forming a trench power MOS device suitable for large diameter wafers |
| US6903421B1 (en) * | 2004-01-16 | 2005-06-07 | System General Corp. | Isolated high-voltage LDMOS transistor having a split well structure |
| US7750398B2 (en) * | 2006-09-26 | 2010-07-06 | Force-Mos Technology Corporation | Trench MOSFET with trench termination and manufacture thereof |
| JP5488603B2 (ja) * | 2009-08-14 | 2014-05-14 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US8174070B2 (en) * | 2009-12-02 | 2012-05-08 | Alpha And Omega Semiconductor Incorporated | Dual channel trench LDMOS transistors and BCD process with deep trench isolation |
-
2013
- 2013-06-24 TW TW102122482A patent/TWI511293B/zh not_active IP Right Cessation
- 2013-12-02 US US14/093,596 patent/US8907413B1/en not_active Expired - Fee Related
-
2014
- 2014-03-17 CN CN201410097345.3A patent/CN104241364B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101180737A (zh) * | 2003-12-30 | 2008-05-14 | 飞兆半导体公司 | 功率半导体器件及制造方法 |
| CN102246306A (zh) * | 2008-12-08 | 2011-11-16 | 飞兆半导体公司 | 具有增大的击穿电压特性的基于沟槽的功率半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8907413B1 (en) | 2014-12-09 |
| TW201501300A (zh) | 2015-01-01 |
| CN104241364A (zh) | 2014-12-24 |
| TWI511293B (zh) | 2015-12-01 |
| US20140374820A1 (en) | 2014-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103247681B (zh) | 沟槽底部氧化物屏蔽以及三维p-本体接触区的纳米mosfet | |
| JP4564362B2 (ja) | 半導体装置 | |
| US8564047B2 (en) | Semiconductor power devices integrated with a trenched clamp diode | |
| CN103579343B (zh) | 一种超结沟槽金属氧化物半导体场效应管及其制造方法 | |
| CN101529570B (zh) | 横向沟槽金属氧化物半导体场效应晶体管及其形成方法 | |
| CN102376765B (zh) | 半导体器件及其制作方法 | |
| TWI388059B (zh) | The structure of gold-oxygen semiconductor and its manufacturing method | |
| CN103000665B (zh) | 超级结器件及制造方法 | |
| CN106571394B (zh) | 功率器件及其制造方法 | |
| CN104241268B (zh) | 沟槽型‑垂直式双扩散金氧半晶体管结构及其制造方法 | |
| TW201312755A (zh) | 垂直閘極射頻橫向擴散金氧半場效電晶體（ｌｄｍｏｓ）裝置 | |
| CN106024894B (zh) | 沟槽栅功率mosfet结构及其制造方法 | |
| CN110718546A (zh) | 在源极接触沟槽中具有集成的伪肖特基二极管的功率mosfet | |
| CN106711191B (zh) | 具有终端保护区的超结半导体器件及其制造方法 | |
| CN106129105B (zh) | 沟槽栅功率mosfet及制造方法 | |
| CN201663162U (zh) | 单胞中集成肖特基二极管的沟槽mos器件 | |
| CN105977285A (zh) | 半导体器件及其制造方法 | |
| CN104241363B (zh) | 沟渠式mos整流元件及其制造方法 | |
| CN107452789A (zh) | 用于器件制造的改进布局 | |
| CN103199018B (zh) | 场阻断型半导体器件的制造方法和器件结构 | |
| CN106876439B (zh) | 超结器件及其制造方法 | |
| CN103035668A (zh) | 横向堆叠超级接面功率半导体装置 | |
| CN106463544A (zh) | 具有复合沟槽和植入柱的半导体器件 | |
| CN104241364B (zh) | 双沟渠式mos晶体管元件及其制造方法 | |
| CN103094319B (zh) | 双通道高压结型场效应管降低夹断电压的结构及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20170811 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |