CN104169768B - 利用单晶硅和/或其它材料形成的用于光学和其它应用的结构 - Google Patents

利用单晶硅和/或其它材料形成的用于光学和其它应用的结构 Download PDF

Info

Publication number
CN104169768B
CN104169768B CN201380013259.3A CN201380013259A CN104169768B CN 104169768 B CN104169768 B CN 104169768B CN 201380013259 A CN201380013259 A CN 201380013259A CN 104169768 B CN104169768 B CN 104169768B
Authority
CN
China
Prior art keywords
barrier film
substrate
transducer
chamber
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380013259.3A
Other languages
English (en)
Other versions
CN104169768A (zh
Inventor
V·科森科
E·L·麦克拜恩
C·E·乌佐
P·蒙纳德吉米
S·萨瓦斯蒂奥科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Technologies LLC
Original Assignee
Invensas LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/362,898 external-priority patent/US8757897B2/en
Application filed by Invensas LLC filed Critical Invensas LLC
Publication of CN104169768A publication Critical patent/CN104169768A/zh
Application granted granted Critical
Publication of CN104169768B publication Critical patent/CN104169768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3684—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier
    • G02B6/3692—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier with surface micromachining involving etching, e.g. wet or dry etching steps
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3632—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means
    • G02B6/3636—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means the mechanical coupling means being grooves
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3648—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures
    • G02B6/3652—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures the additional structures being prepositioning mounting areas, allowing only movement in one dimension, e.g. grooves, trenches or vias in the microbench surface, i.e. self aligning supporting carriers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Micromachines (AREA)
  • Weting (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

一种光学插入件，包括用于耦接到换能器(120)的波导104(例如，光纤线缆)的槽(310)。通过在衬底(130)中蚀刻腔(410)，以某些层(520)填充所述腔，然后蚀刻所述层来形成槽。所述槽可以形成在分立结构中，然后将该分立结构插入到具有用于换能器的电路的插入件中的腔中。所述腔具有向外或向内倾斜的侧壁，其可以作为反射镜(144)或者后来在其上形成反射镜。衬底可以将单晶硅，其中通过不同蚀刻的组合形成所述向内倾斜的(退行)侧壁，所述组合中的至少一个是相对于特定晶面选择性的。还提供了其它特征，包括非光学实施例。

Description

利用单晶硅和/或其它材料形成的用于光学和其它应用的结构
相关申请的交叉引用
本申请要求如下专利申请的优先权：
-V.Kosenko等人于2012年1月10日提交的美国临时专利申请No.61/585,217，通过引用并入在此；
-于2012年1月31日提交的美国专利申请No.13/362,898，通过引用将其并入在此；以及
-于2012年4月24日提交的美国专利申请No.13/454,713，通过引用将其并入在此。
对于美国指定，本申请是前述专利申请No.13/454,713的继续申请，而专利申请No.13/454,713是前述美国专利申请No.13/362,898的部分继续申请，专利申请No.13/362,898要求前述美国临时申请No.61/585,217的优先权。对于美国指定，本申请还是前述申请No.13/362,898的部分继续申请，前述申请No.13/362,898要求前述美国临时申请No.61/585,217的优先权。
技术领域
本发明涉及可以用于处理光学信号的电路以及其他电路的结构。(如在此所使用的，术语“光学(的)”和“光”表示任意谱的电磁辐射，不限于可见光；术语“光纤”表示光纤线缆。)本发明还涉及蚀刻单晶硅衬底以提供可以用于光学或非光学目的的适当角度。
背景技术
光纤光学件逐渐用于传输信息来往于电路。通过光电换能器执行光纤和电路之间的能量转换。已经创建了小型封装件，其组合换能器、光纤和电路以实现高速和低功率损耗。在Hsu-LiangHsiao等人的“Compactandpassive-alignment4-channelx2.5-Gbpsopticalinterconnectmodulesbasedonsiliconopticalbencheswith45°microreflectors”(OPTICSEXPRESS,2009年12月21日Vol.17,No.26,页24250-24260)中描述了一个示例,在图1-3中示出。
图1示出了光纤104(104.1和104.2)，用于互连安装在相应印刷电路板(PCB)114.1、114.2上的集成电路(芯片)110.1、110.2。芯片110.1、光纤104.1和PCB114.1是信号发送模块116.1的一部分。芯片101.2、纤维104.2和PCB114.2是信号接收模块116.2的一部分。来自芯片110.1的电信号被提供到光-电子换能器120.1以转换为光。换能器120.1是一种包含半导体激光器(垂直腔表面发射激光器,“VCSEL”)的集成电路(IC或“芯片”)。换能器120.1安装在利用硅衬底130.1制成的硅插入件(硅光学座或SiOB)124.1上。导电线134.1传送来自芯片110.1的电信号到换能器120.1。作为响应，换能器以垂直光束140.1产生光学信号。光束140.1被由沉积在硅插入件上的相对于水平成45°倾斜的表面上的金层形成的反射镜144.1反射。从反射镜144.1反射的束进入光纤104.1。
光纤104.1通过连接器150连接到模块116.2的光纤104.2。模块116.2与模块116.1类似。从光纤104.2以水平束140.2发射光学信号，其被45°反射镜144.2反射以垂直行进到换能器120.2。该反射镜是利用硅衬底130.2制成的硅插入件124.2的一部分。换能器120.2安装在插入件124.2上。换能器120.2是一种光检测器集成电路，其将光学信号转换成电信号经由导电线134.2提供到芯片110.2。插入件124.2和芯片110.2安装在PCB114.2上。
图2和3示出了模块116，其可以是116.1或116.2。图2是顶视图，图3通过横贯光纤104的平面示出了截面图。每一个模块116.1、116.2具有四个光纤104(即，104.1或104.2)；换能器120.1具有四个激光器，其发射四个相应束140.1进入四个相应光纤104.1；换能器120.2具有四个光检测器，其接收通过四个相应光纤104.2的四个相应的束140.2。如图2中所示，在每一个模块中，具有(100)取向的单晶硅衬底130支撑全部四个光纤104。光纤安装在通过衬底130的湿法蚀刻形成的V形槽310中。该蚀刻还形成反射镜144下面的硅表面。该V形槽具有45°倾斜的侧壁。该45°角是通过作为(100)取向的单晶硅晶片的硅衬底130的各向异性湿法蚀刻而产生的。倾斜的侧壁是(110)晶面。蚀刻剂是KOH(氢氧化钾)和异丙醇(IPA)的溶液，其被选择来将{110}面的蚀刻速率抑制到低于{111}面的蚀刻速率之下的水平。如此产生的角是高度精确的，这有助于光纤104的精确定位，这是因为光纤不到达槽底部，并且因此通过槽的侧壁的角度(45°)和槽的顶部处的宽度决定光纤位置。
概述
这节概要说明本发明某些特征。在随后的节中可能描述其它特征。本发明由所附权利要求限定，通过引用将权利要求并入到这节中。
本发明的某些实施例提供了光学插入件及其制造方法，允许将光纤精确定位在不同形状的槽中。例如，可以使用矩形槽(具有垂直侧壁)。垂直侧壁可能是合乎期望的，以降低相邻光纤之间的节距(测量为相邻光纤或相邻槽的中心之间的距离)。例如，在图3中，每一个槽顶部处的宽度大于每一个光纤的直径。如果侧壁是垂直的，则每一个槽的宽度可以等于光纤的直径。因此，对于给定的光纤直径，可以提供更密集更紧凑的结构(即，直径对节距比可以增加)。另外，如果侧壁是垂直的，则槽宽度以及槽之间的间距独立于槽的深度(对于V形槽，槽顶部处的宽度随着深度而增加，并且槽之间的间距相应地降低)。如果槽宽度以及槽之间的间距独立于槽的深度，则光纤的垂直定位(由深度限定)独立于槽之间的间距。这是有利的，因为槽之间的区域可以用于多种目的(例如，用于电路或用于悬臂式换能器的机械支撑)，可以与光纤的垂直定位无关地优化槽之间的间距。
然而，本发明也包括V形槽实施例，并权利要求所限定的之外，并不限于在此描述的垂直侧壁或其它特征。此外，在V形槽实施例中，侧壁角度可以不同于45°。该角度可以是任意值。在某些实施例中，该角度超过85°(相对于水平测量的)，但不大于90°。在其它实施例中，该角度超过90°，即，槽的侧壁悬突于槽。圆形侧壁以及其它槽形状也是可能的。见，例如2001年12月25日颁布给Nishikawa等人的美国专利No.6,332,719，以及2011年10月4日颁布给Bowen的美国专利No.8,031,993，通过引用将两者并入在此。
插入件可以基于由硅或某些其它半导体材料和/或玻璃、金属和/或其它材料制成的衬底。例如，反射镜144可以就是硅表面或其它非金属表面。反射镜144可以处于任何角度，包括退行角度(retrogradeangle)，即，大于90°的角度。换而言之，反射镜表面可以悬突于槽310，例如，如图4中所示。在该示例中，反射镜144相对于水平处于135°的角度。光纤140发射的水平光束140被反射镜144反射垂直向下传播通过衬底130到形成在衬底130中或者在其他集成电路(可以在衬底下面)中的换能器(未示出)。反射镜表面是衬底130的单晶硅表面。该表面通过新颖的包括蚀刻技术组合的工艺形成。该组合中的至少一个蚀刻是相对于单晶硅的特定晶面选择性的湿法蚀刻。例如，在某些实施例中，衬底130是(100)晶片，该湿法蚀刻可以是与上面结合图1-3所述的相同的相对于{110}面选择性的蚀刻。然而，有其它工艺先于该湿法蚀刻，例如，形成垂直侧壁的干法蚀刻，从而使得该湿法蚀刻导致图4中示出的135°的角度。
该135°角可以用于广泛的多种MEMS(微机电系统)，包括非光学系统。在图5中，衬底130具有腔410，腔410具有相对于水平面成135°的侧壁。这样的衬底可以用于光学或非光学目的。例如，腔410的底部平坦表面可以作为传感器的隔膜。形成腔410的制造工艺可以取代“TheMEMSHandbook”(MohamedGad-el-Hak编辑，CRCPress，2001年)章16(“MEMSFabrication”，通过引用将其并入在此)节16.8.2.3中描述的使用两个熔融接合的晶片的传感器制造工艺。
在某些实施例中，该插入件由两个插入件形成。其中的一个插入件包含槽310，并被插入到形成在另一插入件中的腔中。
除了如所附权利要求所限定的之外，本发明并不限于上面所描述的特征和优点。
附图说明
图1示出了根据现有技术的光电系统的垂直截面图。
图2是图1的系统的一部分的顶视图。
图3示出了图1的系统的一部分的垂直截面图。
图4示出了根据本发明某些实施例的带有光纤的光学插入件的垂直截面图。
图5示出了根据本发明某些实施例的由单晶硅衬底形成的结构的垂直截面图。
图6A、6B、6C示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图7示出了根据本发明某些实施例的带有光纤的光学插入件的垂直截面图。
图8是根据本发明某些实施例的制造期间的光学插入件的顶视图。
图9A示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图9B是根据本发明某些实施例的制造期间的光学插入件的顶视图。
图10、11.、12、13、14、15、16示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图17A是根据本发明某些实施例的制造期间的光学插入件的顶视图。
图17B示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图18、19是根据本发明某些实施例的制造期间的光学插入件的顶视图。
图20是根据本发明某些实施例的带有光纤的光学插入件的顶视图。
图21是根据本发明某些实施例的具有光学插入件的模块的顶视图。
图22A、22B、23A、23B、23C、23D、23E示出了根据本发明某些实施例的具有光学插入件的模块的垂直截面图。
图24是根据本发明某些实施例的光学插入件的顶视图。
图25是根据本发明某些实施例的带有光纤的光学插入件的顶视图。
图26是根据本发明某些实施例的具有光学插入件的模块的顶视图。
图27A、27B、27C是示出了根据本发明某些实施例的带有光纤的光学插入件的某些特征的顶视图。
图27D示出了对于根据本发明某些实施例的光学插入件的在顶视图中可能的间隔物形状。
图28是根据本发明某些实施例的带有光纤的光学插入件的某些特征的顶视图。
图29、30示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图31是根据本发明某些实施例的光学插入件的顶视图。
图32、33、34、35A、35B、35C、35D、35E、35F、36、37、38、39A、39B、39C示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图32A、32B、32C、33A、33B、33C、33D、33E、34A示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图34B是示出了根据本发明某些实施例的带有光纤的光学插入件的某些特征的顶视图。
图34C、34D、34E、35A、35B、35C、35D、35E示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图35F示出了根据本发明某些实施例的具有带有光纤的光学插入件的模块的垂直截面图。
图36、37示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图38示出了根据本发明某些实施例的具有光学插入件的模块的垂直截面图。
图39A、39B、39C示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图40是根据本发明某些实施例的制造期间的光学插入件的顶视图。
图41、42示出了根据本发明某些实施例的带有光纤的光学插入件的垂直截面图。
图43、44A是根据本发明某些实施例的制造期间的光学插入件的顶视图。
图44B示出了根据本发明某些实施例的光学插入件的侧视图。
图45示出了根据本发明某些实施例的光学插入件的垂直截面图。
图46示出了根据本发明某些实施例的带有光纤的光学插入件的垂直截面图。
图47、48A、48B、48C、48D示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图48E是根据本发明某些实施例的制造期间的光学插入件的顶视图。
图49示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图50、51示出了根据本发明某些实施例的具有光学插入件和光纤的模块的垂直截面图。
图52A示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图52B是根据本发明某些实施例的制造期间的光学插入件的顶视图。
图53、54示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图55A、55B示出了根据本发明某些实施例的具有光学插入件和光纤的模块的垂直截面图。
图56是根据本发明某些实施例的制造期间的光学插入件的顶视图。
图57、58示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
图59示出了根据本发明某些实施例的具有光学插入件和光纤的模块的垂直截面图。
图60、61示出了根据本发明某些实施例的具有垂直插入件的传感器的垂直截面图。
图62示出了根据本发明某些实施例的用于光学芯片间通信的具有插入件的多芯片模块的垂直截面图。
图63A、63B、63C、63D、63E示出了根据本发明某些实施例的制造期间的光学插入件的垂直截面图。
具体实施方式
在该部分中描述的实施例示出了本发明，但并不限制本发明。除了如所附权利要求所限定的之外，本发明并不限于特定的材料、尺寸、工艺步骤或其它特征。
图6A-6C以与图3中那样的横截面图(横贯光纤)示出了本发明的一个实施例。在该实施例中，如下通过两次蚀刻形成槽(光纤通道)310：
首先，在衬底130中蚀刻腔410。该腔将最终容纳全部光纤104。在期望的情况下，腔侧壁可以以45°或某一其它角度“α”倾斜，以提供反射镜(由硅130或单独的层提供，在图6A中未示出)或其它元件。
然后用某些材料520填充该腔(图6B)。然后将层520图案化并蚀刻，以形成槽310(图6C)。该蚀刻相对于衬底130是选择性的。由于该蚀刻选择性，即使在蚀刻期间早期侧壁暴露，提供或支撑反射镜的45°侧壁也将不被蚀刻损伤。
在某些实施例中，该处理过程耐受腔掩模(用于形成图6A中的腔的蚀刻掩模，未示出)和槽掩模(未示出)之间的不对准，因为在图6的视图中，腔掩模可以相对于槽掩模右或左偏移。
在某些实施例中，出于下列原因在槽的形成中实现高深一致性。腔410(图6A)具有低的高宽比(aspectratio)(高度对深度比)，因此，腔410的蚀刻可以容易地控制以在整个腔中提供精确均匀一致的深度。在某些实施例中，高宽比至多为1:2。层520的蚀刻也可以容易地控制，因为该蚀刻是对于作为蚀刻停止层的衬底130是选择性的。例如，衬底130可以是硅，而层520可以是二氧化硅。根据所涉及的材料，可以通过在沉积层520之前，在腔410上形成另外的蚀刻停止层，来改善蚀刻选择性。在某些实施例中，该蚀刻选择性是至少2:1。
另外，在某些实施例中，图6A-6C的处理过程易于与形成在衬底130中或之上形成导电线或其它电路的其它步骤集成。这样的电路可以在图6B和6C的阶段之间形成，即，在层520的沉积之后在槽蚀刻之前。在该阶段，晶片是平的，许多常规的电路制造处理过程在平的晶片上工作更好。(有时将衬底130与和该衬底集成的其它元件一起称作“晶片”；在某些实施例中，在同一晶片中同时制造多个插入件。)尤其是，晶片处理和光刻与平的晶片工作更好。可以与形成其它电路的处理过程一致地选择材料520。例如，如果这些处理过程需要高温，则材料520可以选择为耐受高温。如果反射镜144(图6A-6C中未示出)或其它元件需要由非难熔金属(诸如，金)形成，则金属沉积可以推迟直至高温步骤之后。
图7是插入件124与反射镜144和一个或多个光纤104的在沿光纤104截取的截面图中的图示。光纤被插入到槽310中使得它们在插入件的左侧突出超出腔。腔410在该侧上并不具有侧壁。腔最初形成有在所有侧上的侧壁(图6A)，但是然后在晶片130的切片期间一侧被去除。更具体地，腔410的一个侧壁位于晶片的划片线上。该侧壁被切片处理过程去除。
现在将说明其他实施例。图8(顶视图)和图9A(横截面图)示出了在根据本发明某些实施例的光学插入件的制造的开始阶段在衬底130中形成腔410。图8示出了在形成腔之前的结构，而图9A和9B示出了具有该腔的结构。衬底130可以是硅、绝缘体上硅(SOI)、玻璃、金属或其它材料。在某些实施例中，衬底130是其中同时制造多个插入件的晶片的一部分。在紧接下面讨论的示例性实施例中，衬底130是具有750μm厚度的单晶硅。
衬底130最初在顶部和底部上是平的。通过掩模的定时蚀刻形成腔410。更具体地，清洗衬底130，并在整个顶表面上沉积掩模层810以提供硬掩模。在某些实施例中，层810是热生长至示例性的1.0μm厚度的二氧化硅，但是也可以使用其他材料(例如，碳化硅、氮化硅金属以及其它)和其他制造工艺。也可以在晶片的顶部表面和侧壁表面上形成层810，尽管这并未被示出。(层810是可选的，并且可以省略；根据用于形成腔的蚀刻的类型、腔深度、衬底130的材料以及可能的其它因素，硬掩模可能是期望的或者可能是不期望的。)
将掩模层810图案化，以限定腔410。见，图8。去除光致抗蚀剂，并通过掩模开口蚀刻衬底130以形成腔。腔具有水平底表面(与衬底的底表面平行)，以及倾斜的侧壁910.1至910.4，其相对于衬底的底表面以示例性的45°的角度倾斜。将在这些侧壁中的一个或多个上形成反射镜，例如，在侧壁910.2上。(本发明并不限于具有四个侧壁的腔；腔在顶视图中可以是非矩形的，并且可以具有圆形和其它形状。)
腔410的一种示例性的蚀刻是各向异性湿法蚀刻，如果晶片130是(100)硅晶片并且如图8中所示，掩模层810中的开口暴露衬底130的顶表面的矩形区域，其侧面取向在硅晶体的<100>方向，则该各向异性湿法蚀刻提供45°侧壁。一种适当的湿法蚀刻是与如上面结合图3所述的相同的蚀刻，即，具有异丙醇(IPA)作为添加剂的KOH。倾斜的侧壁910.1-910.4是{110}面，并且如上所述的,该蚀刻相对于这样的面是选择性的。该蚀刻是定时的以提供期望的腔深度。在某些实施例中，腔深度为100μm，并且蚀刻定时为大约100分钟。也可以使用其它蚀刻工艺。例如，在某些实施例中，蚀刻剂是TMAH(四甲基氢氧化铵)的溶液或EDP(乙-二胺-邻苯二酚)的溶液。
可以基于许多因素选择蚀刻技术，所述因素诸如，期望的表面形态(涉及反射镜的粗糙度)、掩模810的材料和厚度、相对于掩模材料的蚀刻选择性、寄生面尺寸(即，在蚀刻期间可能在基板130中形成的不期望的面的尺寸)、蚀刻速率、缺陷密度、材料成本、工艺成本、对蚀刻副产物的使用和处置的限制、以及其它因素。示例的蚀刻技术包括：
-无机蚀刻剂与有机非离子性表面活性剂添加剂的混合物：
--KOH(10％-40％)加上IPA(异丙醇)到50％浓度；
--KOH(10％-40％)加上NC-系列表面活性剂，其是在0.01％到0.1％范围的聚-氧化亚乙基-烷基-苯基-醚(NC-100、NC-200以及NC-300)；
--KOH(10％-40％)加上在0.001％到0.1％范围的NC-1002。
-无机蚀刻剂与有机非离子性表面活性剂添加剂的混合物：
--EDP(乙二胺和邻苯二酚的水性溶液)(5-20％)加上IPA到50％；
--EDP(5-20％)加上在0.01％到0.1％范围的NC系列表面活性剂(NC-100、NC-200以及NC-300)；
--EDP(5-20％)加上在0.001％到0.1％范围的NC-1002。
-此外：
--TMAH(四甲基氢氧化铵)5到25％加上IPA(异丙醇)到50％浓度
--TMAH5-25％(例如，如ChemicalStrategies,Inc.(Anthem,Arizona)提供的25％水溶液)加上TritonX-100(5–1000ppm，例如，100ppm)；
--TMAH5-25％加上在0.01％到0.1％范围的NC系列表面活性剂(NC-100、NC-200以及NC-300)
--TMAH5-25％加上在0.001％到0.1％范围的NC-1002。
这些示例不是限制性的。
腔深度可以是任何适当的值，例如，100至500μm或者更小或更大。在某些实施例中，腔是矩形的，腔的顶表面的尺寸是：沿侧壁910.1为2.1mm，沿侧壁910.2为2.0mm。如此，腔的高宽比(aspectratio)大约为1:21。低的高宽比对于提供均匀一致的高可控性的腔深度是期望的。也可以使用其它形状、尺寸以及纵横比。掩模810中的矩形开口的不同侧可以具有不同取向；在某些实施例中，将在侧面910.2上形成反射镜144，并且在形成掩模810时该侧面具有<110>取向，但其它侧面可以具有其它取向，并且也可以使用非矩形腔。
然后，在衬底之上沉积可选的蚀刻停止层1010(图10)，以在后续的层520(图6B、6C)的蚀刻中提供蚀刻停止。在某些实施例中，层520将是多晶硅，而层1010是在硅衬底130上热生长至2.0μm厚度的或通过CVD(化学气相沉积，例如，由TEOS)沉积的二氧化硅。在该步骤中层810的厚度增加。
选择层520的材料，以与将在衬底130中形成电路的其它制造工艺兼容。多晶硅是期望的，因为其耐受高温，诸如，硅的热氧化中存在的高温。多晶硅也易于沉积且廉价。在某些实施例中，层520将用于为悬臂式换能器120提供机械支撑，如下面描述的，但将不用于提供半导体电路元件，诸如晶体管区域。因此，可以使用低质量多晶硅和廉价沉积方法。尤其是，层520可以是通过LTCVD(低温化学汽相沉积)形成的冶金多晶硅。另一种可能是通过高温(1200℃)CVD沉积的多晶硅。也可以使用其它工艺。层520可以是具有非常小的精细尺寸(纳米晶粒)的非晶硅或多晶硅，或者，可以是外延生长的硅，或其它种类。其它适当的材料包括聚酰亚胺和光致抗蚀剂(特别是，如果将不使用高温的话)。其它材料也是可能的。
在与下面立即将讨论的不同的实施例中，在层520的沉积之前或期间执行在衬底130中形成电路的一个或多个(可能所有)工艺步骤，并基于其它考虑选择用于层520的材料。在某些实施例中，所述材料是聚合物，可以是微粒聚合物，例如具有玻璃珠微粒以用于机械强化。也可以使用金属或其它材料。
层520最初覆盖整个晶片，但然后通过停止在氧化物810上的化学机械抛光(CMP)将其抛光。见图11。腔410保持被层520填充，但腔外部的层520被去除。在其它实施例中，CMP或其它工艺留下覆盖整个晶片的层520，具有平的顶表面。(非平面的顶表面也是可能的。)
在蚀刻层520以形成槽310之前，对晶片进行处理以形成电路，所述电路用于连接至换能器或多个换能器120，并可能用于其它目的。在图11的阶段，晶片是平的，如对于许多的IC制造工艺所期望的。如果期望的话，可以在晶片之上沉积另外的平的层(例如，氮化硅)作为保护层520的保护层。
可以处理该晶片以创建电路134(图1)或任何其它期望的电路，包括例如，在衬底130的顶部和底部两者处的电路元件，具有在这些电路元件之间的穿晶片互连。见例如，下列美国专利(通过引用将其并入在此)：
2011年6月21日颁布给Savastiouk等人的No.7,964,508(“Dielectrictrenches,nickel/tantalumoxidestructures,andchemicalmechanicalpolishingtechniques”)；
2009年4月21日颁布给Halahan等人的No.7,521,360(“Electroplatingandelectrolessplatingofconductivematerialsintoopenings,andstructuresobtainedthereby”)；
No.7,241,675("Attachmentofintegratedcircuitstructuresandothersubstratestosubstrateswithvias")；
No.7,186,586("Integratedcircuitsandpackagingsubstrateswithcavities,andattachmentmethodsincludinginsertionofprotrudingcontactpadsintocavities")；
No.7,060,601("Packagingsubstratesforintegratedcircuitsandsolderingmethods")；
No.7,034,401("Packagingsubstratesforintegratedcircuitsandsolderingmethods")；
No.7,001,825("Semiconductorstructureshavingmultipleconductivelayersinanopening,andmethodsforfabricatingsame")；
No.6,897,148("Electroplatingandelectrolessplatingofconductivematerialsintoopenings,andstructuresobtainedthereby")；
No.6,787,916("Structureshavingasubstratewithacavityandhavinganintegratedcircuitbondedtoacontactpadlocatedinthecavity")。
也见，2011年3月7日提交的美国专利申请No.13/042,186；和2011年7月12日提交的No.13/181,006，两者由VKosenko等人提交并通过引用将其两者并入在此。
一种示例性的形成这样的电路的工艺如下。在衬底130的顶表面中，在期望的穿通衬底通孔(穿通硅通孔，如果衬底由硅制成的话)的每一个位置处，形成通孔1210(图12)。该通孔最初并不穿通衬底，而是比衬底的最终厚度(如下面描述的，衬底将被减薄)深。在衬底之上通过在1100℃的示例性的温度热氧化160分钟生长二氧化硅层1220至1.0μm的示例性的厚度。层1220也形成在多晶硅520上，除非多晶硅520被上面结合图10-11所描述的但在附图中未示出的保护层覆盖。该热氧化增加了氧化物810的厚度，如果该氧化物未被保护层覆盖的话。
然后，在晶片上溅射种籽层1230(例如，铜)，以用于后续的电镀。在晶片上沉积光致抗蚀剂膜1240(例如，干膜抗蚀剂)，并将其图案化以露出通孔1210及相邻区域。电镀铜1250以填充通孔1210，并且铜1250突出在抗蚀剂1240之上。
在图13中示出了后续阶段。更具体地，通过CMP对铜1250抛光以提供平坦的顶表面。然后，剥离抗蚀剂1240，并通过CMP向下抛光铜层1250和1230至氧化物1220的高度。氧化物1220变得暴露出。(层1250、1230两者保留在通孔1210中，但在某些图中以1250简化示出。)在晶片上溅射另一金属层1310，并通过光刻将其图案化以形成导电线，该导电线将把金属化的通孔1210(即，通孔1210中的铜)连接到换能器接触件和/或其它电路元件(例如，晶体管、电阻器、二极管、电容器或可以形成在该插入件中的其它元件)。还在腔1410之上的氧化物1220上形成金属焊盘1310，以提供对于如下面描述的悬臂梁换能器的机械支撑。这些和其它金属焊盘可以是或者可以不是电路的一部分，并且可以连接到其它电路元件或者可以不连接到其它电路元件。可以沉积另外的电介质和金属层(未示出)以生成多个互连层和其它电路元件以用于连接到换能器的电路以及用于其它电路。然后，形成钝化层1330(例如，聚酰亚胺)以覆盖晶片的顶面。
然后(图14)，将晶片减薄以使通孔1210转为穿通通孔(贯通孔)。铜1250(和1230)以及绝缘体1220从衬底130向下突出。然后，在底表面上沉积绝缘体1410，并通过CMP将该底表面平坦化，该CMP并不移除全部的绝缘体1410而是暴露出铜。见图15。
在晶片的底表面上沉积(例如，通过物理汽相沉积"PVD")金属1420(例如，铜)。通过光刻将金属1420图案化，以提供用于将金属化的通孔连接到将控制换能器120的控制器芯片(在图22A、22B中示出)的互连线，并可能提供其它互连线或者其它电路元件。也可以在底部形成其它互连层(未示出)和其它电路元件(例如，晶体管、二极管、电阻器、电容器等，未示出)。
在底表面上沉积钝化层1430(例如，聚酰亚胺)，并通过光刻将其图案化以形成露出金属1420的接触开口。见图16。金属1420的暴露部分形成接触垫盘，其可以焊接或者以另外的方式附接到控制器芯片或其它电路。
然后处理晶片的顶表面，以形成到金属1310的接触开口，以及形成槽310。图17A是所得到的结构的顶视图，而图17B示出了晶片的与槽垂直的截面图。例如，在某些实施例中，以光致抗蚀剂(未示出)覆盖晶片，并将光致抗蚀剂图案化以限定槽310和到金属1310的接触开口(图16)。通过要形成的槽之上以及接触开口中的光致抗蚀剂开口，蚀刻掉钝化层1330。在槽310之上氧化物1220变为暴露。(替代地，钝化层1330的蚀刻可以移除槽之上的氧化物1220并露出层520)。在钝化层1330的蚀刻之后，去除光致抗蚀剂，并沉积另一光致抗蚀剂层(未示出)并将其图案化以限定槽310。如果槽之上的氧化物1220未被去除，则此时将其去除以露出槽中的层520。相对于光致抗蚀剂和层1010选择性地蚀刻层520，以形成槽，并露出层1010。在该实施例中，槽侧壁是垂直的，而在其它实施例中形成非垂直侧壁。在该实施例中，层520是通过DRIE(深反应离子蚀刻(可以是Bosch工艺))蚀刻的多晶硅，而层1010是二氧化硅。多晶硅相对于二氧化硅的蚀刻选择性为至少100:1。也可以使用其它制造工艺和选择性值。
在利用单晶衬底130和多晶硅间隔物520，利用氧化硅1010作为蚀刻停止物的情况下，对于矩形槽310可以实现的示例性的尺寸如下：槽宽度为135μm；槽节距(相邻槽的中心之间的距离)为250μm；槽深度为100μm。在某些实施例中，对于矩形槽，适当的槽宽度为50至1000μm，槽节距为150至2000μm，槽深度为100至500μm。其它范围也是可能的。
沉积并图案化具有期望的反射率性质的反射层(例如，铝、金或某些其它金属)，以在槽的末端处腔侧壁910.2上形成反射镜144(图18)。在某些实施例中，通过沉积具有不同折射率的层的堆叠来形成反射镜。在某些实施例中，初始在分立衬底(未示出)上形成反射镜，然后将其从该衬底释放，并通过粘合剂将其附接到侧壁910.2。例如，在某些实施例中，在分立衬底上如下形成层的堆叠：沉积多晶硅层，以电介质层(例如，热生长的二氧化硅)覆盖多晶硅层，然后在该电介质上形成2nm至5nm的铬粘附层，最终在该铬层上形成500nm的金、铝或银层以提供反射性的反射镜层。如果使用银，则可以在银上形成另外的透明层以保护银以免氧化。然后，将这样的层的堆叠从分立衬底释放并胶合到侧壁910.2。
在已经完成反射镜制造时，将晶片切片。在图18的实施例中，腔410的左侧侧壁910.4处于切片线上，因此该侧壁910.4被去除。见图19。槽310变为在左侧上暴露以用于光纤插入。光纤104被插入到槽中，如图20中所示。换能器120以及可能的其它电路连接到插入件(至金属触点1310、1420)。在图21、22A、22B的示例性实施例中，换能器120被利用焊料1604或某些其它手段倒装芯片附接至插入件的顶触点1310，而控制器1610被利用焊料1608或某些其它手段倒装芯片附接到底部触点1420。图21是顶视图；图22A示出了沿相邻槽310之间的间隔物520/1220/1330的纵向截面图；图22B示出了沿光纤104的截面图。可以将多个换能器、控制器以及其它集成电路和分立电路元件连接到该插入件。如图22A中所见，焊料1604还放置在多晶硅间隔物520之上的金属1310上，以提供机械支撑以用于支撑悬臂梁换能器芯片或多个芯片120或可能上覆腔410的其它电路。因此，换能器尺寸可以增加而不增加换能器上的应力并且不增加模块的总体面积。
模块可以安装在PCB上或以任何其它期望的方式安装。
如上所述，反射镜144可以初始制造在分立衬底上(下面将这样的反射镜被称作是“单独制作的”)。在某些实施例中，单独制作的反射镜与腔侧壁角度独立地以45°角或某一其它角度安装。在图23A、23B中示出了某些实施例。这些附图通过与图22A、22B中的相同的横截面(即，分别通过间隔物520和光纤104)示出了垂直截面图。出于简化，未示出换能器和控制器。腔侧壁910.2是垂直的，但也可以处于大于或等于45°的任何角度，包括例如，如图4中那样的退行角度。衬底130可以是任何晶向的硅晶片，或者可以是多晶硅或非硅材料。制造工艺可以是基本上如上面结合图6A-22B所述的。间隔物520被与腔侧壁910.2间隔开，以给反射镜留下空间–该间隔物几何特征可以通过图6C或17A-17B的间隔物蚀刻来提供，或者可以通过在任何其它适当阶段的间隔物图案化来提供。反射镜144可以是单个的连续的单独制作的反射性条带，其由侧壁910.2的顶部边缘和间隔物520的底部边缘支撑。通过例如粘合剂讲反射镜条带144固定在适当的位置。腔可以包括与反射镜相邻的延伸部(未示出)，例如，在腔侧面910.1、910.3处的“狗骨头”式延伸部，以便于将反射镜放置到腔中。
不同槽310中的反射镜可以通过多个条带来提供而不是通过单个条带来提供。
在图23C(沿光纤104的垂直截面图)中，通过腔410的底表面中的台阶2310在底部支撑反射镜。该台阶可以利用衬底130的适当蚀刻形成。
单独制作的反射镜144可以是三维形状(诸如，棱锥形2320)的表面(见图23D，示出了沿光纤的垂直截面图)。在该实施例中，反射镜是该棱锥的面对光纤的表面。在图23E(沿光纤的垂直截面图)中，反射镜是使从光纤104出来的束140准直的准直透镜2330的背表面。该束也可以在相反的方向行进。也可以提供其它反射镜结构和光学元件。
为了降低制造和操作期间的热应力，插入件中使用的材料应当优选具有类似的热膨胀系数，例如，衬底130可以是单晶硅而间隔物520可以是多晶硅。此外，为了降低操作期间的热和其它机械应力，可以使每一个间隔物520不连续和/或中空的。另外，不连续的间隔物可以限定彼此上覆的多个通道，如图24(没有光纤和换能器的顶视图)、图25(具有两层光纤104但没有换能器的顶视图)和图26(顶视图，具有两层光纤104和两个换能器120)中所示。在图25和25中，出于简化未示出槽之间的触点1310。槽310X和光纤104X在间隔物之间在X方向(在图24-26的视图中水平地)行进。槽310Y和光纤104Y在光纤104X之上在Y方向行进。面910.2上的反射镜144用于底部光纤104X。面910.1上的反射镜144用于顶部光纤104Y。腔侧壁910.3、910.4在切片或在某些其它工艺阶段期间被去除。
可以通过利用不连续的或中空的间隔物来改善热可靠性，因为它们较不易受热应力影响。它们可以由金属或其它材料形成。它们可以具有任何期望的形状。图27A、27B、27C是具有连续的和不连续的间隔物520以及光纤的腔410的某些实施例的顶视图。(在这些实施例中，反射镜144合并到腔侧壁上的连续层中；间隔物不在侧壁上面。)图27A示出了不连续的矩形间隔物。图27B示出了不连续的圆形间隔物。图27C示出了连续的中空间隔物。图27D以顶视图示出了各间隔物的某些非限制性的示例：A(圆形间隔物，如图27B中所示)、B(平行四边形)、C(六边形)、D(半圆)、E(梯形)、F(半环形)、G(全环形)、H(中空矩形)和I(具有直径的中空圆)。间隔物J是另一中空矩形，但该间隔物是连续的，即，行进通过整个腔(如图27C中那样)。也可以使用其它形状。在侧视图中，间隔物的侧壁可以是垂直的或倾斜的，并且可以具有锥形或其它形状。
在图28(顶视图)中，每一对光纤104之间的间隔物520形成双行的不连续间隔物。
图29-30示出了使用SOI(绝缘体上硅)衬底130，其具有通过平的绝缘层2910分开的单晶硅层130.1、130.2。层2910可以是二氧化硅、氮化硅、聚合物、或任何其它适合的材料，可以是不同材料的组合。该制造工艺类似于上面所描述的工艺。图29-30示出了与相应的图8、11相同的视图并且示出了相同的制造阶段。腔410的蚀刻停止在绝缘体2920上，并因此槽310的蚀刻(如上面结合图17B所描述的)也将如此。实现了高可控性的腔深度。在某些实施例中，层130.2具有(100)取向，掩模810中的开口是具有<100>侧边的矩形，并且腔蚀刻是上面所描述的KOH湿法蚀刻，其形成45°侧壁。
某些插入件实施例用于安装在同一插入件上的不同换能器之间的光学耦合。例如，图31类似于图18，除了反射镜144形成在腔侧壁910.2、910.4上的槽末端处。可以在插入件上全部这些反射镜之上安装换能器(未示出)，并且换能器可以通过光纤104彼此光学地耦接。同样地，在图24的变型中，反射镜和换能器可以设置在全部四个腔面910.1-910.4上。
单个换能器芯片可以具有光发射器和光检测器两者。在顶视图和/或侧视图中，槽可以是弯曲的，并且可以具有变化的宽度。反射镜144可以由衬底130的表面提供，或者也可以没有反射镜144，这是因为反射镜可以蚀刻到光纤的端面中，如2011年10月4日颁布给Bowen的美国专利No.8,031,993中所述的。反射镜144(在存在时)可以如上所述是平的，或者，可以是椭圆的或具有其它形状。也可以使用非反射镜光学元件(例如，棱镜等)
可以通过如图32A-32C中所示的减性方法形成间隔物。图32A类似于图6C，但是层520被图案化以保留在槽位置处，即，在与间隔物位置互补的区域中。该图案化使用如图6C中的选择性蚀刻。然后，用材料3410填充层520的特征之间的空间(图32B)。其可以是适于间隔物的通过任何适当的工艺沉积的任何材料，例如，金属沉积在晶片之上然后被蚀刻掉以提供平的顶表面。也可以使用其它技术，例如，在层520的沉积之前在腔中形成的种籽层(未示出)上的电沉积。然后，相对于层3410(图32C)选择性地蚀刻掉层520以形成槽310。层3410提供槽之间的间隔物。可以与蚀刻停止层(诸如，1010(图17B))一起使用减性方法，并且减性方法可以与上面所描述的其它特征组合。
例如，在某些实施例中，如上面结合图8、9A、9B、10所述地处理晶片。然后，在该晶片上沉积种籽层3420(图33A)以用于电镀。种籽层的材料、厚度以及沉积方法将取决于稍后要电镀的材料3410。在某些实施例中，种籽3420以及层3410是相同的材料，例如，金属，并且种籽层通过溅射或化学汽相沉积(CVD)来沉积。在某些实施例中，在沉积种籽层之前在晶片上形成粘附层3416。例如，如果种籽层是镍、钨、铜、铝、钛或其合金(例如，镍-钨合金)，则粘附层可以是通过溅射或蒸镀沉积至2.5nm至100nm的厚度的钛或铬。
然后，如上面结合图32A所述的，在晶片上沉积层520，并将其图案化。如上所述的，可以使用任何适当的材料。在示例性实施例中，层520是光致抗蚀剂，除了通过图案化将其去除之处，其覆盖整个晶片。然后，在种籽层3420的暴露部分上电镀层3410(图33B)。在某些实施例中，电镀在层3410的顶表面低于层520的顶表面时终止，但这不是必须的。将层520从晶片去除(图33C)。可选地，将种籽层3420以及可能的粘附层3416从未被间隔物3410覆盖的晶片区域去除。(在某些实施例中，在槽外部的层520不被去除，并如此，在图33C的视图中，层520保留在左和右腔边缘处至槽310的左侧和右侧。)
然后，通过如上所述的任何工艺形成反射镜144。图33D示出了沿间隔物3410的示例性的垂直截面图。在图33D的示例中，通过抬离(lift-off)方法形成反射镜。在该示例中，间隔物3410并不延伸在腔410的倾斜的侧面910之上，以在电镀工艺(图33B的阶段)中在层3410中获得平坦的顶表面。该抬离方法使用光致抗蚀剂层3430，光致抗蚀剂层3430被沉积并图案化以限定反射镜。在该实施例中，光致抗蚀剂被图案化以露出整个腔侧面910.2。然后，在晶片上沉积层144，并然后去除光致抗蚀剂3430。层144覆盖整个侧面910.2。图33E示出了所得到的结构的沿间隔物3410的垂直截面图。
可以在腔410的蚀刻之前或者在任何其它适当的阶段，形成其它电路元件，例如，如图22A中的金属化的通孔。
间隔物可以部分地或完全地覆盖光纤104，如图34A和34B中所示。图34B是顶视图，而图34A是沿图34B中标记的A-A’线的与光纤垂直的垂直截面图。未示出金属化的通孔和其它电路。间隔物以3410示出(本发明不限于任何附图标记)。在图34B的顶视图中，间隔物3410形成与光纤垂直的条带，但是在其它实施例中，间隔物3410具有其它几何特征，并且在某些实施例中，其形成在腔上面的单个连续结构，具有用于光纤的通道310。如图34B中的分立条带或其它不连续间隔物形状可以有助于热稳定性以及便于将光纤104插入到光纤通道310中。
图34C(通过与图34A中的相同平面的垂直截面图)示出了示例性的制造方法。通过如图32A-32C中那样的减性方法形成间隔物。例如，在某些实施例中，如图8、9A、9B、10中那样处理晶片以形成腔410以及层810、1010。然后，沉积层520并将其图案化以保留在光纤通道310的位置处。然后，沉积层3410以覆盖层520并形成在层520的特征之间的间隔物。尤其是，可以将层3410图案化以形成如图34B中的条带或其它不连续形状。此外，层520可以被形成为延伸到通道310之间的选定的区域以防止在这样的区域中形成间隔物3410。
在形成层3410之后，通过湿法蚀刻将层520从腔410之上(以及可能的别处)去除，以获得图34A的结构。可以在移除层520之前或之后将层3410图案化。
图34D-34E示出了另一制造工艺。如图33A-33C中那样，通过电镀形成间隔物3410。更具体地，如图33A中那样处理晶片。层520将作为电镀掩模，并且在图34D的实施例中，层520覆盖除了通道310的位置以外的整个晶片。然后，电镀层3410到种籽层3420上，如上面结合图33B所述的那样，除了该电镀工艺继续直至层3410与掩模520交迭。在图34D中，相邻的特征(间隔物)3410并不在掩模520上方相遇，因此，通道310顶部上并不完全被覆盖；图34E示出了在移除层520以及插入光纤104到通道310之后的结构；间隔物3410部分地在通道和光纤上面。在其它实施例中，电镀层3410直至相邻的特征3410在掩模520之上相遇，因此通道310和光纤顶部上被覆盖，如图34A中那样。
在电镀之后，去除层520(例如，通过湿法蚀刻)。可以在去除层520之前或之后，将间隔物层3410图案化以提供不连续的间隔物，例如，如图34B中那样。此外，层520可以被形成为延伸到通道之间的选定的区域以防止在这样的区域中形成间隔物3410。然后，可以如上所述地形成反射镜144。
如果通道310被完全地或部分地覆盖，如图34A-34E中那样，则光纤位置更稳固。
在某些实施例中，设有光纤的槽设置在插入件的顶表面和底表面两者处。每一表面处的槽可以利用上面所描述的任何技术形成，包括结合图1-3描述的现有技术的技术。一个示例性的工艺如下。衬底130被减薄到其最终厚度。然后，在衬底130中在两面上蚀刻V形槽或者其它槽，可以同时地，可以与湿法蚀刻一起进行。然后，处理每一面，可能如图1-3中的顶面那样，以完成插入件制造。
在某些实施例中，如下形成插入件。将衬底130减薄到其最终厚度。然后，利用上面所描述的工艺或者任何其它适当的工艺在衬底的顶和底表面中分别蚀刻腔410.1、410.2(图35A)，可以同时地进行。在图35A中，在顶部和底部上使用掩模810来限定这两个腔。(在顶部和底部上可以有任何数量的腔，可以在顶部上有不同于底部上的数量的腔，并且顶部上的腔不必在底部腔上，也不必以任何方式对准。)如上所述，在顶表面和底表面上形成蚀刻停止层1010，可以同时地形成(例如，通过硅的热氧化或者通过CVD)。然后，利用上面所描述的技术或者其它技术在晶片的顶表面和底上形成层520。该层被示出为顶表面上的520.1以及底表面上的520.2。如图11中那样，将顶部层520.1平坦化，以将其从腔410.1.的外部去除。也可以将底部层平坦化，但是其覆盖晶片的整个底表面。选择厚度以容纳下面描述的穿通衬底通孔工艺，并且厚度可以是任何适当的值。
然后，如上面结合图12所述的，通过层810和衬底130的掩模蚀刻，在晶片的顶表面中，在期望的穿通衬底通孔的每一位置处形成盲通孔1210。通孔1210通过衬底130，并通过衬底之上和之下的层810，并部分地而不是完全地通过层520.2。
然后，如图35B中所示，将通孔1210氧化并金属化，并利用上面结合图12-13所描述的工艺，在插入件上形成导电线1310和可能的其它电路元件以及钝化层1330。
然后，通过CMP或者其它工艺，在插入件底部处减薄插入件(图35C)，以向着氧化物1010的层级移除层520.2。通孔1220变为贯通孔。铜1250(和种籽1230)以及绝缘体1220从衬底130向下突出。然后，在底表面上沉积绝缘体1410，并通过CMP将该底表面平坦化，该CMP并不移除全部的绝缘体1410而是暴露出铜。上面结合图14-15描述了适当的工艺。
如上面结合图15-16所述的，并如图35D中所示的，在插入件底部上形成导电线1420和其它电路元件以及钝化层1430。
蚀刻层520.1、520.2以形成槽310以及插入件顶部和底部，并在该顶部和底部处形成反射镜410，如上面结合图17A、17B、18所述的。图35E示出了与槽310垂直的示例性的垂直截面图。腔410.1、410.2并不必须对准，即，腔410.1可以相对于腔410.2横向地偏移。槽310也可以具有不同的形状和尺寸。可以在顶部和/或底部上设置一个以上的腔，并且顶部槽310并不必须与底部槽平行。
如上面结合任何图19-26所述地进一步处理该结构，并且可以如上面结合图1-34E所述地使用顶部或底部加工中的任何变型。(尤其是，可以在一个或两个插入件面上使用用于槽和反射镜形成的现有技术。)图35F示出了处于与图22B类似的阶段的示例性的结构，换能器120.1、120.2分别在顶部和底部上。在该实施例中，两个换能器通过金属化的通孔1210彼此连接，但这并不是必要的。不同的换能器可以连接到不同的通孔，或者，可以不连接到任何通孔，并且在需要时，可以在插入件上安装控制器1610(图22A)和其它电路。
在某些实施例中，生成贯通孔1210而不首先形成盲通孔，即，直接蚀刻通孔1210穿过插入件晶片。此外，本发明也不限于贯通孔。
多种腔形状是可能的，以满足具体应用的要求。例如，图36示出了图6A-6C的方法的一种变型。在该变型中，层520被层3610覆盖，层3610由与520不同的材料(可以由与腔表面相同的材料)制成。层3610可以通过选择性沉积形成在层520上，或者，层3610可以在层520上比在腔底部上沉积更大的厚度，并且可以被各向异性地蚀刻直至其被从腔底部去除，或者，层3610可以被留在腔底部上(这在图36中未示出)。
间隔物520或3410的侧壁可以相对于腔的底表面处于任何角度β(图37)。在某些实施例中，该角度是90°或至少85°的某些其它角度。
在某些实施例中，至少一个间隔物向上突出以提供对所述换能器中的至少一个的机械支撑。图38中所示的一个示例示出了与图22A类似的结构，但没有在腔之上的金属1310和焊料1604。换能器120落着在间隔物520上方的钝化层1330上。例如，在图11的阶段，可以留下层520以向上突出超过衬底130。然后，在需要时可以蚀刻掉腔外的层520以形成电路。层520在该腔处的向上突出将导致腔之上的钝化层1330的向上突出。
在某些实施例中，“反射镜”侧壁(诸如，图9A的侧壁910.2)可以通过单独的蚀刻或者其它工艺形成。例如，反射镜侧壁910.2可以处于与侧壁910.1、910.3、910.4不同的角度和/或深度。在图39A-39C中示出了一种可能的工艺。该工艺适于多种衬底材料，包括上面所描述的单晶硅和其它材料。最初(图39A)，形成腔410，全部侧壁垂直或处于某其它角度。在某些实施例中，利用光致抗蚀剂掩模(未示出，与图8中的掩模810类似)通过掩模的干法蚀刻形成腔。然后(图39B)，去除光致抗蚀剂，并蚀刻侧壁910.2以改变其几何特征。可以类似地处理或者可以不类似地处理腔其它侧壁，并且可以如此处理整个侧壁或仅仅侧壁的一部分。在所示的实施例中，侧壁910.2的几何特征通过机械加工限定，更具体地，利用具有面对侧壁910.2的45°侧壁3910A的切片锯3910来限定。锯3910绕与侧壁910.2垂直的水平轴3910X旋转以改变侧壁几何特征。侧壁910.2获得与锯侧壁3910A匹配的45°外廓。见图39C(垂直截面图)和图40(顶视图)。
后续的步骤可以如上面和下面结合图1-38所述。尤其是，腔可以填充有层520，可以在层1010的沉积之后，并且可以通过图39A-39C的工艺或其它工艺在衬底130的顶部和底部两者处形成这样的腔。
在某些实施例中，执行侧壁910.2的锯切或其它处理(Fig39B)至受控的深度，并且在图39C的实施例中，该深度小于腔410的深度。这导致沿腔侧壁910.2的台阶3930。该台阶可以用作用于光纤104的硬停止物以便于光纤对准，如图41中所示–光纤插入在槽310中使得它们邻接台阶3930。(出于简明，图41并未示出氧化物1010以及如图6A-38中可能存在或可能不存在的其它特征。)如果期望，反射镜侧壁910.2可以比腔的其余侧壁深，或者可以具有相同深度。
如图42中所示，初始可以在分离的晶片中形成具有槽310的腔和电路，所述晶片被示出为插入件124.1和124.2，然后将其组装成单个光学插入件124。一种示例性的制造工艺如下。通过如图8-19中那样加工衬底130.1(单晶硅或其它适当的材料)来形成腔410和槽310以及反射镜144来制造光学插入件124.1，但没有腔410外的电路。如图17A-19中那样，在插入件124.1中，在腔区域中可能存在氧化物1220、金属1310以及钝化层1330。如此，可以在该腔区域中形成电路元件以及金属焊盘1310。然后，将晶片减薄以及切片，以获得包含该腔的结构，如图43中的顶视图所示。如上面结合图19所述的，在切片工艺中可以(但并不必须)去除一个或多个侧壁。可以使用如上所述的工艺变型，包括图39A-39C的变型。
在单独的工艺中，通过处理衬底130.2(单晶硅或其它适当的材料)来形成用于与换能器连接的电路以及其它电路，来制造插入件124.2。该晶片处理可以如上面结合图12-16所述的。在衬底130.2中形成腔4210。光学插入件124.1插入到该腔中并将其固着于该腔，例如通过粘合剂或其它方式。可以在插入件124.1附接到插入件124.2之前或之后，将光纤104插入在槽310中并适当地固着(例如，利用粘合剂)。如上所述，可以将换能器以及其它电路附接到组合的插入件124。
如图24-26那样，插入件124.1可以具有在不同侧壁上的不连续间隔物和/或反射镜144，并且插入件124.1或124可以具有上面结合图6A-41所描述的其它特征。尤其是，在某些实施例中，插入件124.2在顶部和底部上具有腔4210，分立的一个或多个插入件124.1插入到每一腔中。
图44A-46示出了另一实施例，其中插入件124.1就是支撑间隔物的衬底。以4410示出了该衬底，并以4420示出了间隔物。图44A是插入件124.1的顶视图，而图44B是侧视图。间隔物限定通道310。在某些实施例中，衬底和间隔物是通过衬底的掩模蚀刻形成的一体结构。衬底可以是硅、多晶硅或任何其它适当的材料。在某些实施例中，整个插入件124.1由光敏材料(例如，光致抗蚀剂或光敏聚合物)制成。在某些实施例中，整个插入件124.1是由光致抗蚀剂、环氧树脂或其他材料压印的，或者通过模制或模压制成。在其它实施例中，间隔物4420可以由沉积在衬底4410上并图案化的薄膜制成。也可以使用其它工艺。此外，间隔物可以具有上面讨论的任何形状，包括如图27A-28中的不连续形状，或者如图34A-34E中的在通道310上面的形状。
插入件124.2(图45)可以利用上面讨论的用于插入件124的任何技术制造，除了插入件124.2并不需要间隔物。图45示出了如上面结合图22B所描述的但是没有间隔物的示例性插入件124.2。例如，插入件124.2可以如上所述的制造，但是图17A的间隔物蚀刻被层520的完全去除取代。然后，如图46中所示(与图45中相同的垂直截面图)，将插入件124.1固着在插入件124.2的腔410内，例如，根据层1010和插入件124.1中的材料并可能根据其它因素，可以利用粘合剂4430或焊料或其它适当的技术来进行固着。插入件124.1可以大于或小于腔410。例如，插入件124.1可以在左侧突出于腔410。
可以在将插入件124.1附接到插入件124.2之前或之后，在任何期望的阶段将光纤104安装在通道310中。可以如上面结合例如图22A所述的，将换能器120安装在插入件124.1上。
本发明并不限于插入件124.1、124.2的具体结构。在某些实施例中，插入件124.2具有如图4中那样的退行侧壁。
图47-48D示出了其他类型的实施例，其中槽310通过诸如上面结合图29-30所描述地蚀刻SOI衬底130制成。衬底130具有通过平的绝缘层2910分开的单晶硅层130.1、130.2。在层130.2上形成掩模层810(光致抗蚀剂或硬掩模，诸如上面所描述的)，如图47中所示。然后，执行蚀刻以形成槽，图48A-48D中示出了不同的槽几何特征。图47-48D示出了与槽310垂直的垂直截面图。在每一情况下，蚀刻停止在绝缘层2910上。通过同一蚀刻或分开的蚀刻形成支撑反射镜144(图47-48D中未示出)的反射镜侧壁。
在图48A中，形成槽310以及间隔物的蚀刻是各向异性垂直蚀刻，例如，干法蚀刻，可以是RIE(反应离子蚀刻)。在图48B中，蚀刻是相对于特定晶面选择性的湿法蚀刻。例如，在某些实施例中，层130.2具有(100)取向，而槽与<100>方向平行，并且蚀刻是相对于{110}面选择性的，如上面结合图29-30所述的。因此，槽侧壁是相对于水平以45°角倾斜的。通过同一蚀刻或分开的蚀刻形成支撑反射镜144(图47-48D中未示出)的反射镜侧壁。也可以使用其它取向和蚀刻技术，例如，干法蚀刻。
在图48C中，蚀刻是干法的，并且是部分各向异性的但不是完全各向异性的(优选垂直)，允许某些横向蚀刻。掩模810被底切，并且槽310的侧壁是倾斜的。一种示例性的蚀刻是反应离子蚀刻(RIE)或深反应离子蚀刻(DRIE)，其中利用公知的技术控制气体流速和压力以提供以45°到54°倾斜的侧壁。
在图48D中，蚀刻也是干法的，并且是部分各向异性的但不是完全各向异性的(优选垂直)，允许某些横向蚀刻。掩模810被底切，并且间隔物具有圆的凸的侧壁。一种示例性蚀刻是RIE或DRIE，其中以公知的方式控制气体流速和压力从而使得该蚀刻初始是更加各向同性的但由于压力降低和适当的气流控制逐渐地变为越来越优选垂直的。
其余的工艺可以是任何适当的类型，并且图48E-51示出了某些选项。图48E示出了在去除掩模810(该掩模去除是可选的)之后的结构的顶视图。图49-51示出了沿间隔物130.2的垂直截面图。如图49中所示，形成掩模4910(例如，硬掩模或光致抗蚀剂)以限定横向槽4920，其位置在图48E中以虚线示出。通过适当的工艺形成槽4920以限定用于反射镜144(通过侧壁提供或通过分立的层提供，未示出)的45°侧壁4920M。例如，在某些实施例中，层130.2为(100)取向，在图48E的图中槽4920的侧面具有<100>方向，并且槽4920通过如上所述的相对于(110)面选择性的湿法KOH蚀刻形成，以为该槽形成45°侧壁。蚀刻停止在绝缘层2910上。在其它实施例中，层130.2和槽4920可以具有任何取向，槽通过完全垂直的蚀刻形成，并且利用切片锯形成45°侧壁4920M，如上面结合图39A-41所述的。另外，可以通过用于相应的分开的通道310的分开的槽取代连续的槽4920。其它实施例也是可能的。
后续的工艺可以是如上面提供的许多示例中的那样，图50和51示出了某些选项。图50示出了与图22A的类似的结构的示例。图50还示出了形成在槽4920的侧壁上的保护层4930。该保护层被从反射镜侧壁4920M去除。其余工艺步骤可以基本上如上面针对图22A或26的结构或其它插入件结构所述的。可以在任何适当的阶段形成金属化通孔。图51中示出了一种替代的结构。这里，槽4920具有如图4中那样的退行侧壁(例如，135°侧壁)。这样的侧壁可以如例如下面结合图52A-59所描述地形成。除了如所附权利要求所限定的之外，本发明并不限于特定的结构或工艺步骤。
现在将描述在图4或51的某些实施例中使用的退行结构形成。图4或51的硅插入件可以利用具有(100)取向的单晶硅衬底130(或图51中的层130.2)制造。如图52A(垂直截面图)和52B(顶视图)中所示，形成适当的掩模810(例如，热或CVD二氧化硅)以限定腔410。在该实施例中，掩模开口是矩形的，具有沿<100>方向延伸的侧边5210.1-5210.4。如下面描述的，将在这些边中的一个或多个处形成135°的退行角度。在某些实施例中，期望退行角度的每一边沿<100>方向延伸，但其它边可以沿不同的方向延伸。本发明并不限于矩形掩模开口。
各向异性的、相对于掩模810选择性的、完全垂直的蚀刻形成具有垂直侧壁的腔410(图53，垂直截面图)。例如，这可以是干法蚀刻。然后(图54，垂直截面图)，进行相对于{110}硅面选择性的湿法蚀刻，以加深该腔和底切腔边缘，来形成退行的135°侧壁。可以使用与用于图9A的形成45°侧壁的任何蚀刻相同的湿法蚀刻。在某些实施例中，通过该湿法蚀刻使腔深度加倍，或双倍以上。
根据需要可进行另外工艺。例如，为了形成图4的结构，去除掩模810(图55A)，并将晶片切片以移除侧面5210.4。换能器120被通过任何适当的手段(例如，粘合剂)附接到衬底130的底部。一个或多个光纤104固着在腔中。通过硅侧壁表面5210.2提供反射镜144。图55A示出了光纤和换能器之间的示例性光束；该光束具有与腔的底表面平行的支路140B以及与腔的底表面垂直的支路140A。光束可以在两个方向中的一个或两者中行进–从光纤到换能器和/或从换能器到光纤。
在某些实施例中，在晶片切片之前，沉积并图案化适当的材料(例如，聚合物，未示出)以限定间隔物，与图17B中的间隔物520类似，其具有用于光纤104的槽310。也可以如图32A-32C中那样，减性地形成间隔物。通过适当的工艺，例如，湿法蚀刻，从退行侧壁之下蚀刻掉间隔物材料。
替代地，可以通过掩模810限定间隔物和槽(图52A-52B)，即，掩模810可以覆盖槽之间的间隔物区域。然后，通过图53、54的蚀刻形成间隔物和槽。在这种情况下，槽可以具有退行侧壁–槽的横向截面图可以如图5中那样。
间隔物和槽可以通过单独的插入件124.1(图55B)提供，该插入件124.1可以与图44B的插入件124.1一致。
图56-59示出了这样的实施例，其中仅侧面5210.2是退行的，其余侧面除了与侧面5210.2相邻的部分之外是垂直的。制造如图52A、52B、53中的那样进行，以形成具有垂直侧壁5210.1-5210.4的腔410。然后，形成掩模5610(图56，顶视图)，其覆盖除了与侧壁5210.2相邻的区域之外的腔410。然后，如上就图54所述的，进行湿法蚀刻。该湿法蚀刻是相对于掩模5610选择性的。该湿法蚀刻加深了被掩模5610暴露的腔部分，并在侧面5210.2处和侧面5210.1、5210.3(未示出)的与侧面5210.2相邻的部分处形成135°退行外廓。在侧面5210.2对面的加深的腔部分处形成45°倾斜5710。
然后，去除掩模层810和5610(见图58，垂直截面图)。将该结构切片，然后如上面结合图55A所述的，附接换能器120和光纤104(图59，垂直截面图)。可以如上面结合图55A或55B所述地，形成间隔物。
退行侧壁可以处于不同于135°的角度。例如，如果侧壁是(100)或(110)晶片中的{111}面，则125.3°的角度是可能的。为了得到这样的角度，在(100)晶片中侧面5210.2应当取向在[111]，而在(110)晶片中应当取向在[100]。
在上面所描述的某些光学实施例中，光纤104是可选的；光束可以通过空间传送而无需光纤。例如，在某些实施例中，所述光束是激光束。
在某些实施例中，如上面结合图5所述的，退行侧壁用于MEMS应用。例如，图60(如图54中那样的垂直截面图)示出了一种基于诸如图5或54中示出的硅结构的传感器。该传感器由具有(100)取向并具有腔410的单晶硅晶片130制成，腔410具有至少两个由硅晶面形成的处于135°或125.3°角度的退行侧壁。该腔可以如上面结合图52A-54所述地形成。腔底部处的薄衬底部分6010提供隔膜，其形变由电路6020检测，电路6020被示出为在衬底130的顶表面和/或底表面处形成的多个块。电路块6020可以包括与衬底130集成的元件和/或连接到衬底的外部元件。在某些实施例中，隔膜6010被掺杂以提供连接到电路6020的一个或多个电阻器。如果隔膜变形，则电阻器中的一个或多个可以变为延展的，并因此电阻性较大，或者可以变为压缩并如此电阻性较低。通过所述一个或多个电阻器的电流或电压由电路6020利用已知技术检测。例如，见1990年3月6日颁布给Okada的美国专利No.4,905,523；1999年12月7日颁布给Murata等人的美国专利No.5,998,234。；以及Wu等人于2010年11月22日提交的美国专利申请No.12/951,738，其在2012年3月15日公开为US2012/0060605A1；通过引用将其全部并入在此。
在其它MEMS实施例中，电路块6020包括换能器，其使得隔膜6010加热或变形以影响腔410中的液体或气体(未示出)。除传感器功能以外，还可以提供这样的功能，或者，可以在MEMS结构中提供这样的功能而没有传感器功能。
在传感器实施例中，也可以如图61中所示的，光学地检测隔膜运动。在该实施例中，腔侧壁5210.2、5210.4如图54中那样处于135°。发送器120.1和接收器120.2(其可以是在分开的半导体芯片中或者在相同芯片中形成的换能器)可以刚性地附接到隔膜6010的底部，从而使得在隔膜变形时它们与隔膜一起移动，或者，它们可以安装在分开的安装件(未示出)上以使得在隔膜变形时不改变其位置。发送器120.1发送光束140(例如，激光束)通过隔膜。如果隔膜6010是水平的，则束被腔侧壁5210.2反射以水平地行进到侧壁5210.4。侧壁5210.4将束反射以垂直向下行进通过隔膜6010到接收器120.2。如果隔膜变形，则束140的路径将改变，并且束将不命中接收器120.2，或者将以不同的方式以不同的可测量的参数命中接收器，例如，在接收器120.2的不同部分和/或以不同的角度和/或以不同的强度的空间分布和/或以不同的相位和/或极化。接收器120.2检测这些差异以提供感测信号(例如，表示所述差异的电信号)。
图60、61的传感器可以用于检测和测量隔膜位移和/或振动和/或应变(即，对隔膜的压力)。也可以测量其它参数，如果它们受隔膜的位移或形变或振动的影响的话。这样的参数包括：温度、电导率、电阻、应变、压力、反射率、折射率以及可能的其它参数。
在某些实施例中，图54的结构的侧壁5210用作用于芯片间通信的反射表面。图62(垂直截面图)示出了衬底130，其用作用于芯片6210.1、6210.2之间的通信的光学插入件。芯片6210.1连接到换能器120.1，可以通过导电线6230连接。芯片6210.2通过其它导电线6230连接到换能器120.2。芯片6210.1和换能器120.1附接到衬底130的顶表面。芯片6210.2以及换能器120.2附接到衬底130的底表面。换能器120.1与腔140的侧壁5210.4相邻。换能器120.2安装在腔下面。线6230可以形成在衬底130中和/或上，和/或通过分立线(未示出)形成。许多变型是可能的，例如，芯片6210.1和换能器120.1可以集成到单个芯片中；芯片6210.2和换能器120.2也可以集成到单个芯片中；替代地，一个或多个芯片6210.1、6210.2可以与插入件分开地安装；这些都是非限制性示例。
腔侧壁5210.2、5210.4处于135°。侧壁5210.2比侧壁5210.4高。换能器120.1安装在衬底的从侧壁5210.4的顶部处的腔边缘延伸的水平表面上。换能器120.1发射的水平束140被侧壁5210.2反射以垂直向下行进到换能器120.2。在其它实施例中，束140在反向方向(即，从换能器120.2到换能器120.1行进)，或者，可以提供在相反方向上的多个束。
可以如图63A、63B、63C(垂直截面图)中所示地制造插入件。首先，如图52A-54中那样处理衬底130。然后，沉积正光致抗蚀剂的层6310以填充腔410并覆盖衬底130。该抗蚀剂层具有平的顶表面。利用已知技术在该抗蚀剂中形成开口6320(图63B)以便露出腔侧壁5210.4之上的衬底130。开口可以延伸到腔410中，但抗蚀剂不从腔底部去除掉，从而使得腔底部不暴露。如本领域中已知的，可以通过将光致抗蚀剂曝光到小于腔底部之上的整个深度的有限的深度，来实现该抗蚀剂图案化。
相对于抗蚀剂6310选择性地，即，与侧壁5210.4相邻地，蚀刻衬底130。见图63C。侧壁5210.4变短。然后剥离抗蚀剂以获得图62中所示的插入件。
可以在任何适当的阶段形成导电线6230和其它导电线，并且可以在适当时安装换能器和芯片。
由于在图62中侧壁5210.4不用作反射器，因此侧壁5210.4可以是垂直的或处于某些其它角度。此外，插入件130可以是如图55A或59中那样，以换能器120.1取代光纤104。
在图62的实施例以及某些其它具有退行表面的光学实施例中(例如，如图51、55A、55B、59、61中)，可以通过形成平滑反射层(与图18中的层144类似)来改善退行侧壁(诸如，侧壁5210.4)的反射性质，该平滑反射层提供期望的反射性质，例如，在期望的波长范围中的期望的反射率和期望的平滑性。例如，可以通过化学汽相沉积(CVD)沉积铝或铜。此外，也可以使用溅射，继之以重溅射(re-sputtering)，如图63D和63E中所示。更具体地，可以在衬底130的顶表面上溅射沉积适当的反射材料(例如，金属)(可以是铝，铜、金、银或其它适当的材料或其组合))的层6330。层6330是非保形的，覆盖处于溅射靶(未示出)的视线中的表面但不覆盖退行侧壁5210.2，5210.4。见图63D。然后，进行重溅射。在该工艺中，层6330被离子或原子(例如，氩)轰击，这把层6330的原子逐出。被从腔410的底部逐出的原子中的某些沉积在反射镜侧壁5210.2上并可能在其它退行侧壁上，以提供反射镜144。
替代地，反射镜144可以形成在分立的衬底(未示出)上，然后从该分开的衬底释放，并利用粘合剂胶粘到反射镜侧壁或侧壁(例如，5210.2)，如上面结合图18所述的。
本发明不限于上面所描述的特征例如，同一结构中，不同通道310可以具有不同长度。可以为任何适当的波长提供光纤以外的波导，所述波长包括但不限于：可见光(从大约380nm到大约740nm)或红外辐射(从大约10nm直至可见光)或紫外线辐射(从大约可见光直至大约300μm)。其它变型也是可能的。某些实施例提供了一种衬底，包括单晶硅的区域(例如，图54中的区域130)，该区域包括：
第一表面，其是单晶硅的晶面(例如，{100}面)(这可以是例如，腔410的底表面)；以及
第二表面，其是单晶硅的晶面(例如，{100}面)(这可以是例如，腔410的侧壁表面)；
其中所述第一和第二表面以135°或125.3°的角度彼此相遇，该角度是通过单晶硅所占据的空间测量的(例如，图5中的角度α)。
在某些实施例中，所述衬底用于这样的结构(例如，如图55A或55B或59中那样)，其中所述第二表面是用于提供电磁波路径的反射器，所述路径具有与所述第一表面平行的第一段(例如，图55A或55B中的140B)以及通过所述第一表面的第二段(例如，140A)，所述第一段和第二段在所述反射器处相遇。
某些实施例包括换能器(例如，图55A中的120)，其与所述路径的第二段相遇，用于从所述路径接收电磁波或用于发送电磁波到所述路径中。在某些实施例中，所述换能器附接到所述衬底。
在某些实施例中，所述电磁波在10nm到300微米的波长范围内。
某些实施例提供了一种用于制造衬底的方法，所述方法包括：
获得单晶硅区域，所述区域具有第一表面(例如，图52A中的衬底130的顶表面)，其是单晶硅的晶面(例如，(100)面)；
在所述第一表面中形成通孔(例如，所述通孔可以是图53中的腔410，或者，可以是贯通孔)，所述通孔具有侧壁，所述侧壁形成小于135°或125.3°的预定的角度α的一个或多个角度，所述角度α是所述侧壁和通过所述通孔的底部并与所述第一表面平行的第一面之间的角度(例如，所述第一面底表面可以是图53中的腔410的底表面；如果所述通孔是贯通孔，则所述第一面可以是通过所述通孔底部的水平面)，所述角度α是通过所述单晶硅区域测量的；以及
相对于所述单晶硅区域的预定的晶面选择性地(例如，相对于{110}面选择性地)湿法蚀刻所述侧壁，以形成相对于所述第一面成所述角度α的第二表面(例如，图54中的侧壁表面5210.4)。
某些实施例提供了一种插入件(例如，图46中的124)，用于接口连接多个波导(例如，光纤线缆104)到用于耦接到一个或多个波导的一个或多个换能器，每一波导用于传送电磁波到所述换能器中的一个或多个和/或传送来自所述换能器中的一个或多个的电磁波，所述插入件包括：
(a)第一插入件结构(例如，124.1)，包括一个或多个第一间隔物(例如，4420)，其限定用于支撑所述波导的多个第一通道(例如，310)；以及
(b)第二插入件结构(例如，124.2)，包括第一腔(例如，410)，所述第一插入件结构附接到所述第二插入件结构并且至少部分地位于所述第一腔中；
其中所述第一腔包括侧壁表面(例如，图45中的腔410的右侧壁)，所述侧壁表面包括一个或多个侧壁部分(例如，侧壁部分可以是单个槽310中的一部分)；
其中，每一第一通道具有第一端(例如，与反射镜144相邻的右端)，其与所述一个或多个侧壁部分中的相关联的侧壁部分相邻，每一侧壁部分用于提供和/或支撑重定向元件(例如，对于单个槽310的反射镜144部分)，其用于指引进和/或出第一通道的相应波导的电磁波。
某些实施例提供了一种用于制造插入件的方法，所述插入件用于将多个波导接口连接到一个或多个换能器，所述方法包括：
在衬底中形成第一腔(例如，图32A中的410)；
在所述第一腔的底表面上形成第一层(例如，520)，在所述第一层的顶表面中有一个或多个缝隙(例如，图32A中的特征520之间的缝隙)；
在所述一个或多个缝隙中形成第二层(例如，3410)；以及
移除所述第一层的至少一部分以形成多个通道，所述多个通道通过所述第二层的位于所述一个或多个缝隙中的部分彼此分开，所述第二层在所述一个或多个缝隙中的部分提供在所述第一腔中的一个或多个间隔物，其中所述多个通道用于支撑用于传送电磁波的波导，其中所述波导要耦接到一个或多个换能器。
在某些实施例中，形成所述第二层包括：形成所述第二层为与所述第一层交迭(例如，如图34C或者34D中那样)；并且
其中移除所述第一层的至少一部分包括：从所述第二层之下移除所述第一层的至少一部分。
在某些实施例中，形成所述第二层包括：在所述一个或多个缝隙中电镀所述第二层。例如，注意图34D。
某些实施例还包括形成用于所述第二层的电镀的种籽层(例如，3420)，所述种籽层在所述第一层之前形成；
其中形成具有所述一个或多个缝隙的所述第一层包括：
形成没有所述一个或多个缝隙的第一层；以及
移除在所述一个或多个缝隙的位置处的所述第一层，以形成所述一个或多个缝隙并在所述一个或多个缝隙中露出所述种籽层。
某些实施例提供了一种光学插入件，用于将多个波导接口连接到一个或多个用于与所述波导耦接的换能器，所述插入件包括顶表面，其中具有第一腔；
其中所述插入件还包括在第一腔的表面上的一个或多个第一间隔物，其中所述一个或多个第一间隔物限定用于支撑所述波导的多个第一通道(例如，所述间隔物可以包括图34A或34E中的通道310之间的层3410)；
其中至少一个第一间隔物与至少一个第一通道交迭(例如，如图34A或34E中那样)。
在某些实施例中，至少两个相邻的第一间隔物在第一通道之上相遇(例如，如图34A中那样)。
某些实施例还包括用于连接到所述一个或多个换能器的电路。例如，见图22A-26、31、35F、38、59。
某些实施例提供了一种用于制造插入件的方法，所述方法包括：
获得衬底，所述衬底包括半导体材料的第一层(例如，图47-48D中的130.1)以及在所述半导体材料的第一层下面的绝缘层(例如，层2910)；
在所述半导体材料的第一层之上形成掩模(例如，810)，来以第二层限定多个通道，所述通道用于支撑要耦接到一个或多个换能器的波导；
相对于所述掩模以及相对于所述绝缘层选择性地蚀刻所述第一层，以形成所述通道。
某些实施例还包括：在所述第一层中形成一个或多个槽(例如，图49中的槽4920，或多个槽(未示出)–例如，可以在每一通道310的端部处形成分立的槽；如果期望的话，不同通道310可以具有不同长度)，其中每一个槽具有一个或多个侧壁部分(例如，4920M)，其中每一个通道具有与所述侧壁部分中的相关联的侧壁部分相邻的第一端，每一个侧壁部分用于提供和/或支撑光学元件，所述光学元件用指引进和/或出所述第一通道的相应光纤线缆的光(所述光学元件可以是相应通道310对面的反射镜144的部分；所述反射镜可以是金属或者如图51中的硅的表面130.2)。
其它实施例和变型也在如所附权利要求所限定的本发明的范围内。

Claims (30)

1.一种衬底，其包括单晶硅区域，所述区域包括：
第一表面，其是单晶硅的晶面；以及
第二表面，其是单晶硅的晶面；
其中所述第一表面和第二表面以135°或125.3°的角度彼此相遇，所述角度是通过单晶硅所占据的空间测量的，
其中所述第二表面是在电磁波的路径中的第一反射器，所述路径具有与所述第一表面平行的第一段以及通过所述第一表面的第二段，所述第一段和第二段在所述第一反射器处相遇。
2.根据权利要求1所述的衬底，其中所述角度是135°。
3.根据权利要求2所述的衬底，其中所述第一表面是单晶硅的{100}面，所述第二表面是单晶硅的{110}面。
4.根据权利要求1所述的衬底，结合有第一换能器，所述第一换能器与所述路径的所述第二段相遇，用于从所述路径接收电磁波或用于传送电磁波到所述路径中。
5.根据权利要求4所述的衬底，其中所述衬底还包括与所述第二表面相反的第三表面，其中所述第一表面和第三表面以135°或125.3°的角度彼此相遇，所述角度是通过单晶硅所占据的空间测量的；
其中所述第三表面是第二反射器，所述路径具有通过所述第一表面的第三段，所述第一段和第三段在所述第二反射器处相遇；
其中所述第一换能器用于传送电磁波到所述路径中，所述结构还包括第二换能器，其与所述路径的所述第三段相遇，用于从所述路径接收电磁波。
6.根据权利要求5所述的衬底，其中所述衬底包括隔膜，所述隔膜具有表面，所述表面至少包括所述第一表面的一部分，并且所述路径取决于所述隔膜是否变形，所述第二换能器用于响应于所述隔膜的形变和/或移动和/或振动产生信号。
7.根据权利要求4所述的衬底，其中所述第一换能器附接到所述衬底。
8.根据权利要求1所述的衬底，其中所述电磁波在10nm到300微米的波长范围内。
9.一种结构，其包括根据权利要求1所述的衬底，其中所述衬底包括隔膜，所述隔膜具有表面，所述表面至少包括所述第一表面的一部分，所述结构还包括耦接到所述隔膜用于感测所述隔膜的状态的装置。
10.根据权利要求9所述的结构，其中所述隔膜的状态取决于一组参数中的一个或多个，每一个参数是至少与所述隔膜的一部分相关联的参数，该组参数包括温度、电导率、电阻、位置、振动、形变、位移、应变、压力、反射率和折射率。
11.一种结构，其包括根据权利要求1所述的衬底，其中所述衬底包括隔膜，所述隔膜具有表面，所述表面至少包括所述第一表面的一部分，所述结构还包括耦接到所述隔膜用于改变所述隔膜的状态的装置。
12.根据权利要求11所述的结构，其中所述装置用于改变所述隔膜的温度和/或位置。
13.一种结构，其包括根据权利要求1所述的衬底，其中所述衬底包括隔膜，所述隔膜具有表面，所述表面至少包括所述第一表面的一部分，所述结构还包括耦接到所述隔膜用于改变下列中的至少一个的装置：
与所述隔膜在所述第一表面处接触的物质的温度；
所述衬底中的腔的体积，所述腔的表面至少包括所述第一表面的一部分并至少包括所述第二表面的一部分。
14.一种用于制造衬底的方法，所述方法包括：
获得单晶硅的区域，所述区域具有第一表面，所述第一表面是单晶硅的晶面；
在所述第一表面中形成通孔，所述通孔具有侧壁，所述侧壁形成小于135°或125.3°的预定的角度α的一个或多个角度，所述角度α是所述侧壁和通过所述通孔的底部并与所述第一表面平行的第一面之间的角度，所述角度α是通过所述单晶硅区域测量的；以及
相对于单晶硅的预定的晶面选择性地湿法蚀刻所述侧壁，以形成相对于所述第一面成所述角度α的第二表面。
15.根据权利要求14所述的方法，其中：
第一表面是单晶硅的(100)面；
所述角度α是135°；
所述侧壁的湿法蚀刻是相对于所述单晶硅区域的{110}面选择性的。
16.根据权利要求14所述的方法，其中所述小于角度α的角度包括90°角度。
17.一种制造方法，所述方法包括：
获得包括单晶硅的区域的衬底，所述区域具有第一表面，所述第一表面是单晶硅的晶面；
在所述第一表面中形成通孔，所述通孔具有与所述区域的顶表面平行的第一表面，所述通孔具有第二表明，其中所述第一表面和第二表面以135°或125.3°的角度彼此相遇，所述角度是通过单晶硅所占据的空间测量的；
其中所述第二表面是在电磁波的路径中的第一反射器，所述路径具有与所述第一表面平行的第一段以及通过所述第一表面的第二段，所述第一段和第二段在所述第一反射器处相遇。
18.根据权利要求17所述的方法，其中所述角度是135°。
19.根据权利要求18所述的方法，其中所述第一表面是单晶硅的{100}面，所述第二表面是单晶硅的{110}面。
20.根据权利要求17所述的方法，其中所述通孔通过湿法蚀刻形式。
21.根据权利要求17所述的方法，还包括设置第一换能器，所述第一换能器与所述路径的所述第二段相遇，用于从所述路径接收电磁波或用于传送电磁波到所述路径中。
22.根据权利要求21所述的方法，其中所述衬底还包括与所述第二表面相反的第三表面，其中所述第一表面和第三表面以135°或125.3°的角度彼此相遇，所述角度是通过单晶硅所占据的空间测量的；
其中所述第三表面是第二反射器，所述路径具有通过所述第一表面的第三段，所述第一段和第三段在所述第二反射器处相遇；
其中所述第一换能器用于传送电磁波到所述路径中，所述方法还包括放置第二换能器，其与所述路径的所述第三段相遇，用于从所述路径接收电磁波。
23.根据权利要求22所述的方法，其中所述衬底包括隔膜，所述隔膜具有表面，所述表面至少包括所述第一表面的一部分，并且所述路径取决于所述隔膜是否变形，所述第二换能器用于响应于所述隔膜的形变和/或移动和/或振动产生信号。
24.根据权利要求21所述的方法，其中所述第一换能器附接到所述衬底。
25.根据权利要求17所述的方法，其中述电磁波在10nm到300微米的波长范围内。
26.根据权利要求17所述的方法，其中其中所述衬底包括隔膜，所述隔膜具有表面，所述表面至少包括所述第一表面的一部分，所述方法还包括将用于感测所述隔膜的状态的装置耦接到所述隔膜。
27.根据权利要求26所述的方法，其中所述隔膜的状态取决于一组参数中的一个或多个，每一个参数是至少与所述隔膜的一部分相关联的参数，该组参数包括温度、电导率、电阻、位置、振动、形变、位移、应变、压力、反射率和折射率。
28.根据权利要求17所述的方法，其中所述衬底包括隔膜，所述隔膜具有表面，所述表面至少包括所述第一表面的一部分，所述方法还包括耦接到所述隔膜用于改变所述隔膜的状态的装置。
29.根据权利要求28所述的方法，其中所述装置用于改变所述隔膜的温度和/或位置。
30.根据权利要求17所述的方法，其中所述衬底包括隔膜，所述隔膜具有表面，所述表面至少包括所述第一表面的一部分，所述方法还包括将装置耦接到所述隔膜以用于改变下列中的至少一个：
与所述隔膜在所述第一表面处接触的物质的温度；
所述衬底中的腔的体积，所述腔的表面至少包括所述第一表面的一部分并至少包括所述第二表面的一部分。
CN201380013259.3A 2012-01-10 2013-01-07 利用单晶硅和/或其它材料形成的用于光学和其它应用的结构 Active CN104169768B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US201261585217P 2012-01-10 2012-01-10
US61/585,217 2012-01-10
US13/362,898 US8757897B2 (en) 2012-01-10 2012-01-31 Optical interposer
US13/362,898 2012-01-31
US13/454,713 US9323010B2 (en) 2012-01-10 2012-04-24 Structures formed using monocrystalline silicon and/or other materials for optical and other applications
US13/454,713 2012-04-24
PCT/US2013/020562 WO2013106285A2 (en) 2012-01-10 2013-01-07 Structures formed using monocrystalline silicon and/or other materials for optical and other applications

Publications (2)

Publication Number Publication Date
CN104169768A CN104169768A (zh) 2014-11-26
CN104169768B true CN104169768B (zh) 2016-03-02

Family

ID=48743988

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201380013246.6A Active CN104364688B (zh) 2012-01-10 2013-01-07 光学插入件
CN201380013259.3A Active CN104169768B (zh) 2012-01-10 2013-01-07 利用单晶硅和/或其它材料形成的用于光学和其它应用的结构

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201380013246.6A Active CN104364688B (zh) 2012-01-10 2013-01-07 光学插入件

Country Status (7)

Country Link
US (1) US9323010B2 (zh)
EP (2) EP2802916B1 (zh)
JP (1) JP5970081B2 (zh)
KR (2) KR101870490B1 (zh)
CN (2) CN104364688B (zh)
TW (2) TWI539191B (zh)
WO (2) WO2013106285A2 (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8508028B2 (en) * 2010-07-16 2013-08-13 Yu-Lung Huang Chip package and method for forming the same
TW201417250A (zh) * 2012-07-17 2014-05-01 海特根微光學公司 光學模組，特別是光電模組，及其製造方法
US9529162B2 (en) * 2012-10-09 2016-12-27 Corning Optical Communications LLC Optical fiber connectors and methods of forming optical fiber connectors
US9484211B2 (en) * 2013-01-24 2016-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Etchant and etching process
JP6382313B2 (ja) * 2013-12-20 2018-08-29 インテル コーポレイション テーパー状導波路構造を有する光検出器
CN104752192B (zh) * 2013-12-31 2017-11-14 中芯国际集成电路制造(上海)有限公司 一种在半导体衬底表面制作斜面的方法
US9395491B2 (en) 2014-02-05 2016-07-19 Aurrion, Inc. Shielding regions for photonic integrated circuits
CN103941576A (zh) * 2014-04-10 2014-07-23 中国电子科技集团公司第三十八研究所 基于mems技术的原子气体腔器件及其制造方法
CN103941577A (zh) * 2014-04-10 2014-07-23 中国电子科技集团公司第三十八研究所 具有双反射镜和凹槽形结构的原子气体腔器件及其制造方法
CN103955129A (zh) * 2014-04-10 2014-07-30 中国电子科技集团公司第三十八研究所 具有双反射镜的微型原子气体腔器件及其制造方法
US9274277B2 (en) 2014-05-15 2016-03-01 Globalfoundries Inc. Waveguide devices with supporting anchors
TWI549259B (zh) * 2014-05-15 2016-09-11 國立清華大學 全集成主被動積體光學於矽基積體電路及其製作方法
CN104465855B (zh) * 2014-11-24 2017-02-22 华天科技（昆山）电子有限公司 晶圆级光互连模块及制作方法
US9498120B2 (en) 2014-12-22 2016-11-22 Carl Zeiss Meditec Ag Method and system for optical coherence elastography of posterior parts of the eye
CN104966670A (zh) * 2015-06-25 2015-10-07 中国工程物理研究院电子工程研究所 一种单晶硅刻蚀方法及刻蚀液
JP6217706B2 (ja) 2015-07-29 2017-10-25 日亜化学工業株式会社 光学部材の製造方法、半導体レーザ装置の製造方法及び半導体レーザ装置
JP6354704B2 (ja) 2015-08-25 2018-07-11 日亜化学工業株式会社 光学部材の製造方法、半導体レーザ装置の製造方法及び半導体レーザ装置
CN105321929B (zh) * 2015-08-26 2018-05-08 中国科学院微电子研究所 一种三维光电集成结构及其制作方法
CN105336795B (zh) * 2015-08-26 2017-03-22 中国科学院微电子研究所 一种基于光栅接口的光子芯片封装结构及其制作方法
EP3344401B1 (en) * 2015-09-03 2022-04-06 Koninklijke Philips N.V. Ic die, probe and ultrasound system
US10408926B2 (en) * 2015-09-18 2019-09-10 Qualcomm Incorporated Implementation of the focal plane 2D APD array for hyperion lidar system
US9910232B2 (en) * 2015-10-21 2018-03-06 Luxtera, Inc. Method and system for a chip-on-wafer-on-substrate assembly
WO2017105388A1 (en) * 2015-12-14 2017-06-22 Intel Corporation Substrate integrated waveguide
US10209477B1 (en) * 2017-05-25 2019-02-19 Lockheed Martin Coherent Technologies, Inc. Systems and methods for reconfigurable micro-optic assemblies
US10168495B1 (en) * 2017-06-28 2019-01-01 Kyocera Corporation Optical waveguide and optical circuit board
JP6631609B2 (ja) * 2017-09-26 2020-01-15 日亜化学工業株式会社 半導体レーザ装置の製造方法
US20190237629A1 (en) 2018-01-26 2019-08-01 Lumileds Llc Optically transparent adhesion layer to connect noble metals to oxides
US10930628B2 (en) * 2018-06-27 2021-02-23 Taiwan Semiconductor Manufacturing Company, Ltd. Photonic semiconductor device and method
US11042052B2 (en) 2018-09-18 2021-06-22 Eagle Technology, Llc Multi-channel laser system including an acousto-optic modulator (AOM) with beam polarization switching and related methods
US11327348B2 (en) * 2018-09-18 2022-05-10 Eagle Technology, Llc Multi-channel laser system including optical assembly with etched optical signal channels and related methods
CN111951693B (zh) * 2019-05-17 2022-11-15 浙江宇视科技有限公司 一种阵列器件的定位方法、装置、存储介质及电子设备
US11887985B2 (en) * 2021-03-04 2024-01-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method
US11774689B2 (en) 2021-10-25 2023-10-03 Globalfoundries U.S. Inc. Photonics chips and semiconductor products having angled optical fibers
TWI831270B (zh) * 2022-04-01 2024-02-01 欣興電子股份有限公司 電子裝置
CN115508956B (zh) * 2022-09-22 2024-04-16 希烽光电科技(南京)有限公司 倾斜基板高带宽光引擎

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0827211A2 (en) * 1996-08-28 1998-03-04 Hewlett-Packard Company A photo detector with an integrated mirror and a method of making the same
CN1653369A (zh) * 2002-05-09 2005-08-10 住友电气工业株式会社 光器件

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761782A (en) 1971-05-19 1973-09-25 Signetics Corp Semiconductor structure, assembly and method
EP0311695B1 (en) 1987-04-24 1994-11-30 Enplas Laboratories, Inc. Force and moment detector using resistor
US5229647A (en) 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5357103A (en) * 1991-10-02 1994-10-18 Sumitomo Electric Industries, Inc. Light receiving module with optical fiber coupling
US5502314A (en) * 1993-07-05 1996-03-26 Matsushita Electric Industrial Co., Ltd. Field-emission element having a cathode with a small radius
US5359687A (en) * 1993-08-23 1994-10-25 Alliedsignal Inc. Polymer microstructures which facilitate fiber optic to waveguide coupling
US5987202A (en) 1995-01-18 1999-11-16 Robert Bosch Gmbh Arrangement for converting optical signals into electrical signals and method of producing the arrangement
JPH09113767A (ja) * 1995-09-29 1997-05-02 Motorola Inc 光伝送構造を整合するための電子部品
JPH09320996A (ja) 1996-03-29 1997-12-12 Denso Corp 半導体装置の製造方法
US6332719B1 (en) 1997-06-25 2001-12-25 Matsushita Electric Industrial Co., Ltd. Optical transmitter/receiver apparatus, method for fabricating the same and optical semiconductor module
JP4019538B2 (ja) * 1998-03-16 2007-12-12 住友電気工業株式会社 光モジュール用基体及び光モジュール
US6115521A (en) * 1998-05-07 2000-09-05 Trw Inc. Fiber/waveguide-mirror-lens alignment device
DE69907351T2 (de) 1998-09-18 2003-11-06 Sumitomo Electric Industries Photodiodenmodul
US6246026B1 (en) 1998-09-18 2001-06-12 The Whitaker Corporation Process for cutting an optical fiber
US20030034438A1 (en) 1998-11-25 2003-02-20 Sherrer David W. Optoelectronic device-optical fiber connector having micromachined pit for passive alignment of the optoelectronic device
US6625357B2 (en) 1999-03-29 2003-09-23 Tyco Electronics Corporation Method for fabricating fiducials for passive alignment of opto-electronic devices
JP2001021775A (ja) * 1999-07-09 2001-01-26 Sumitomo Electric Ind Ltd 光学装置
US6266472B1 (en) * 1999-09-03 2001-07-24 Corning Incorporated Polymer gripping elements for optical fiber splicing
US20010053260A1 (en) * 2000-03-13 2001-12-20 Toshiyuki Takizawa Optical module and method for producing the same, and optical circuit device
US6737223B2 (en) 2000-08-07 2004-05-18 Shipley Company, L.L.C. Fiber optic chip with lenslet array and method of fabrication
JP3921940B2 (ja) * 2000-12-07 2007-05-30 住友電気工業株式会社 光送受信モジュール
US6863209B2 (en) * 2000-12-15 2005-03-08 Unitivie International Limited Low temperature methods of bonding components
US6439703B1 (en) 2000-12-29 2002-08-27 Eastman Kodak Company CMOS/MEMS integrated ink jet print head with silicon based lateral flow nozzle architecture and method of forming same
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US6498381B2 (en) 2001-02-22 2002-12-24 Tru-Si Technologies, Inc. Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
JP2003167175A (ja) 2001-12-04 2003-06-13 Matsushita Electric Ind Co Ltd 光実装基板及び光デバイス
JP2003177272A (ja) * 2001-12-12 2003-06-27 Alps Electric Co Ltd 光合分波器とその製造方法及び光合分波モジュール
JP3750649B2 (ja) 2001-12-25 2006-03-01 住友電気工業株式会社 光通信装置
US6928226B2 (en) * 2002-03-14 2005-08-09 Corning Incorporated Fiber and lens grippers, optical devices and methods of manufacture
EP1502135A2 (en) 2002-04-16 2005-02-02 Xloom Photonics Ltd. Electro-optical circuitry having integrated connector and methods for the production thereof
US6730540B2 (en) 2002-04-18 2004-05-04 Tru-Si Technologies, Inc. Clock distribution networks and conductive lines in semiconductor integrated circuits
KR20040081838A (ko) * 2003-03-17 2004-09-23 엘지전자 주식회사 양면형 및 다층형 광 백플레인 기판 및 그 제조방법
US6897148B2 (en) 2003-04-09 2005-05-24 Tru-Si Technologies, Inc. Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby
TWI254025B (en) 2003-05-23 2006-05-01 Rohm & Haas Elect Mat Etching process for micromachining crystalline materials and devices fabricated thereby
US6985645B2 (en) * 2003-09-24 2006-01-10 International Business Machines Corporation Apparatus and methods for integrally packaging optoelectronic devices, IC chips and optical transmission lines
US7060601B2 (en) 2003-12-17 2006-06-13 Tru-Si Technologies, Inc. Packaging substrates for integrated circuits and soldering methods
US7049170B2 (en) 2003-12-17 2006-05-23 Tru-Si Technologies, Inc. Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
CN1645172A (zh) 2004-01-22 2005-07-27 松下电器产业株式会社 光传送路基板、光传送路内置基板、及它们的制造方法
US7713053B2 (en) 2005-06-10 2010-05-11 Protochips, Inc. Reusable template for creation of thin films; method of making and using template; and thin films produced from template
US7547637B2 (en) * 2005-06-21 2009-06-16 Intel Corporation Methods for patterning a semiconductor film
TW200714949A (en) 2005-08-15 2007-04-16 Rohm & Haas Elect Mat Bonding methods and optical assemblies
US20070189659A1 (en) 2006-01-29 2007-08-16 Jeng-Jye Shau Thin Film Optical Patterning Devices
JP2007298770A (ja) * 2006-04-28 2007-11-15 Nec Corp 光導波路デバイス及びその製造方法
US7510928B2 (en) 2006-05-05 2009-03-31 Tru-Si Technologies, Inc. Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques
US7628932B2 (en) * 2006-06-02 2009-12-08 Micron Technology, Inc. Wet etch suitable for creating square cuts in si
US7709341B2 (en) * 2006-06-02 2010-05-04 Micron Technology, Inc. Methods of shaping vertical single crystal silicon walls and resulting structures
DE102006034236B3 (de) * 2006-07-25 2008-05-15 Airbus Deutschland Gmbh Halterung für Lichtwellenleiter
US8304805B2 (en) * 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US7485965B2 (en) * 2007-05-25 2009-02-03 International Business Machines Corporation Through via in ultra high resistivity wafer and related methods
JP4577376B2 (ja) * 2008-02-21 2010-11-10 ソニー株式会社 光導波路の製造方法
TWI402549B (zh) * 2008-04-09 2013-07-21 Ind Tech Res Inst 光電互連模組
ES2588378T3 (es) 2009-02-10 2016-11-02 Tyco Electronics Raychem Bvba Pieza de inserción para un conjunto de fibra óptica y conjunto de fibra óptica que usa dicha una pieza de inserción
US20120099820A1 (en) 2009-03-20 2012-04-26 Rolston David R Two dimensional optical connector
JP5465453B2 (ja) * 2009-03-26 2014-04-09 パナソニック株式会社 光導波路形成用エポキシ樹脂組成物、光導波路形成用硬化性フィルム、光伝送用フレキシブルプリント配線板、及び電子情報機器
CN101852898B (zh) 2009-03-30 2014-03-12 日立电线株式会社 光连接器及使用了光连接器的光纤模块
US8031993B2 (en) 2009-07-28 2011-10-04 Tyco Electronics Corporation Optical fiber interconnect device
US8611716B2 (en) 2009-09-30 2013-12-17 Corning Incorporated Channeled substrates for integrated optical devices employing optical fibers
US8791405B2 (en) * 2009-12-03 2014-07-29 Samsung Electronics Co., Ltd. Optical waveguide and coupler apparatus and method of manufacturing the same
US7949211B1 (en) 2010-02-26 2011-05-24 Corning Incorporated Modular active board subassemblies and printed wiring boards comprising the same
TWI446036B (zh) * 2010-05-24 2014-07-21 Univ Nat Central 光學傳輸模組
TWI414478B (zh) 2010-09-09 2013-11-11 Domintech Co Ltd 可同時量測加速度及壓力之微機電感測器
US20120146101A1 (en) * 2010-12-13 2012-06-14 Chun-Hsien Lin Multi-gate transistor devices and manufacturing method thereof
US8757897B2 (en) * 2012-01-10 2014-06-24 Invensas Corporation Optical interposer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0827211A2 (en) * 1996-08-28 1998-03-04 Hewlett-Packard Company A photo detector with an integrated mirror and a method of making the same
CN1653369A (zh) * 2002-05-09 2005-08-10 住友电气工业株式会社 光器件

Also Published As

Publication number Publication date
JP2015515113A (ja) 2015-05-21
JP5970081B2 (ja) 2016-08-17
EP2802915B1 (en) 2017-04-12
CN104169768A (zh) 2014-11-26
KR20140112069A (ko) 2014-09-22
KR101870490B1 (ko) 2018-06-22
KR101955060B1 (ko) 2019-03-06
TWI553368B (zh) 2016-10-11
EP2802916B1 (en) 2020-03-11
US9323010B2 (en) 2016-04-26
EP2802916A2 (en) 2014-11-19
WO2013106285A2 (en) 2013-07-18
WO2013106288A1 (en) 2013-07-18
EP2802915A1 (en) 2014-11-19
CN104364688A (zh) 2015-02-18
KR20140112068A (ko) 2014-09-22
WO2013106285A3 (en) 2013-09-26
TW201333567A (zh) 2013-08-16
US20130177274A1 (en) 2013-07-11
TW201333562A (zh) 2013-08-16
TWI539191B (zh) 2016-06-21
CN104364688B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
CN104169768B (zh) 利用单晶硅和/或其它材料形成的用于光学和其它应用的结构
KR101194532B1 (ko) 장치 패키지 및, 그 제조 방법 및 테스트 방법
TWI493239B (zh) 光元件模組及其製造方法
US20130308906A1 (en) System and method for dense coupling between optical devices and an optical fiber array
US8442362B2 (en) Method for manufacturing optical coupling element, optical transmission substrate, optical coupling component, coupling method, and optical interconnect system
CN101846777B (zh) 光器件
EP2798389B1 (en) Integrated circuit coupling system with waveguide circuitry and method of manufacture thereof
KR20160101234A (ko) 광도파로 내부에 광경로 전환용 마이크로 거울을 내장한 광집적회로 및 그 제조방법
KR19980045943A (ko) 하이브리드 광집적회로용 마이크로 거울, 그의 제조방법, 마이크로 거울-광검출기 어셈블리 및 광수신용 하이브리드 광집적회로 어셈블리
WO2003107043A2 (en) Optoelectronic assembly with embedded optical and electrical components
JP2010506201A (ja) 反射格子を有するハイブリッド・プレーナ型光波回路
EP1222719A1 (en) Optical transmitter with back facet monitor
KR20160116403A (ko) 반사면을 구비한 평면 광도파로 소자 및 그 제조방법
JP2007059720A (ja) 溝深さの制御方法
KR20050043205A (ko) 광 소자를 위한 실리콘 45도 반사경 제조 방법
JP2003279772A (ja) 光導波路基板
JP2005134572A (ja) 光導波回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant