JP5970081B2 - 光学用途及び他の用途のための、単結晶シリコン及び／または他の材料を用いて形成された構造体 - Google Patents
光学用途及び他の用途のための、単結晶シリコン及び／または他の材料を用いて形成された構造体 Download PDFInfo
- Publication number
- JP5970081B2 JP5970081B2 JP2014552231A JP2014552231A JP5970081B2 JP 5970081 B2 JP5970081 B2 JP 5970081B2 JP 2014552231 A JP2014552231 A JP 2014552231A JP 2014552231 A JP2014552231 A JP 2014552231A JP 5970081 B2 JP5970081 B2 JP 5970081B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- single crystal
- crystal silicon
- membrane
- angle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910021421 monocrystalline silicon Inorganic materials 0.000 title claims description 60
- 230000003287 optical effect Effects 0.000 title description 126
- 239000000463 material Substances 0.000 title description 51
- 239000000758 substrate Substances 0.000 claims description 146
- 238000004519 manufacturing process Methods 0.000 claims description 91
- 238000000034 method Methods 0.000 claims description 83
- 239000012528 membrane Substances 0.000 claims description 48
- 239000013078 crystal Substances 0.000 claims description 23
- 238000001039 wet etching Methods 0.000 claims description 18
- 230000008859 change Effects 0.000 claims description 6
- 238000006073 displacement reaction Methods 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- 230000004044 response Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 237
- 239000000835 fiber Substances 0.000 description 97
- 125000006850 spacer group Chemical group 0.000 description 82
- 235000012431 wafers Nutrition 0.000 description 59
- 238000005530 etching Methods 0.000 description 57
- 230000008569 process Effects 0.000 description 44
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 31
- 229910052710 silicon Inorganic materials 0.000 description 31
- 239000010703 silicon Substances 0.000 description 31
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 24
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 23
- 229920002120 photoresistant polymer Polymers 0.000 description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 229920005591 polysilicon Polymers 0.000 description 17
- 238000000151 deposition Methods 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 13
- 229910052802 copper Inorganic materials 0.000 description 13
- 239000010949 copper Substances 0.000 description 13
- 238000009713 electroplating Methods 0.000 description 11
- 238000000059 patterning Methods 0.000 description 11
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical group [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000002161 passivation Methods 0.000 description 10
- 239000000377 silicon dioxide Substances 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- 239000013307 optical fiber Substances 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 230000000873 masking effect Effects 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229920000642 polymer Polymers 0.000 description 6
- 239000011241 protective layer Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000003780 insertion Methods 0.000 description 3
- 230000037431 insertion Effects 0.000 description 3
- 238000002310 reflectometry Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 239000004094 surface-active agent Substances 0.000 description 3
- 230000008646 thermal stress Effects 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000002736 nonionic surfactant Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- -1 polyoxyethylene Polymers 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 1
- 229920003171 Poly (ethylene oxide) Polymers 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 239000013504 Triton X-100 Substances 0.000 description 1
- 229920004890 Triton X-100 Polymers 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000347 anisotropic wet etching Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- ONRPGGOGHKMHDT-UHFFFAOYSA-N benzene-1,2-diol;ethane-1,2-diamine Chemical compound NCCN.OC1=CC=CC=C1O ONRPGGOGHKMHDT-UHFFFAOYSA-N 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- MOWMLACGTDMJRV-UHFFFAOYSA-N nickel tungsten Chemical compound [Ni].[W] MOWMLACGTDMJRV-UHFFFAOYSA-N 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
- G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
- G02B6/3684—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier
- G02B6/3692—Mechanical coupling means for mounting fibres to supporting carriers characterised by the manufacturing process of surface profiling of the supporting carrier with surface micromachining involving etching, e.g. wet or dry etching steps
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4249—Packages, e.g. shape, construction, internal or external details comprising arrays of active devices and fibres
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
- G02B6/3632—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means
- G02B6/3636—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means the mechanical coupling means being grooves
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/36—Mechanical coupling means
- G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
- G02B6/3648—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures
- G02B6/3652—Supporting carriers of a microbench type, i.e. with micromachined additional mechanical structures the additional structures being prepositioning mounting areas, allowing only movement in one dimension, e.g. grooves, trenches or vias in the microbench surface, i.e. self aligning supporting carriers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Couplings Of Light Guides (AREA)
- Micromachines (AREA)
- Weting (AREA)
- Optical Integrated Circuits (AREA)
Description
関連出願の相互参照
本発明は、以下の特許出願に基づく優先権を主張する。
‐米国特許仮出願第６１／５８５，２１７号（出願日２０１２年１月１０日、出願人V. Kosenko et al.、引用を以って本明細書の一部となす）
‐米国特許出願第１３／３６２，８９８号（出願日２０１２年１月３１日、引用を以って本明細書の一部となす）
‐米国特許出願第１３／４５４，７１３号（出願日２０１２年４月２４日、引用を以って本明細書の一部となす）。
‐米国特許仮出願第６１／５８５，２１７号（出願日２０１２年１月１０日、出願人V. Kosenko et al.、引用を以って本明細書の一部となす）
‐米国特許出願第１３／３６２，８９８号（出願日２０１２年１月３１日、引用を以って本明細書の一部となす）
‐米国特許出願第１３／４５４，７１３号（出願日２０１２年４月２４日、引用を以って本明細書の一部となす）。
米国を指定国として指定する場合、本願は、上記米国特許出願第１３／３６２，８９８号の継続出願であり、該米国特許出願は、上記米国特許仮出願第６１／５８５，２１７号に基づく優先権を主張する。米国を指定国として指定する場合、本願は、上記米国特許仮出願第６１／５８５，２１７号に基づく優先権を主張する上記米国特許出願第１３／３６２，８９８号の一部継続出願でもある。
本発明は、光信号を処理する回路及び他の回路に用いることができる構造体に関する。（本明細書に記載の「光学（的）」及び「光」なる語は、任意のスペクトル（可視光に限定されない）の電磁放射を示し、「光ファイバ」または単に「ファイバ」なる語は、光ファイバケーブルを示す。）本発明はまた、光学目的及び非光学目的に用いることができる適切な角度を提供するための、単結晶シリコン基板のエッチングに関する。
電気回路と情報をやり取りするために光ファイバを使用することが多くなっている。光ファイバと電気回路との間のエネルギー変換は、光電気トランスデューサによって行われる。高速及び低電力損失を達成するために、トランスデューサ、光ファイバ、及び電気回路を組み合わせた小型パッケージが作り出されてきた。１つの例が、Hsu-Liang Hsiao et al., "Compact and passive-alignment 4-channel x 2.5-Gbps optical interconnect modules based on silicon optical benches with 45o micro-reflectors", OPTICS EXPRESS, 21 December 2009, Vol. 17, No. 26, pages 24250-24260（非特許文献１）に記載されており、図１〜図３に示されている。
図１は、プリント回路基板（ＰＣＢ）１１４．１、１１４．２上にそれぞれマウントされた集積回路（チップ）１１０．１、１１０．２を相互に接続するために用いられる光ファイバ１０４（１０４．１及び１０４．２）を示している。チップ１１０．１、ファイバ１０４．１、及びＰＣＢ１１４．１は、信号送信モジュール１１６．１の一部である。チップ１１０１．２、ファイバ１０４．２、及びＰＣＢ１１４．２は、信号受信モジュール１１６．２の一部である。チップ１１０．１からの電気信号は、光信号に変換するための光電子トランスデューサ１２０．１に供給される。トランスデューサ１２０．１は、半導体レーザ（垂直共振器面発光レーザ「ＶＣＳＥＬ」）を含む集積回路（ＩＣまたは「チップ」）である。トランスデューサ１２０．１は、シリコン基板１３０．１を用いて製作されたシリコンインターポーザ（シリコン・オプティカル・ベンチ：ＳｉＯＢ）１２４．１上にマウントされている。チップ１１０．１からトランスデューサ１２０．１へ電気信号が導電線１３４．１によって伝送される。それに反応して、トランスデューサは、垂直光ビーム１４０．１状の光信号を生成する。光ビーム１４０．１は、ミラー１４４．１によって反射される。ミラー１４４．１は、水平に対して４５°の角度をなして傾斜したシリコンインターポーザの表面上に堆積させた金の層から形成されている。ミラー１４４．１からの反射ビームは、光ファイバ１０４．１に入射する。
ファイバ１０４．１は、モジュール１１６．２のファイバ１０４．２に、コネクタ１５０によって接続されている。モジュール１１６．２は、モジュール１１６．１と同様のものである。光信号は、ファイバ１０４．２から水平ビーム１４０．２状で照射され、４５°のミラー１４４．２によって反射され、トランスデューサ１２０．２に向かって垂直に進む。ミラー１４４．２は、シリコン基板１３０．２を用いて製作されたシリコンインターポーザ１２４．２の一部分である。トランスデューサ１２０．２は、インターポーザ１２４．２にマウントされている。トランスデューサ１２０．２は光検出器集積回路であり、光信号を電気信号に変換して導電線１３４．２を介してチップ１１０．２に供給する。インターポーザ１２４．２及びチップ１１０．２は、ＰＣＢ１１４．２にマウントされている。
図２及び図３はモジュール１１６を示しており、モジュール１１６は、モジュール１１６．１または１１６．２であり得る。図２は上面図であり、図３は、ファイバ１０４を横断する平面による断面図を示している。各モジュール１１６．１、１１６．２は、４本のファイバ１０４（すなわち、１０４．１または１０４．２）を有する。トランスデューサ１２０．１は４つのレーザを有し、４つのレーザから４つのビーム１４０．１が発せられ、それぞれ４本のファイバ１０４．１のうちの１本に入射する。４本のファイバ１０４．２を通過した４つのビーム１４０．２はそれぞれ、トランスデューサ１２０．２が有する４つの光検出器のうちの１つによって受光される。図２に示したように、各モジュールにおいて、（１００）方位を有する単結晶シリコン基板１３０は、４本のファイバ１０４の全てを支持する。ファイバは、基板１３０のウェットエッチングによって形成されたＶ溝３１０に搭載されている。ミラー１４４の下のシリコン表面もまた、このエッチングによって形成されたものである。Ｖ溝は、４５°の傾斜側壁を有する。４５°の角度は、（１００）方位の単結晶シリコンウェハであるシリコン基板１３０の異方性ウェットエッチングによって作られる。傾斜側壁は、（１１０）結晶面である。エッチング液は、｛１１０｝面のエッチング速度を｛１１１｝面のエッチング速度レベル以下に抑制するように選択されたＫＯＨ（水酸化カリウム）及びイソプロピルアルコール（ＩＰＡ）の溶液である。そのように作られた４５°の角度は非常に正確であり、ファイバ１０４の正確な位置決めに役立つ。というのも、ファイバは溝の底部に届かず、したがって、ファイバの位置は、溝の側壁の角度（４５°）及び溝の上端幅によって決定されるからである。
Hsu-Liang Hsiao et al., "Compact and passive-alignment 4-channel x 2.5-Gbps optical interconnect modules based on silicon optical benches with 45o micro-reflectors", OPTICS EXPRESS, 21 December 2009, Vol. 17, No. 26, pages 24250-24260
"The MEMS Handbook"（Mohamed Gad-el-Hak編, CRC Press 2001）, chapter 16 ("MEMS Fabrication"), section 16.8.2.3.
この節では、本発明のいくつかのフィーチャの概要を述べる。その他のフィーチャについては次の節で説明する。本発明は、添付の特許請求の範囲によって定められ、特許請求の範囲は、引用を以ってこの節の一部となす。
本発明のいくつかの実施形態は、異なる形状の溝にファイバを正確に位置決めすることができる光インターポーザ及びその製造方法を提供する。例えば、（垂直側壁を有する）長方形の溝を用いることができる。垂直側壁は、互いに隣接するファイバ間のピッチ（互いに隣接するファイバまたは互いに隣接する溝の中心間距離として測定される）を縮小するのに望ましいであろう。例えば、図３において、各溝の上端幅は、各ファイバの径よりも大きい。側壁が垂直である場合、各溝の幅とファイバ径とを等しくすることができる。したがって、所与のファイバ径に対して、より高密度かつよりコンパクトな構造体を提供することができる（すなわち、径とピッチとの比率を大きくすることができる）。さらに、側壁が垂直である場合には、溝の幅及び溝間の間隔は溝の深さと無関係である（Ｖ溝の場合は、溝の上端幅は深さとともに増加し、溝間隔はそれに応じて減少する）。溝の幅及び溝間隔が溝の深さと無関係であれば、（深さによって決まる）ファイバの垂直位置は、溝間隔と無関係である。このことは有利である。というのも、溝間の領域を様々な目的のために（例えば、回路のため、またはカンチレバー型トランスデューサの機械的支持のために）用いることができるからであり、ファイバの垂直位置に関わりなく溝間隔を最適化することができるからである。
しかし、本発明は、Ｖ溝の実施形態を含んでおり、特許請求の範囲によって定められる場合を除いて、垂直側壁、または本明細書に記載の他のフィーチャに限定されるものではない。また、Ｖ溝の実施形態において、側壁角度は４５°と異なっていてもよい。側壁角度は、任意の値をとることができる。いくつかの実施形態では、側壁角度（水平とのなす角度）は、８５°を超えているが９０°以下である。他の実施形態では、側壁角度は９０°超であり、すなわち、溝の側壁が溝に張り出している。丸みを帯びた側壁及び他の溝形状も可能である。例えば、米国特許第６，３３２，７１９号明細書（特許文献１）及び米国特許第８，０３１，９９３号明細書（特許文献２）を参照されたい。両特許文献は、引用を以って本明細書の一部となす。
本発明のインターポーザは、シリコン（ケイ素）または別の半導体材料、あるいは／またはガラス、金属及び／または他の材料でできた基板に基づくものであり得る。例えば、ミラー１４４は、単にシリコンの表面または他の非金属の表面であってよい。ミラー１４４は、レトログレード角度すなわち９０°よりも大きな角度を含む任意の角度であってよい。換言すれば、例えば図４に示すように、ミラー表面は、溝３１０に張り出していてよい。この例では、ミラー１４４は水平に対して１３５°の角度をなしている。ファイバ１４０から照射された水平光ビーム１４０は、ミラー１４４によって反射され、基板１３０を通して垂直に下方へ、基板１３０または場合により基板の下の別の集積回路に形成されたトランスデューサ（図示せず）に向かって進む。ミラー表面は、基板１３０の単結晶シリコン表面である。この表面は、複数のエッチング手法の組合せを含む新規のプロセスによって形成される。この組合せにおいて、少なくとも１つのエッチングは、単結晶シリコンの特定の結晶面に対する選択性が高いウェットエッチングである。例えば、いくつかの実施形態では、基板１３０は（１００）ウェハであり、ウェットエッチングは、図１〜図３に関連して既に説明したような、｛１１０｝面に対する選択性が高いエッチング処理と同じであってよい。しかし、このウェットエッチングは、他の処理、例えば垂直側壁を形成するドライエッチングの後に行われるので、ウェットエッチングにより、図４に示した１３５°の角度が得られる。
１３５°の角度は、非光学系を含む様々なＭＥＭＳ（微小電気機械システム）において用いることができる。図５において、基板１３０にはキャビティ４１０が形成されており、キャビティ４１０の側壁は水平面に対して１３５°の角度をなしている。そのような基板は、光学目的または非光学目的に用いることができる。例えば、キャビティ４１０の平坦な底面を、センサのメンブレンとして使用することができる。キャビティ４１０を形成する製造プロセスは、互いに融着された２枚のウェハを用いるセンサ製造プロセスに置き換えることができる。後者のプロセスは、"The MEMS Handbook"（Mohamed Gad-el-Hak編, CRC Press 2001）, chapter 16 ("MEMS Fabrication"), section 16.8.2.3.（非特許文献２）に記載されており、非特許文献２は引用を以って本明細書の一部となす。
いくつかの実施形態では、本発明のインターポーザは２つのインターポーザから形成される。一方のインターポーザは、溝３１０が形成されており、かつ他方のインターポーザに形成されたキャビティに挿入される。
本発明は、添付の特許請求の範囲によって定められる場合を除いて、上記したフィーチャ及び利点に限定されるものではない。
この節に記載の実施形態は、本発明を説明するものであって、本発明を限定するものではない。本発明は、添付の特許請求の範囲によって定められる場合を除いて、特定の材料、寸法、加工（処理）ステップ、または他のフィーチャに限定されるものではない。
図６Ａ〜図６Ｃは、本発明の一実施形態を、図３の断面図と同じ（ファイバを横断する方向に沿った断面を示す）断面図で示している。この実施形態では、以下のように２つのエッチング処理によって複数の溝（ファイバチャネル）３１０を形成する。
先ず、基板１３０にキャビティ４１０をエッチングにて形成する。このキャビティに、最終的に全ファイバ１０４が収容されることになる。必要に応じて、キャビティの側壁を４５°または別の角度「α」をなして傾斜させることによって、（シリコン１３０または図６Ａに図示されていない別の層によって提供される）ミラー、または他の素子を提供することができる。
次に、キャビティ内に何らかの材料５２０を充填する（図６Ｂ）。その後、層５２０に対してパターニング及びエッチングを行うことにより、溝３１０を形成する（図６Ｃ）。このエッチングは、基板１３０に対する選択性が高い。このようなエッチング選択性（エッチング選択比）に起因して、ミラーを提供または支持する４５°の側壁は、たとえエッチングの初期段階で露出された場合でも、エッチングによって損傷を受けない。
いくつかの実施形態では、このプロセスは、キャビティマスク（図６Ａでキャビティの形成に用いられるエッチング用マスク。図示せず）及び溝マスク（図示せず）の位置ずれに寛容である。というのも、キャビティマスクは、溝マスクに対して、図６Ｃの断面図の右または左方向にずらすことができるからである。
いくつかの実施形態では、以下の理由で、溝形成における高い深さ均一性が達成される。キャビティ４１０（図６Ａ）はアスペクト比（高さと深さの比）が低いので、キャビティ全体にわたって正確で均一な深さが得られるようにキャビティ４１０のエッチングを容易に制御することができる。いくつかの実施形態では、アスペクト比は、最大でも１：２である。このエッチングは、エッチストップとして働く基板１３０に対する選択性が高いので、層５２０のエッチングも容易に制御することができる。例えば、基板１３０はシリコン、層５２０は二酸化ケイ素であり得る。含まれる材料にもよるが、層５２０の堆積前にキャビティ４１０に追加的なエッチストップ層を形成することによって、エッチング選択比を向上させることができる。いくつかの実施形態では、エッチング選択比は少なくとも２：１である。
さらに、いくつかの実施形態では、図６Ａ〜図６Ｃのプロセスは、基板１３０内または基板１３０上に導電線または他の回路を形成する他のステップに容易に統合される。そのような回路は、図６Ｂの段階と図６Ｃの段階の間に、すなわち、層５２０を堆積した後でかつ溝をエッチングする前に形成することができる。この段階ではウェハは平坦であり、多くの従来の回路製造プロセスは、平坦なウェハほど良好に行われる。（これより、基板１３０を、基板と一体化した他の素子とともに、「ウェハ」と呼ぶことがある。いくつかの実施形態では、同じウェハに複数のインターポーザが同時に製造される。）具体的には、ウェハのハンドリング及びフォトリソグラフィは、平坦なウェハほど良好に行われる。材料５２０は、他の回路を形成するプロセスに合致するように選択することができる。例えば、これらのプロセスで高温が必要とされる場合、高温に耐えるように材料５２０を選択することができる。ミラー１４４（図６Ａ〜図６Ｃには図示せず）または他の素子を非耐火性金属（金など）で形成する必要がある場合には、金属の堆積を高温ステップ後まで先送りすることができる。
図７は、ミラー１４４及び１本以上のファイバ１０４を含むインターポーザ１２４をファイバ１０４に沿った断面図で示している。ファイバは、インターポーザの左側でキャビティを越えて突出するように溝３１０に挿入されている。キャビティ４１０は、左側に側壁を有していない。キャビティは、最初に、全ての側面に側壁を有した状態で形成されるが（図６Ａ）、その後、１つの側壁が、ウェハ１３０のダイシング中に除去される。より詳細には、キャビティ４１０の１つの側壁は、ウェハのスクライブライン上に配置されている。この側壁は、ダイシングプロセスによって除去される。
ここからは、他の実施形態について説明する。図８（上面図）、図９Ａ（断面図）及び図９Ｂ（上面図）は、本発明のいくつかの実施形態に係る光インターポーザの製造の初期段階において、基板１３０にキャビティ４１０を形成するステップを示している。図８は、キャビティ形成前の構造体を示し、図９Ａ及び図９Ｂは、キャビティが形成された構造体を示している。基板１３０は、シリコン、ＳＯＩ（silicon on insulator）、ガラス、金属、または他の材料であってよい。いくつかの実施形態では、基板１３０は、複数のインターポーザが同時に製造されるウェハの一部分である。このすぐ後に説明する例示的な実施形態では、基板１３０は、７５０μｍの厚さを有する単結晶シリコンである。
基板１３０は、初めは上下面とも平坦である。マスキングを施した上での時限エッチング（masked timed etch）によって、キャビティ４１０を形成する。より詳細には、基板１３０を洗浄し、上面全体にマスキング層８１０を堆積させてハードマスクを提供する。いくつかの実施形態では、マスキング層８１０は、例えば厚さ１．０μｍまで熱成長させた二酸化ケイ素であるが、他の材料（例えば、炭化ケイ素、窒化ケイ素、金属、及びその他の材料）及び他の製造プロセスを用いることもできる。ウェハの下面及び側壁表面にマスキング層８１０を形成することもできるが、これは図示していない。（マスキング層８１０は任意選択であり、省略可能である。キャビティを形成するために用いるエッチングの種類、キャビティ深さ、基板１３０の材料、及び場合により他の因子によって、ハードマスクが望ましい場合とそうでない場合がある。）
マスキング層８１０をパターニングしてキャビティ４１０を画定する。図８を参照されたい。フォトレジストを除去し、マスク開口を介して基板１３０をエッチングすることにより、キャビティを形成する。キャビティは、（基板の下面に対して平行な）水平な底面と、基板の下面に対して例えば４５°の角度をなして傾斜している傾斜側壁９１０．１〜９１０．４とを有する。ミラーは、これらの側壁のうちの１以上に、例えば側壁９１０．２に形成されることになる。（本発明は、４つの側壁を有するキャビティに限定されるものではない。キャビティは、上面図において長方形でなくてもよく、丸みを帯びた形状及び他の形状を有するものであってもよい。）
キャビティ４１０の例示的なエッチング処理は、ウェハ１３０が（１００）シリコンウェハである場合に４５°の側壁を形成する異方性ウェットエッチングであり、図８に示したマスク層８１０の開口から、基板１３０の上面の、シリコン結晶の＜１００＞方向に配向した側壁を有する長方形の領域が露出している。適切なウェットエッチングは、図３に関連して既に説明したエッチングと同じエッチング、すなわち、添加剤としてイソプロピルアルコール（ＩＰＡ）を加えたＫＯＨによるエッチングである。傾斜側壁９１０．１〜９１０．４は｛１１０｝面であり、上記エッチングは、上記したような面に対する選択性が高い。所望のキャビティ深さを与えるようにエッチング時間を調節する。いくつかの実施形態では、キャビティ深さは１００μｍであり、エッチング時間は約１００分間である。他のエッチングプロセスを用いることもできる。例えば、いくつかの実施形態では、エッチング液はＴＭＡＨ（テトラメチルアンモニアハイドロオキサイド）溶液またはＥＤＰ（エチレンジアミンピロカテコール）溶液である。
エッチング手法は、多くの因子に基づいて選択することができ、例えば、所望の表面形態（ミラーの粗度と関連している）、マスク８１０の材料及び厚さ、マスク材料に対するエッチング選択比、寄生面（parasitic plane）のサイズ（すなわち、エッチング中に基板１３０に形成され得る望ましくない面のサイズ）、エッチング速度、欠陥密度、材料費、処理費用、エッチング副生成物の使用及び廃棄の制限、及び他の因子などに基づいて選択することができる。エッチング手法の例を以下に示す。
−無機エッチング液に有機非イオン性界面活性剤添加剤を加えた混合液：
−−ＫＯＨ（１０〜４０％）にＩＰＡ（イソプロピルアルコール）を加えて濃度５０％にしたもの、
−−ＫＯＨ（１０〜４０％）にＮＣシリーズ界面活性剤（ポリオキシエチレンアルキルフェニルエーテル（ＮＣ−１００、ＮＣ−２００、ＮＣ−３００））を加えて濃度０．０１〜０．１％の範囲にしたもの、
−−ＫＯＨ（１０〜４０％）にＮＣ−１００２を加えて濃度０．００１〜０．１％の範囲にしたもの、
−有機エッチャーに有機非イオン性界面活性剤添加剤を加えた混合液：
−−ＥＤＰ（エチレンジアミン及びピロカテコールの水溶液）（５〜２０％）にＩＰＡを加えて濃度５０％にしたもの、
−−ＥＤＰ（５〜２０％）にＮＣシリーズ界面活性剤（ＮＣ−１００、ＮＣ−２００、ＮＣ−３００）を加えて濃度０．０１〜０．１％の範囲にしたもの、
−−ＥＤＰ（５〜２０％）にＮＣ−１００２を加えて濃度０．００１〜０．１％の範囲にしたもの、
−さらに、
−−ＴＭＡＨ（テトラメチルアンモニアハイドロオキサイド）５〜２５％にＩＰＡ（イソプロピルアルコール）を加えて濃度５０％にしたもの、
−−ＴＭＡＨ５〜２５％（例えば、アリゾナ州アンセムのケミカル・ストラテジー社（Chemical Strategies, Inc.）製２５％水溶液）にトリトンＸ−１００（５〜１０００ｐｐｍ、例えば１００ｐｐｍ）を加えたもの、
−−ＴＭＡＨ５〜２５％にＮＣシリーズ界面活性剤（ＮＣ−１００、ＮＣ−２００、ＮＣ−３００）を加えて濃度０．０１〜０．１％の範囲にしたもの、
−−ＴＭＡＨ５〜２５％にＮＣ−１００２を加えて濃度０．００１〜０．１％の範囲にしたもの。
これらの例は、限定的なものではない。
キャビティ深さは、任意の適切な値、例えば１００〜５００μｍ、あるいはそれ以上でもそれ以下でもよい。いくつかの実施形態では、キャビティ形状は長方形であり、キャビティの上面の寸法は、側壁９１０．１に沿って２．１ｍｍ、側壁９１０．２に沿って２．０ｍｍである。よって、キャビティのアスペクト比は約１：２１である。均一な、高度に制御可能なキャビティ深さを提供するためには、低アスペクト比が望ましい。他の形状、寸法及びアスペクト比を用いることもできる。マスク８１０の長方形の開口の異なる側壁は、異なる方位を有し得る。いくつかの実施形態では、ミラー１４４は、側壁９１０．２に形成されることになり、この側壁は、マスク８１０が形成されるときに＜１１０＞方位を有するが、他の側壁が他の方位を有していてもよく、また、長方形でないキャビティを用いることもできる。
次に、後に続く層５２０のエッチング（図６Ｂ、図６Ｃ）においてエッチストップを提供するために、基板の上に任意選択のエッチストップ層１０１０（図１０）を堆積させる。いくつかの実施形態では、層５２０はポリシリコンであり、層１０１０は、シリコン基板１３０上で厚さ２．０μｍまで熱成長させるかまたはＣＶＤ法（化学気相蒸着、例えばＴＥＯＳから）によって堆積させた二酸化ケイ素である。このステップにおいて、層８１０の厚さが増加する。
層５２０の材料は、基板１３０内に回路を形成することになる他の製造プロセスとの相性で選択される。ポリシリコンは、例えばシリコンの熱酸化において認められるような高温への耐性を有しているので望ましい。ポリシリコンはまた、容易にかつ安価で堆積される。いくつかの実施形態では、層５２０は、後述するようにカンチレバー型トランスデューサ１２０のための機械的支持を提供するために用いられるが、トランジスタ領域などの半導体回路素子を提供するためには用いられない。したがって、低品質のポリシリコン及び安価な堆積方法を用いることができる。具体的には、層５２０は、ＬＴＣＶＤ（低温化学気相蒸着）法によって形成される金属級ポリシリコンであってよい。別の可能性は、高温（１２００℃）ＣＶＤ法によって堆積されるポリシリコンである。他のプロセスを用いることもできる。層５２０は、非常に小さく微細なサイズ（ナノ粒子）を有するアモルファスシリコンまたはポリシリコン、あるいはエピタキシャル成長させたシリコン、または他の種類であってよい。他の適切な材料として、ポリイミド及びフォトレジスト（特に高温が使用されない場合）が含まれる。他の材料も可能である。
このすぐ後に説明する以外の実施形態では、基板１３０に回路を形成する１つ以上の（場合によっては全ての）加工ステップは、層５２０の堆積前または堆積中に行われ、層５２０の材料は、他の考慮事項に基づいて選択される。いくつかの実施形態では、層５２０の材料は、ポリマー、場合により特定のポリマー、例えば機械的補強のためのガラスビーズ粒子を含むポリマーである。金属及び他の材料を用いることもできる。
層５２０は、当初はウェハ全体を覆っているが、その後、化学機械研磨（ＣＭＰ）によって研磨される。ＣＭＰは、酸化層８１０で停止する。図１１を参照されたい。キャビティ４１０には依然として層５２０が充填されたままであるが、層５２０は、キャビティの外に除去する。他の実施形態では、ＣＭＰまたは他のプロセスの後、ウェハ全体を覆う層５２０は上面が平坦なままである（平坦でない上面も可能である。）
層５２０をエッチングして溝３１０を形成する前に、ウェハを加工し、１つ以上のトランスデューサ１２０に接続するため及び場合により他の目的のための回路を形成する。ウェハは、多くのＩＣ製造プロセスにとって望ましいように、図１１の段階で平坦である。必要に応じて、層５２０を保護するための保護層として、追加の平坦な層（例えば、窒化ケイ素）をウェハの上に堆積させることができる。
ウェハを加工し、回路１３４（図１）または任意の他の望ましい回路、例えば基板１３０の上下両面に設けられ回路素子などを、そのような回路素子間のウェハ貫通相互接続とともに作製することができる。例えば以下の米国特許を参照されたい。これらの文献は、引用を以って本明細書の一部となす。
米国特許第７，９６４，５０８号明細書（特許発行日２０１１年６月２１日、出願人Savastiouk et al.）（特許文献３）、
米国特許第７，５２１，３６０号明細書（特許発行日２００９年４月２１日、出願人Halahan et al.）（特許文献４）、
米国特許第７，２４１，６７５号明細書（特許文献５）、
米国特許第７，１８６，５８６号明細書（特許文献６）、
米国特許第７，０６０，６０１号明細書（特許文献７）、
米国特許第７，０３４，４０１号明細書（特許文献８）、
米国特許第７，００１，８２５号明細書（特許文献９）、
米国特許第６，８９７，１４８号明細書（特許文献１０）、
米国特許第６，７８７，９１６号明細書（特許文献１１）。
また、米国特許出願第１３／０４２，１８６号明細書（出願日２０１１年３月７日、出願人V. Kosenko et al.）（特許文献１２）及び米国特許出願第１３／１８１，００６号明細書（出願日２０１１年７月１２日、出願人V. Kosenko et al.）（特許文献１３）も参照されたい。両文献は、引用を以って本明細書の一部となす。
そのような回路を形成する例示的なプロセスは、以下のとおりである。基板１３０の上面に、所望の基板貫通ビア（基板がシリコン製である場合にはシリコン貫通ビア）の各形成位置において、ビア１２１０（図１２）を形成する。ビア１２１０は、最初は基板を貫通していないが、基板の最終的な厚さよりも深い（基板は、後述するように薄層化されることになる）。例えば１１００℃の温度で１６０分間の熱酸化によって、基板の上において二酸化ケイ素層１２２０を例えば厚さ１．０μｍまで成長させる。ポリシリコン５２０が保護層によって覆われていない限り、層１２２０はポリシリコン５２０上にも形成される。保護層は、図１０〜図１１に関連して既に説明したが、図には示していない。酸化層８１０が保護層によって覆われていない場合に、熱酸化はこの酸化層の厚さを増加させる。
次に、後に続く電気めっきのために、ウェハ上にシード層１２３０（例えば銅）をスパッタする。ウェハ上にフォトレジストフィルム１２４０（例えばドライフィルムレジスト）を堆積させてパターニングすることにより、ビア１２１０及び隣接する領域を露出させる。電気めっきにて銅１２５０をビア１２１０に充填しかつレジスト１２４０より上に突出させる。
次の段階を図１３に示す。より詳細には、ＣＭＰによって銅１２５０を研磨して上面を平坦にする。その後、レジスト１２４０を剥離し、ＣＭＰによって銅層１２５０及び１２３０を酸化層１２２０の高さに至るまで研磨する。酸化層１２２０は、露出した状態になる。（ビア１２１０内には層１２５０、１２３０の両方が残るが、いくつかの図面では単に符号１２５０のみを示す。）ウェハ上に別の金属層１３１０をスパッタし、フォトリソグラフィによりパターニングすることにより導電線を形成する。導電線は、金属化ビア１２１０（すなわち、ビア１２１０内の銅）をトランスデューサ・コンタクト及び／または他の回路素子（例えば、トランジスタ、抵抗、ダイオード、コンデンサ、または他の素子であってインターポーザ内に形成され得るもの）に接続することになる。後述するようなカンチレバー型トランスデューサのための機械的支持を提供するべく、キャビティ５２０の上の酸化層１２２０上に金属パッド１３１０をさらに形成する。これらの金属パッド及び他の金属パッドは、電気回路の一部であってもなくてもよく、また、他の回路素子に接続されてもされなくてもよい。複数の相互接続層及び、トランスデューサに接続された回路及び他の回路のための他の回路素子を作製するために、追加的な誘電体層及び金属層（図示せず）を堆積させることができる。その後、ウェハの上面を覆うようにパッシベーション層１３３０（例えば、ポリイミド）を形成する。
次に（図１４）、ウェハを薄層化することによりビア１２１０をスルービア（スルーホール）に変える。銅１２５０（及び１２３０）及び絶縁層１２２０は、基板１３０から下方に突出する。その後、下面に絶縁層１４１０（例えばポリイミド）を堆積させ、ＣＭＰによって下面を平坦化する。これにより、絶縁層１４１０が部分的に除去され、銅１２５０が露出する。図１５を参照されたい。
ウェハの下面に、金属１４２０（例えば銅）を（例えば物理気相成長「ＰＶＤ」法によって）堆積させる。トランスデューサ１２０を制御することになる制御チップ（図２２Ａ、図２２Ｂに示されている）に金属化ビアを接続するための相互接続線を提供し、場合により他の相互接続線または他の回路素子を提供するように、金属１４２０をフォトリソグラフィによりパターニングする。他の相互接続層（図示せず）及び他の回路素子（例えば、トランジスタ、ダイオード、抵抗、コンデンサなど。図示せず）を下面に形成することもできる。
ウェハの下面にパッシベーション層１４３０（例えば、ポリイミド）を堆積させ、フォトリソグラフィによりパターニングすることにより、金属１４２０を露出させるコンタクト開口を形成する。図１６を参照されたい。金属１４２０の被露出部分はコンタクトパッドを形成し、コンタクトパッドは制御チップまたは他の回路にはんだ付けするかまたは別な方法で接合することができる。
その後、ウェハの上面を加工することにより、金属１３１０へのコンタクト開口及び溝３１０を形成する。図１７Ａは、得られた構造体の上面図であり、図１７Ｂは、溝３１０に垂直なウェハの断面図を示している。例えば、いくつかの実施形態では、ウェハはフォトレジスト（図示せず）で覆われており、フォトレジストをパターニングすることにより溝３１０及び金属１３１０へのコンタクト開口（図１６）を画定する。形成される溝の上方のフォトレジスト開口を介して、及びコンタクト開口内において、パッシベーション層１３３０をエッチングにより除去する。酸化層１２２０は、溝３１０の上方において露出した状態になる。（あるいは、パッシベーション層１３３０のエッチングにより溝の上方の酸化層１２２０を除去し、層５２０を露出させることができる）。パッシベーション層１３３０のエッチングの後、フォトレジストを除去し、別のフォトレジスト層（図示せず）を堆積させてパターニングすることにより、溝３１０を画定する。溝の上方において酸化層１２２０を除去していない場合は、このときに酸化層１２２０を除去して溝において層５２０を露出させる。フォトレジスト及び層１０１０よりも層５２０をエッチングすることにより溝を形成し、層１０１０を露出させる。この実施形態では溝の側壁は垂直であるが、他の実施形態では垂直でない側壁が形成される。この実施形態では、層５２０は、ＤＲＩＥ（深掘りＲＩＥ）、場合によりＢＯＳＣＨ法によってエッチングされたポリシリコンであり、層１０１０は二酸化ケイ素である。ポリシリコンと二酸化ケイ素のエッチング選択比は、少なくとも１００：１である。他の製造プロセス及び選択比の値を用いることもできる。
単結晶基板１３０及びポリシリコンスペーサ５２０を伴い、酸化ケイ素１０１０をエッチストップとして用いた場合の、長方形の溝３１０に関して得ることができる寸法の例は、以下のとおりである。溝の幅は１３５μｍ、溝のピッチ（互いに隣接する溝の中心間の距離）は２５０μｍ、溝の深さは１００μｍである。長方形の溝を含むいくつかの実施形態では、適切な溝の幅は５０〜１０００μｍ、溝のピッチは１５０〜２０００μｍ、溝の深さは１００〜５００μｍである。他の範囲も可能である。
所望の反射率特性を有する反射層（例えば、アルミニウム、金、または別の金属）を堆積させてパターニングすることにより、溝の両端部において、キャビティ側壁９１０．２上にミラー１４４（図１８）を形成する。いくつかの実施形態では、ミラーは、互いに異なる屈折率を有する層のスタック（積層体）を堆積させることによって形成される。いくつかの実施形態では、ミラーは、最初は別体をなす基板（図示せず）上に形成されているが、その後、当該基板から取り外され、接着剤によって側壁９１０．２に接合される。例えば、いくつかの実施形態では、別体をなす基板上に以下のように積層体を形成する。ポリシリコン層を堆積させ、誘電体層（例えば熱成長させた二酸化ケイ素）で覆い、その後、誘電体層上に２〜５ｎｍのクロム接着層を形成し、最後に、クロム接着層上に５００ｎｍの、金、アルミニウムまたは銀の層を形成することにより、反射ミラー層が得られる。銀を用いる場合、銀の酸化を防止するために銀上に追加の透明層を形成することができる。その後、この積層体を前記別体基板から取り外して側壁９１０．２に接着する。
ミラーの製作が完了したら、ウェハをダイシングする。図１８の実施形態では、キャビティ４１０の左側の側壁９１０．４はダイシングライン上にあるので、側壁９１０．４は除去される。図１９を参照されたい。溝３１０は、キャビティ４１０の左側において、ファイバの挿入のために露出した状態になる。図２０に示すようにファイバ１０４を溝に挿入する。トランスデューサ１２０及び場合により他の回路をインターポーザに（金属コンタクト１３１０、１４２０に）接続する。図２１、図２２Ａ、図２２Ｂの例示的な実施形態では、トランスデューサ１２０は、インターポーザの上部コンタクト１３１０に、はんだ１６０４または別の手段でフリップチップアタッチ接合されており、コントローラ１６１０は、下部コンタクト１４２０に、はんだ１６０８または別の手段でフリップチップアタッチ接合されている。図２１は上面図であり、図２２Ａは、互いに隣接する溝３１０間におけるスペーサ５２０／１２２０／１３３０に沿った長手方向断面図を示し、図２２Ｂは、ファイバ１０４に沿った断面図を示している。インターポーザには、複数のトランスデューサ、コントローラ、並びに他の集積回路及び個別回路素子を接続することができる。図２２Ａに見られるように、ポリシリコン製スペーサ５２０の上の金属コンタクト１３１０上にはんだ１６０４を設けることにより、カンチレバー型トランスデューサチップ１２０、またはキャビティ４１０の上に形成され得る他の回路を支持するための機械的支持を提供することもできる。したがって、トランスデューサへの応力を増大させることなく、かつモジュールの総面積を増大させることなく、トランスデューササイズを増大させることができる。
モジュールは、ＰＣＢ上に、または他の望ましい方法で、マウントすることができる。
上記したように、最初に、別体をなす基板上にミラー１４４を製作することができる（そのようなミラーを以下では「別に製作した」と呼ぶ）。いくつかの実施形態では、キャビティ側壁角度とは無関係に、４５°の角度または別の角度をなして別に製作したミラーをマウントする。いくつかの実施形態を図２３Ａ、図２３Ｂに示す。これらの図は、図２２Ａ、図２２Ｂと同じ断面による（すなわち、スペーサ５２０及びファイバ１０４をそれぞれ通る）垂直断面図を示している。分かりやすくするために、トランスデューサ及びコントローラは図示していない。キャビティ側壁９１０．２は垂直であるが、４５°に等しいかまたは４５°よりも大きい任意の角度（例えば、図４に示したようなレトログレード角度を含む）とすることもできる。基板１３０は、任意の結晶方位のシリコンウェハであるか、またはポリシリコンまたは非シリコン材料であってよい。製造プロセスは、図６Ａ〜図２２Ｂに関連して既に説明したものと基本的に同じであってよい。ミラーの余地を残すため、スペーサ５２０はキャビティ側壁９１０．２から離間されている。このスペーサ形状は、図６Ｃまたは図１７Ａ〜図１７Ｂのスペーサエッチングによって、または任意の他の適切な段階におけるスペーサのパターニングによって得られる。ミラー１４４は、単一の、連続的な、別に製作した反射性ストリップであって、側壁９１０．２の上端及びスペーサ５２０の下端によって支持されたものであり得る。ミラーストリップ１４４は、例えば接着剤によって適所に固定される。キャビティ内へのミラーの配置を容易にするために、キャビティは、ミラーに隣接する延出部（図示せず）、例えばドッグボーン型の延出部をキャビティ側壁９１０．１、９１０．３において含むことができる。
異なる溝３１０内のミラーを、単一のストリップではなく複数のストリップによって提供することができる。
図２３Ｃ（ファイバ１０４に沿った垂直断面図）では、ミラーの下部は、キャビティ４１０の底面における階段状部分２３１０によって支持されている。階段状部分２３１０は、基板１３０の適切なエッチングを用いて形成することができる。
別に製作したミラー１４４は、ピラミッド２３２０などの３次元形状の表面であってよい（ファイバに沿った垂直断面図を示している図２３Ｄを参照）。この実施形態では、ミラーは、ピラミッドの表面のうちのファイバに面した表面である。図２３Ｅ（ファイバに沿った垂直断面図）では、ミラーは、ファイバ１０４から出射するビーム１４０をコリメートするコリメートレンズ２３３０の裏面である。ビームは、逆方向に進むこともできる。他のミラー構造体及び光学素子を設けることもできる。
製造中及び作動中の熱応力を低下させるために、インターポーザに用いる材料は、よく似た熱膨張係数を有することが好ましく、例えば、基板１３０を単結晶シリコンで、スペーサ５２０をポリシリコンで、それぞれ作製することができる。また、作動中の熱応力及び他の機械的応力を低下させるために、各スペーサ５２０を不連続及び／または中空にすることができる。さらに、図２４（ファイバ及びトランスデューサを含まない上面図）、図２５（２層のファイバ１０４を含むが、トランスデューサを含まない上面図）及び図２６（２層のファイバ１０４及び２つのトランスデューサ１２０を含む上面図）に示すように、不連続のスペーサは、互いに重なり合う複数のチャネルを画定することができる。図２５及び図２６では、分かりやすくするために、溝間のコンタクト１３１０は図示していない。スペーサとスペーサの間において、溝３１０Ｘ及びファイバ１０４ＸがＸ方向（図２４〜図２６では水平方向）に延在している。ファイバ１０４Ｘの上方において溝３１０Ｙ及びファイバ１０４ＹがＹ方向に延在している。側壁９１０．２上のミラー１４４は、下側のファイバ１０４Ｘ用である。側壁９１０．１上のミラー１４４は、上側のファイバ１０４Ｙ用である。ダイシング中に、または別の加工段階において、キャビティ側壁９１０．３、９１０．４を除去する。
不連続や中空のスペーサは熱応力に強いので、これらを用いることによって、熱的信頼性を向上させることができる。スペーサは、金属または他の材料から形成することができ、任意の所望の形状を有することができる。図２７Ａ、図２７Ｂ、図２７Ｃは、連続／不連続のスペーサ５２０及びファイバを含むキャビティ４１０のいくつかの実施形態の上面図である。（これらの実施形態では、複数のミラー１４４がまとまってキャビティ側壁上の連続層になり、スペーサは側壁に重なっていない。）図２７Ａは、不連続の長方形のスペーサを示している。図２７Ｂは、不連続の円形スペーサを示している。図２７Ｃは、連続中空スペーサを示している。図２７Ｄは、個々のスペーサのいくつかの限定的でない例を上面図で示している。Ａ（円形スペーサ、図２７Ｂと同様）、Ｂ（平行四辺形）、Ｃ（六角形）、Ｄ（半円形）、Ｅ（台形）、Ｆ（半輪形）、Ｇ（輪形）、Ｈ（中空長方形）及びＩ（円周部とともに直径部を有する中空円形（略Θ字形状））。Ｊのスペーサは、別の中空長方形であるが、連続的である。すなわち、Ｊのスペーサは、キャビティ全体に及んでいる（図２７Ｃと同様）。他の形状を用いることもできる。側面図では、スペーサの側壁は、垂直または傾斜側壁であってよく、円錐形または他の形状を有することができる。
図２８（上面図）では、対をなすファイバ１０４間のスペーサ５２０は各々、二重の不連続スペーサ列を形成している。
図２９〜図３０は、平坦な絶縁層２９１０によって相隔てられた単結晶シリコン層１３０．１、１３０．２を有するＳＯＩ（silicon on insulator）基板１３０の使用を示している。絶縁層２９１０の材料は、二酸化ケイ素、窒化ケイ素、ポリマー、または任意の他の適切な材料、場合により種々の材料の組合せであってよい。製造プロセスは、上述したプロセスと同様である。図２９〜図３０は、それぞれ図８、図１１と同じ図、同じ製造段階を示している。キャビティ４１０のエッチングは、絶縁層２９１０で停止し、溝３１０のエッチングも（図１７Ｂに関連して既に説明したように）同様である。高度に制御可能なキャビティ深さが得られる。いくつかの実施形態では、単結晶シリコン層１３０．２は（１００）方位を有し、マスク８１０の開口は＜１００＞側壁を有する長方形であり、キャビティのエッチングは、上記した、４５°の側壁を形成するＫＯＨウェットエッチングである。
いくつかのインターポーザ実施形態が、同じインターポーザ上にマウントされた互いに異なるトランスデューサ間の光結合に用いられる。例えば、図３１は図１８とよく似ているが、キャビティ側壁９１０．２、９１０．４において溝の両端部にミラー１４４が形成されている。これらのミラー全ての上方においてインターポーザ上にトランスデューサ（図示せず）をマウントすることができ、マウントしたトランスデューサを互いに光ファイバ１０４によって光学的に結合することができる。同様に、図２４の変形形態では、４つのキャビティ側壁９１０．１〜９１０．４の全てにミラー及びトランスデューサを設けることができる。
１つのトランスデューサチップに発光体及び光検出器の両方を設けることができる。溝は、上面図及び／または側面図において曲線形状を有することができ、かつ様々な幅を有することができる。ミラー１４４は、基板１３０の表面によって提供することができる。あるいは、ミラー１４４は存在しなくてもよい。その理由は、ミラーは、特許文献２に記載されているように、ファイバの端面にエッチングにより形成することができるためである。ミラー１４４は、存在する場合には、上記したように平面的であるか、あるいは楕円形状または他の形状を有することができる。ミラー以外の光学素子（例えば、プリズムなど）を用いることもできる。
図３２Ａ〜図３２Ｃに示すようなサブトラクティブ法によってスペーサを形成することができる。図３２Ａは図６Ｃと類似しているが、層５２０は、溝の位置に残るように、すなわちスペーサの位置に対して補完的な領域に残るようにパターニングされる。パターニングには、図６Ｃに示したような選択的エッチングを用いる。その後、層５２０のフィーチャ間の隙間に材料３４１０を充填する（図３２Ｂ）。材料３４１０は、任意の適切なプロセスによって堆積させた任意のスペーサ用材料であってよい。例えば、材料３４１０として金属をウェハの上に堆積させ、その後エッチングにより除去することにより、上面を平坦化することができる。他の技術を用いることもでき、例えば、層５２０の堆積前にキャビティ内にシード層（図示せず）を形成し、その上に電着法により成膜してもよい。次に、層３４１０よりも層５２０を選択的にエッチング除去することにより（図３２Ｃ）、溝３１０を形成する。層３４１０は、溝間のスペーサを提供する。サブトラクティブ法は、エッチストップ層、例えば１０１０（図１７Ｂ）などと併用することができ、上記した他のフィーチャと組み合わせることもできる。
例えば、いくつかの実施形態では、図８、図９Ａ、図９Ｂ、図１０に関連して既に説明したようにウェハを加工する。その後、電気めっきのためにシード層３４２０（図３３Ａ）をウェハ上に堆積させる。シード層の材料、厚さ及び堆積方法は、後になって電気めっきされることになる材料３４１０によって決まる。いくつかの実施形態では、シード層３４２０及び層３４１０は、同じ材料、例えば金属であり、シード層は、スパッタリングまたは化学気相蒸着（ＣＶＤ）法によって堆積させる。いくつかの実施形態では、シード層を堆積させる前に、ウェハ上に接着層３４１６を形成する。例えば、シード層が、ニッケル、タングステン、銅、アルミニウム、チタン、またはそれらの合金（例えば、ニッケル-タングステン合金）である場合、接着層は、スパッタリングまたは蒸着によって２．５〜１００ｎｍの厚さまで堆積させたチタンまたはクロムであり得る。
その後、図３２Ａに関連して既に説明したようにウェハ上に層５２０を堆積させてパターニングする。上記したように、任意の適切な材料を用いることができる。或る例示的な実施形態では、層５２０は、ウェハ全体（パターニングによって除去された部分を除く）を覆うフォトレジストである。その後、シード層３４２０の被露出部分上に層３４１０（図３３Ｂ）を電気めっきする。いくつかの実施形態では、電気めっきは、層３４１０の上面が層５２０の上面よりも下になったときに終了するが、このことは必須ではない。ウェハから層５２０を除去する（図３３Ｃ）。任意選択で、スペーサ３４１０によって覆われていないウェハ領域からシード層３４２０及び場合により接着層３４１６を除去する。（いくつかの実施形態では、層５２０は溝の外に除去されず、したがって、層５２０は、図３３Ｃで見て溝３１０の左右、キャビティの左右の縁に残る。）
その後、上記した種々のプロセスのうちの任意のプロセスによってミラー１４４を形成する。図３３Ｄは、スペーサ３４１０に沿った例示的な垂直断面図を示している。図３３Ｄの例では、ミラーはリフトオフ法により形成される。この例では、電気めっきプロセス（図３３Ｂの段階）で層３４１０の平坦な上面を得るために、スペーサ３４１０はキャビティ４１０の傾斜側壁９１０に及んでいない。リフトオフ法は、フォトレジスト層３４３０の堆積及びパターニングを用いてミラーを画定する。この実施形態では、フォトレジストをパターニングすることによりキャビティ側壁９１０．２全体を露出させる。次に、ウェハ上に層１４４を堆積させ、その後、フォトレジスト３４３０を除去する。層１４４は、側壁９１０．２全体を覆う。図３３Ｅは、得られた構造体を、スペーサ３４１０に沿った垂直断面図で示している。
キャビティ４１０のエッチングの前または他の任意の適切な段階において、他の回路素子、例えば図２２Ａに示したような金属化ビアを形成することができる。
図３４Ａ及び図３４Ｂに示すように、スペーサは、ファイバ１０４を部分的または完全に覆うことができる。図３４Ｂは上面図であり、図３４Ａは、ファイバに垂直な図３４ＢのＡ−Ａ線に沿った垂直断面図である。金属化ビア及び他の回路は図示していない。スペーサは符号３４１０で示している（本発明は、符号に制約されるものではない）。図３４Ｂの上面図では、スペーサ３４１０はファイバに垂直なストライプ形状を形成するが、他の実施形態では、スペーサ３４１０は他の形状を有し、いくつかの実施形態では、ファイバのためのチャネル３１０とともに、キャビティを覆う１つの連続構造体を形成する。図３４Ｂに示したような互いから離間されたストライプ形状または他の不連続のスペーサ形状は、熱安定性のため及びファイバチャネル３１０内へのファイバ１０４の挿入を容易にするために有用であり得る。
図３４Ｃ（図３４Ａと同じ平面による垂直断面図）は、或る例示的な製造方法を示している。スペーサは、図３２Ａ〜図３２Ｃに示したようなサブトラクティブ法によって形成される。例えば、いくつかの実施形態では、図８、図９Ａ、図９Ｂ、図１０に示したようにウェハを加工することにより、層８１０、１０１０を含むキャビティ４１０を形成する。次に、層５２０を堆積させ、層５２０がファイバチャネル３１０の位置に残るようにパターニングする。その後、層５２０を覆うように、かつ層５２０のフィーチャ間にスペーサを形成するように層３４１０を堆積させる。具体的には、図３４Ｂに示したようなストライプ形状または他の不連続形状を形成するように層３４１０をパターニングすることができる。また、チャネル３１０間の被選択領域におけるスペーサ３４１０の形成を防止するため、該被選択領域に及ぶように層５２０を形成することもできる。
層３４１０の形成後、ウェットエッチングによってキャビティ４１０上（及び場合により他の部分）から層５２０を除去することにより、図３４Ａの構造体を得る。層５２０の除去前または除去後に、層３４１０をパターニングすることができる。
別の製造プロセスを図３４Ｄ〜図３４Ｅに示す。図３３Ａ〜図３３Ｃに示したように電気めっきによってスペーサ３４１０を形成する。より詳細には、図３３Ａに示したようにウェハを加工する。層５２０は、電気めっきマスクとして働くことになり、図３４Ｄの実施形態では、層５２０は、チャネル３１０の位置を除いてウェハ全体を覆っている。次に、シード層３４２０の上に層３４１０を電気めっきする。電気めっきプロセスは、層３４１０が層５２０を部分的に覆うまで続けること以外は、図３３Ｂに関連して既に説明したように行う。図３４Ｄでは、互いに隣接するフィーチャ（スペーサ）３４１０は、層５２０の上で互いに接触していないので、チャネル３１０は上部が完全に覆われていない。図３４Ｅは、層５２０を除去し、チャネル３１０内にファイバ１０４を挿入した後の構造体を示している。スペーサ３４１０は、チャネル及びファイバの上を部分的に覆っている。他の実施形態では、互いに隣接するフィーチャ３４１０が層５２０の上で互いに接触するまで層３４１０に電気めっきが施されるので、図３４Ａに示したようにチャネル３１０及びファイバは上部が覆われている。
電気めっき後、層５２０を（例えば、ウェットエッチングによって）除去する。層５２０の除去前または除去後に、スペーサ層３４１０をパターニングして例えば図３４Ｂに示したような不連続のスペーサを提供することができる。また、チャネル３１０間の被選択領域にスペーサ３４１０が形成されないように、層５２０を被選択領域に及ぶように形成することができる。その後、上記したようにミラー１４４を形成することができる。
図３４Ａ〜図３４Ｅに示したようにチャネル３１０が完全に、または部分的に覆われている場合、ファイバ配置はより確実である。
いくつかの実施形態では、インターポーザの上下両面に、光ファイバ搭載の溝が設けられる。上下各面において、図１〜図３に関連して説明した先行技術を含む上記した任意の技術を用いて溝を形成することができる。１つの例示的なプロセスは次のとおりである。基板１３０をその最終的な厚さまで薄層化する。次に、基板１３０の両面に、場合により同時に、場合によりウェットエッチングで、Ｖ溝または他の溝をエッチングにて形成する。その後、各面を、場合により図１〜図３の上面の如く加工し、インターポーザの製作を終える。
いくつかの実施形態では、インターポーザは以下のように形成される。基板１３０をその最終的な厚さまで薄層化する。次に、上記したプロセスまたは任意の他の適切なプロセスを用いて、基板の上面及び下面にそれぞれ、場合により同時に、キャビティ４１０．１、４１０．２（図３５Ａ）をエッチングする。図３５Ａでは、これら２つのキャビティを画定するために、上面及び下面においてマスク８１０が用いられている。（上面及び下面に任意の数のキャビティを設けることができ、場合によっては上面と下面とでキャビティの数が異なっていてもよく、上面のキャビティは必ずしも下面のキャビティの上に形成する必要はなく、何らかの方法で互いに整合させる必要もない。）上面及び下面に、場合により同時に、上記したように（例えば、シリコンの熱酸化によって、またはＣＶＤによって）エッチストップ層１０１０を形成する。その後、上記した技術または他の技術を用いて、ウェハの上面及び下面に層５２０を形成する。この層は、上面では５２０．１、下面では５２０．２として示す。上面の層５２０．１を図１１に示したように平坦化してキャビティ４１０．１の外側の層５２０．１を除去する。下面の層５２０．２を平坦化することもできるが、層５２０．２はウェハの下面全体を覆う。厚さは、後述する基板貫通ビアプロセスに適合するように選択され、かつ任意の適切な値をとることができる。
その後、図１２に関連して既に説明したように、所望の基板貫通ビアの各位置における層８１０及び基板１３０のマスクエッチング（masked etch）によって、ウェハの上面にブラインドビア１２１０を形成する。ビア１２１０は、基板１３０を貫通し、基板の上下の層８１０を貫通し、層５２０．２を完全にではなく部分的に通っている。
その後、図３５Ｂに示すように、ビア１２１０を酸化及び金属化させ、図１２〜図１３に関連して既に説明したプロセスを用いてインターポーザの上面に導電線１３１０及び場合により他の回路素子及びパッシベーション層１３３０を形成する。
その後（図３５Ｃ）、ＣＭＰまたは他のプロセスによってインターポーザを薄層化し、インターポーザの下面において酸化層１０１０の高さに至るまで層５２０．２を除去する。ビア１２１０は、スルーホールになる。銅１２５０（及びシード１２３０）並びに絶縁層１２２０は、基板１３０から下方に突出する。その後、下面に絶縁層１４１０（例えば、ポリイミド）を堆積させ、ＣＭＰによって下面を平坦化する。これにより、絶縁層１４１０の全てが除去されるわけではないが、銅が露出する。適切なプロセスについては、図１４〜図１５に関連して既に説明した。
図１５〜図１６に関連して既に説明し、図３５Ｄに示したように、インターポーザの下面に、導電線１４２０及び他の回路素子及びパッシベーション層１４３０を形成する。
図１７Ａ、図１７Ｂ、図１８に関連して既に説明したように、層５２０．１、５２０．２をエッチングすることによりインターポーザの上面及び下面に複数の溝３１０を形成し、上面及び下面に複数のミラー４１０を形成する。図３５Ｅは、或る例示的な、溝３１０に垂直な垂直断面図を示している。キャビティ４１０．１、４１０．２は、互いに整合させる必要がない。すなわち、キャビティ４１０．１をキャビティ４１０．２に対して水平方向にずらすことができる。溝３１０は、互いに異なる形状及び寸法を有するものであってもよい。上面及び／または下面に２つ以上のキャビティを設けることができ、上面の溝３１０は下面の溝に対して平行である必要がない。
このようにして形成された構造体を、図１９〜図２６のいずれかに関連して既に説明したようにさらに加工することができ、図１〜図３４Ｅに関連して既に説明したように、上面または下面の加工における任意の変形形態を用いることができる。（具体的には、インターポーザの片面または両面において溝及びミラーを形成するための先行技術を用いることができる。）図３５Ｆは、図２２Ｂと同様の段階における或る例示的な構造体を示しており、上面及び下面にそれぞれトランスデューサ１２０．１、１２０．２を有している。この実施形態では、これら２つのトランスデューサは、金属化ビア１２１０を介して互いに接続されているが、このことは必須ではない。異なるトランスデューサを異なるビアに接続してもよいし、またはどのビアにも接続しなくてもよい。必要に応じて、インターポーザ上にコントローラ１６１０（図２２Ａ）及び他の回路をマウントしてもよい。
いくつかの実施形態では、スルービア１２１０は、最初にブラインドビアを形成せずに形成される。すなわち、ビア１２１０は、直ちにインターポーザウェハを貫通してエッチングにて形成される。また、本発明は、スルービアに限定されるものではない。
特定の用途の要件を満たすべく、様々なキャビティ形状が可能である。例えば、図３６は、図６Ａ〜図６Ｃの方法の変形形態を示している。この変形形態では、層５２０は、層５２０と異なる材料、場合によりキャビティ表面と同じ材料でできている層３６１０によって覆われている。選択的な堆積によって層５２０上に層３６１０を形成してもよいし、層３６１０をキャビティ底面上よりも層５２０上により大きな厚さまで堆積させてキャビティ底面から除去されるまで異方性エッチングを行うこともできるし、あるいは層３６１０をキャビティ底面に残してもよい（これは図３６には示していない）。
スペーサ５２０または３４１０の側壁は、キャビティの底面に対して任意の角度β（図３７）をなし得る。いくつかの実施形態では、この角度は、９０°、または別の、少なくとも８５°の角度である。
いくつかの実施形態では、少なくとも１つのトランスデューサのための機械的支持を提供するように、少なくとも１つのスペーサが上向きに突出している。図３８に示す１つの例は、図２２Ａに類似しているがキャビティの上方に金属１３１０及びはんだ１６０４が存在しない構造体を示している。トランスデューサ１２０は、スペーサ５２０の上方においてパッシベーション層１３３０の上に載っている。例えば、図１１の段階において、層５２０を基板１３０よりも上側に上向きに突出したままにしておくことができる。その後、必要に応じて層５２０をキャビティの外側においてエッチング除去することにより、電気回路を形成することができる。キャビティにおける層５２０の上向きの突出は、キャビティの上方におけるパッシベーション層１３３０の上向きの突出をもたらすことになる。
いくつかの実施形態では、「ミラー」側壁、例えば図９Ａの側壁９１０．２は、別のエッチングまたは他のプロセスによって形成することができる。例えば、ミラー側壁９１０．２は、側壁９１０．１、９１０．３、９１０．４とは異なる角度及び／または深さであってよい。１つの可能なプロセスを図３９Ａ〜図３９Ｃに示す。このプロセスは、単結晶シリコン及び上記した他の材料を含む様々な基板材料に適している。先ず（図３９Ａ）、側壁が全て垂直であるかまたは他の角度をなすキャビティ４１０を形成する。いくつかの実施形態では、フォトレジストマスク（図示せず、図８のマスク８１０と同様）を用いたマスクドライエッチングによってキャビティを形成する。次に（図３９Ｂ）、フォトレジストを除去し、側壁９１０．２をエッチングすることによって側壁９１０．２の形状を変更する。キャビティの他の側壁は、同様に加工してもよいし、しなくてもよい。また、側壁全体または側壁の一部分のみのいずれかをそのように加工してもよい。図の実施形態では、側壁９１０．２の形状は、機械加工によって、より詳細には、側壁９１０．２に面した４５°の側壁３９１０Ａを有するダイシングソー３９１０を用いて、画定される。側壁の形状を変更するために、ダイシングソー３９１０は、側壁９１０．２に垂直な水平軸３９１０Ｘの周りを回転する。側壁９１０．２は、ダイシングソーの側壁３９１０Ａに合う４５°のプロファイルを得る。図３９Ｃ（垂直断面図）及び図４０（上面図）を参照されたい。
後続ステップは、図１〜図３８に関連してこれより前及び後で説明しているように行うことができる。具体的には、場合により層１０１０の堆積後に、キャビティに層５２０を充填することができ、そのようなキャビティは、基板１３０の上面及び下面の両方に、図３９Ａ〜図３９Ｃのプロセスまたは他のプロセスによって形成することができる。
いくつかの実施形態では、側壁９１０．２（図３９Ｂ）のソーイングまたは他の加工を所定の制御深さまで行う。図３９Ｃの実施形態では、制御深さはキャビティ４１０の深さに満たない。これにより、キャビティ側壁９１０．２に沿って階段状部分３９３０が形成される。この階段状部分は、図４１に示すようなファイバの位置合わせ（アライメント）を容易にするためのファイバ１０４用のハードストップ（hard stop）として用いることができる。ファイバは、階段状部分３９３０に接するように溝３１０に挿入される。（分かりやすくするために、酸化層１０１０及び図６Ａ〜図３８に存在するかまたは存在しない他のフィーチャは、図４１には示していない。）必要に応じて、ミラーの側壁９１０．２をキャビティの残りよりも深くするか、または同じ深さにすることができる。
図４２に示すように、溝３１０を含むキャビティ及び電気回路を最初に別々のウェハ（インターポーザ１２４．１及び１２４．２として示されている）に形成することができる。その後、これらのウェハを組み合わせて単一の光インターポーザ１２４にする。或る例示的な製造プロセスを以下に示す。図８〜図１９に示したように基板１３０．１（単結晶シリコンまたは他の適切な材料）を加工してキャビティ４１０及び溝３１０及びミラー１４４を形成する（但し、キャビティ４１０の外側の電気回路は含まない）ことによって、光インターポーザ１２４．１を製造する。酸化層１２２０、金属１３１０及びパッシベーション層１３３０は、図１７Ａ〜図１９に示したようなキャビティ領域内のインターポーザ１２４．１内に存在し得る。このようにして、キャビティ領域内に回路素子及び金属のパッド１３１０を形成することができる。その後、ウェハを薄層化してダイシングすることにより、図４３の上面図に示すような、キャビティを含む構造体が得られる。図１９に関連して既に説明したように、ダイシングプロセスにおいて１つ以上の側壁を除去することができる（ただし、除去しなくてもよい）。上記したように、図３９Ａ〜図３９Ｃの変形形態を含む種々のプロセスの変形形態を用いることができる。
別形成プロセスでは、基板１３０．２（単結晶シリコンまたは他の適切な材料）を加工して、トランスデューサ及び他の回路に接続するための電気回路を形成することによって、インターポーザ１２４．２を製造する。ウェハ加工は、図１２〜図１６に関連して既に説明したように行うことができる。基板１３０．２にキャビティ４２１０を形成する。このキャビティに光インターポーザ１２４．１を挿入し、例えば接着剤または別な方法でキャビティに固定する。インターポーザ１２４．１をインターポーザ１２４．２に接合する前または後に、ファイバ１０４を溝３１０に挿入し、（例えば接着剤で）適切に固定することができる。上記したような組み合わせられたインターポーザ１２４にトランスデューサ及び他の回路を接合することができる。
インターポーザ１２４．１は、図２４〜図２６に示したように、異なる側壁に不連続のスペーサ及び／またはミラー１４４を有することができ、インターポーザ１２４．１または１２４は、図６Ａ〜図４１に関連して既に説明した他のフィーチャを有することができる。具体的には、いくつかの実施形態では、インターポーザ１２４．２は上面及び下面にキャビティ４２１０を有しており、各キャビティには、１つ以上の別体をなすインターポーザ１２４．１が挿入されている。
図４４Ａ〜図４６は、別の実施形態を示しており、ここで、インターポーザ１２４．１はスペーサを支持する単なる基板である。基板は符号４４１０、スペーサは符号４４２０でそれぞれ示されている。図４４Ａはインターポーザ１２４．１の上面図であり、図４４Ｂは側面図である。スペーサは、チャネル３１０を画定している。いくつかの実施形態では、基板とスペーサとが、基板のマスクエッチングによって形成される一体構造になっている。基板の材料は、シリコン、ポリシリコン、または他の適切な材料であってよい。いくつかの実施形態では、インターポーザ１２４．１全体が、感光性材料、例えば、フォトレジストまたは感光性ポリマー製である。いくつかの実施形態では、インターポーザ１２４．１全体が、フォトレジスト、エポキシ樹脂または他の材料からスタンピングされているか、あるいは成形または押出によって作製されている。他の実施形態では、スペーサ４４２０は、基板４４１０上に堆積させてパターニングした薄膜から作製したものであり得る。他のプロセスを用いることもできる。また、スペーサは、上記した任意の形状を有することができ、例えば、図２７Ａ〜図２８に示したような不連続形状、または図３４Ａ〜図３４Ｅに示したような、チャネル３１０を覆う形状などを有することができる。
インターポーザ１２４．２（図４５）は、スペーサが不要である点を除いて、インターポーザ１２４について上記した任意の方法を用いて製造することができる。図４５は、或る例示的なインターポーザ１２４．２の垂直断面図を示している。これは、図２２Ｂに関連して既に説明した垂直断面図と同様であるが、スペーサが含まれていない。例えば、上記したように、ただし図１７Ａのスペーサエッチを層５２０の完全除去に置き換えて、インターポーザ１２４．２を製造することができる。その後、図４６（図４５と同じ垂直断面図）に示すように、インターポーザ１２４．１をインターポーザ１２４．２のキャビティ４１０内に固定する。固定は、層１０１０及びインターポーザ１２４．１の材料並びに場合により他の因子に応じて、例えば、接着剤４４３０、またははんだ、または他の適切な手段で行う。インターポーザ１２４．１は、キャビティ４１０よりも大きくするまたは小さくすることができる。例えば、インターポーザ１２４．１は、左側においてキャビティ４１０から突出していてもよい。
インターポーザ１２４．１をインターポーザ１２４．２に接合する前または後に、任意の望ましい段階で、チャネル３１０内にファイバ１０４をマウントすることができる。トランスデューサ１２０は、例えば図２２Ａに関連して既に説明したように、インターポーザ１２４．１上にマウントすることができる。
本発明は、インターポーザ１２４．１、１２４．２の特定の構造に限定されるものではない。例えば、いくつかの実施形態では、インターポーザ１２４．２は、図４に示したようなレトログレード側壁を有する。
図４７〜図４８Ｄは、別種の実施形態を示しており、ここで、溝３１０は、図２９〜図３０に関連して説明したようにＳＯＩ基板１３０をエッチングすることによって形成される。基板１３０は、平坦な絶縁層２９１０によって相隔てられた単結晶シリコン層１３０．１、１３０．２を有する。図４７に示すように、単結晶シリコン層１３０．２上にマスキング層８１０（上記したようなフォトレジストまたはハードマスク）を形成し、その後、エッチングを行って溝を形成する。様々な溝形状を図４８Ａ〜図４８Ｄに示す。図４７〜図４８Ｄは、溝３１０に垂直な垂直断面図を示している。いずれの場合にも、エッチングは絶縁層２９１０で停止する。同じエッチングまたは別のエッチングにより、ミラー１４４を支持するミラー側壁（図４７〜図４８Ｄには図示せず）を形成する。
図４８Ａでは、溝３１０及びスペーサを形成するエッチングは、異方性垂直エッチング、例えばドライエッチングであり、場合によりＲＩＥ（反応性イオンエッチング）である。図４８Ｂでは、エッチングは、特定の結晶面に対する選択性が高いウェットエッチングである。例えば、いくつかの実施形態では、層１３０．２は（１００）方位を有し、溝は＜１００＞方位に平行であり、図２９〜図３０に関連して既に説明したように、エッチングは｛１１０｝面に対する選択性が高い。したがって、溝の側壁は水平に対して４５°の角度をなして傾斜している。同じエッチング処理または別のエッチング処理によって、ミラー１４４を支持するミラー側壁（図４７〜図４８Ｄには図示せず）を形成する。他の方位及びエッチング手法、例えばドライエッチングを用いることもできる。
図４８Ｃでは、エッチングはドライエッチングであり、完全にではなく部分的に異方性であり（垂直方向に選択的）、幾分か横方向にもエッチングされ得る。マスク８１０はアンダーカットされ、溝３１０の側壁は傾斜している。例示的なエッチングは、反応性イオンエッチング（ＲＩＥ）または深掘りＲＩＥ（ＤＲＩＥ）であり、ＲＩＥ／ＤＲＩＥでは、４５〜５４°の角度をなして傾斜している側壁が得られるように、公知の方法を用いてガスの流量及び圧力が制御される。
図４８Ｄでは、エッチングは同様にドライエッチングであり、完全にではなく部分的に異方性であり（垂直方向に選択的）、幾分か横方向にもエッチングされ得る。マスク８１０はアンダーカットされ、スペーサは丸みを帯びた凸面状の側壁を有する。例示的なエッチングは、ＲＩＥまたはＤＲＩＥであり、ＲＩＥ／ＤＲＩＥでは、ガスの流量及び圧力を公知の方法で制御することにより、エッチングが最初はより等方性であるが、圧力低下及び適切なガス流制御に起因して次第にだんだんと垂直異方性になるようにする。
残りのプロセスは、任意の適切な種類のものであってよく、図４８Ｅ〜図５１にいくつかの選択肢を示す。図４８Ｅは、マスク８１０を除去した後の構造体の上面図を示している（マスクの除去は任意選択）。図４９〜図５１は、スペーサ１３０．２に沿った垂直断面図を示している。図４９に示したように、横断溝４９２０を画定するべくマスク４９１０（例えば、ハードマスクまたはフォトレジスト）を形成する。溝４９２０の位置は、図４８Ｅに破線で示してある。溝４９２０は、ミラー１４４（側壁または別体をなす層（図示せず）によって提供される）のための４５°の側壁４９２０Ｍを画定するように、適切なプロセスによって形成する。例えば、いくつかの実施形態では、層１３０．２は（１００）配向であり、図４８Ｅの上面図において溝４９２０の側面は＜１００＞方向を有し、上記したような（１１０）面に対する選択性が高いＫＯＨウェットエッチングによって溝４９２０を形成することにより、溝に４５°の側壁が形成される。エッチは絶縁層２９１０上で停止する。他の実施形態では、図３９Ａ〜図４１に関連して既に説明したように、層１３０．２及び溝４９２０は任意の方位を有することができ、溝は完全に垂直なエッチングによって形成され、４５°の側壁４９２０Ｍはダイシングソーを用いて形成される。さらに、連続的な溝４９２０を、それぞれの別個のチャネル３１０のための別個の溝に置き換えることができる。他の実施形態も可能である。
後続プロセスは、これまでに示した多くの例と同様のものであってよい。図５０及び図５１にいくつかの選択肢を示す。図５０は、図２２Ａの構造体に類似した構造体の例を示している。図５０はまた、溝４９２０の側壁に形成された保護層４９３０も示している。ミラー側壁４９２０Ｍから保護層を除去する。残りの処理ステップは、図２２Ａまたは図２６の構造体、あるいは他のインターポーザ構造体に関して上記したステップと実質的に同じであってよい。任意の適切な段階で、金属化ビアを形成することができる。別の構造体を図５１に示す。ここで、溝４９２０は、図４に示したようなレトログレード側壁（例えば１３５°の側壁）を有する。そのような側壁は、例えば図５２Ａ〜図５９に関連して既に説明したように形成することができる。本発明は、特許請求の範囲によって定められる場合を除いて、特定の構造体や処理ステップに限定されるものではない。
ここで、図４または図５１のいくつかの実施形態において用いられているレトログレード構造体の形成について説明する。図４または図５１のシリコンインターポーザは、（１００）方位を有する単結晶シリコン基板１３０（または図５１の層１３０．２）を用いて製造することができる。図５２Ａ（垂直断面図）及び図５２Ｂ（上面図）に示すように、適切なマスク８１０（例えば、熱酸化またはＣＶＤ二酸化ケイ素）を形成することにより、キャビティ４１０を画定する。この実施形態では、マスク開口は長方形であり、＜１００＞方向に沿って延在する側壁５２１０．１〜５２１０．４を有する。後述するように、１つ以上の側壁またはこれらの側壁に１３５°のレトログレード角度が形成されることになる。いくつかの実施形態では、レトログレード角度が望まれる各側壁は＜１００＞方向に沿って延在するが、他の側壁は異なる方向に沿って延在し得る。本発明は、長方形のマスク開口に限定されるものではない。
マスク８１０に対する選択性が高い完全に垂直な異方性エッチングによって、垂直側壁を有するキャビティ４１０（図５３、垂直断面図）が形成される。これは、例えばドライエッチングであり得る。次に（図５４、垂直断面図）、シリコンの｛１１０｝面に対する選択性が高いウェットエッチングを行うことにより、キャビティを深くし、キャビティ端部のアンダーカットを生じさせることにより、１３５°のレトログレード側壁を形成する。４５°の側壁を形成するエッチング処理として、図９Ａと同じウェットエッチングを用いることができる。いくつかの実施形態では、ウェットエッチングによって、キャビティ深さが２倍または２倍以上になる。
必要に応じて、さらなる処理を行う。例えば、図４の構造体を形成するために、マスク８１０を除去し（図５５Ａ）、ウェハをダイシングすることにより側壁５２１０．４を除去する。任意の適切な手段（例えば接着剤）によって、基板１３０の下面にトランスデューサ１２０を接合する。キャビティ内に１つ以上のファイバ１０４を固定する。ミラー１４４は、シリコン側壁表面５２１０．２によって提供される。図５５Ａは、ファイバとトランスデューサとの間の例示的な光ビームを示しており、光ビームは、キャビティの底面に対して平行なレッグ（区間）１４０Ｂと、キャビティの底面に垂直なレッグ１４０Ａとを有している。光ビームは、２つの方向の一方または両方に、すなわち、ファイバからトランスデューサへ、及び／またはトランスデューサからファイバへ進むことができる。
いくつかの実施形態では、ウェハをダイシングする前に、適切な材料（例えばポリマー、図示せず）を堆積させてパターニングすることにより、ファイバ１０４のための溝３１０とともに、図１７Ｂのスペーサ５２０と同様のスペーサを画定する。スペーサは、図３２Ａ〜図３２Ｃに示したようにサブトラクティブ法により形成することもできる。適切なプロセス、例えばウェットエッチングによって、レトログレード側壁の下からスペーサ材料をエッチアウトする。
あるいは、スペーサ及び溝をマスク８１０（図５２Ａ〜図５２Ｂ）によって画定することができる。すなわち、マスク８１０によって溝間のスペーサ領域を覆うことができる。その後、スペーサ及び溝は、図５３、図５４のエッチングによって形成されることになる。この場合、溝はレトログレード側壁を有し得る。溝の横断面図は、図５と同様であり得る。
スペーサ及び溝は、別体をなすインターポーザ１２４．１（図５５Ｂ）によって提供することもでき、別体インターポーザ１２４．１は、図４４Ｂのインターポーザ１２４．１と同一のものであってよい。
図５６〜図５９は、側壁５２１０．２のみがレトログレードであり、残りの側壁は、側壁５２１０．２に隣接する部分を除いて垂直であるような実施形態を示している。図５２Ａ、図５２Ｂ、図５３に示したように製造を進めることにより、垂直側壁５２１０．１〜５２１０．４を有するキャビティ４１０を形成する。次に、側壁５２１０．２に隣接する領域を除いてキャビティ４１０を覆うマスク５６１０（図５６、上面図）を形成する。その後、図５４に関連して既に説明したようにウェットエッチングを行う。ウェットエッチングは、マスク５６１０を選択的にエッチングする。ウェットエッチングは、マスク５６１０によって露出されたキャビティ部分を深くし、側壁５２１０．２及び側壁５２１０．２に隣接する側壁５２１０．１、５２１０．３（図示せず）の部分において１３５°のレトログレードプロファイルを形成し、前記深くしたキャビティ部分において側壁５２１０．２の向かいに４５°の傾斜面５７１０を形成する。
その後、マスク層８１０及び５６１０を除去する（図５８の垂直断面図を参照）。このようにして形成された構造体は、図５５Ａに関連して既に説明したように、ダイシングし、その後、トランスデューサ１２０及びファイバ１０４を接合する（図５９、垂直断面図）。スペーサを、図５５Ａまたは図５５Ｂに関連して既に説明したように形成することができる。
レトログレード側壁は、１３５°以外の角度であってよい。例えば、（１００）または（１１０）ウェハにおいて側壁が｛１１１｝面である場合、１２５．３°の角度が可能である。そのような角度を得るために、側壁５２１０．２は、（１００）ウェハでは［１１１］配向であり、（１１０）ウェハでは［１００］配向であるべきである。
上記したいくつかの光学的実施形態では、ファイバ１０４は任意選択であり、光ビームは、ファイバが含まれない空間を通って伝達される。例えば、いくつかの実施形態では、光ビームはレーザビームである。
いくつかの実施形態では、レトログレード側壁は、図５に関連して既に述べたようにＭＥＭＳ用途に用いられる。例えば、図６０（図５４と同じような垂直断面図）は、図５または図５４に示したようなシリコン構造体をベースにしたセンサを示している。このセンサは、（１００）方位及びキャビティ４１０を有する単結晶シリコンウェハ１３０から作られており、キャビティ４１０は、シリコン結晶面によって形成された、１３５°または１２５．３°の角度をなす少なくとも２つのレトログレード側壁を有する。キャビティは、図５２Ａ〜図５４に関連して既に説明したように形成することができる。キャビティ底面における薄い基板部分６０１０は、メンブレンを提供する。メンブレンが変形すると、基板１３０の上面及び／または下面に複数のブロックとして示されている回路６０２０によって検出される。回路ブロック６０２０は、基板１３０と一体化された素子及び／または基板に接続された外付けの素子を含むことができる。いくつかの実施形態では、メンブレン６０１０をドープすることにより、回路６０２０に接続された１つ以上の抵抗器を提供する。メンブレンが変形すると、これらの抵抗器のうちの１つ以上が伸びることで抵抗性がより高くなったり、あるいは圧縮されるので抵抗性がより低くなったりし得る。１つ以上の抵抗器を流れる電流または印加される電圧は、既知の技術を用いて回路６０２０によって検出される。例えば、米国特許第４，９０５，５２３号明細書（特許文献１４）、米国特許第５，９９８，２３４号明細書（特許文献１５）、及び米国特許出願第１２／９５１，７３８号明細書（米国特許公開ＵＳ２０１２／００６０６０５ Ａ１として公開）（特許文献１６）を参照されたい。これらは全て、引用を以って本明細書の一部となす。
他のＭＥＭＳ実施形態では、回路ブロック６０２０は、キャビティ４１０内で液体またはガス（図示せず）に影響を及ぼすようにメンブレン６０１０を加熱または変形させるトランスデューサを含む。そのような機能は、センサ機能に加えて、またはセンサ機能なしでＭＥＭＳ構造体において、提供することができる。
センサ実施形態では、図６１に示すようにメンブレンの動きを光学的に検出することもできる。この実施形態では、キャビティ側壁５２１０．２、５２１０．４は、図５４に示したように１３５°の角度をなしている。トランスミッタ１２０．１及びレシーバ１２０．２（別個の半導体チップまたは同じチップに形成されたトランスデューサであり得る）は、メンブレン６０１０が変形したときにメンブレンとともに変位するようにメンブレン６０１０の底部に強固に接合することができ、あるいは、メンブレンが変形したときでも位置を変えないように別体をなすマウント部（図示せず）上にマウントすることができる。トランスミッタ１２０．１は、メンブレンを通して光ビーム１４０（例えばレーザビーム）を伝達する。メンブレン６０１０が水平である場合、ビームはキャビティ側壁５２１０．２によって反射され、側壁５２１０．４に向かって水平に進む。側壁５２１０．４は、ビームを反射させ、メンブレン６０１０を通ってレシーバ１２０．２に向かって垂直下向きに進む。メンブレンが変形すると、ビーム１４０の経路も変わることになり、ビームはレシーバ１２０．２に衝突しないか、あるいはレシーバに衝突するが、異なる方法で、異なる測定可能なパラメータを以って、例えばレシーバ１２０．２の異なる部分において、及び／または異なる角度を以って、及び／または異なる光強度空間分布で、並びに／若しくは異なる位相及び／または偏光で衝突することになる。これらの差は、レシーバ１２０．２によって検出され、検知信号（例えば、差を示す電気信号）が生成される。
メンブレンの変位及び／または振動及び／または歪み（すなわち、メンブレンへの圧力）を検出及び測定するために、図６０、図６１のセンサを用いることができる。他のパラメータについても、メンブレンの変位または変形または振動の影響を受けるパラメータであれば測定することもできる。そのようなパラメータには、温度、電気伝導率、電気抵抗、歪み、圧力、反射率、屈折率、及び場合により他のパラメータが含まれる。
いくつかの実施形態では、図５４の構造体の側壁５２１０は、チップ間通信のための反射面として用いられる。図６２（垂直断面図）は、チップ６２１０．１、６２１０．２間の通信のための光インターポーザとして用いられる基板１３０を示している。チップ６２１０．１は、場合により導電線６２３０によって、トランスデューサ１２０．１に接続されている。チップ６２１０．２は、他の導電線６２３０によって、トランスデューサ１２０．２に接続されている。チップ６２１０．１及びトランスデューサ１２０．１は、基板１３０の上面に接合されている。チップ６２１０．２及びトランスデューサ１２０．２は、基板１３０の下面に接合されている。トランスデューサ１２０．１は、キャビティ４１０の側壁５２１０．４に隣接している。トランスデューサ１２０．２は、キャビティの下にマウントされている。導電線６２３０は、基板１３０内及び／または基板１３０上に、及び／または不連続の線（図示せず）によって、形成することができる。多くの変形形態が可能である。例えば、チップ６２１０．１及びトランスデューサ１２０．１を１つのチップに統合することができる。チップ６２１０．２及びトランスデューサ１２０．２を１つのチップに統合することもできる。あるいは、チップ６２１０．１、６２１０．２の一方または両方をインターポーザから離してマウントすることもできる。これらの例は、限定的なものではない。
キャビティ側壁５２１０．２、５２１０．４は、１３５°の角度をなしている。側壁５２１０．２は、側壁５２１０．４よりも高さが大きい。トランスデューサ１２０．１は、側壁５２１０．４の上部においてキャビティ端部から延在する基板の水平面上にマウントされている。トランスデューサ１２０．１から照射された水平ビーム１４０は、側壁５２１０．２によって反射され、トランスデューサ１２０．２に向かって垂直下向きに進む。他の実施形態では、ビーム１４０は反対方向に（すなわち、トランスデューサ１２０．２からトランスデューサ１２０．１へ）進むか、または互いに逆方向に進む複数のビームが供給されることもある。
図６３Ａ、図６３Ｂ、図６３Ｃ（全て垂直断面図）に示すようにインターポーザを製造することができる。先ず、図５２Ａ〜図５４に示したように基板１３０を加工する。次に、ポジ型フォトレジストの層６３１０を、キャビティ４１０を充填しかつ基板１３０を覆うように堆積させる。レジスト層は、平坦な上面を有する。キャビティ側壁５２１０．４の上方で、基板１３０を露出させるために、既知の方法を用いてレジスト層に開口６３２０（図６３Ｂ）を形成する。開口は、キャビティ４１０に入り込んでもよいが、レジスト層は、キャビティ底面が露出しないようにキャビティ底面から除去しない。レジストのパターニングは、当分野で知られているように、キャビティ底面の上方で、深さ全体に満たない或る限られた深さまでフォトレジストを露出させることによって達成することができる。
レジスト層６３１０よりも基板１３０、すなわち側壁５２１０．４に隣接する基板１３０に対する選択性が高いエッチングを行う。図６３Ｃを参照されたい。側壁５２１０．４は、低くなる。その後、レジストを剥離することにより、図６２に示したインターポーザが得られる。
導電線６２３０及び他の導電線を任意の適切な段階で形成することができ、必要に応じてトランスデューサ及びチップをマウントすることができる。
図６２では側壁５２１０．４をリフレクタとして使っていないので、側壁５２１０．４は垂直であるかまたは別の何らかの角度をなすものであってよい。また、インターポーザ１３０は、図５５Ａまたは図５９に示したものであってよく、ファイバ１０４に代えてトランスデューサ１２０．１を用いている。
図６２の実施形態及びレトログレード表面を有する別の光学的実施形態（例えば、図５１、図５５Ａ、図５５Ｂ、図５９、図６１の実施形態）では、所望の反射特性、例えば所望の平滑さ及び所望の波長範囲内の所望の反射率を提供する平滑反射層（図１８の層１４４と同様）を形成することによって、レトログレード側壁（側壁５２１０．４など）の反射特性を向上させることができる。例えば、化学気相蒸着（ＣＶＤ）法によってアルミニウムまたは銅を堆積させることができる。図６３Ｄ及び図６３Ｅに示すように、スパッタリング、及びそれに続く再スパッタリングを用いることもできる。より詳細には、適切な反射性材料、例えば金属（場合によりアルミニウム、銅、金、銀、または他の適切な材料、あるいはそれらの組合せ）の層６３３０を基板１３０の上面にスパッタ堆積させることができる。層６３３０は、非共形であり、スパッタリングターゲット（図示せず）の直進範囲（line of sight）において表面を覆っているが、レトログレード側壁５２１０．２、５２１０．４を覆っていない。図６３Ｄを参照されたい。その後、再スパッタを行う。このプロセスでは、イオンまたは原子（例えばアルゴン）を層６３３０に衝突させ、それによって層６３３０の原子が叩き出される。キャビティ４１０の底面から叩き出された原子の一部がミラー側壁５２１０．２及び場合により他のレトログレード側壁に堆積することにより、反射ミラー１４４が得られる。
あるいは、図１８に関連して既に説明したように、別体をなす基板（図示せず）上にミラー１４４を形成し、その後、ミラー１４４を別体基板から取り外して１つ以上のミラー側壁（例えば５２１０．２）に接着剤で接着することができる。
本発明は、上記したフィーチャに限定されるものではない。例えば、同じ構造体において、異なるチャネル３１０は異なる長さを有し得る。可視光（約３８０ｎｍ〜７４０ｎｍ）、または赤外線（約１０ｎｍから最大で可視光）、または紫外線（およそ可視光から最大で約３００μｍ）を含むがこれらに限定されない任意の適切な波長に対して、光ファイバ以外の導波路を提供することができる。他の変形形態も可能である。いくつかの実施形態は、単結晶シリコン領域（例えば、図５４の領域１３０）を含む基板を提供し、前記領域は、
単結晶シリコンの或る結晶面（例えば｛１００｝面）である第１の表面（例えばキャビティ４１０の底面であり得る）と、
単結晶シリコンの別の結晶面（例えば｛１１０｝面）である第２の表面（キャビティ４１０の側壁表面５２１０．２であり得る）とを含み、
第１及び第２の表面は、互いに対して１３５°または１２５．３°の角度をなして交差している。この角度は、単結晶シリコンが存在する部分において測定される角度（例えば、図５の角度α）である。
いくつかの実施形態では、所定の構造体（例えば、図５５Ａまたは図５５Ｂまたは図５９に示した構造体）に用いられる本発明の基板は、第２の表面が、電磁波の経路上を提供するためのリフレクタであり、電磁波の経路が、第１の表面に対して平行な第１の区間（例えば、図５５Ａまたは図５５Ｂの１４０Ｂ）及び第１の表面を通過する第２の区間（例えば１４０Ａ）を有し、第１及び第２の区間が、リフレクタにおいて交差している。
いくつかの実施形態は、経路の第２の区間と接続するように配置された、電磁波の経路から電磁波を受け取るためまたは電磁波を電磁波の経路へ送るためのトランスデューサ（例えば図５５Ａの１２０）を含む。いくつかの実施形態では、トランスデューサは基板に接合されている。
いくつかの実施形態では、電磁波は、１０ｎｍ〜３００μｍの波長範囲内にある。
いくつかの実施形態は、基板を製造する方法を提供する。該方法は、
単結晶シリコンの或る結晶面（例えば、（１００）面）である第１の表面（例えば、図５２Ａの基板１３０の上面）を有する単結晶シリコン領域を得るステップと、
第１の表面において、側壁及び底面を有するビア（例えば、ビアは、図５３のキャビティ４１０、またはスルーホールであってよい）を、ビア底面を通りかつ第１の表面に対して平行な第１の平面（例えば、第１の平面は図５３のキャビティ４１０の底面であり得る。ビアがスルーホールである場合には、第１の平面はビア底面を通る（ビア底面と同一面上にある）水平面であり得る。）とビア側壁とがなす角度（単結晶シリコン領域において測定される角度）が１３５°または１２５．３°の所定角度α、あるいはそれより小さい角度になるように形成するステップと、
単結晶シリコン領域の所定の結晶面（例えば｛１１０｝面）に対する選択性が高いウェットエッチングを側壁に施すことにより、第１の平面に対して角度αをなす第２の表面（例えば、図５４の側壁表面５２１０．４）を形成するステップとを含む。
いくつかの実施形態は、各々が１つ以上のトランスデューサへ及び／または１つ以上のトランスデューサから電磁波を伝送するための複数の導波路（例えば、光ファイバケーブル１０４）を、該導波路に結合される前記トランスデューサにインターフェイスで接続するためのインターポーザ（例えば、図４６の１２４）を提供する。該インターポーザは、
（ａ）導波路を支持するための複数の第１のチャネル（例えば３１０）を画定する１つ以上の第１のスペーサ（例えば４４２０）を含む第１のインターポーザ構造体（例えば１２４．１）と、
（ｂ）第１のキャビティ（例えば４１０）を含む第２のインターポーザ構造体（例えば１２４．２）とを含み、第１のインターポーザ構造体が、第２のインターポーザ構造体に接合され、かつ第１のキャビティ内に少なくとも部分的に配置されており、
第１のキャビティは、１つ以上の側壁部分で構成された側壁表面（例えば、図４５のキャビティ４１０の右側の側壁）を含み、（例えば、或る側壁部分が、１つの溝３１０に含まれる一部分であり得る）
各第１のチャネルは、１つ以上の側壁部分のうちの対応する１つの側壁部分に隣接する第１の端部（例えば、ミラー１４４に隣接する右端部）を有し、各側壁部分は、第１のチャネルのそれぞれの導波路に入射する電磁波及び／または出射した電磁波を方向付けるための方向変更素子（例えば、１つの溝３１０のためのミラー１４４部分）を提供及び／または支持するように構成されている。
いくつかの実施形態は、複数の導波路を１つ以上のトランスデューサにインターフェイスで接続するためのインターポーザを製造する方法を提供する。該方法は、
基板において第１のキャビティ（例えば図３２Ａの４１０）を形成するステップと、
第１のキャビティの底面の上に、第１の層（例えば５２０）を、該第１の層の上面において１つ以上の隙間（例えば、図３２Ａのフィーチャ５２０間の隙間）があくように形成するステップと、
１つ以上の隙間に第２の層（例えば３４１０）を形成するステップと、
第１の層の少なくとも一部分を除去することにより、１つ以上の隙間内に位置しかつ第１のキャビティ内に１つ以上のスペーサを提供する第２の層の部分によって互いから相隔てられた、１つ以上のトランスデューサに結合された電磁波を伝送するための導波路を支持するための複数のチャネルを形成するステップとを含む。
いくつかの実施形態では、第２の層を形成するステップは、（例えば図３４Ｃまたは図３４Ｄに示したように）第１の層を部分的に覆うように第２の層を形成するステップを含み、
第１の層の少なくとも一部分を除去するステップは、第２の層の下から第１の層の少なくとも一部分を除去するステップを含む。
いくつかの実施形態では、第２の層を形成するステップは、１つ以上の隙間において第２の層を電気めっきするステップを含む。例えば、図３４Ｄを参照されたい。
いくつかの実施形態は、第２の層を電気めっきするためのシード層（例えば、３４２０）を、第１の層の前に形成するステップをさらに含み、
１つ以上の隙間を含む第１の層を形成するステップが、
１つ以上の隙間を含まない第１の層を形成するステップと、
１つ以上の隙間の存在すべき位置において第１の層を除去することにより１つ以上の隙間を形成し、かつ該１つ以上の隙間においてシード層を露出させるステップとを含む。
いくつかの実施形態は、複数の導波路を、該導波路に結合される１つ以上のトランスデューサにインターフェイスで接続するためのインターポーザを提供し、インターポーザは、第１のキャビティが形成された上面を含み、
インターポーザは、第１のキャビティの表面上に１つ以上の第１のスペーサをさらに含み、１つ以上の第１のスペーサは、導波路を支持するための複数の第１のチャネルを画定し、（例えば、図３４Ａ、図３４Ｅに示すように、スペーサは、チャネル３１０間に層３４１０を含むことができ、）
少なくとも１つの第１のスペーサが、少なくとも１つの第１のチャネルの一部を覆っている（例えば、図３４Ａまたは図３４Ｅに示すように）。
いくつかの実施形態では、少なくとも２つの互いに隣接する第１のスペーサが、第１のチャネルの上で互いに接触している（例えば、図３４Ａに示すように）。
いくつかの実施形態は、１つ以上のトランスデューサに接続するための電気回路をさらに含む。例えば、図２２Ａ〜図２６、図３１、図３５Ｆ、図３８、図５９を参照されたい。
いくつかの実施形態は、インターポーザを製造する方法を提供する。該方法は、
半導体材料からなる第１の層（例えば、図４７〜４８Ｄの１３０．１）及び第１の層の下層をなす絶縁層（例えば層２９１０）を含む基板を得るステップと、
１つ以上のトランスデューサに結合されることになる導波路を支持するための複数のチャネルを第２の層において画定するべく、半導体材料からなる第１の層の上にマスク（例えば８１０）を形成するステップと、
１つ以上のトランスデューサに結合されることになる導波路を支持するための複数のチャネルを第２の層において画定するべく、半導体材料からなる第１の層の上にマスク（例えば８１０）を形成するステップと、
マスク及び絶縁層よりも第１の層を選択的にエッチングすることにより、複数のチャネルを形成するステップとを含む。
いくつかの実施形態は、第１の層において１つ以上の溝（例えば、図４９の溝４９２０、または複数の溝（図示せず））を形成するステップをさらに含む。例えば各チャネル３１０の端部に別々の溝を形成することができ、必要に応じて、異なるチャネル３１０を異なる長さに形成することができる。各溝は、１つ以上の側壁部分（例えば４９２０Ｍ）を有し、各チャネルは、前記１つ以上の側壁部分のうちの対応する１つの側壁部分に隣接する第１の端部を有し、各側壁部分は、第１のチャネルのそれぞれの光ファイバケーブルに入射する光及び／または出射した光を方向付けるための光学素子を提供及び／または支持するためのものである。（光学素子は、それぞれのチャネル３１０の向かい側にあるミラー１４４の一部であり得る。ミラー１４４は、金属、または図５１に示すようなシリコン１３０．２の表面であり得る。）
添付の特許請求の範囲によって定められるように、本発明の範囲は、他の実施形態及び変形形態を含み得る。
Claims (23)
- 単結晶シリコン領域を含む基板であって、
前記領域が、
前記単結晶シリコンの或る結晶面である第１の表面と、
前記単結晶シリコンの別の結晶面である第２の表面とを含み、
前記第１及び第２の表面が、互いに対して１３５°または１２５．３°の角度をなして交差しており、前記角度が、前記単結晶シリコンが存在する部分において測定される角度であり、
前記第２の表面が、電磁波の経路上に配置された第１のリフレクタであり、
前記経路が、前記第１の表面に対して平行な第１の区間及び前記第１の表面を通過する第２の区間を有し、
前記第１及び第２の区間が、前記第１のリフレクタにおいて交差しており、
前記基板が、前記第２の表面と対向して配された第３の表面をさらに含み、
前記第１及び第３の表面が、互いに対して１３５°または１２５．３°の角度をなして交差しており、前記角度が、前記単結晶シリコンが存在する部分において測定される角度であり、
前記第３の表面が第２のリフレクタであり、前記経路が、前記第１の表面を通過する第３の区間を有し、前記第１及び第３の区間が前記第２のリフレクタにおいて交差しており、
前記基板を含む構造体が、
前記経路の前記第２の区間と接続するように配置された、前記電磁波を前記経路へ送るための第１のトランスデューサと、
前記経路の前記第３の区間と接続するように配置された、前記経路から前記電磁波を受け取るための第２のトランスデューサとを更に含むことを特徴とする基板。 - 前記角度が１３５°であることを特徴とする請求項１に記載の基板。
- 前記第１の表面が、前記単結晶シリコンの｛１００｝面であり、
前記第２の表面が、前記単結晶シリコンの｛１１０｝面であることを特徴とする請求項２に記載の基板。 - 前記基板が、前記第１の表面の少なくとも一部分を含む表面を有するメンブレンを含み、
前記経路が、前記メンブレンの変形の有無に依存し、前記第２のトランスデューサが、前記メンブレンの変形及び／または変位及び／または振動に応答して信号を発生させるために構成されていることを特徴とする請求項１に記載の基板。 - 前記第１のトランスデューサが、前記基板に接合されていることを特徴とする請求項１に記載の基板。
- 前記電磁波が、１０ｎｍ〜３００μｍの波長範囲内にあることを特徴とする請求項１に記載の基板。
- 基板を含む構造体であって、
前記基板が、単結晶シリコン領域を含む基板であって、
前記領域が、
前記単結晶シリコンの或る結晶面である第１の表面と、
前記単結晶シリコンの別の結晶面である第２の表面とを含み、
前記第１及び第２の表面が、互いに対して１３５°または１２５．３°の角度をなして交差しており、前記角度が、前記単結晶シリコンが存在する部分において測定される角度であり、
前記第２の表面が、電磁波の経路上に配置された第１のリフレクタであり、
前記経路が、前記第１の表面に対して平行な第１の区間及び前記第１の表面を通過する第２の区間を有し、
前記第１及び第２の区間が、前記第１のリフレクタにおいて交差しており、
前記基板が、前記第１の表面の少なくとも一部分を含む表面を有するメンブレンを含み、
前記構造体が、前記メンブレンの状態を感知するために前記メンブレンに結合されたデバイスをさらに含むことを特徴とする構造体。 - 前記メンブレンの状態が、所定のパラメータ群のうちの１以上のパラメータに依存し、
各パラメータが、前記メンブレンの少なくとも一部分に関連するパラメータであり、
前記パラメータ群が、温度、電気伝導率、電気抵抗、位置、振動、変形、変位、歪み、圧力、反射率、及び屈折率からなることを特徴とする請求項７に記載の構造体。 - 基板を含む構造体であって、
前記基板が、単結晶シリコン領域を含む基板であって、
前記領域が、
前記単結晶シリコンの或る結晶面である第１の表面と、
前記単結晶シリコンの別の結晶面である第２の表面とを含み、
前記第１及び第２の表面が、互いに対して１３５°または１２５．３°の角度をなして交差しており、前記角度が、前記単結晶シリコンが存在する部分において測定される角度であり、
前記第２の表面が、電磁波の経路上に配置された第１のリフレクタであり、
前記経路が、前記第１の表面に対して平行な第１の区間及び前記第１の表面を通過する第２の区間を有し、
前記第１及び第２の区間が、前記第１のリフレクタにおいて交差しており、
前記基板が、前記第１の表面の少なくとも一部分を含む表面を有するメンブレンを含み、
前記構造体が、前記メンブレンの状態を変更するために前記メンブレンに結合されたデバイスをさらに含むことを特徴とする構造体。 - 前記デバイスが、前記メンブレンの温度及び／または配置を変更するためのものであることを特徴とする請求項９に記載の構造体。
- 基板を含む構造体であって、
前記基板が、単結晶シリコン領域を含む基板であって、
前記領域が、
前記単結晶シリコンの或る結晶面である第１の表面と、
前記単結晶シリコンの別の結晶面である第２の表面とを含み、
前記第１及び第２の表面が、互いに対して１３５°または１２５．３°の角度をなして交差しており、前記角度が、前記単結晶シリコンが存在する部分において測定される角度であり、
前記第２の表面が、電磁波の経路上に配置された第１のリフレクタであり、
前記経路が、前記第１の表面に対して平行な第１の区間及び前記第１の表面を通過する第２の区間を有し、
前記第１及び第２の区間が、前記第１のリフレクタにおいて交差しており、
前記基板が、前記第１の表面の少なくとも一部分を含む表面を有するメンブレンを含み、
前記構造体が、前記メンブレンに結合された、前記第１の表面において前記メンブレンに接触している物質の温度及び前記基板におけるキャビティの容積のうちの少なくとも一方を変更するためのデバイスをさらに含み、かつ
前記キャビティの表面が、前記第１の表面の少なくとも一部分及び前記第２の表面の少なくとも一部分を含むことを特徴とする構造体。 - 基板を製造する方法であって、
単結晶シリコン領域を含む基板を得るステップであって、前記領域が、前記単結晶シリコンの或る結晶面である上面を含む、該ステップと、
前記上面において、前記領域の前記上面に平行な第１の表面を有するビアを形成するステップであって、前記ビアは第２の表面を有し、前記第１及び第２の表面が、互いに対して１３５°または１２５．３°の角度をなして交差しており、前記角度が、前記単結晶シリコンが存在する部分において測定される角度である、該ステップとを含み、
前記第２の表面が、電磁波の経路上に配置された第１のリフレクタであり、
前記経路が、前記第１の表面に対して平行な第１の区間及び前記第１の表面を通過する第２の区間を有し、
前記第１及び第２の区間が、前記第１のリフレクタにおいて交差しており、
前記基板が、前記第２の表面と対向して配された第３の表面をさらに含み、
前記第１及び第３の表面が、互いに対して１３５°または１２５．３°の角度をなして交差しており、前記角度が、前記単結晶シリコンが存在する部分において測定される角度であり、
前記第３の表面が第２のリフレクタであり、前記経路が、前記第１の表面を通過する第３の区間を有し、前記第１及び第３の区間が前記第２のリフレクタにおいて交差しており、
前記方法が更に、
前記基板を含む構造体が、前記経路の前記第２の区間と接続するように、前記電磁波を前記経路へ送るための第１のトランスデューサを配置するステップと、
前記基板を含む構造体が、前記経路の前記第３の区間と接続するように、前記経路から前記電磁波を受け取るための第２のトランスデューサを配置するステップとを含むことを特徴とする方法。 - 前記角度が１３５°であることを特徴とする請求項１２に記載の方法。
- 前記第１の表面が、前記単結晶シリコンの｛１００｝面であり、
前記第２の表面が、前記単結晶シリコンの｛１１０｝面であることを特徴とする請求項１３に記載の方法。 - 前記ビアがウェットエッチングにより形成されることを特徴とする請求項１２に記載の方法。
- 前記基板が、前記第１の表面の少なくとも一部分を含む表面を有するメンブレンを含み、
前記経路が、前記メンブレンの変形の有無に依存し、前記第２のトランスデューサが、前記メンブレンの変形及び／または変位及び／または振動に応答して信号を発生させるために構成されていることを特徴とする請求項１２に記載の方法。 - 前記第１のトランスデューサが、前記基板に接合されていることを特徴とする請求項１２に記載の方法。
- 前記電磁波が、１０ｎｍ〜３００μｍの波長範囲内にあることを特徴とする請求項１２に記載の方法。
- 基板を製造する方法であって、
単結晶シリコン領域を含む基板を得るステップであって、前記領域が、前記単結晶シリコンの或る結晶面である上面を含む、該ステップと、
前記上面において、前記領域の前記上面に平行な第１の表面を有するビアを形成するステップであって、前記ビアは第２の表面を有し、前記第１及び第２の表面が、互いに対して１３５°または１２５．３°の角度をなして交差しており、前記角度が、前記単結晶シリコンが存在する部分において測定される角度である、該ステップとを含み、
前記第２の表面が、電磁波の経路上に配置された第１のリフレクタであり、
前記経路が、前記第１の表面に対して平行な第１の区間及び前記第１の表面を通過する第２の区間を有し、
前記第１及び第２の区間が、前記第１のリフレクタにおいて交差しており、
前記基板が、前記第１の表面の少なくとも一部分を含む表面を有するメンブレンを含み、
前記方法が更に、
前記メンブレンの状態を感知するためにデバイスを前記メンブレンに結合するステップを含むことを特徴とする方法。 - 前記メンブレンの状態が、所定のパラメータ群のうちの１以上のパラメータに依存し、
各パラメータが、前記メンブレンの少なくとも一部分に関連するパラメータであり、
前記パラメータ群が、温度、電気伝導率、電気抵抗、位置、振動、変形、変位、歪み、圧力、反射率、及び屈折率からなることを特徴とする請求項１９に記載の方法。 - 基板を製造する方法であって、
単結晶シリコン領域を含む基板を得るステップであって、前記領域が、前記単結晶シリコンの或る結晶面である上面を含む、該ステップと、
前記上面において、前記領域の前記上面に平行な第１の表面を有するビアを形成するステップであって、前記ビアは第２の表面を有し、前記第１及び第２の表面が、互いに対して１３５°または１２５．３°の角度をなして交差しており、前記角度が、前記単結晶シリコンが存在する部分において測定される角度である、該ステップとを含み、
前記第２の表面が、電磁波の経路上に配置された第１のリフレクタであり、
前記経路が、前記第１の表面に対して平行な第１の区間及び前記第１の表面を通過する第２の区間を有し、
前記第１及び第２の区間が、前記第１のリフレクタにおいて交差しており、
前記基板が、前記第１の表面の少なくとも一部分を含む表面を有するメンブレンを含み、
前記方法が更に、
前記メンブレンの状態を変更するためのデバイスを前記メンブレンに結合するステップを含むことを特徴とする方法。 - 前記デバイスが、前記メンブレンの温度及び／または配置を変更するためのものであることを特徴とする請求項２１に記載の方法。
- 基板を製造する方法であって、
単結晶シリコン領域を含む基板を得るステップであって、前記領域が、前記単結晶シリコンの或る結晶面である上面を含む、該ステップと、
前記上面において、前記領域の前記上面に平行な第１の表面を有するビアを形成するステップであって、前記ビアは第２の表面を有し、前記第１及び第２の表面が、互いに対して１３５°または１２５．３°の角度をなして交差しており、前記角度が、前記単結晶シリコンが存在する部分において測定される角度である、該ステップとを含み、
前記第２の表面が、電磁波の経路上に配置された第１のリフレクタであり、
前記経路が、前記第１の表面に対して平行な第１の区間及び前記第１の表面を通過する第２の区間を有し、
前記第１及び第２の区間が、前記第１のリフレクタにおいて交差しており、
前記基板が、前記第１の表面の少なくとも一部分を含む表面を有するメンブレンを含み、
前記方法が更に、
前記第１の表面において前記メンブレンに接触している物質の温度及び前記基板におけるキャビティの容積のうちの少なくとも一方を変更するためのデバイスを前記メンブレンに結合するステップを含み、かつ
前記キャビティの表面が、前記第１の表面の少なくとも一部分及び前記第２の表面の少なくとも一部分を含むことを特徴とする方法。
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201261585217P | 2012-01-10 | 2012-01-10 | |
| US61/585,217 | 2012-01-10 | ||
| US13/362,898 | 2012-01-31 | ||
| US13/362,898 US8757897B2 (en) | 2012-01-10 | 2012-01-31 | Optical interposer |
| US13/454,713 | 2012-04-24 | ||
| US13/454,713 US9323010B2 (en) | 2012-01-10 | 2012-04-24 | Structures formed using monocrystalline silicon and/or other materials for optical and other applications |
| PCT/US2013/020562 WO2013106285A2 (en) | 2012-01-10 | 2013-01-07 | Structures formed using monocrystalline silicon and/or other materials for optical and other applications |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2015515113A JP2015515113A (ja) | 2015-05-21 |
| JP2015515113A5 JP2015515113A5 (ja) | 2016-02-12 |
| JP5970081B2 true JP5970081B2 (ja) | 2016-08-17 |
Family
ID=48743988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014552231A Active JP5970081B2 (ja) | 2012-01-10 | 2013-01-07 | 光学用途及び他の用途のための、単結晶シリコン及び／または他の材料を用いて形成された構造体 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9323010B2 (ja) |
| EP (2) | EP2802915B1 (ja) |
| JP (1) | JP5970081B2 (ja) |
| KR (2) | KR101870490B1 (ja) |
| CN (2) | CN104169768B (ja) |
| TW (2) | TWI553368B (ja) |
| WO (2) | WO2013106288A1 (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8508028B2 (en) * | 2010-07-16 | 2013-08-13 | Yu-Lung Huang | Chip package and method for forming the same |
| TW201417250A (zh) * | 2012-07-17 | 2014-05-01 | 海特根微光學公司 | 光學模組，特別是光電模組，及其製造方法 |
| US9529162B2 (en) * | 2012-10-09 | 2016-12-27 | Corning Optical Communications LLC | Optical fiber connectors and methods of forming optical fiber connectors |
| US9484211B2 (en) * | 2013-01-24 | 2016-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etchant and etching process |
| DE102013224607B4 (de) | 2013-11-29 | 2024-06-06 | Robert Bosch Gmbh | Mikro-elektromechanische Anordnung und Verfahren zum Aufbau einer mikro-elektromechanischen Anordnung |
| DE112013007697B4 (de) * | 2013-12-20 | 2021-12-09 | Intel Corporation | Fotodetektor mit einer sich verjüngenden Wellenleiterstruktur sowie Verfahren und System |
| CN104752192B (zh) * | 2013-12-31 | 2017-11-14 | 中芯国际集成电路制造(上海)有限公司 | 一种在半导体衬底表面制作斜面的方法 |
| US9395491B2 (en) * | 2014-02-05 | 2016-07-19 | Aurrion, Inc. | Shielding regions for photonic integrated circuits |
| CN103955129A (zh) * | 2014-04-10 | 2014-07-30 | 中国电子科技集团公司第三十八研究所 | 具有双反射镜的微型原子气体腔器件及其制造方法 |
| CN103941576A (zh) * | 2014-04-10 | 2014-07-23 | 中国电子科技集团公司第三十八研究所 | 基于mems技术的原子气体腔器件及其制造方法 |
| CN103941577A (zh) * | 2014-04-10 | 2014-07-23 | 中国电子科技集团公司第三十八研究所 | 具有双反射镜和凹槽形结构的原子气体腔器件及其制造方法 |
| US9274277B2 (en) | 2014-05-15 | 2016-03-01 | Globalfoundries Inc. | Waveguide devices with supporting anchors |
| TWI549259B (zh) * | 2014-05-15 | 2016-09-11 | 國立清華大學 | 全集成主被動積體光學於矽基積體電路及其製作方法 |
| CN104465855B (zh) * | 2014-11-24 | 2017-02-22 | 华天科技（昆山）电子有限公司 | 晶圆级光互连模块及制作方法 |
| US9498120B2 (en) | 2014-12-22 | 2016-11-22 | Carl Zeiss Meditec Ag | Method and system for optical coherence elastography of posterior parts of the eye |
| CN104966670A (zh) * | 2015-06-25 | 2015-10-07 | 中国工程物理研究院电子工程研究所 | 一种单晶硅刻蚀方法及刻蚀液 |
| JP6217706B2 (ja) | 2015-07-29 | 2017-10-25 | 日亜化学工業株式会社 | 光学部材の製造方法、半導体レーザ装置の製造方法及び半導体レーザ装置 |
| JP6354704B2 (ja) | 2015-08-25 | 2018-07-11 | 日亜化学工業株式会社 | 光学部材の製造方法、半導体レーザ装置の製造方法及び半導体レーザ装置 |
| CN105321929B (zh) * | 2015-08-26 | 2018-05-08 | 中国科学院微电子研究所 | 一种三维光电集成结构及其制作方法 |
| CN105336795B (zh) * | 2015-08-26 | 2017-03-22 | 中国科学院微电子研究所 | 一种基于光栅接口的光子芯片封装结构及其制作方法 |
| US11161146B2 (en) * | 2015-09-03 | 2021-11-02 | Koninklijke Philips N.V. | IC die, probe and ultrasound system |
| US10408926B2 (en) * | 2015-09-18 | 2019-09-10 | Qualcomm Incorporated | Implementation of the focal plane 2D APD array for hyperion lidar system |
| US9910232B2 (en) * | 2015-10-21 | 2018-03-06 | Luxtera, Inc. | Method and system for a chip-on-wafer-on-substrate assembly |
| WO2017105388A1 (en) * | 2015-12-14 | 2017-06-22 | Intel Corporation | Substrate integrated waveguide |
| US10209477B1 (en) * | 2017-05-25 | 2019-02-19 | Lockheed Martin Coherent Technologies, Inc. | Systems and methods for reconfigurable micro-optic assemblies |
| US10168495B1 (en) * | 2017-06-28 | 2019-01-01 | Kyocera Corporation | Optical waveguide and optical circuit board |
| JP6631609B2 (ja) * | 2017-09-26 | 2020-01-15 | 日亜化学工業株式会社 | 半導体レーザ装置の製造方法 |
| US20190237629A1 (en) | 2018-01-26 | 2019-08-01 | Lumileds Llc | Optically transparent adhesion layer to connect noble metals to oxides |
| US10930628B2 (en) * | 2018-06-27 | 2021-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photonic semiconductor device and method |
| US11042052B2 (en) | 2018-09-18 | 2021-06-22 | Eagle Technology, Llc | Multi-channel laser system including an acousto-optic modulator (AOM) with beam polarization switching and related methods |
| US11327348B2 (en) * | 2018-09-18 | 2022-05-10 | Eagle Technology, Llc | Multi-channel laser system including optical assembly with etched optical signal channels and related methods |
| CN111951693B (zh) * | 2019-05-17 | 2022-11-15 | 浙江宇视科技有限公司 | 一种阵列器件的定位方法、装置、存储介质及电子设备 |
| US11887985B2 (en) * | 2021-03-04 | 2024-01-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method |
| US11774689B2 (en) | 2021-10-25 | 2023-10-03 | Globalfoundries U.S. Inc. | Photonics chips and semiconductor products having angled optical fibers |
| CN116931194A (zh) * | 2022-04-01 | 2023-10-24 | 欣兴电子股份有限公司 | 电子装置 |
| CN115508956B (zh) * | 2022-09-22 | 2024-04-16 | 希烽光电科技(南京)有限公司 | 倾斜基板高带宽光引擎 |
Family Cites Families (66)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3761782A (en) | 1971-05-19 | 1973-09-25 | Signetics Corp | Semiconductor structure, assembly and method |
| EP0311695B1 (en) | 1987-04-24 | 1994-11-30 | Enplas Laboratories, Inc. | Force and moment detector using resistor |
| US5229647A (en) | 1991-03-27 | 1993-07-20 | Micron Technology, Inc. | High density data storage using stacked wafers |
| US5357103A (en) | 1991-10-02 | 1994-10-18 | Sumitomo Electric Industries, Inc. | Light receiving module with optical fiber coupling |
| US5502314A (en) * | 1993-07-05 | 1996-03-26 | Matsushita Electric Industrial Co., Ltd. | Field-emission element having a cathode with a small radius |
| US5359687A (en) * | 1993-08-23 | 1994-10-25 | Alliedsignal Inc. | Polymer microstructures which facilitate fiber optic to waveguide coupling |
| WO1996022177A1 (de) | 1995-01-18 | 1996-07-25 | Robert Bosch Gmbh | Anordnung zur umsetzung von optischen in elektrische signale und verfahren zur herstellung |
| JPH09113767A (ja) * | 1995-09-29 | 1997-05-02 | Motorola Inc | 光伝送構造を整合するための電子部品 |
| JPH09320996A (ja) | 1996-03-29 | 1997-12-12 | Denso Corp | 半導体装置の製造方法 |
| US5808293A (en) * | 1996-08-28 | 1998-09-15 | Hewlett-Packard Company | Photo detector with an integrated mirror and a method of making the same |
| US6332719B1 (en) | 1997-06-25 | 2001-12-25 | Matsushita Electric Industrial Co., Ltd. | Optical transmitter/receiver apparatus, method for fabricating the same and optical semiconductor module |
| JP4019538B2 (ja) * | 1998-03-16 | 2007-12-12 | 住友電気工業株式会社 | 光モジュール用基体及び光モジュール |
| US6115521A (en) * | 1998-05-07 | 2000-09-05 | Trw Inc. | Fiber/waveguide-mirror-lens alignment device |
| US6246026B1 (en) | 1998-09-18 | 2001-06-12 | The Whitaker Corporation | Process for cutting an optical fiber |
| CA2282612A1 (en) | 1998-09-18 | 2000-03-18 | Sumitomo Electric Industries, Ltd. | Photodiode module |
| US20030034438A1 (en) | 1998-11-25 | 2003-02-20 | Sherrer David W. | Optoelectronic device-optical fiber connector having micromachined pit for passive alignment of the optoelectronic device |
| US6625357B2 (en) | 1999-03-29 | 2003-09-23 | Tyco Electronics Corporation | Method for fabricating fiducials for passive alignment of opto-electronic devices |
| JP2001021775A (ja) * | 1999-07-09 | 2001-01-26 | Sumitomo Electric Ind Ltd | 光学装置 |
| US6266472B1 (en) * | 1999-09-03 | 2001-07-24 | Corning Incorporated | Polymer gripping elements for optical fiber splicing |
| US20010053260A1 (en) * | 2000-03-13 | 2001-12-20 | Toshiyuki Takizawa | Optical module and method for producing the same, and optical circuit device |
| US6737223B2 (en) | 2000-08-07 | 2004-05-18 | Shipley Company, L.L.C. | Fiber optic chip with lenslet array and method of fabrication |
| JP3921940B2 (ja) * | 2000-12-07 | 2007-05-30 | 住友電気工業株式会社 | 光送受信モジュール |
| US6863209B2 (en) * | 2000-12-15 | 2005-03-08 | Unitivie International Limited | Low temperature methods of bonding components |
| US6439703B1 (en) | 2000-12-29 | 2002-08-27 | Eastman Kodak Company | CMOS/MEMS integrated ink jet print head with silicon based lateral flow nozzle architecture and method of forming same |
| US6717254B2 (en) | 2001-02-22 | 2004-04-06 | Tru-Si Technologies, Inc. | Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture |
| US6498381B2 (en) | 2001-02-22 | 2002-12-24 | Tru-Si Technologies, Inc. | Semiconductor structures having multiple conductive layers in an opening, and methods for fabricating same |
| US6787916B2 (en) | 2001-09-13 | 2004-09-07 | Tru-Si Technologies, Inc. | Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity |
| JP2003167175A (ja) | 2001-12-04 | 2003-06-13 | Matsushita Electric Ind Co Ltd | 光実装基板及び光デバイス |
| JP2003177272A (ja) * | 2001-12-12 | 2003-06-27 | Alps Electric Co Ltd | 光合分波器とその製造方法及び光合分波モジュール |
| JP3750649B2 (ja) | 2001-12-25 | 2006-03-01 | 住友電気工業株式会社 | 光通信装置 |
| US6928226B2 (en) * | 2002-03-14 | 2005-08-09 | Corning Incorporated | Fiber and lens grippers, optical devices and methods of manufacture |
| AU2003226601A1 (en) | 2002-04-16 | 2003-10-27 | Xloom Photonics Ltd. | Electro-optical circuitry having integrated connector and methods for the production thereof |
| US6730540B2 (en) | 2002-04-18 | 2004-05-04 | Tru-Si Technologies, Inc. | Clock distribution networks and conductive lines in semiconductor integrated circuits |
| CN1653369A (zh) * | 2002-05-09 | 2005-08-10 | 住友电气工业株式会社 | 光器件 |
| KR20040081838A (ko) * | 2003-03-17 | 2004-09-23 | 엘지전자 주식회사 | 양면형 및 다층형 광 백플레인 기판 및 그 제조방법 |
| US6897148B2 (en) | 2003-04-09 | 2005-05-24 | Tru-Si Technologies, Inc. | Electroplating and electroless plating of conductive materials into openings, and structures obtained thereby |
| TWI254025B (en) | 2003-05-23 | 2006-05-01 | Rohm & Haas Elect Mat | Etching process for micromachining crystalline materials and devices fabricated thereby |
| US6985645B2 (en) * | 2003-09-24 | 2006-01-10 | International Business Machines Corporation | Apparatus and methods for integrally packaging optoelectronic devices, IC chips and optical transmission lines |
| US7049170B2 (en) | 2003-12-17 | 2006-05-23 | Tru-Si Technologies, Inc. | Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities |
| US7060601B2 (en) | 2003-12-17 | 2006-06-13 | Tru-Si Technologies, Inc. | Packaging substrates for integrated circuits and soldering methods |
| KR20050076742A (ko) | 2004-01-22 | 2005-07-27 | 마츠시타 덴끼 산교 가부시키가이샤 | 광전송로 기판의 제조방법, 광전송로 기판, 광전송로내장기판, 광전송로 내장기판의 제조방법 및 데이터처리장치 |
| US7713053B2 (en) | 2005-06-10 | 2010-05-11 | Protochips, Inc. | Reusable template for creation of thin films; method of making and using template; and thin films produced from template |
| US7547637B2 (en) * | 2005-06-21 | 2009-06-16 | Intel Corporation | Methods for patterning a semiconductor film |
| JP2008026839A (ja) | 2005-08-15 | 2008-02-07 | Rohm & Haas Electronic Materials Llc | 結合方法および光学アセンブリ |
| US20070189659A1 (en) | 2006-01-29 | 2007-08-16 | Jeng-Jye Shau | Thin Film Optical Patterning Devices |
| JP2007298770A (ja) * | 2006-04-28 | 2007-11-15 | Nec Corp | 光導波路デバイス及びその製造方法 |
| US7510928B2 (en) | 2006-05-05 | 2009-03-31 | Tru-Si Technologies, Inc. | Dielectric trenches, nickel/tantalum oxide structures, and chemical mechanical polishing techniques |
| US7709341B2 (en) * | 2006-06-02 | 2010-05-04 | Micron Technology, Inc. | Methods of shaping vertical single crystal silicon walls and resulting structures |
| US7628932B2 (en) * | 2006-06-02 | 2009-12-08 | Micron Technology, Inc. | Wet etch suitable for creating square cuts in si |
| DE102006034236B3 (de) * | 2006-07-25 | 2008-05-15 | Airbus Deutschland Gmbh | Halterung für Lichtwellenleiter |
| US8304805B2 (en) * | 2009-01-09 | 2012-11-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor diodes fabricated by aspect ratio trapping with coalesced films |
| US7485965B2 (en) * | 2007-05-25 | 2009-02-03 | International Business Machines Corporation | Through via in ultra high resistivity wafer and related methods |
| JP4577376B2 (ja) | 2008-02-21 | 2010-11-10 | ソニー株式会社 | 光導波路の製造方法 |
| TWI402549B (zh) * | 2008-04-09 | 2013-07-21 | Ind Tech Res Inst | 光電互連模組 |
| PL2216670T3 (pl) | 2009-02-10 | 2016-12-30 | Wkładka dla zespołu światłowodów i zespół światłowodów wykorzystujący taką wkładkę | |
| CA2793563A1 (en) | 2009-03-20 | 2010-09-23 | Reflex Photonics Inc. | A two dimensional optical connector |
| JP5465453B2 (ja) * | 2009-03-26 | 2014-04-09 | パナソニック株式会社 | 光導波路形成用エポキシ樹脂組成物、光導波路形成用硬化性フィルム、光伝送用フレキシブルプリント配線板、及び電子情報機器 |
| CN101852898B (zh) | 2009-03-30 | 2014-03-12 | 日立电线株式会社 | 光连接器及使用了光连接器的光纤模块 |
| US8031993B2 (en) | 2009-07-28 | 2011-10-04 | Tyco Electronics Corporation | Optical fiber interconnect device |
| US8611716B2 (en) | 2009-09-30 | 2013-12-17 | Corning Incorporated | Channeled substrates for integrated optical devices employing optical fibers |
| US8791405B2 (en) * | 2009-12-03 | 2014-07-29 | Samsung Electronics Co., Ltd. | Optical waveguide and coupler apparatus and method of manufacturing the same |
| US7949211B1 (en) | 2010-02-26 | 2011-05-24 | Corning Incorporated | Modular active board subassemblies and printed wiring boards comprising the same |
| TWI446036B (zh) * | 2010-05-24 | 2014-07-21 | Univ Nat Central | 光學傳輸模組 |
| TWI414478B (zh) | 2010-09-09 | 2013-11-11 | Domintech Co Ltd | 可同時量測加速度及壓力之微機電感測器 |
| US20120146101A1 (en) * | 2010-12-13 | 2012-06-14 | Chun-Hsien Lin | Multi-gate transistor devices and manufacturing method thereof |
| US8757897B2 (en) * | 2012-01-10 | 2014-06-24 | Invensas Corporation | Optical interposer |
-
2012
- 2012-04-24 US US13/454,713 patent/US9323010B2/en active Active
- 2012-12-28 TW TW101150997A patent/TWI553368B/zh not_active IP Right Cessation
- 2012-12-28 TW TW101150996A patent/TWI539191B/zh not_active IP Right Cessation
-
2013
- 2013-01-07 KR KR1020147022311A patent/KR101870490B1/ko active IP Right Grant
- 2013-01-07 WO PCT/US2013/020578 patent/WO2013106288A1/en active Application Filing
- 2013-01-07 EP EP13700811.6A patent/EP2802915B1/en active Active
- 2013-01-07 JP JP2014552231A patent/JP5970081B2/ja active Active
- 2013-01-07 WO PCT/US2013/020562 patent/WO2013106285A2/en active Application Filing
- 2013-01-07 CN CN201380013259.3A patent/CN104169768B/zh active Active
- 2013-01-07 KR KR1020147022313A patent/KR101955060B1/ko active IP Right Grant
- 2013-01-07 CN CN201380013246.6A patent/CN104364688B/zh active Active
- 2013-01-07 EP EP13702514.4A patent/EP2802916B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| KR101870490B1 (ko) | 2018-06-22 |
| EP2802915B1 (en) | 2017-04-12 |
| EP2802915A1 (en) | 2014-11-19 |
| KR101955060B1 (ko) | 2019-03-06 |
| TW201333567A (zh) | 2013-08-16 |
| KR20140112069A (ko) | 2014-09-22 |
| CN104169768B (zh) | 2016-03-02 |
| US9323010B2 (en) | 2016-04-26 |
| TWI539191B (zh) | 2016-06-21 |
| JP2015515113A (ja) | 2015-05-21 |
| EP2802916B1 (en) | 2020-03-11 |
| WO2013106285A2 (en) | 2013-07-18 |
| TW201333562A (zh) | 2013-08-16 |
| WO2013106288A1 (en) | 2013-07-18 |
| KR20140112068A (ko) | 2014-09-22 |
| CN104364688A (zh) | 2015-02-18 |
| US20130177274A1 (en) | 2013-07-11 |
| CN104169768A (zh) | 2014-11-26 |
| WO2013106285A3 (en) | 2013-09-26 |
| EP2802916A2 (en) | 2014-11-19 |
| CN104364688B (zh) | 2016-08-24 |
| TWI553368B (zh) | 2016-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5970081B2 (ja) | 光学用途及び他の用途のための、単結晶シリコン及び／または他の材料を用いて形成された構造体 | |
| US8757897B2 (en) | Optical interposer | |
| KR101744281B1 (ko) | 광도파로 내부에 광경로 전환용 마이크로 거울을 내장한 광집적회로 및 그 제조방법 | |
| US8548284B2 (en) | Optical element module and method of manufacturing the same | |
| US20130308906A1 (en) | System and method for dense coupling between optical devices and an optical fiber array | |
| US20030034438A1 (en) | Optoelectronic device-optical fiber connector having micromachined pit for passive alignment of the optoelectronic device | |
| US8442362B2 (en) | Method for manufacturing optical coupling element, optical transmission substrate, optical coupling component, coupling method, and optical interconnect system | |
| US20090154872A1 (en) | Electronic device package and method of formation | |
| US20030019838A1 (en) | Optoelectronic packaging | |
| WO2002073256A1 (fr) | Circuit optique et son procede de production, circuit optique en reseau, et dispositif a circuit optique l'utilisant | |
| US20040206988A1 (en) | Substrate with embedded free space optical interconnects | |
| KR20140119001A (ko) | 유리-실리콘 웨이퍼-적층된 광학-전자 플랫폼 | |
| US5972232A (en) | Micromirror for a hybrid optoelectronic integrated circuit, a method for manufacturing the same, a micromirror-photodetector assembly and an assembly of hybrid optoelectronic integrated circuit for receiving light | |
| US20040218874A1 (en) | Fiber optic transceiver module, manufacturing method thereof, and electronic equipment | |
| US9651749B1 (en) | Interposer with opaque substrate | |
| WO2002044783A1 (en) | Method and apparatus for attaching an optical fibre to an optical device | |
| KR100659587B1 (ko) | 삼 파장 광 송수신 모듈 및 그 제조방법 | |
| TW201543092A (zh) | 光學組件 | |
| JP2009192816A (ja) | 双方向光送受信モジュール及びこれに用いる受光素子 | |
| Kopp et al. | Compact parallel optical interface built with optical fiber tips |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151214 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151214 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20151214 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20160331 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160525 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160614 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160708 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5970081 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |