CN103985641A - 穿过衬底形成导电通孔的方法及由其产生的结构和组合件 - Google Patents

穿过衬底形成导电通孔的方法及由其产生的结构和组合件 Download PDF

Info

Publication number
CN103985641A
CN103985641A CN201410222653.4A CN201410222653A CN103985641A CN 103985641 A CN103985641 A CN 103985641A CN 201410222653 A CN201410222653 A CN 201410222653A CN 103985641 A CN103985641 A CN 103985641A
Authority
CN
China
Prior art keywords
hole
conductive
substrate
electric conducting
conducting material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410222653.4A
Other languages
English (en)
Inventor
里克凯·C·莱克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103985641A publication Critical patent/CN103985641A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Abstract

本发明涉及穿过衬底形成导电通孔的方法及由其产生的结构和组合件。本发明提供在衬底上及衬底中形成导电元件的方法，所述方法包含：在所述衬底的表面上方形成导电材料层，此后穿过所述衬底形成从所述衬底的相对的表面到所述导电材料层的多个通孔，在一些实施例中，在形成所述通孔之前，可在所述导电材料层的与所述衬底相对的侧上将临时载体固定到所述导电材料层。还揭示包含使用此类方法形成的工件的结构。

Description

穿过衬底形成导电通孔的方法及由其产生的结构和组合件
本申请是国际申请日为2008年5月2日，国际申请号为PCT/US2008/062487，发明名称为“穿过衬底形成导电通孔的方法及由其产生的结构和组合件”的PCT申请进入中国国家阶段申请号为200880018523.1的专利申请的分案申请。
相关申请案交叉参考
此申请案主张2007年5月4日申请的美国专利申请案第11/744,592号“METHODSOF FORMING CONDUCTIVE VIAS THROUGH SUB STRATES，AND STRUCTURESAND ASSEMBLIES RESULTING THEREFROM(穿过衬底形成导电通孔的方法及从其产生的结构和组合件)”的申请日期的权益。
技术领域
本发明的实施例涉及用于穿过衬底(例如半导体晶片或半导体裸片)形成导电通孔的方法。本发明的实施例还涉及结构和包含这些衬底及导电通孔的组合件。
背景技术
在电子工业中出于各种目的而使用许多不同类型的衬底。例如，集成电路按常规制作于半导体型衬底上以形成半导体装置，诸如例如，存储器装置、成像装置及电子信号处理器装置(亦即，常常称为微处理器)。这些半导体型衬底包含(例如)例如硅、锗、砷化镓、磷化铟等半导体材料及其它III-V或II-VI型半导体材料的完整或部分晶片。晶片不仅包含(例如)完全由半导体材料形成的常规晶片而且包含其它衬底，例如绝缘体上硅(SOI)型衬底、蓝宝石上硅(SOS)型衬底及由基底材料层支撑的硅垒晶层。使用其它类型的衬底来形成电子工业中所使用的各种其它组件及装置，包含(例如)：电路板、接触卡、测试载体、封装衬底及插入层衬底。这些其它类型的衬底可包括聚合物材料、陶瓷材料、金属材料及复合材料以及半导体材料(通常为硅)。
电子工业中所使用的衬底常常承载用于传送电信号及/或用于向电子装置的有源元件提供电功率的导电结构。这些导电结构包含(例如)：导电迹线(其按常规相对于衬底的主平面沿大致水平方向延伸)；导电通孔(其按常规沿大致垂直方向延伸穿过衬底的至少一部分)；及导电接触端子(例如，导电垫)，其用于将其它导电结构或装置电互连到由衬底所承载的导电特征。
常常想要使用前述导电通孔穿过衬底提供电通信以将衬底的一个侧上的导电迹线及/或垫电连接到所述衬底的相对的侧上的导电迹线及/或垫。作为一实例，两个或两个以上半导体装置(例如，半导体裸片或封装)可彼此堆叠以形成所谓的“多芯片模块”，此可用于减小电路板上所需用于其半导体装置中的每一者的安装面积。在这些多芯片模块中，需要在所述堆叠内的所述半导体装置中的每一者与所述电路板之间建立电通信。因此，可完全穿过所述半导体装置中的一者或一者以上形成导电通孔以允许堆叠于其上方的至少一个其它半导体装置通过所述导电通孔与所述电路板电通信。作为另一实例，半导体装置上的导电端子可在物理上按图案布置，所述图案不对应于想要将所述半导体装置连接到其的较高级衬底上的导电接触端子的图案。因此，可能需要有效地重新分布所述半导体装置或所述较高级衬底的导电接触端子以便能够在其之间建立电接触。常常使用所谓的“重新分布层”来有效地重新分布半导体装置上的导电接触端子。重新分布层包含导电迹线，每一导电迹线于衬底的表面上方从第一位置延伸到可在其处提供另一接触端子的第二位置。所述第二位置可对应于另一元件或装置上接触端子的位置且与另一元件或装置上接触端子的位置互补。另外，导电通孔可向半导体装置的背侧上的导电区域提供电通信以促进背侧探测。背侧探测可在半导体装置经进一步处理、与其它装置封装或装配在一起之前用于识别所述半导体装置中的任何缺陷。
如本文中所使用，术语“衬底”是指包括导电通孔或想要穿过其形成导电通孔的任一电子结构或装置。以实例而非限制方式，衬底可包含半导体裸片、完整或部分半导体晶片、半导体装置(例如，存储器装置、成像装置及电子信号处理器)、电路板及半导体、聚合物、陶瓷或金属材料层或其组合。
为形成导电通孔，可使用各种方法中的任一者穿过衬底形成通孔，所述方法包含机械钻孔、激光剥蚀及湿式(化学)或干式(反应离子)刻蚀。如本文中所使用，术语“通孔”是指延伸穿过衬底的孔或孔口，而短语“导电通孔”是指至少部分地用导电材料填充以形成延伸穿过所述通孔的电路径的通孔。此外，“贯通晶片互连”或”TWI”是大致完全延伸穿过完整或部分半导体晶片或穿过由此完整或部分半导体晶片形成的半导体装置的特定类型的导电通孔。
任选地，可用介电材料涂布通孔内的衬底的壁。所述介电材料可包括(例如)氧化物、氮化物、聚合物或玻璃。在此技术中已知沉积及形成这些介电材料层的其它方法且这些方法可依据用于衬底及用于所述介电层的材料的类型而变化。接着用导电材料至少部分地填充通孔以形成导电通孔。作为一实例，所述导电材料可使用如下方法沉积于通孔内的衬底上的一个或一个以上表面上，例如电解镀覆、无电镀覆、真空蒸发(化学气相沉积及变型)以及溅镀(也称为物理气相沉积)。另外，可用所述导电材料大致完全填充所述通孔。例如，导电环氧树脂或经导体填充的环氧树脂可以可流动形成沉积到通孔中且随后固化，或焊料浆液可沉积到通孔中并经受回流工艺。
在已穿过衬底形成导电通孔之后，可任选地使所述衬底变薄，重新分布层可任选地形成于所述衬底的一个或一个以上主表面上，及/或导电凸块(亦即，焊料球或呈圆柱、柱、立柱等等形式的其它导电元件)可任选地形成或放置于所述衬底上的导电端子上。
在(例如)颁予Tuttle(塔特尔)的美国专利申请公开案第2007/0048994号、颁予Akram(阿克拉姆)等人的美国专利第7，109,068号及颁予Sulfridge(塞尔弗里奇)的美国专利申请公开案第2006/0289968号中找到用于穿过衬底形成导电通孔的已知方法的实例。前述文档中的每一者的发明以全文引用方式并入本文中。
在此技术中仍需要穿过衬底形成导电通孔及用于在这些衬底上形成导电结构(例如重新分布层)的经改进的方法。
发明内容
本发明的一目的在于提供一种用于在衬底上及衬底中形成导电元件的方法，所述方法包括：从衬底的第一主表面移除材料以使所述衬底变薄；用第一导电材料覆盖所述衬底的所述第一主表面；在所述衬底的第二主表面上方形成另一导电材料层并图案化所述另一导电材料层以形成多个导电垫；随后，穿过所述多个导电垫中的导电垫且穿过所述衬底形成从所述第二主表面到覆盖所述第一主表面的所述第一导电材料的多个通孔中的至少一个通孔；形成所述多个通孔中的每一通孔以包括底表面，所述底表面包括所述第一导电材料的一部分；及在所述多个通孔中的每一通孔内提供导电材料且在每一通孔内的所述导电材料与所述第一导电材料之间建立电接触以形成延伸穿过所述衬底的多个导电通孔。
本发明的又一目的在于提供一种用于穿过半导体晶片形成导电元件的方法，所述方法包括：用第一导电材料覆盖半导体晶片的第一主表面；在所述导电材料层的与所述半导体晶片相对的侧上将临时载体附接到所述第一导电材料；随后，穿过所述半导体晶片的第二主表面上的导电垫且穿过所述半导体晶片形成到所述第一导电材料的多个通孔中的每一通孔；及在所述多个通孔中的每一通孔内提供导电材料且在每一通孔内的所述导电材料与所述第一导电材料之间建立电接触以形成延伸穿过所述半导体晶片的多个导电通孔。
本发明的再一目的在于提供一种工件，其包括至少部分形成的电子装置，所述工件包括：衬底，其包括第一主表面及相对的第二主表面；导电材料层，其覆盖所述第一主表面；导电垫，其在所述第二主表面上；临时载体，其固定到所述导电材料层的与所述衬底相对的侧；及多个通孔，其中的每一通孔穿过所述第二主表面上的所述导电垫中的相应导电垫且穿过所述衬底延伸到所述导电材料层，其中所述多个通孔中的每一通孔包括底表面，所述底表面包括所述导电材料层的一部分。
附图说明
图1描绘导电通孔可根据本发明的实施例穿过其形成的半导体晶片；
图2A到2K是工件的放大局部横截面侧视图且图解说明可用于穿过衬底(例如图1中所示的半导体晶片)形成导电通孔的本发明的方法的实施例；
图3A到3H是工件的放大局部横截面侧视图且图解说明可用于穿过衬底形成导电通孔的本发明的方法的另一实施例；
图4描绘本发明的包含电路板的实施例的横截面视图，所述电路板具有形成于衬底材料层的主表面上的重新分布层及延伸穿过所述衬底材料的多个导电通孔；且
图5描绘本发明的包含包括多个半导体装置的多芯片模块的实施例的横截面视图，所述多个半导体装置中的每一者包含延伸穿过其的多个导电通孔。
具体实施方式
概括地，本发明的实施例包含用于在衬底上及衬底中形成导电元件的方法及所得结构和组合件。所述导电结构可包含(例如)延伸穿过所述衬底的导电通孔、以及导电垫、导电迹线或衬底的至少一个主表面上的导电垫及导电迹线两者。可于穿过衬底形成通孔之前将导电材料层提供于所述衬底的至少一个主表面上方。任选地，于将通孔从衬底的与所述导电材料层相对的侧形成到所述衬底中之前，可在所述导电材料层的与所述衬底相对的侧上将临时载体固定到所述导电材料层。所述通孔可穿过衬底形成到达所述导电材料层。
图1描绘包括半导体晶片2的工件10的实例，其中及其上已至少部分地形成了多个半导体装置4。晶片2可由各种材料形成，诸如例如，硅、锗、砷化镓、磷化铟或多晶硅。在额外实施例中，晶片2可包括绝缘体上硅(SOI)型衬底，诸如例如，玻璃上硅(SOG)衬底或蓝宝石上硅(SOS)衬底。可能需要或想要穿过半导体装置4中的每一者形成一个或一个以上导电通孔。下文进一步详细描述可用于穿过图1中所示的半导体装置4形成导电通孔的本发明的方法的实施例。在一些实施例中，导电通孔可形成于所谓的“晶片范围”处，而半导体装置4仍为晶片(例如图1中所示的半导体晶片2)的一部分。在其它实施例中，导电通孔可在其已从半导体晶片2单分之后穿过个别半导体装置4(例如，半导体裸片或封装)形成。
图2A到2K是图1中所示的工件10的放大局部横截面侧视图。图2A描绘工件10的包含半导体晶片2的想要穿过其形成导电通孔的区域的一部分。晶片2具有第一主表面12及相对的第二主表面14。晶片2可具有形成于第一表面12上或中的结构。例如，导电材料层可形成于第一表面12上且可图案化所述导电材料层，从而形成导电垫16。对于另一实例，钝化层18、导电迹线(未显示)、电晶体(未显示)、电容器(未显示)、隔离区域(未显示)及其它特征可形成于晶片2的第一主表面12中及晶片2的第一主表面12上。
钝化层18可包括介电材料，诸如例如，氧化硅(SiO2)、氮化硅(Si3N4)、磷硅酸玻璃(PSG)、硼硅酸玻璃(BSG)、掺杂硼磷的硅玻璃(BPSG)、聚合物材料或适于用作钝化层的任一其它材料。钝化层18可使用(例如)常规化学气相沉积(CVD)方法、物理气相沉积(PVD)方法、旋转涂布方法或适于用于钝化层18的特定类型的钝化材料的任一其它方法施加。
在一些实施例中，可于穿过晶片2形成导电通孔之前使晶片2变薄。参照图2B，工件10的顶表面19(其在半导体衬底的情况中包括有源表面)可借助粘合剂22粘附到临时载体20以促进晶片2的变薄。临时载体20可向工件10提供结构性支撑及强度，且可借助用于使半导体晶片2变薄的处理设备促进工件10的移动及处置。如本文中所使用，术语“顶部”或其它定向性术语仅出于便利目的而使用且用于这些图式的视图的背景中，且不限制本文中所述物件在处理或使用期间的定向。
可通过借助诸如例如化学蚀刻、研磨及化学机械抛光(CMP)中的至少一者等工艺从晶片2(其可包括背侧表面)的第二主表面14移除材料来使晶片2变薄。如此技术中所知，CMP通常包括在受控化学、压力及温度条件下在湿润的抛光表面上扰动晶片2的表面14以从晶片2的表面14移除材料。作为非限制性实例，晶片2可具有约七百六十微米(760μm)的初始厚度且可使用CMP工艺使其变薄到约八十微米(80μm)。
临时载体20可包括半导体晶片、玻璃薄片或可向工件10提供结构性支撑的另一材料。在一些实施例中，临时载体20可包括大致相同于晶片2的材料的材料。另外，临时载体20可包括展示类似于由晶片2所展示的热膨胀系数(CTE)(例如，在约百分之二十(20％)内)或大致匹配由晶片2所展示的热膨胀系数(CTE)的热膨胀系数(CTE)的材料。通过使用展示与晶片2相同或类似热膨胀系数的临时载体20，组合件(亦即，工件10与临时载体20)可在处理及处置期间加热及/或冷却而不因热感应应力而损坏工件10。
临时载体20可使用粘合剂22临时粘附到工件10的顶表面19。例如，粘合剂22可包括热塑性聚合物材料，当加热高于阈值温度(亦即，所述材料的玻璃态转变温度)时，所述热塑性聚合物材料将熔化到柔软状态。所述经加热的且柔软的热塑性塑料可夹在临时载体20与工件10的顶表面19中间，且可大致符合工件10的顶表面19。所述热塑性材料接着可冷却到低于阈值温度的温度以致使所述材料凝固并在临时载体20与工件10的顶表面19之间形成黏合剂结合。
在额外实施例中，可在不使用临时载体20的情况下使晶片2变薄。
于穿过晶片2形成一个或一个以上导电通孔之前，重新分布层或此重新分布层可由其形成的导电材料层在晶片2的第二主表面14的至少一部分上或上方，如图2C中所示。
任选地，介电材料层26可形成于晶片2的第二主表面14上，且导电材料层24可形成于介电材料层26上。介电材料层26可包括(例如)脉冲沉积层(PDL)，其包括富铝氧化物、低硅烷氧化物(LSO)、例如可从Specialty Coating Systems division ofCookson Electronics(确信电子的专业涂布系统部)购得的聚对二甲苯基TM聚合物、二氧化硅(SiO2)、氧化铝(Al2O3)、例如聚苯并恶唑(PBO)或苯并环丁烯(BCB)等适于钝化目的的有机聚合物材料或任何这些材料的组合。可用作介电材料层26的其它介电材料包含原硅酸四乙酯(TEOS)、旋转涂布玻璃、热氧化物、氮化硅、氧氮化硅、玻璃(亦即，掺杂硼磷的硅玻璃(BPSG)、磷硅酸玻璃、硼硅酸玻璃)或此技术中已知的任一其它适合介电材料。所属领域的技术人员已知沉积此层介电材料26的方法且所述方法依据用于介电材料层26的材料的类型而变化。介电材料层26可防止导电材料层24与晶片2内的导电或半导电元件之间的短路。
在一些实施例中，导电材料层24可包括(但不限于)钛(Ti)、多晶硅(Si)、钯(Pd)、锡(Sn)、钽(Ta)、钨(W)、钴(Co)、铜(Cu)、银(Ag)、铝(Al)、铱(Ir)、金(Au)、钼(Mo)、铂(Pt)、镍-磷(NiP)、钯-磷(Pd-P)、钴-磷(Co-P)、钴-钨-磷(Co-W-P)合金、前述金属中的任何者的其它合金、夹带在聚合物中的导电聚合物或导电材料(亦即，导电环氧树脂或经导体填充的环氧树脂)及其混合物。
在额外实施例中，导电材料层24自身可包括多个层，所述多个层可包含(例如)对镀覆有吸引力的涂层(PAC)或形成于介电材料层26上方的另一类型的种子层以增强其上一块状层导电材料的沉积，所述种子层与所述块状层一起形成导电材料层24。例如，氮化钛(TiN)可使用化学气相沉积(CVD)技术形成于介电材料层26上方，且所述氮化钛可用作镀覆工艺(诸如例如，用于形成导电材料层24的无电镀覆或电解镀覆)的PAC。
用于沉积用于形成导电材料层24的材料的其它工艺包含(例如)金属有机化学气相沉积(MOCVD)、物理气相沉积(PVD)、等离子增强型化学气相沉积(PECVD)、真空蒸发及溅镀。
导电材料层24可在具有粘附到工件10的顶表面19的临时载体20的情况中形成，或可在不具有粘附到工件10的顶表面19的临时载体20的情况下形成。
在于晶片2的第二主表面14上方形成导电材料层24之后，临时载体20可从工件10的顶表面19移动到工件10的底表面27，如图2D中所示，或可采用另一临时载体20。为从工件10的顶表面19移除临时载体20，可从工件10的顶表面19释放临时载体20的粘合剂22(例如，通过加热粘合剂22)。粘合剂22接着可用于以先前针对将临时载体20粘附到工件10的顶表面19所述的大致相同的方式将临时载体20临时粘附到工件10的底表面27。
图2E描绘其中形成通孔28的晶片2。如图2E中所示，通孔28可穿过导电垫16及晶片2完全延伸达介电材料层26，使得介电材料层26暴露于通孔28处且形成通孔28的底表面30。在额外实施例中，通孔28还可穿过介电材料层26延伸达导电材料层24，使得导电材料层24暴露于通孔28处且形成通孔28的底表面30。
可从图2E中所示的工件10的顶表面上的导电垫16的暴露表面穿过导电垫16及晶片2(且任选地，穿过介电材料层26)形成通孔28。以实例而非限制方式，掩模层可沉积于图2E中所示的工件10的顶表面上方，且可使用常规光刻工艺图案化所述掩模层以形成于导电垫16上方在想要在其处形成通孔28的位置处延伸穿过所述掩模层的孔口。接着可使用蚀刻工艺(例如，湿式化学蚀刻工艺或干式反应离子蚀刻工艺)来穿过导电垫16及晶片2(且任选地，穿过介电材料层26)蚀刻。可用于形成通孔28的一种适合湿式化学蚀刻剂包括硝酸与氢氟(HF)酸在去离子(DI)水中的混合物。
在额外实施例中，可借助机械钻孔或激光剥蚀形成通孔28。在形成通孔28之后，通孔28任选地可经受清洁工艺以从工件10移除任何不想要的反应物或杂质，尤其在激光剥蚀情况中，衬底材料的邻近衬底的所谓的“受热影响的区”或“HAZ”中的通孔的部分。用于此目的的一种适合清洁溶剂为在丙二醇中包括约6％的氢氧化四甲基铵(TMAH)的溶液。
在一些实施例中，通孔28内的工件10的侧壁34可通过向其施加介电材料而电绝缘。参照图2F，介电材料层32可形成于工件10的顶表面19及通孔28内的工件10的暴露表面上，包含侧壁34及底表面30。以实例而非限制方式，介电材料层32可包括氧化物材料、氮化物材料或聚合物材料，且以类似于先前参照图2C关于介电材料层26所述的方式形成。
如图2G中所示，可使用各向异性蚀刻工艺(常常称为“间隔层”蚀刻工艺)来从工件10选择性地移除介电材料层32的大致水平延伸部分(包含延伸于所述工件的顶表面19及通孔28的底表面30上方的部分)，但将所述介电材料层的大致垂直延伸部分留在通孔28内的侧壁34上。在此蚀刻工艺之后，介电材料32可设置于通孔28内的侧壁34上。通孔28内的底表面30可大致无任一介电材料，且导电材料层24可暴露于通孔28内且可形成通孔28内的底表面30。另外，导电结构(例如导电垫16)可具有其所暴露且大致无介电材料的上部接触表面36的至少一部分。
参照图2H，导电材料38可沉积于通孔28内以形成在晶片2的一个侧上的导电垫16与晶片2的相对的侧上的导电材料24之间提供电通信的导电通孔40。如图2H中所示，在一些实施例中，导电材料38可不完全填充通孔28，且可设置于通孔28内的侧壁34上。然而，在额外实施例中，可用导电材料38大致完全填充通孔28。在一些实施例中，导电材料38可至少部分地延伸于导电垫16的邻近导电通孔40的上部接触表面36上方。
在一些实施例中，导电材料38可使用(例如)化学气相沉积(CVD)工艺、物理气相沉积(PVD)工艺、原子层沉积(ALD)工艺、电镀工艺、无电镀覆工艺或以上工艺的任一组合沉积于通孔28内。在额外实施例中，导电材料38可作为浆液(例如，焊料浆液)沉积于通孔28中，且通孔28内的所述浆液接着可经受其中所述浆液被加热的回流工艺，且其中的导电材料熔化并随后允许所述导电材料在通孔28内冷却并凝固。在又其它实施例中，导电材料38可包括导电聚合物材料或经导体填充的聚合物材料(例如，环氧树脂)。此材料可以未固化、可流动液体或凝胶状态提供于通孔28内，其后未固化的聚合物可固化(例如，使用热、电池辐射或添加化学反应物或催化剂)以凝固通孔28内的材料且形成导电通孔40。此外，在一些实施例中，所述导电材料可具有包括多个导电材料层的多层结构。例如，导电材料38可包括使用无电镀覆技术沉积于通孔28内的第导电材料层及使用电镀技术沉积于所述第导电材料层上方的第二层导电材料。作为另一实例，除用于形成导电通孔40的块状导电材料外，导电材料38可包括阻挡物材料层、粘附材料层及贵金属顶盖层中的至少一者。如本文中所使用，术语“阻挡物材料”意指任一如下材料：其经选择以防止物质(例如，原子、分子等等)穿过所述材料的迁移。如本文中所使用，术语“粘附材料”意指任一如下材料：其经选择以促进直接邻近所述材料的第一表面的第一材料粘附到直接邻近所述材料的另一表面的第二材料。
在于工件10中以穿过晶片2在导电垫16与导电材料层24之间提供电通信的方式形成导电通孔40之后，可选择性地图案化(例如，毯式沉积及从选择区域移除或仅沉积于选定区域上)导电材料层24以由导电材料层24形成导电垫、导电迹线或导电垫及导电迹线两者，如此下文进一步详细描述。
参照图2I，在一些实施例中，可从工件10的底表面27移除临时载体20以暴露导电材料层24。任选地，在选择性地图案化导电材料层24时，可将相同临时载体20或不同临时载体20粘附到所述工件的上表面19的第一表面19以促进对工件10的处置及处理。
图2J描绘已选择性地图案化导电材料层24从而形成直接位于导电通孔40中的每一者上方(亦即，垂直对准于导电通孔40中的每一者)的导电垫42的工件10。然而，如先前所述，在额外实施例中，可选择性地图案化导电材料层24以由导电材料层24形成(例如)导电迹线或导电垫及导电迹线两者，包括重新分布层(RDL)。以实例而非限制方式，可使用掩蔽及蚀刻工艺选择性地图案化导电材料层24，如此技术中所知。
图2K描绘工件10，其中已形成导电通孔40，且已移除可选临时载体20(图2J)。
本文中虽未描述，但可视需要或视期望在工件10上执行额外工艺。例如，导电焊料凸块(例如，焊料球)或其它导电元件或经导体填充的元件(见图5)可形成于导电垫42及/或导电垫16中的至少某些上，可从晶片2单分个别半导体装置，且可封装所述个别半导体装置。如果导电通孔40的导电材料38不完全填充通孔28，那么可用聚合物或其它介电材料填充剩余空隙。
下文参照图3A到3H描述其中于形成导电通孔40之前选择性地图案化导电材料层24的本发明的方法的额外实施例。
如图3A中所示，可使用例如本文中先前参照图2A到2C所述的那些方法的方法大致相同于图2C中所示提供工件10。如图3A中所示，工件10在晶片2的第一主表面12或任一其它类型的衬底上方(例如上)包含钝化层18及多个导电垫16。另外，工件10可在晶片2的第二主表面14或其它类型的衬底上方(例如上)包括介电材料层26及导电材料层24。任选地，临时载体20可使用粘合剂22粘附到工件10的顶表面19(如图3A中所示)以促进工件10的处置及处理，如本文中先前所述。
参照图3B，可选择性地图案化(例如，毯式沉积及从选择区域移除或仅沉积于选定区域上)导电材料层24以由导电材料层24形成导电垫、导电迹线或导电垫及导电迹线两者。以实例而非限制方式，可选择性地图案化导电材料24以形成包括多个导电迹线的RDL，每一导电迹线从导电通孔40延伸到导电垫在晶片2的第二主表面14上方远离各别导电通孔40的位置处。
于在晶片2中形成导电通孔40之前图案化导电材料层24可减少临时载体20在工件10的顶表面19与底表面27之间转移的次数。
如图3C中所示，在选择性地图案化导电材料层24之后，临时载体20可使用粘合剂22转移到工件10的底表面27以促进所述工件在导电通孔40形成于其中时的处置及处理。
如图3D中所图解说明，可穿过晶片2形成通孔28，如先前关于图2E所述。如图3E中所描绘，介电材料层32可沉积于工件10的顶表面19上，包含在通孔28内，如先前关于图2F所述。如图3F中所示，可使用各向异性蚀刻工艺(例如反应离子蚀刻)来从工件10选择性地移除介电材料层32的大致水平延伸部分(包含延伸于所述工件的顶表面19及通孔28的底表面30上方的部分)，但将所述介电材料层的大致垂直延伸部分留在通孔28内的侧壁34上，如先前关于图2G所述。参照图3G，导电材料38可沉积于通孔28内以形成导电通孔40，如先前关于图3H所述。可从工件10的底表面27移除临时载体20，如图3H中所示。
如本文中先前所述，可视需要或视期望在工件10上执行额外工艺。例如，导电焊料凸块(例如，焊料球)或其它导电元件或经导体填充的元件(见图5)可形成于导电垫42及/或导电垫16中的至少某些上，可从晶片2单分个别半导体装置，且可封装所述个别半导体装置。
虽然上文中已参照包括晶片2的衬底描述了本发明的方法的实施例，但本发明的实施例可同等地适用于且囊括其它类型的衬底。
例如，图4描绘本发明的包括电路板100的实施例。如图4中所述，电路板100具有第一主表面106及相对的第二主表面108。导电层102可形成于至少第二表面108上或上方。导电层102可包含导电垫110、导电迹线112或导电垫110及导电迹线112两者，如图4中所示。导电通孔104可延伸穿过电路板100且与导电层102的导电垫110及/或导电迹线112电通信。导电层102及导电通孔104可使用本文中先前参照图2A到图2K及图3A到图H所述的方法形成于电路板100上及电路板100中。
以实例而非限制方式，电路板100可包括计算机系统或其它电子装置的母板。作为另一非限制性实例，电路板100可包括插入层，其经配置以设置于半导体装置(例如，存储器装置、成像装置或电子信号处理器)与较高级衬底(例如，母板)之间。在这些实施例中，导电层102可包括重新分布层。
图5图解说明本发明的包括多芯片模块121的又另一实施例。如本文中所使用，术语“多芯片模块”意指包括已封装到单个模块中的两个或两个以上个别半导体装置的半导体装置，所述个别半导体装置每一个包括集成电路。在图5中所示的实施例中，多芯片模块121包括第一半导体装置122及第二半导体装置124。多芯片模块121在图5中图解说明为在结构上且在电上耦合到较高级衬底(例如电路板120)。如图所示，作为非限制性实例，所述耦合可借助呈焊料或导电树脂或经导体填充的树脂形式的导电元件实现。在一些实施例中，第一半导体装置122及第二半导体装置124可每一个包括存储器装置。在额外实施例中，第一半导体装置122及第二半导体装置124中之一者或两者可包括电子信号处理器、成像装置、专用集成电路(ASIC)或任一其它类型的半导体装置。如图5中所示，第一半导体装置122及第二半导体装置124中之每一者可包括多个导电通孔125以及导电迹线130及/或导电垫132。导电通孔125以及导电迹线130及/或导电垫132可使用本文中先前参照图2A到2K及图3A到H所述的方法形成于第一半导体装置122及第二半导体装置124上或中(在半导体装置122、124装配在一起以形成多芯片模块121之前)。
可使用本文中先前所述的方法来形成导电通孔及导电层，其在电子装置及系统中所使用的许多其它类型的衬底上及衬底中包含(例如)导电迹线及/或导电通孔。
虽然已根据一些所图解说明的实施例及其变型描述了本发明，但所属领域的技术人员应理解及了解本发明并不受此限制。而是，可在不背离如由以上权利要求书所界定的本发明的精神及范围的情况下实现对所图解说明的实施例的添加、删除及修改。

Claims (22)

1.一种用于在衬底上及衬底中形成导电元件的方法，所述方法包括：
从衬底的第一主表面移除材料以使所述衬底变薄；
用第一导电材料覆盖所述衬底的所述第一主表面；
在所述衬底的第二主表面上方形成另一导电材料层并图案化所述另一导电材料层以形成多个导电垫；
随后，穿过所述多个导电垫中的导电垫且穿过所述衬底形成从所述第二主表面到覆盖所述第一主表面的所述第一导电材料的多个通孔中的至少一个通孔；
形成所述多个通孔中的每一通孔以包括底表面，所述底表面包括所述第一导电材料的一部分；及
在所述多个通孔中的每一通孔内提供导电材料且在每一通孔内的所述导电材料与所述第一导电材料之间建立电接触以形成延伸穿过所述衬底的多个导电通孔。
2.如权利要求1所述的方法，其中从衬底的第一主表面移除材料以使所述衬底变薄包括使所述衬底变薄到约80微米厚。
3.如权利要求1所述的方法，其中形成多个通孔中的至少一个通孔进一步包括穿过所述多个导电垫中的导电垫形成所述多个通孔中的每一通孔。
4.如权利要求1所述的方法，其进一步包括在所述多个通孔中的每一通孔内提供导电材料之前在所述多个通孔中的每一通孔内的至少一个侧壁上提供介电材料。
5.如权利要求4所述的方法，其中提供介电材料包括：
在所述衬底上方且在所述多个通孔中的每一通孔内的底表面及侧壁表面上沉积一层所述介电材料；及
各向异性地蚀刻所述介电材料层以暴露所述多个通孔中的每一通孔内的所述底表面。
6.如权利要求5所述的方法，其中沉积一层所述介电材料包括沉积脉冲沉积氧化物材料。
7.如权利要求1所述的方法，其进一步包括在形成所述多个通孔中的所述至少一个通孔之前图案化所述第一主表面上的所述第一导电材料。
8.如权利要求7所述的方法，其中图案化所述第一导电材料包括由所述第一导电材料形成多个导电垫及多个导电迹线中的至少一者。
9.如权利要求8所述的方法，其中形成多个通孔中的至少一个通孔包括穿过所述衬底形成到达所述多个导电垫中的导电垫的所述多个通孔中的每一通孔。
10.如权利要求9所述的方法，其进一步包括在所述多个导电垫中的每一导电垫上且直接垂直于所述多个导电通孔中的导电通孔上方提供导电凸块。
11.如权利要求1所述的方法，其进一步包括在形成所述多个通孔中的所述至少一个通孔之后图案化所述第一主表面上的所述第一导电材料。
12.如权利要求1所述的方法，其进一步包括在从所述衬底的所述第一主表面移除材料以使所述衬底变薄之前，在所述衬底的邻近所述第二主表面的侧上将临时载体粘附到所述衬底。
13.如权利要求12所述的方法，其进一步包括：
从所述衬底的邻近所述第二主表面的所述侧移除所述临时载体；及
将临时载体粘附到所述衬底的邻近所述第一主表面的侧。
14.如权利要求13所述的方法，其中形成多个通孔中的至少一个通孔包括穿过所述衬底形成多个通孔，同时将所述临时载体粘附到所述衬底的邻近所述第一主表面的所述侧。
15.一种用于穿过半导体晶片形成导电元件的方法，所述方法包括：
用第一导电材料覆盖半导体晶片的第一主表面；
在所述导电材料层的与所述半导体晶片相对的侧上将临时载体附接到所述第一导电材料；
随后，穿过所述半导体晶片的第二主表面上的导电垫且穿过所述半导体晶片形成到所述第一导电材料的多个通孔中的每一通孔；及
在所述多个通孔中的每一通孔内提供导电材料且在每一通孔内的所述导电材料与所述第一导电材料之间建立电接触以形成延伸穿过所述半导体晶片的多个导电通孔。
16.如权利要求15所述的方法，其进一步包括图案化所述第一导电材料。
17.如权利要求16所述的方法，其中图案化所述第一导电材料包括形成重新分布层。
18.如权利要求16所述的方法，其中图案化所述第一导电材料包括在所述第一导电材料的与所述半导体晶片相对的侧上将临时载体附接到所述第一导电材料之前图案化所述第一导电材料。
19.一种工件，其包括至少部分形成的电子装置，所述工件包括：
衬底，其包括第一主表面及相对的第二主表面；
导电材料层，其覆盖所述第一主表面；
导电垫，其在所述第二主表面上；
临时载体，其固定到所述导电材料层的与所述衬底相对的侧；及
多个通孔，其中的每一通孔穿过所述第二主表面上的所述导电垫中的相应导电垫且穿过所述衬底延伸到所述导电材料层，其中所述多个通孔中的每一通孔包括底表面，所述底表面包括所述导电材料层的一部分。
20.如权利要求19所述的工件，其中所述衬底包括半导体晶片。
21.如权利要求19所述的工件，其进一步包括位于所述多个通孔中的每一通孔内的导电材料，位于所述多个通孔中的每一通孔内的所述导电材料与覆盖所述第一主表面的所述导电材料层电接触。
22.如权利要求19所述的工件，其进一步包括位于所述衬底的所述多个通孔中的每一通孔内的侧壁上的介电材料。
CN201410222653.4A 2007-05-04 2008-05-02 穿过衬底形成导电通孔的方法及由其产生的结构和组合件 Pending CN103985641A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/744,592 US8183151B2 (en) 2007-05-04 2007-05-04 Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom
US11/744,592 2007-05-04

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN200880018523A Division CN101681875A (zh) 2007-05-04 2008-05-02 穿过衬底形成导电通孔的方法及由其产生的结构和组合件

Publications (1)

Publication Number Publication Date
CN103985641A true CN103985641A (zh) 2014-08-13

Family

ID=39577734

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410222653.4A Pending CN103985641A (zh) 2007-05-04 2008-05-02 穿过衬底形成导电通孔的方法及由其产生的结构和组合件
CN200880018523A Pending CN101681875A (zh) 2007-05-04 2008-05-02 穿过衬底形成导电通孔的方法及由其产生的结构和组合件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200880018523A Pending CN101681875A (zh) 2007-05-04 2008-05-02 穿过衬底形成导电通孔的方法及由其产生的结构和组合件

Country Status (5)

Country Link
US (3) US8183151B2 (zh)
KR (1) KR101115068B1 (zh)
CN (2) CN103985641A (zh)
TW (1) TWI430420B (zh)
WO (1) WO2008137731A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183151B2 (en) * 2007-05-04 2012-05-22 Micron Technology, Inc. Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
US8293587B2 (en) * 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
DE102010056056A1 (de) * 2010-12-23 2012-06-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektrischen Anschlussträgers
DE102011010362B4 (de) * 2011-02-04 2014-07-10 Austriamicrosystems Ag Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
TWI473218B (zh) 2012-07-26 2015-02-11 Unimicron Technology Corp 穿孔中介板及其製法與封裝基板及其製法
US20140242777A1 (en) * 2013-02-26 2014-08-28 Varughese Mathew Method for Bonding Semiconductor Devices
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US20140252566A1 (en) * 2013-03-06 2014-09-11 Rf Micro Devices, Inc. Silicon-on-dual plastic (sodp) technology and methods of manufacturing the same
US8975735B2 (en) * 2013-08-08 2015-03-10 Infineon Technologies Ag Redistribution board, electronic component and module
TWI582847B (zh) 2014-09-12 2017-05-11 Ｒｆ微型儀器公司 包含具有聚合物基板之半導體裝置的印刷電路模組及其製造方法
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10090262B2 (en) 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10468329B2 (en) 2016-07-18 2019-11-05 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
EP3497719B1 (en) 2016-08-12 2020-06-10 Qorvo Us, Inc. Wafer-level package with enhanced performance
SG11201901194SA (en) 2016-08-12 2019-03-28 Qorvo Us Inc Wafer-level package with enhanced performance
CN109716511A (zh) 2016-08-12 2019-05-03 Qorvo美国公司 具有增强性能的晶片级封装
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10178755B2 (en) * 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11107751B2 (en) * 2018-03-27 2021-08-31 Intel Corporation Face-to-face through-silicon via multi-chip semiconductor apparatus with redistribution layer packaging and methods of assembling same
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
KR20210129656A (ko) 2019-01-23 2021-10-28 코르보 유에스, 인크. Rf 반도체 디바이스 및 이를 형성하는 방법
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043562A (en) 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
US6310484B1 (en) * 1996-04-01 2001-10-30 Micron Technology, Inc. Semiconductor test interconnect with variable flexure contacts
US6133396A (en) * 1997-01-10 2000-10-17 The Regents Of The University Of Michigan Highly processable hyperbranched polymer precursors to controlled chemical and phase purity fully dense SiC
US6323436B1 (en) 1997-04-08 2001-11-27 International Business Machines Corporation High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US6593645B2 (en) 1999-09-24 2003-07-15 United Microelectronics Corp. Three-dimensional system-on-chip structure
JP2001308061A (ja) * 2000-04-25 2001-11-02 Nec Corp 半導体装置の製造方法
GB0018643D0 (en) * 2000-07-31 2000-09-13 Koninkl Philips Electronics Nv Semiconductor devices
US6678952B2 (en) 2000-08-03 2004-01-20 Tessera, Inc. Method of making a microelectronic package including a component having conductive elements on a top side and a bottom side thereof
JP3462166B2 (ja) * 2000-09-08 2003-11-05 富士通カンタムデバイス株式会社 化合物半導体装置
US6696359B1 (en) 2002-08-30 2004-02-24 Micron Technology, Inc. Design layout method for metal lines of an integrated circuit
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US7180149B2 (en) 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
KR100629265B1 (ko) * 2004-08-04 2006-09-29 삼성전자주식회사 국부적인 고저항영역을 구비하는 도전층 형성방법 및 이를사용하여 제조된 반도체 소자
US7419852B2 (en) 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US7109068B2 (en) 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
TWI288448B (en) 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
US20060290001A1 (en) 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
US7517798B2 (en) 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
US8183151B2 (en) 2007-05-04 2012-05-22 Micron Technology, Inc. Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom
US7977768B2 (en) * 2008-04-01 2011-07-12 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US8282846B2 (en) * 2010-02-27 2012-10-09 National Semiconductor Corporation Metal interconnect structure with a side wall spacer that protects an ARC layer and a bond pad from corrosion and method of forming the metal interconnect structure

Also Published As

Publication number Publication date
TW200905842A (en) 2009-02-01
TWI430420B (zh) 2014-03-11
US20080272497A1 (en) 2008-11-06
US20120175341A1 (en) 2012-07-12
KR20090130143A (ko) 2009-12-17
WO2008137731A1 (en) 2008-11-13
KR101115068B1 (ko) 2012-03-13
CN101681875A (zh) 2010-03-24
US9153491B2 (en) 2015-10-06
US8183151B2 (en) 2012-05-22
US8835293B2 (en) 2014-09-16
US20150031171A1 (en) 2015-01-29

Similar Documents

Publication Publication Date Title
CN103985641A (zh) 穿过衬底形成导电通孔的方法及由其产生的结构和组合件
US8405191B2 (en) Semiconductor device structures
US7863189B2 (en) Methods for fabricating silicon carriers with conductive through-vias with low stress and low defect density
US7763965B2 (en) Stress relief structures for silicon interposers
EP2617054B1 (en) Staged via formation from both sides of chip
US10163864B1 (en) Vertically stacked wafers and methods of forming same
CN1976014B (zh) 半导体器件及其制造方法
CN102208393B (zh) 半导体元件与其形成方法
KR102643053B1 (ko) 반도체 디바이스 어셈블리
US8586477B2 (en) Semiconductor apparatus, method of manufacturing the same, and method of manufacturing semiconductor package
CN100438004C (zh) 半导体装置及其制造方法
CN108428679B (zh) 具有热导柱的集成电路封装
CN104752236A (zh) 用于封装应用的两步模塑研磨
WO2002089197A1 (en) Method for bonding wafers to produce stacked integrated circuits
US9123829B2 (en) Method for producing chip stacks
CN101356637A (zh) 使用临时帽层产生受到覆盖的穿透衬底的通道
KR102469446B1 (ko) 반도체 구조물 및 그 형성 방법
US20220328395A1 (en) Chip-On-Wafer Structure with Chiplet Interposer
US20110278569A1 (en) Wafer level integration module with interconnects
CN112582389A (zh) 半导体封装件、封装件及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140813