TWI430420B - 形成通過基板之導電通孔的方法，以及由其所產生之結構以及組裝 - Google Patents

形成通過基板之導電通孔的方法，以及由其所產生之結構以及組裝 Download PDF

Info

Publication number
TWI430420B
TWI430420B TW097116511A TW97116511A TWI430420B TW I430420 B TWI430420 B TW I430420B TW 097116511 A TW097116511 A TW 097116511A TW 97116511 A TW97116511 A TW 97116511A TW I430420 B TWI430420 B TW I430420B
Authority
TW
Taiwan
Prior art keywords
conductive
conductive material
vias
substrate
major surface
Prior art date
Application number
TW097116511A
Other languages
English (en)
Other versions
TW200905842A (en
Inventor
Rickie C Lake
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW200905842A publication Critical patent/TW200905842A/zh
Application granted granted Critical
Publication of TWI430420B publication Critical patent/TWI430420B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05009—Bonding area integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor

Description

形成通過基板之導電通孔的方法，以及由其所產生之結構以及組裝
本發明之具體實施例係關於用於形成通過基板(例如半導體晶圓或半導體晶粒)之導電通孔之方法。本發明之具體實施例亦關於包含此類基板及導電通孔之結構及組裝。
優先權請求
本申請案主張於2007年5月4日申請之美國專利申請案序號11/744,592之申請日之權益，標題為「形成通過基板之導電通孔的方法，以及由其所產生之結構以及組裝」。
在電子工業中使用許多不同類型之基板作為各種用途。例如，習知將積體電路製造於半導體類型基板上，以形成例如像記憶體裝置、成像裝置及電子信號處理器裝置(亦即，經常稱為微處理器)之半導體裝置。此類半導體類型之基板包含例如半導體材料(例如矽、鍺、砷化鎵、磷化銦及其他III－V或II－VI類型半導體材料)之完全或部分晶圓。晶圓不僅包含例如由一半導體材料完整地形成之習知晶圓，亦包含其他基板，例如絕緣物上矽(SOI)類型基板、藍寶石上矽(SOS)類型基板，及由一基底材料層所支撐之矽之磊晶層。其他類型之基板用以形成電子工業中所使用之各種其他組件及裝置，包含例如電路板、接觸卡、測試載體、封裝基板，及插入器基板。此類其他類型之基板可包括聚合物材料、陶瓷材料、金屬材料，及複合材料，以及通常為矽的一半導體材料。
電子工業中所使用之基板經常承載導電結構，其用於傳遞電子信號及/或用於提供電力給一電子裝置之主動元件。此類導電結構包含例如導電跡線(其習知以相對於該等基板之一主要平面之一大致水平方向延伸)、導電通孔(其習知以通過該等基板之至少一部分之一大致垂直方向延伸)，及導電接觸端子(例如，導電墊)，用於將其他導電結構或裝置與該等基板所承載之導電特點電性互連。
經常希望使用該等前述導電通孔提供通過一基板之電性通信，以便將一基板之一面上之導電跡線及/或墊電性連接至該基板之相反側上之導電跡線及/或墊。作為一範例，可將二或多個半導體裝置(例如，半導體晶粒或封裝)之一者堆疊在另一者之頂部，以形成一所謂「多晶片模組」，其可用以減少一電路板上其半導體裝置之每一者所要求之設置面積。在此類多晶片模組中，必需建立該堆疊內之半導體裝置之每一者與該電路板間之電性通信。因此，可形成導電通孔，使其整體通過半導體裝置之一或多者，以允許堆疊在其上之至少一其他半導體裝置通過該等導電通孔與該電路板進行電性通信。作為另一範例，可將一半導體裝置上之導電端子實體地配置成一圖案，其不對應於希望電性連接該半導體裝置之一較高階基板上之導電接觸端子的一圖案。因此，可能必需有效地再分配該半導體裝置或該較高階基板之導電接觸端子，以啟用其間欲建立之電性接觸。一所謂「再分配層」經常用以有效地再分配一半導體裝置上之導電接觸端子。一再分配層包含導電 跡線，其每一者在一基板之一表面之上從一第一位置延伸至可提供另一接觸端子的一第二位置。該第二位置可對應於另一元件或裝置上之一接觸端子的一位置，並且與其互補。此外，導電通孔可提供電性通信給一半導體裝置之背側上之導電區，以促進背側探測。於將該半導體裝置進一步處理、封裝或與其他裝置組裝前，在識別其中任何缺陷上，背側探測可能有用。
如本文所使用，術語「基板」指包括一導電通孔或者希望通過其而形成一導電通孔之任何電子結構或裝置。藉由範例而非限制，基板可包含半導體晶粒、完全或部分半導體晶圓、半導體裝置(例如，記憶體裝置、成像裝置，及電子信號處理器)、電路板，及半導體、聚合物、陶瓷或金屬材料之層，或者其一組合。
為了形成一導電通孔，一通孔可使用包含機械鑽孔、雷射剝蝕及濕(化學)或乾(反應性離子)蝕刻之各式各樣方法之任何一者通過一基板加以形成。如本文所使用，術語「通孔」指一孔或孔徑，其穿過一基板，而片語「導電通孔」指一通孔，其係以一電子導電材料至少部分填充，而形成穿過該通孔的一電子路徑。此外，一「通過晶圓互連」或「TWI」係一特定類型之導電通孔，其實質上整體穿過一完全或部分半導體晶圓，或者通過由此一完全或部分半導體晶圓所形成的一半導體裝置。
視需要，在該通孔內之基板之壁可以一介電材料加以塗布。該介電材料可包括例如一氧化物、一氮化物、一聚合 物，或一玻璃。沈積及另外形成此類介電材料層之方法係該技術中已知，並且可端視用於該基板及該介電層之材料之類型而變動。然後以一導電材料至少部分填充該通孔而形成一導電通孔。作為一範例，可使用例如電解電鍍、無電極電鍍、真空蒸發(化學汽相沈積及變體)及濺鍍(亦稱為物理汽相沈積)之方法將該導電材料沈積在該通孔內之基板的一或多個表面上。此外，該通孔可以該導電材料實質上整體填充。例如，可令一導電或導體填充之環氧樹脂以可流動形式沈積至該通孔中，並且後續固化，或者可令一焊料膏沈積至該通孔中，並且經受一回焊程序。
於已形成通過一基板的一導電通孔後，可視需要將該基板薄化，可視需要在該基板的一或多個主要表面上形成一再分配層，及/或可視需要在該基板之導電端子上形成或放置導電凸塊(亦即，焊球或者以圓柱、支柱、螺樁等形式之其他導電元件)。
用於形成通過基板之導電通孔之已知方法之範例係見於例如對Tuttle之美國專利申請公開案第2007/0048994號、對Akram等人之美國專利第7,109,068號，及對Sulfridge之美國專利申請公開案第2006/0289968號。每一前述文件之揭示內容其整體以引用的方式併入本文中。
在該技術中依然需要形成通過基板之導電通孔及在此類基板上形成導電結構(例如再分配層)之改良式方法。
廣泛言之，本發明之具體實施例包含在基板上及中形成 導電元件之方法，以及所產生之結構以及組裝。該等導電結構可包含例如穿過該等基板之導電通孔，以及在一基板之至少一主要表面上之導電墊、導電跡線，或者導電墊及導電跡線兩者。於形成通過該基板之通孔前，可在該基板之至少一主要表面之上提供一導電材料層。視需要，於從該導電材料層相反側形成至該基板中之通孔前，可將一暫時載體固定至該基板其一相反面上之導電材料層。可形成使其通過該基板至該導電材料層之該等通孔。
圖1繪示工件10的一範例，其包括一半導體晶圓2，在其中及其上已至少部分形成複數個半導體裝置4。該晶圓2可從各式各樣材料形成，例如像矽、鍺、鎵、砷化物、磷化銦，或多晶矽。在額外具體實施例中，該晶圓2可包括一絕緣物上矽(SOI)類型基板，例如像一玻璃上矽(SOG)基板或一藍寶石上矽(SOS)基板。可能必需或希望形成通過半導體裝置4之每一者的一或多個導電通孔。以下詳細描述本發明之方法之具體實施例，其可用於形成通過圖1中所示之半導體裝置4之導電通孔。在某些具體實施例中，該等導電通孔可在所謂「晶圓尺度」形成，然而該半導體裝置4保持一晶圓(例如圖1中所示之半導體晶圓2)的部分。在其他具體實施例中，於已將該等個別半導體裝置4(例如，半導體晶粒或封裝)從該半導體晶圓2切斷後，可通過其而形成該等導電通孔。
圖2A至2K係圖1中所示之工件10之已放大部分斷面側視 圖。圖2A繪示該工件10的一部分，其包含希望通過其而形成一導電通孔之半導體晶圓2的一區。該晶圓2具有一第一主要表面12，及一相反之第二主要表面14。該晶圓2可具有在該第一表面12上或中形成之結構。例如，一導電材料層可在該第一表面12上形成，並且可將該導電材料層圖案化，而形成導電墊16。對於另一範例，一鈍化層18、導電跡線(未顯示)、電晶體(未顯示)、電容器(未顯示)隔離區(未顯示)，及其他特點可在該晶圓2之第一主要表面12中及上形成。
該鈍化層18可包括一介電材料，例如像氧化矽(SiO2 )、氮化矽(Si3 N4 )、磷矽酸鹽玻璃(PSG)、硼硅玻璃(BSG)、硼磷矽玻璃(BPSG)、一聚合物材料，或者適合用作一鈍化層之任何其他材料。該鈍化層18可例如使用以下而施加：習知化學汽相沈積(CVD)方法、物理汽相沈積(PVD)方法、旋塗式方法，或者適合用於用在該鈍化層18之特定類型鈍化材料之任何其他方法。
在某些具體實施例中，可於形成通過晶圓2之導電通孔前將該晶圓2薄化。參考圖2B，可藉由一黏著劑22將該工件10之頂表面19(在一半導體基板之情況，其可包括該作用表面)黏著至一暫時載體20，以促進該晶圓2之薄化。該暫時載體20可提供結構支撐及強度給該工件10，而且可藉由用以薄化該半導體晶圓2之處理設備促進該工件10之移動及處置。如本文所使用，術語「頂部」及其他方位術語僅為了方便並且在該等圖式之視圖之背景中使用，而且於 處理或使用期間並未限制本文所描述之物品的一方位。
該晶圓2可藉由從其第二主要表面14(其可包括一背側表面)移除材料而薄化，其係藉由一程序，例如像化學蝕刻、研磨及化學機械研磨(CMP)中至少一者。如該技術中已知，CMP大致包括在已控制之化學、壓力及溫度條件下對一潤濕拋光表面攪動該晶圓2之表面14，以便從該晶圓2之表面14移除材料。作為一非限制範例，該晶圓2可具有近似七百六十微米(760 μm)的一初始厚度，而且可使用一CMP程序薄化至近似八十微米(80 μm)。
該暫時載體20可包括一半導體晶圓、一玻璃片，或者可提供結構支撐給該工件10之另一材料。在一些具體實施例中，該暫時載體20可包括與該晶圓2之材料實質上一樣的一材料。此外，該暫時載體20可包括一材料，其所展現之一熱膨脹係數(CE)類似於(例如，在大約百分之二十(20%)內)或者實質上匹配該晶圓2所展現的一熱膨脹係數(CTE)。藉由使用展現與該晶圓2相同或一類似熱膨脹係數的一暫時載體20，該組裝(亦即，該工件10及該暫時載體20)可於處理及處置期間加熱及/或冷卻，不致由於熱感應應力而損壞該工件10。
該暫時載體20可使用一黏著劑22暫時黏著至該工件10之頂表面19。例如，該黏著劑22可包括一熱塑性聚合物材料，當加熱到一臨限溫度(亦即，該材料之玻璃轉移溫度)以上時，其將熔化至一可彎狀態。該已加熱而且可彎之熱塑性(材料)可夾在該工件10之暫時載體20與頂表面119間， 而且實質上可與該工件10之頂表面19一致。然後可將該熱塑性材料冷卻至該臨限溫度以下的一溫度，以造成該材料凝固並且形成該工件10之暫時載體20與頂表面19間的一黏著接合。
在額外具體實施例中，可未使用該暫時載體20而將該晶圓2薄化。
於形成通過該晶圓2的一或多個導電通孔前，如圖2C中所示，一再分配層，或者可由其形成此一再分配層之一導電材料層在該晶圓2之第二主要表面14之至少一部分上或之上。
視需要，可在該晶圓2之第二主要表面14上形成一介電材料26層，而且可在該介電材料26層上形成該導電材料24層。該介電材料26層可包括例如一脈衝式沈積層(PDL)，其包括富含鋁之氧化物、低矽烷氧化物(LSO)、例如可購自Cookson Electronics之Specialty Coating Systems division的一ParyleneTM 聚合物、二氧化矽(SiO2 )、氧化鋁(Al2 O3 )、適合用於鈍化用途的一有機聚合材料(例如聚苯并噁唑(PBO)或苯環丁烯(BCB))，或者此類材料之組合。可用作該介電材料26層之其他介電材料包含矽酸乙酯(TEOS)、旋塗式玻璃、熱氧化物、氮化矽、氮氧化矽、一玻璃(亦即，硼磷矽玻璃(BPSG)、磷矽酸鹽玻璃、硼硅玻璃)，或者該技術中已知之任何其他適合介電材料。沈積此類介電材料26層之方法係熟諳此技術者已知，而且端視用於該介電材料26層之材料之類型變動。該介電材料26層 可防止該導電材料24層與該晶圓2內之導電或半導電元件間之短路。
在某些具體實施例中，該導電材料24層可包括但未限制：鈦(Ti)、多晶矽(Si)、鈀(Pd)、錫(Sn)、鉭(Ta)、鎢(W)、鈷(Co)、銅(Cu)、銀(Ag)、鋁(Al)、銥(Ir)、金(Au)、鉬(Mo)、鉑(Pt)、鎳磷(NiP)、鈀磷(Pd－P)、鈷磷(Co－P)、一鈷鎢磷(Co－W－P)合金、前述材料之任一者之其他合金、一導電聚合物或者一聚合物中之已霧沫之導電材料(亦即，導電或導體填充之環氧樹脂)，及其混合物。
在額外具體實施例中，該導電材料24層本身可包括複數個層，其可包含例如一電鍍吸引塗層(PAC)，或者在該介電材料26層之上形成之另一類型種子層，用以增強在其上沈積一導電材料之主體層，該種子層及該主體層一起形成該導電材料24層。譬如，氮化鈦(TiN)可使用化學汽相沈積(CVD)技術在該介電材料26層之上形成，而且該氮化鈦可用作用於一電鍍程序(例如像用以形成該導電材料24層之無電極或電解電鍍)的一PAC。
可用以沈積形成該導電材料24層之材料之其他程序包含例如金屬有機化學汽相沈積(MOCVD)、物理汽相沈積(PVD)、電漿增強化學汽相沈積(PECVD)、真空蒸發，及濺鍍。
該導電材料24層可形成有黏著至該工件10之頂表面19之該暫時載體20，或者可形成沒有黏著至該工件10之頂表面19之該暫時載體20。
在該晶圓2之第二主要表面14之上形成該導電材料24層後，如圖2D中所示，可將該暫時載體20從該工件10之頂表面19移動至該工件10之底表面27，或者利用另一暫時載體20。為了從該工件10之頂表面19移除該暫時載體20，可將該暫時載體20之黏著劑22從該工件10之頂表面19釋放(例如，藉由加熱該黏著劑22)。然後可使用黏著劑22將該暫時載體20暫時黏著至該工件10之底表面27，其係以前面對於將該暫時載體20黏著至該工件10之頂表面19所描述之實質上相同之方式。
圖2E繪示其中形成一通孔28之晶圓2。如圖2E中所示，該通孔28可完整地穿過該導電墊16及該晶圓2而至該介電材料26層，使該介電材料26層曝露於並且形成該通孔28之底表面30。在額外具體實施例中，該通孔28亦可穿過該介電材料26層而至該導電材料24層，使該導電材料24層曝露於並且形成該通孔28之底表面30。
該通孔28可從圖2E中所示之工件10之頂表面上之導電墊16之已曝露表面通過該導電墊16及該晶圓2(並且視需要通過該介電材料26層)加以形成。藉由範例而非限制，一掩膜層可在圖2E中所示之工件10之頂表面之上沈積，而且該掩膜層可使用一習知微影程序加以圖案化，以便在希望形成該通孔28之位置形成穿過該導電墊16之上之掩膜層的一孔徑。然後可使用一蝕刻程序(例如，一濕化學蝕刻程序或一乾反應性離子蝕刻程序)蝕刻通過該導電墊16及該晶圓2(並且視需要通過該介電材料26層)。可用以形成該通孔 28的一適合濕化學蝕刻劑包含去離子(DI)水中之硝酸與氫氟(HF)酸的一混合物。
在額外具體實施例中，該通孔28可藉由機械鑽孔或雷射剝蝕加以形成。於形成該通孔28後，該通孔28可視需要經受一清潔程序，以便從該工件10移除任何不希望之反應物或雜質，特定言之在雷射剝蝕之情況，其係該基板之所謂「熱影響區段」或「HAZ」中相鄰該通孔之基板材料之部分。作為此類用途的一適合清潔溶劑係在丙二醇中包含大約6%氫氧化四甲銨(TMAH)之溶液。
在某具體實施例中，該通孔28內之工件10之側壁34可藉由對其施加一介電材料而電子絕緣。參考圖2F，一介電材料32層可在該工件10之頂表面19及該通孔28(包含該等側壁34與該底表面30)內之工件10之已曝露表面上形成。藉由範例而非限制，該介電材料32層可包括一氧化物材料、一氮化物材料，或者一聚合物材料，並且參考圖2C，以一類似於前面關於該介電材料26層所描述之方式加以形成。
如圖2G中所示，一各向異性蝕刻程序(經常稱為一「間隔物」蝕刻程序)可用以從該工件10選擇性移除該介電材料32層之大致水平延伸部分，包含在該工件之頂表面19及該通孔28內之底表面30之上延伸之部分，但其後留下該通孔28內之側壁34上之介電材料層之大致垂直延伸部分。於此一蝕刻程序後，可將介電材料32佈置在該通孔28內之側壁34上。該通孔28內之底表面30可實質上免除任何介電材料，而且該導電材料24層可在該通孔28內曝露，並且可形 成該通孔28之底表面30。此外，電子導電結構(例如該導電墊16)可具有其已曝露並且實質上免除介電材料之上接觸表面36之至少一部分。
參考圖2H，一導電材料38可在該通孔28內沈積，以形成一導電通孔40，其提供該晶圓2之一側上之導電墊16與該晶圓2之相反側上之導電材料24間之電性通信。如圖2H中所示，在一些具體實施例中，該導電材料38可能並未整體填充該通孔28，而且可在該通孔28內之側壁34上沈積。然而，在額外具體實施例中，該通孔28可以該導電材料38實質上整體填充。在一些具體實施例中，該導電材料38可至少部分在相鄰該導電通孔40之導電墊16之上接觸表面36之上延伸。
在一些具體實施例中，導電材料38可在該通孔28內沈積，其係使用例如化學汽相沈積(CVD)程序、物理汽相沈積(PVD)程序、原子層沈積(ALD)程序、電鍍程序、無電極電鍍程序，或者以上程序之任何組合。在額外具體實施例中，該導電材料38可在該通孔28中沈積成一膏(例如，一焊料膏)，而且然後該通孔28內之膏可經受一回焊程序，其中將該膏加熱，而且其中將導電材料熔化，並且後續允許在該通孔28內冷卻及凝固。在又其他具體實施例中，該導電材料38可包括一導電或導體填充之聚合物材料(例如，環氧樹脂)。此一材料可以一未固化、可流動液體或膠狀態在該通孔28內提供，其後可令該未固化聚合物固化(例如，使用熱、電磁輻射，或者化學反應物或觸媒之 添加)，以凝固該通孔28內之材料，並且形成該導電通孔40。此外，在一些具體實施例中，該導電材料可具有一多層結構，其包括複數個導電材料層。例如，該導電材料38可包括使用一無電極電鍍技術在該通孔28內沈積的一第一導電材料層，及使用一電鍍技術在該第一導電材料層之上沈積的一第二導電材料層。作為另一範例，除了用以形成該導電通孔40的一主體導電材料外，該導電材料38可包括一阻障材料層、一黏著材料層及一貴金屬罩層中至少一者。如本文所使用，術語「阻障材料」意謂選出用以防止物質(例如，原子、分子等)遷移通過該材料之任何材料。如本文所使用，術語「黏著材料」意謂選出用以促進將直接相鄰該材料之一第一表面之一第一材料黏著至直接相鄰該材料之另一表面之一第二材料之任何材料。
於以提供在該導電墊16與該導電材料24層間通過該晶圓2之電性通信的一方式形成該工件10中之導電通孔40後，可將該導電材料24層選擇性圖案化(例如，毯覆沈積並從選擇性區移除，或者僅沈積在選定區上)，以便從該導電材料24層形成導電墊、導電跡線，或者導電墊及導電跡線兩者，如以下進一步詳細描述。
參考圖2I，在一些具體實施例中，可將該暫時載體20從該工件10之底表面27移除，以曝露該導電材料24層。視需要，當選擇性圖案化該導電材料24層時，可將相同暫時載體20或一不同暫時載體20黏著至該工件之上表面19之第一表面19，以促進該工件10之處置及處理。
圖2J繪示於已選擇性圖案化該導電材料24層以便直接在(亦即，垂直對準)導電通孔40之每一者上形成一導電墊42後之工件10。然而，如前面所述，在額外具體實施例中，可將該導電材料24層選擇性圖案化，以便從該導電材料24層形成例如導電跡線或者導電墊及導電跡線兩者，其包括一再分配層(RDL)。藉由範例而非限制，該導電材料24層可使用如該技術中已知的一掩膜及蝕刻程序選擇性圖案化。
圖2K繪示已形成該導電通孔40並且已移除該可選暫時載體20(圖2J)之工件10。
雖然本文並未描述，但可視需要或者可希望在該工件10上執行額外程序。例如，可在至少一些導電墊42及/或導電墊16上形成導電焊料凸塊(例如，焊球)或其他導電或導體填充之元件(參見圖5)、可從該晶圓2切斷個別半導體裝置，而且可封裝該等個別半導體裝置。若該導電通孔40之導電材料38並未完整地填充該通孔28，則該剩餘空洞可以一聚合物或其他介電材料加以填充。
以下參考圖3A至3H而描述本發明之方法之額外具體實施例，其中於形成該導電通孔40前將該導電材料24層選擇性圖案化。
如圖3A中所示，可提供一工件10，其係與圖2C中所示實質上一樣，其使用例如本文中該等前面參考圖2A至2C所描述之方法。如圖3A中所示，該工件10包含在一晶圓2或任何其他類型基板之一第一主要表面12之上(例如，其 上)的一鈍化層18及複數個導電墊16。此外，該工件10可包括在該晶圓2或其他類型基板之一第二主要表面14之上(例如，其上)的一介電材料26層及一導電材料24層。視需要，如本文前面所描述，可使用一黏著劑22將一暫時載體20黏著至該工件10之頂表面19(如圖3A中所示)，以促進該工件10之處置及處理。
參考圖3B，可將該導電材料24層選擇性圖案化(例如，毯覆沈積並從選擇性區移除，或者僅沈積在選定區上)，以便從該導電材料24層形成導電墊、導電跡線，或者導電墊及導電跡線兩者。藉由範例而非限制，可將該導電材料24選擇性圖案化，以形成一RDL，其包括複數個導電跡線，各自在遠離該個別導電通孔40之晶圓2之第二主要表面14之上的一位置從一導電通孔40延伸至一導電墊。
於形成該晶圓2中之導電通孔40前圖案化該導電材料24層可減少在該工件10之頂表面19與底表面27間轉移該暫時載體20之次數。
如圖3C中所示，於選擇性圖案化該導電材料24層後，當在其中形成導電通孔40時，可使用一黏著劑22將該暫時載體20轉移至該工件10之底表面27，以促進該工件之處置及處理。
如圖3D中所解說，如前面關於圖2E所描述，可形成通過該晶圓2的一通孔28。如圖3E中所繪示，如前面關於圖2F所描述，可將一介電材料32層沈積在該工件10之頂表面19上，包含該通孔28內。如圖3F中所示，如前面關於圖2G 所描述，一各向異性蝕刻程序(例如一反應性離子蝕刻)可用以從該工件10選擇性移除該介電材料32層之大致水平延伸部分，包含在該工件之頂表面19及該通孔28內之底表面30之上延伸之部分，但其後留下該通孔28內之側壁34上之介電材料層之大致垂直延伸部分。參考圖3G，如前面關於圖3H所描述，可將導電材料38沈積在該通孔28內，以形成一導電通孔40。如圖3H中所示，可將該暫時載體20從該工件10之底表面27移除。
如本文前面所述，可視需要或者可希望在該工件10上執行額外程序。例如，可在至少一些該等導電墊42及/或該等導電墊16上形成導電焊料凸塊(例如，焊球)或者其他導電或導體填充之元件(參見圖5)、可從該晶圓2切斷個別半導體裝置，而且可封裝該等個別半導體裝置。
雖然以上已參考一包括一晶圓2之基板而描述本發明之方法之具體實施例，但本發明之具體實施例同樣地可應用於並且涵蓋其他類型之基板。
例如，圖4繪示本發明的一具體實施例，其包括一電路板100。如圖4中所示，該電路板100具有一第一主要表面106及一相反之第二主要表面108。一導電層102可在至少該第二表面108上或之上形成。如圖4中所示，該導電層102可包含導電墊110、導電跡線112，或者導電墊110及導電跡線112兩者。導電通孔104可穿過該電路板100，而且與該導電層102之導電墊110及/或導電跡線112電性通信。該導電層102及該等導電通孔104可使用本文前面參考圖2A 至2K及圖3A至H所描述之方法在該電路板100上及中形成。
藉由範例而非限制，該電路板100可包括一電腦系統或其他電子裝置的一母板。作為另一非限制範例，該電路板100可包含一插入器，其組態成佈置在一半導體裝置(例如，一記憶體裝置、一成像裝置，或一電子信號處理器)與一較高階基板(例如，一母板)之間。在此類具體實施例中，該導電層102可包括一再分配層。
圖5解說本發明之又另一具體實施例，其包括一多晶片模組121。如本文所使用，術語「多晶片模組」意謂一半導體裝置，其包括二或多個個別半導體裝置，各包括已封裝至一單一模組中的一積體電路。在圖5所示之具體實施例中，該多晶片模組121包括一第一半導體裝置122及一第二半導體裝置124。在圖5中，該多晶片模組121係解說成結構及電子耦合至一較高階基板，例如一電路板120。如所示，作為一非限制範例，此類耦合可藉由以焊料之形式之導電元件或者一導電或導體填充之樹脂而生效。在一些具體實施例中，該第一半導體裝置122及該第二半導體裝置124各可包括一記憶體裝置。在額外具體實施例中，該第一半導體裝置122及該第二半導體裝置124之一或兩者可包括一電子信號處理器、一成像裝置、一特定應用積體電路(ASIC)，或者任何其他類型之半導體裝置。如圖5中所示，第一半導體裝置122及第二半導體裝置124之每一者可包括複數個導電通孔125，以及導電跡線130及/或導電墊 132。該等導電通孔125及該等導電跡線130及/或導電墊132可在該第一半導體裝置122及該第二半導體裝置124上及中形成(於將該等半導體裝置122、124組裝在一起以形成該多晶片模組121前)，其使用本文前面參考圖2A至2K及圖3A至H所描述之方法。
本文前面所描述之方法可用以形成導電通孔及導電層，其包含例如用於電子裝置及系統之許多其他類型基板上及中之導電跡線及/或導電通孔。
雖然本發明已就某些解說性具體實施例及其變動之方面加以描述，但熟諳此技術者將瞭解及評定：本發明並未如此限制。反而，對該等解說性具體實施例之新增、刪除及修改可有效，而不致脫離如藉由以下申請專利範圍所定義之本發明之精神及範疇。
2‧‧‧晶圓
4‧‧‧半導體裝置
10‧‧‧工件
12‧‧‧第一表面
14‧‧‧第二表面
16‧‧‧導電墊
18‧‧‧鈍化層
19‧‧‧工件之頂表面
20‧‧‧暫時載體
22‧‧‧黏著劑
24‧‧‧導電材料
26‧‧‧介電材料
27‧‧‧工件之底表面
28‧‧‧通孔
30‧‧‧通孔之底表面
32‧‧‧介電材料
34‧‧‧工件之側壁
36‧‧‧接觸表面
38‧‧‧導電材料
40‧‧‧導電通孔
42‧‧‧導電墊
100‧‧‧電路板
102‧‧‧導電層
104‧‧‧導電通孔
106‧‧‧第一表面
108‧‧‧第二表面
110‧‧‧導電墊
112‧‧‧導電跡線
120‧‧‧電路板
121‧‧‧多晶片模組
125‧‧‧導電通孔
130‧‧‧電跡線
132‧‧‧導電墊
圖1繪示一種根據本發明之具體實施例可通過其而形成導電通孔之半導體晶圓；圖2A至2K係一工件之已放大部分斷面側視圖，而且解說本發明之一方法的一具體實施例，其可用以形成通過一基板(例如圖1中所示之半導體晶圓)的一導電通孔；圖3A至3H係一工件之已放大部分斷面側視圖，而且解說本發明之一方法之另一具體實施例，其可用以形成通過一基板之導電通孔；圖4繪示本發明之一具體實施例的一斷面圖，其包含一電路板，該電路板具有在一基板材料層之一主要表面上形 成的一再分配層，及穿過該基板材料之複數個導電通孔；以及圖5繪示本發明之一具體實施例的一斷面圖，其包含一多晶片模組，該多晶片模組包括複數個半導體裝置，各自包含穿過其中之複數個導電通孔。
2‧‧‧晶圓
10‧‧‧工件
12‧‧‧第一表面
14‧‧‧第二表面
16‧‧‧導電墊
18‧‧‧鈍化層
19‧‧‧工件之頂表面
24‧‧‧導電材料
26‧‧‧介電材料
27‧‧‧工件之底表面
32‧‧‧介電材料
34‧‧‧工件之側壁
38‧‧‧導電材料
40‧‧‧導電通孔
42‧‧‧導電墊

Claims (26)

  1. 一種用於在一基板上及中形成導電元件之方法，其包括：以一第一導電材料至少實質上整體覆蓋一基板的一第一主要表面；後續形成複數個通孔，其從在與該第一主要表面相對的一第二主要表面通過該基板至該第一導電材料；形成該複數個通孔之每一通孔，以包括一底表面，其包括該第一導電材料的一部分；以及在該複數個通孔之每一通孔內沈積一第二導電材料，並且建立每一通孔內之該第二導電材料與該第一導電材料間之電性接觸，以形成穿過該基板之複數個導電通孔。
  2. 如請求項1之方法，其中以一第一導電材料至少實質上覆蓋一基板的一第一主要表面包括在一半導體晶圓的一第一主要表面之上形成一第一導電材料。
  3. 如請求項1之方法，其進一步包括在該基板之該第二主要表面之上形成一第三導電材料。
  4. 如請求項3之方法，其進一步包括圖案化該第三導電材料，以形成複數個導電墊。
  5. 如請求項4之方法，其中形成複數個通孔其進一步包括形成該複數個通孔之每一通孔，其通過該複數個導電墊的一導電墊。
  6. 如請求項1之方法，其進一步包括在該複數個通孔之每 一通孔內沈積一第二導電材料前，在該複數個通孔之每一通孔內之至少一側壁上形成介電材料。
  7. 如請求項6之方法，其中提供介電材料包括：在該基板之上以及該複數個通孔之每一通孔內的經曝露之表面上沈積一介電材料；以及各向異性蝕刻該介電材料，以曝露該複數個通孔之每一通孔內之該第一導電材料。
  8. 如請求項7之方法，其中沈積該介電材料包括沈積一脈衝式沈積氧化物材料。
  9. 如請求項1之方法，其進一步包括於形成該複數個通孔前，圖案化該第一主要表面上之該第一導電材料。
  10. 如請求項9之方法，其中圖案化該第一導電材料包括從該第一導電材料形成導電墊及導電跡線中至少一者之複數個。
  11. 如請求項10之方法，其中形成複數個通孔包括形成該複數個通孔之每一通孔，其通過該基板至該複數個導電墊的一導電墊。
  12. 如請求項11之方法，其進一步包括在該複數個導電墊之每一導電墊上並且直接垂直於該複數個導電通孔的一導電通孔之上提供一導電凸塊。
  13. 如請求項1之方法，其進一步包括於形成該複數個通孔後，圖案化該第一主要表面上之該第一導電材料。
  14. 如請求項1之方法，其進一步包括在該基板之第一主要表面之上形成該第一導電材料前，將一暫時載體黏著至 該基板其相鄰該第二主要表面的一側上，並且從該基板之第一主要表面移除材料。
  15. 如請求項14之方法，其進一步包括：從相鄰該第二主要表面之基板之側移除該暫時載體；以及將一暫時載體黏著至相鄰該第一主要表面之基板之側。
  16. 如請求項15之方法，其中形成複數個通孔包括形成通過該基板之複數個通孔，同時將該暫時載體黏著至相鄰該第一主要表面之基板之側。
  17. 一種用於形成通過一半導體晶圓之導電元件之方法，其包括：以一第一導電材料至少實質上覆蓋一半導體晶圓的一第一主要表面；將一暫時載體附接至該第一導電材料相反於該半導體晶圓之一側上；後續形成複數個通孔，其從該半導體晶圓的一第二主要表面至該第一導電材料而通過該半導體晶圓；以及在該複數個通孔之每一通孔內沈積一第二導電材料，並且建立每一通孔內之該第二導電材料與該第一導電材料間之電性接觸，以形成穿過該半導體晶圓之複數個導電通孔。
  18. 如請求項17之方法，其進一步包括圖案化該第一導電材料。
  19. 如請求項18之方法，其中圖案化該第一導電材料包括形成一再分配層。
  20. 如請求項18之方法，其中圖案化該第一導電材料包括於將一暫時載體附接至該第一導電材料相反於該半導體晶圓之一面上之前，圖案化該第一導電材料。
  21. 如請求項18之方法，其中形成複數個通孔其進一步包括在該半導體晶圓之第二主要表面上形成通過一導電墊之複數個通孔之每一通孔。
  22. 一種包括一至少部分形成之電子裝置之工件，該工件包括：一基板，其包括一第一主要表面及一相反之第二主要表面；一導電材料，其在該第一主要表面之上延伸且實質上覆蓋該第一主要表面；一暫時載體，其固定在與該基板相對之該導電材料的一側；以及複數個通孔，其從該第二主要表面至該導電材料而穿過該基板，該複數個通孔之每一通孔包括一底表面，其包括該導電材料的一部分。
  23. 如請求項22之工件，其中該基板包括一半導體晶圓。
  24. 如請求項22之工件，其進一步包括在該複數個通孔之每一通孔內的另一導電材料，該另一導電材料與延伸於該第一主要表面之上之該導電材料進行電性接觸。
  25. 如請求項22之工件，其中該複數個通孔之每一通孔穿過 該基板之第一主要表面上的一導電墊。
  26. 如請求項22之工件，其進一步包括在該複數個通孔之每一通孔內之基板之一側壁上的一介電材料。
TW097116511A 2007-05-04 2008-05-05 形成通過基板之導電通孔的方法，以及由其所產生之結構以及組裝 TWI430420B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/744,592 US8183151B2 (en) 2007-05-04 2007-05-04 Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom

Publications (2)

Publication Number Publication Date
TW200905842A TW200905842A (en) 2009-02-01
TWI430420B true TWI430420B (zh) 2014-03-11

Family

ID=39577734

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097116511A TWI430420B (zh) 2007-05-04 2008-05-05 形成通過基板之導電通孔的方法，以及由其所產生之結構以及組裝

Country Status (5)

Country Link
US (3) US8183151B2 (zh)
KR (1) KR101115068B1 (zh)
CN (2) CN101681875A (zh)
TW (1) TWI430420B (zh)
WO (1) WO2008137731A1 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8183151B2 (en) * 2007-05-04 2012-05-22 Micron Technology, Inc. Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom
US20080277778A1 (en) * 2007-05-10 2008-11-13 Furman Bruce K Layer Transfer Process and Functionally Enhanced Integrated Circuits Products Thereby
US8293587B2 (en) 2007-10-11 2012-10-23 International Business Machines Corporation Multilayer pillar for reduced stress interconnect and method of making same
DE102010056056A1 (de) 2010-12-23 2012-06-28 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines elektrischen Anschlussträgers
DE102011010362B4 (de) * 2011-02-04 2014-07-10 Austriamicrosystems Ag Halbleiterbauelement mit Durchkontaktierung und Herstellungsverfahren
TWI473218B (zh) 2012-07-26 2015-02-11 Unimicron Technology Corp 穿孔中介板及其製法與封裝基板及其製法
US20140242777A1 (en) * 2013-02-26 2014-08-28 Varughese Mathew Method for Bonding Semiconductor Devices
US20140252566A1 (en) * 2013-03-06 2014-09-11 Rf Micro Devices, Inc. Silicon-on-dual plastic (sodp) technology and methods of manufacturing the same
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US8975735B2 (en) * 2013-08-08 2015-03-10 Infineon Technologies Ag Redistribution board, electronic component and module
TWI582847B (zh) 2014-09-12 2017-05-11 Ｒｆ微型儀器公司 包含具有聚合物基板之半導體裝置的印刷電路模組及其製造方法
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10062583B2 (en) 2016-05-09 2018-08-28 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10468329B2 (en) 2016-07-18 2019-11-05 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
EP3497718A1 (en) 2016-08-12 2019-06-19 Qorvo Us, Inc. Wafer-level package with enhanced performance
EP3497717A1 (en) 2016-08-12 2019-06-19 Qorvo Us, Inc. Wafer-level package with enhanced performance
CN109844937B (zh) 2016-08-12 2023-06-27 Qorvo美国公司 具有增强性能的晶片级封装
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
US10178755B2 (en) * 2017-05-09 2019-01-08 Unimicron Technology Corp. Circuit board stacked structure and method for forming the same
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11107751B2 (en) * 2018-03-27 2021-08-31 Intel Corporation Face-to-face through-silicon via multi-chip semiconductor apparatus with redistribution layer packaging and methods of assembling same
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
CN113632209A (zh) 2019-01-23 2021-11-09 Qorvo美国公司 Rf半导体装置和其制造方法
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043562A (en) 1996-01-26 2000-03-28 Micron Technology, Inc. Digit line architecture for dynamic memory
US6310484B1 (en) * 1996-04-01 2001-10-30 Micron Technology, Inc. Semiconductor test interconnect with variable flexure contacts
US6133396A (en) * 1997-01-10 2000-10-17 The Regents Of The University Of Michigan Highly processable hyperbranched polymer precursors to controlled chemical and phase purity fully dense SiC
US6323436B1 (en) 1997-04-08 2001-11-27 International Business Machines Corporation High density printed wiring board possessing controlled coefficient of thermal expansion with thin film redistribution layer
US6143396A (en) * 1997-05-01 2000-11-07 Texas Instruments Incorporated System and method for reinforcing a bond pad
US6593645B2 (en) 1999-09-24 2003-07-15 United Microelectronics Corp. Three-dimensional system-on-chip structure
JP2001308061A (ja) * 2000-04-25 2001-11-02 Nec Corp 半導体装置の製造方法
GB0018643D0 (en) * 2000-07-31 2000-09-13 Koninkl Philips Electronics Nv Semiconductor devices
US6678952B2 (en) 2000-08-03 2004-01-20 Tessera, Inc. Method of making a microelectronic package including a component having conductive elements on a top side and a bottom side thereof
JP3462166B2 (ja) * 2000-09-08 2003-11-05 富士通カンタムデバイス株式会社 化合物半導体装置
US6696359B1 (en) 2002-08-30 2004-02-24 Micron Technology, Inc. Design layout method for metal lines of an integrated circuit
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
US7180149B2 (en) 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
KR100629265B1 (ko) * 2004-08-04 2006-09-29 삼성전자주식회사 국부적인 고저항영역을 구비하는 도전층 형성방법 및 이를사용하여 제조된 반도체 소자
US7419852B2 (en) 2004-08-27 2008-09-02 Micron Technology, Inc. Low temperature methods of forming back side redistribution layers in association with through wafer interconnects, semiconductor devices including same, and assemblies
US7109068B2 (en) 2004-08-31 2006-09-19 Micron Technology, Inc. Through-substrate interconnect fabrication methods
TWI288448B (en) * 2004-09-10 2007-10-11 Toshiba Corp Semiconductor device and method of manufacturing the same
US20060290001A1 (en) 2005-06-28 2006-12-28 Micron Technology, Inc. Interconnect vias and associated methods of formation
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
KR100621438B1 (ko) * 2005-08-31 2006-09-08 삼성전자주식회사 감광성 폴리머를 이용한 적층 칩 패키지 및 그의 제조 방법
US7517798B2 (en) 2005-09-01 2009-04-14 Micron Technology, Inc. Methods for forming through-wafer interconnects and structures resulting therefrom
US8183151B2 (en) * 2007-05-04 2012-05-22 Micron Technology, Inc. Methods of forming conductive vias through substrates, and structures and assemblies resulting therefrom
US7977768B2 (en) * 2008-04-01 2011-07-12 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
US8282846B2 (en) * 2010-02-27 2012-10-09 National Semiconductor Corporation Metal interconnect structure with a side wall spacer that protects an ARC layer and a bond pad from corrosion and method of forming the metal interconnect structure

Also Published As

Publication number Publication date
US20120175341A1 (en) 2012-07-12
TW200905842A (en) 2009-02-01
US20150031171A1 (en) 2015-01-29
US8835293B2 (en) 2014-09-16
US9153491B2 (en) 2015-10-06
KR20090130143A (ko) 2009-12-17
WO2008137731A1 (en) 2008-11-13
CN101681875A (zh) 2010-03-24
KR101115068B1 (ko) 2012-03-13
US8183151B2 (en) 2012-05-22
US20080272497A1 (en) 2008-11-06
CN103985641A (zh) 2014-08-13

Similar Documents

Publication Publication Date Title
TWI430420B (zh) 形成通過基板之導電通孔的方法，以及由其所產生之結構以及組裝
US9837372B1 (en) Wafer-level die to package and die to die interconnects suspended over integrated heat sinks
US8736028B2 (en) Semiconductor device structures and printed circuit boards comprising semiconductor devices
TWI387052B (zh) 用於形成一穿透一半導體裝置結構之導電通孔之方法，用於製造一半導體裝置結構之方法，半導體裝置結構及電子裝置
TWI429046B (zh) 半導體裝置及其製造方法
US8691691B2 (en) TSV pillar as an interconnecting structure
US11004786B2 (en) Package structure and method of forming the same
KR101427015B1 (ko) 반도체 기판들의 비아들 및 도전성 루팅층들
CN112185933A (zh) 包括重布局层的微电子装置
KR102469446B1 (ko) 반도체 구조물 및 그 형성 방법
US20220328395A1 (en) Chip-On-Wafer Structure with Chiplet Interposer
TW201709324A (zh) 半導體裝置及半導體裝置的製造方法
CN112582389A (zh) 半导体封装件、封装件及其形成方法
WO2024021356A1 (zh) 高深宽比tsv电联通结构及其制造方法
CN212625563U (zh) 半导体器件
CN108511415B (zh) 电子组件制造方法
KR20110078186A (ko) 시스템 인 패키지 제조 방법