CN103972302A - 一种jfet器件及其制造方法 - Google Patents
一种jfet器件及其制造方法 Download PDFInfo
- Publication number
- CN103972302A CN103972302A CN201410225045.9A CN201410225045A CN103972302A CN 103972302 A CN103972302 A CN 103972302A CN 201410225045 A CN201410225045 A CN 201410225045A CN 103972302 A CN103972302 A CN 103972302A
- Authority
- CN
- China
- Prior art keywords
- epitaxial loayer
- source
- shaped bulk
- type epitaxial
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 230000005669 field effect Effects 0.000 title abstract 2
- 238000000034 method Methods 0.000 claims abstract description 17
- 238000005516 engineering process Methods 0.000 claims abstract description 16
- 238000001259 photo etching Methods 0.000 claims description 33
- 239000002184 metal Substances 0.000 claims description 30
- 238000002513 implantation Methods 0.000 claims description 16
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 12
- 238000009826 distribution Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 12
- 239000001301 oxygen Substances 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000002349 favourable effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 9
- 238000010276 construction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005465 channeling Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1058—Channel region of field-effect devices of field-effect transistors with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体技术，具体的说是涉及一种JFET器件及其制造方法。本发明的JFET器件在栅区一端引入了浅槽辅助层13，浅槽辅助层13靠近源端一侧，利用此浅槽辅助层13来减弱沟道调制效应，从而实现在宽电压输入范围内，输出电流的变化率小。本发明的有益效果为，在制作工艺并不复杂的基础上，器件的恒流特性较好，在宽电压输入范围内，输出电流的变化率很小，能够满足更小恒流精度的需求，特别适合小功率LED灯恒流驱动。本发明尤其适用于小功率LED灯恒流用JFET器件。
Description
技术领域
本发明涉及半导体技术，具体的说是涉及一种JFET器件及其制造方法。
背景技术
随着LED灯的广泛使用，LED恒流驱动也迅速占领市场，恒流JFET器件是专为小功率LED设计的恒流驱动器，它能在4V～150V的宽电压范围内实现恒定电流输出，而且可以实现±15％的恒流精度，可与LED灯珠搭配，广泛应用于室内照明。图1是恒流驱动LED的一种方案，由于输出电压较高，该方案特别适合电流值为5mA～500mA的LED应用，尤其适合高压LED。该方案总共包括6个元器件，简单实用，且低成本。图1中，交流市电通过D1—D4和C1构成的全波整流电路后直接驱动恒流器件和LED灯串。图2是恒流驱动LED的另外一种方案，新加入的电阻Radj可根据不同的LED适当调节电流。其驱动电路结构简单，成本极低，而提供恒流的核心就是一个常开通的n沟道JFET器件，但是目前常规的JFET器件并不能很好的满足恒流源电路的应用。
发明内容
本发明所要解决的，就是针对上述JFET器件存在的精度问题，提出一种JFET器件及其制造方法。
本发明解决上述技术问题所采用的技术方案是：一种JFET器件，其元胞结构包括P型衬底6和设置在P型衬底6上层的P型外延层5；所述P型外延层5上层设置有n型体沟道区4，P型外延层5的两侧分别设置有第一P型隔离区7和第二P型隔离区8；所述n型体沟道区4上层设置有相互独立的P+栅极区1、N+漏极区2、N+源极区3，其中P+栅极区1位于N+漏极区2和N+源极区3之间，所述P+栅极区1的上表面设置有栅极金属11，所述N+漏极区2的上表面设置有漏极金属10，所述N+源极区3的上表面设置有源极金属12；在第一P型隔离区7和第二P型隔离区8上表面、P型外延层5的上表面、P型外延层5与漏极金属10之间的n型体沟道区4上表面、P型外延层5与源极金属12之间的n型体沟道区4上表面、漏极金属10、源极金属12和栅极金属11之间的n型体沟道区4的上表面设置有介质层9；其特征在于，所述n型体沟道区4中设置有浅槽辅助层13，所述浅槽辅助层13与P+栅极区1连接并位于P+栅极区1靠近源极N+区3的一侧。
本发明总的技术方案，在栅区靠近源极一侧引入浅槽辅助层，浅槽辅助层13可采用挖槽工艺实现，利用浅槽辅助层13来减弱沟道调制效应，从而实现在宽电压输入范围内，输出电流的变化率小。
一种JFET器件的制造方法，其特征在于，包括以下步骤：
第一步：选择片厚约400～700μm，电阻率为0.001～0.005Ω·cm的NTD<111>单晶硅片；
第二步：在硅片表面生长P型外延层5，生长条件为温度1100℃～1150℃，所述P型外延层5的厚度为5～25μm，电阻率为8～12Ω·cm；
第三步：热生长氧化层，厚度为
第四步：采用光刻和离子注入工艺在P型外延层5的两侧分别形成第一P型隔离区7和第二P型隔离区8，具体为：在离子注入之前生长40～100nm厚的氧化层，光刻后进行离子注入，离子注入条件为：剂量1e15～8e15cm-2、能量40～80KeV，再分布条件为：无氧条件，温度1100～1150℃、时间100min～120min；
第五步：采用光刻和离子注入工艺在P型外延层5上层第一P型隔离区7和第二P型隔离区8之间形成n型体沟道区4，具体为：在注入之前生长40～100nm厚的氧化层，光刻后离子注入，离子注入条件为：剂量1e12～5e12cm-2、能量40～80KeV，再分布条件为：无氧条件，温度1100～1150℃、时间230min～250min；
第六步：场氧化层生长，厚度为
第七步：采用光刻工艺在n型体沟道区4上层刻蚀有源区；
第八步：采用光刻和离子注入工艺在n型体沟道区4中形成P+栅极区1，具体为：在注入之前生长40～100nm厚的氧化层，光刻后进行离子注入，离子注入条件为：剂量1e15～8e15cm-2、能量20～40KeV；推阱再分布条件为：无氧条件，温度950～1000℃、时间25min～30min；
第九步：采用光刻和离子注入工艺在n型体沟道区4中形成N+漏极区2和N+源极区3，P+栅极区1位于N+漏极区2和N+源极区3之间；具体为：在注入之前生长40～100nm厚的氧化层，光刻后进行离子注入，离子注入条件为：剂量1e15～8e15cm-2、能量60～80KeV，再分布条件为：无氧条件，温度1100～1150℃、时间230min～250min；
第十步：采用光刻和等离子体干法刻蚀工艺在P+栅极区1靠近N+源极区3的一端刻蚀硅层产生浅槽，并填充二氧化硅或其他绝缘介质形成浅槽辅助层13；
第十一步：采用光刻工艺刻蚀出接触孔；
第十二步：在P+栅极区1的上表面淀积栅极金属11，在N+漏极区2的上表面淀积漏极金属10，在N+源极区3的上表面淀积源极金属12。
具体的，所述第十步中浅槽辅助层13位于栅极P+区1靠近源极3一侧，其具体槽深及槽宽可以根据实际需要做适当的调整，但需保证浅槽辅助层13不与栅电极金属11接触且与栅极P+区1靠近源极N+区3一端紧接。
本发明的有益效果为，在制作工艺并不复杂的基础上，器件的恒流特性较好，在宽电压输入范围内，输出电流的变化率很小。通过对比发现，当栅压为-1V时，在漏源电压10～80V范围内，电流变化率从普通JFET器件的38.68％降低为新结构的21.74％，电流变化率比常规的JFET器件降低了，能够满足更小恒流精度的需求，特别适合小功率LED灯恒流驱动。
附图说明
图1是LED驱动及应用电路示意图；
图2是另一种LED驱动及应用电路示意图；
图3是本发明的器件结构示意图；
图4是本发明的JFET与一般结构JFET的恒流特性对比示意图；
图5是本发明的恒流器件制造方法工艺步骤中材料P+衬底结构示意图；
图6是本发明的恒流器件制造方法工艺步骤中外延P-结构示意图；
图7是本发明的恒流器件制造方法工艺步骤中隔离区P+注入结构示意图；
图8是本发明的恒流器件制造方法工艺步骤中N阱沟道注入结构示意图；
图9是本发明的恒流器件制造方法工艺步骤中P+栅区注入结构示意图；
图10是本发明的恒流器件制造方法工艺步骤中源漏N+注入结构示意图；
图11是本发明的恒流器件制造方法工艺步骤中浅槽辅助层的制作结构示意图；
图12是本发明的恒流器件制造方法工艺步骤中刻蚀AL之后结构示意图。
具体实施方式
下面结合附图和实施例，详细描述本发明的技术方案：
如图3所示，本发明的一种JFET器件，其元胞结构包括P型衬底6和设置在P型衬底6上端面的P型外延层5；所述P型外延层5上端面设置有介质层9；所述P型外延层5上层设置有n型体沟道区4，P型外延层5的两端分别设置有第一P型隔离区7和第二P型隔离区8；所述n型体沟道区4上层设置有相互独立的P+栅极区1、N+漏极区2、N+源极区3，其中P+栅极区1位于N+漏极区2和N+源极区3之间，所述P+栅极区1的上端面设置有栅极金属11，所述N+漏极区2的上端面设置有漏极金属10，所述N+源极区3的上端面设置有源极金属12；其特征在于，所述n型体沟道区4中设置有浅槽辅助层13，所述浅槽辅助层13紧接P+栅极区1靠近源极3一侧，所述浅槽辅助层13可以是二氧化硅也可以是其他介质材料层，其槽深与槽宽也可以根据实际应用需要做适当的调整。
本发明的工作原理为：该JFET器件属于常开器件，在漏源之间加上正向电压，当沟道出现夹断后，随着漏源电压的增大，电流趋向于恒定。本发明在常规JFET的基础之上额外地在栅区一端引入了一个浅槽辅助层，浅槽辅助层靠近源端一侧，其优点在于使器件恒流特性变得更好。原因是在漏端加上正电压，当沟道出现夹断后，由于浅槽辅助层的作用，会使夹断点更慢的向源端靠近，所以可以说是沟道长度调制效应变小，也就使得器件的恒流特性变的更好，从而利用浅槽辅助层的引入来减弱沟道调制效应，实现在宽电压输入范围内，输出电流的变化率很小。如图4所示，为传统的JFET器件和本发明的带沟道浅槽辅助层的JFET器件在相同条件下的恒流特性对比示意图，线条为实心的正方形、圆形、星型和三角形的代表传统的JFET器件，线条为空心的正方形、圆形、星型和三角形的的代表本发明提出的NewJFET器件。通过对比可得出，当栅压为-1V时，在漏源电压10～80V范围内，电流变化率从普通JFET器件的38.68％降低为新结构的21.74％，可见本发明的恒流精度比常规的JFET器件提高很多。
本发明的器件主要通过硅片制备——外延生长——P+型隔离区注入——N阱沟道区注入——栅极注入——源漏注入——浅槽辅助层形成——接触孔刻蚀——金属淀积、刻蚀——合金——钝化——退火等工艺步骤制备。
实施例1：
本例采用挖槽并填充介质材料层来形成浅槽辅助层，具体为：
第一步：选择片厚约400～700μm，电阻率为0.001～0.005Ω·cm的NTD<111>单晶硅片；
第二步：在硅片表面生长P型外延层5，生长条件为温度1100℃～1150℃，所述P型外延层5的厚度为5～25μm，电阻率为8～12Ω·cm；
第三步：热生长氧化层，厚度为
第四步：采用光刻和离子注入工艺在P型外延层5的两侧分别形成第一P型隔离区7和第二P型隔离区8，具体为：在离子注入之前生长40～100nm厚的氧化层，光刻后进行离子注入，离子注入条件为：剂量1e15～8e15cm-2、能量40～80KeV，再分布条件为：无氧条件，温度1100～1150℃、时间100min～120min；
第五步：采用光刻和离子注入工艺在P型外延层5上层第一P型隔离区7和第二P型隔离区8之间形成n型体沟道区4，具体为：在注入之前生长40～100nm厚的氧化层，光刻后离子注入，离子注入条件为：剂量1e12～5e12cm-2、能量40～80KeV，再分布条件为：无氧条件，温度1100～1150℃、时间230min～250min；
第六步：场氧化层生长，厚度为
第七步：采用光刻工艺在n型体沟道区4上层刻蚀有源区；
第八步：采用光刻和离子注入工艺在n型体沟道区4中形成P+栅极区1，具体为：在注入之前生长40～100nm厚的氧化层，光刻后进行离子注入，离子注入条件为：剂量1e15～8e15cm-2、能量20～40KeV；推阱再分布条件为：无氧条件，温度950～1000℃、时间25min～30min；
第九步：采用光刻和离子注入工艺在n型体沟道区4中形成N+漏极区2和N+源极区3，P+栅极区1位于N+漏极区2和N+源极区3之间；具体为：在注入之前生长40～100nm厚的氧化层，光刻后进行离子注入，离子注入条件为：剂量1e15～8e15cm-2、能量60～80KeV，再分布条件为：无氧条件，温度1100～1150℃、时间230min～250min；
第十步：采用光刻和等离子体干法刻蚀工艺在P+栅极区1靠近N+源极区3的一端刻蚀硅层产生浅槽，并填充二氧化硅或其他绝缘介质形成浅槽辅助层13；
第十一步：采用光刻工艺刻蚀出接触孔；
第十二步：在P+栅极区1的上表面淀积栅极金属11，在N+漏极区2的上表面淀积漏极金属10，在N+源极区3的上表面淀积源极金属12。
Claims (3)
1.一种JFET器件，其元胞结构包括P型衬底(6)和设置在P型衬底(6)上层的P型外延层(5)；所述P型外延层(5)上层设置有n型体沟道区(4)，P型外延层5的两侧分别设置有第一P型隔离区(7)和第二P型隔离区(8)；所述n型体沟道区(4)上层设置有相互独立的P+栅极区(1)、N+漏极区(2)、N+源极区(3)，其中P+栅极区(1)位于N+漏极区(2)和N+源极区(3)之间，所述P+栅极区(1)的上表面设置有栅极金属(11)，所述N+漏极区(2)的上表面设置有漏极金属(10)，所述N+源极区(3)的上表面设置有源极金属(12)；在第一P型隔离区(7)和第二P型隔离区(8)上表面、P型外延层(5)的上表面、P型外延层(5)与漏极金属(10)之间的n型体沟道区(4)上表面、P型外延层(5)与源极金属(12)之间的n型体沟道区(4)上表面、漏极金属(10)、源极金属(12)和栅极金属(11)之间的n型体沟道区(4)的上表面设置有介质层(9)；其特征在于，所述n型体沟道区(4)中设置有浅槽辅助层(13)，所述浅槽辅助层(13)与P+栅极区(1)连接并位于P+栅极区(1)靠近源极N+区(3)的一侧。
2.根据权利要求1所述的一种JFET器件，其特征在于，所述浅槽辅助层(13)为硅浅槽，其内部填充绝缘介质。
3.一种JFET器件的制造方法，其特征在于，包括以下步骤：
第一步：选择片厚约400～700μm，电阻率为0.001～0.005Ω·cm的NTD<111>单晶硅片；
第二步：在硅片表面生长P型外延层(5)，生长条件为温度1100℃～1150℃，所述P型外延层(5)的厚度为5～25μm，电阻率为8～12Ω·cm；
第三步：热生长氧化层，厚度为
第四步：采用光刻和离子注入工艺在P型外延层(5)的两侧分别形成第一P型隔离区(7)和第二P型隔离区(8)，具体为：在离子注入之前生长40～100nm厚的氧化层，光刻后进行离子注入，离子注入条件为：剂量1e15～8e15cm-2、能量40～80KeV，再分布条件为：无氧条件，温度1100～1150℃、时间100min～120min；
第五步：采用光刻和离子注入工艺在P型外延层(5)上层第一P型隔离区(7)和第二P型隔离区(8)之间形成n型体沟道区(4)，具体为：在注入之前生长40～100nm厚的氧化层，光刻后离子注入，离子注入条件为：剂量1e12～5e12cm-2、能量40～80KeV，再分布条件为：无氧条件，温度1100～1150℃、时间230min～250min；
第六步：场氧化层生长，厚度为
第七步：采用光刻工艺在n型体沟道区(4)上层刻蚀有源区；
第八步：采用光刻和离子注入工艺在n型体沟道区(4)中形成P+栅极区(1)，具体为：在注入之前生长40～100nm厚的氧化层，光刻后进行离子注入，离子注入条件为：剂量1e15～8e15cm-2、能量20～40KeV；推阱再分布条件为：无氧条件，温度950～1000℃、时间25min～30min；
第九步：采用光刻和离子注入工艺在n型体沟道区(4)中形成N+漏极区(2)和N+源极区(3)，P+栅极区(1)位于N+漏极区(2)和N+源极区(3)之间；具体为：在注入之前生长40～100nm厚的氧化层，光刻后进行离子注入，离子注入条件为：剂量1e15～8e15cm-2、能量60～80KeV，再分布条件为：无氧条件，温度1100～1150℃、时间230min～250min；
第十步：采用光刻和等离子体干法刻蚀工艺在P+栅极区(1)靠近N+源极区(3)的一端刻蚀硅层产生浅槽，并填充二氧化硅或其他绝缘介质形成浅槽辅助层(13)；
第十一步：采用光刻工艺刻蚀出接触孔；
第十二步：在P+栅极区(1)的上表面淀积栅极金属(11)，在N+漏极区(2)的上表面淀积漏极金属(10)，在N+源极区(3)的上表面淀积源极金属(12)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410225045.9A CN103972302A (zh) | 2014-05-26 | 2014-05-26 | 一种jfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410225045.9A CN103972302A (zh) | 2014-05-26 | 2014-05-26 | 一种jfet器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103972302A true CN103972302A (zh) | 2014-08-06 |
Family
ID=51241592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410225045.9A Pending CN103972302A (zh) | 2014-05-26 | 2014-05-26 | 一种jfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103972302A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2063561A (en) * | 1979-10-18 | 1981-06-03 | Tokyo Shibaura Electric Co | Semiconductor device and manufacturing method therefor |
| JP2004207528A (ja) * | 2002-12-25 | 2004-07-22 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| US20050104065A1 (en) * | 1990-12-25 | 2005-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| CN103646965A (zh) * | 2013-12-25 | 2014-03-19 | 电子科技大学 | 一种jfet器件及其制造方法 |
-
2014
- 2014-05-26 CN CN201410225045.9A patent/CN103972302A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2063561A (en) * | 1979-10-18 | 1981-06-03 | Tokyo Shibaura Electric Co | Semiconductor device and manufacturing method therefor |
| US20050104065A1 (en) * | 1990-12-25 | 2005-05-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| JP2004207528A (ja) * | 2002-12-25 | 2004-07-22 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| CN103646965A (zh) * | 2013-12-25 | 2014-03-19 | 电子科技大学 | 一种jfet器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107316899B (zh) | 半超结器件及其制造方法 | |
| CN103646965B (zh) | 一种jfet器件及其制造方法 | |
| CN107248533A (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN107123684A (zh) | 一种具有宽带隙材料与硅材料复合垂直双扩散金属氧化物半导体场效应管 | |
| CN107644913A (zh) | 一种具有高k电荷补偿纵向双扩散金属氧化物元素半导体场效应晶体管 | |
| CN105679816A (zh) | 一种沟槽栅电荷存储型igbt及其制造方法 | |
| CN104795445A (zh) | 一种低损耗的超结功率器件及其制造方法 | |
| CN107093623A (zh) | 一种具有宽带隙衬底材料的垂直双扩散金属氧化物半导体场效应管 | |
| CN110277439A (zh) | 一种碳化硅倒t形掩蔽层结构的mosfet器件及其制备方法 | |
| CN104201208A (zh) | 一种恒流jfet器件及其制造方法 | |
| CN109273534A (zh) | 一种新型屏蔽栅功率mos的器件 | |
| CN103840012A (zh) | 一种结型场效应晶体管及其制备方法 | |
| CN102709191A (zh) | 一种复合外延制作中压n型系列双扩散型场效应管的制作工艺 | |
| WO2021169381A1 (zh) | 一种优化电特性的dmos | |
| CN107785367A (zh) | 集成有耗尽型结型场效应晶体管的器件及其制造方法 | |
| CN107785365A (zh) | 集成有结型场效应晶体管的器件及其制造方法 | |
| CN103972295A (zh) | 一种jfet器件及其制造方法 | |
| CN105609548A (zh) | 一种半导体器件及其制造方法 | |
| CN105047724A (zh) | 一种横向恒流二极管及其制造方法 | |
| CN104966732B (zh) | GaAs基pHEMT器件及其制备方法 | |
| CN101369538A (zh) | 低导通阻抗功率场效应管vdmos的制作方法 | |
| CN108389895A (zh) | 基于超结的集成功率器件及其制造方法 | |
| CN105448733A (zh) | 一种耗尽型vdmos器件及其制造方法 | |
| CN103730355B (zh) | 一种超结结构的制造方法 | |
| CN110676305A (zh) | 具有低栅电荷特性的垂直沟道器件及制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140806 |
|
| WD01 | Invention patent application deemed withdrawn after publication |