CN103946742A - 半导体装置、显示装置和半导体装置的制造方法 - Google Patents

半导体装置、显示装置和半导体装置的制造方法 Download PDF

Info

Publication number
CN103946742A
CN103946742A CN201280056837.7A CN201280056837A CN103946742A CN 103946742 A CN103946742 A CN 103946742A CN 201280056837 A CN201280056837 A CN 201280056837A CN 103946742 A CN103946742 A CN 103946742A
Authority
CN
China
Prior art keywords
layer
peristome
insulation course
conducting layer
transparency conducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280056837.7A
Other languages
English (en)
Other versions
CN103946742B (zh
Inventor
中田幸伸
藤田哲生
原义仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103946742A publication Critical patent/CN103946742A/zh
Application granted granted Critical
Publication of CN103946742B publication Critical patent/CN103946742B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/4757—After-treatment
    • H01L21/47573—Etching the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Abstract

半导体装置(100)具备：薄膜晶体管(101)；包含第一绝缘层(12)的层间绝缘层(14)；形成在层间绝缘层上，具有第一开口部(15p)的第一透明导电层(15)；覆盖第一透明导电层的第一开口部侧的侧面的电介质层(17)；和隔着电介质层与第一透明导电层的至少一部分重叠的第二透明导电层(19a)，电介质层具有第二开口部(17p)，第一绝缘层具有第三开口部(12p)，层间绝缘层和电介质层具有第一接触孔(CH1)，第一接触孔的侧壁包括第二开口部(17p)的侧面和第三开口部(12p)的侧面，第三开口部的侧面的至少一部分与第二开口部的侧面对齐，第二透明导电层在第一接触孔内与漏极电极接触地形成接触部(105)，当从基板的法线方向看时，接触部的至少一部分与栅极配线层重叠。

Description

半导体装置、显示装置和半导体装置的制造方法
技术领域
本发明涉及具有薄膜晶体管的半导体装置和显示装置，以及具有薄膜晶体管的半导体装置的制造方法。
背景技术
有源矩阵(主动式矩阵)型的液晶显示装置一般包括：按每个像素形成有薄膜晶体管(Thin Film Transistor；也称作“TFT”)作为开关元件的基板(以下称作“TFT基板”)；形成有对置电极和彩色滤光片等的对置基板；设置在TFT基板与对置基板之间的液晶层；和用于对液晶层施加电压的一对电极。
在有源矩阵型的液晶显示装置中，根据其用途，提出并采用各种各样的工作模式。作为工作模式，可以举出：TN(Twisted Nematic：扭转向列)模式、VA(Vertical Alignment：垂直取向)模式、IPS(In-Plane-Switching：面内开关)模式、FFS(Fringe Field Switching：边缘场开关)模式等。
其中，TN模式和VA模式是通过隔着液晶层配置的一对电极对液晶分子施加电场的纵向电场方式的模式。IPS模式和FFS模式是在一个基板设置一对电极对液晶分子在与基板面平行的方向(横向)上施加电场的横向电场方式的模式。在横向电场方式中，液晶分子不会从基板立起，因此与纵向电场方式相比具有能够实现宽视野角的优点。
横向电场方式的工作模式中的IPS模式的液晶显示装置，在TFT基板上，通过金属膜的图案形成，形成一对梳齿电极。因此，存在透射率和开口率下降的问题。与此相对，在FFS模式的液晶显示装置中，通过使形成在TFT基板上的电极透明化，能够改善开口率和透射率。
FFS模式的液晶显示装置例如已在专利文献1和专利文献2等中公开。
在这些显示装置的TFT基板中，在TFT的上方隔着绝缘膜设置有共用电极和像素电极。这些电极中，位于液晶层侧的电极(例如，像素电极)，形成有狭缝状的开口。由此，生成由如下的电力线表示的电场，该电力线从像素电极出发，经过液晶层，进而经过狭缝状的开口，到达共用电极。该电场具有相对于液晶层横向的分量。其结果是能够对液晶层施加横向的电场。
另一方面，近年来，提出了利用氧化物半导体来替代硅半导体，形成TFT的活性层的方案。这种TFT称作“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能够比非晶硅TFT更高速地动作。例如，在专利文献3中，公开了将氧化物半导体TFT用作开关元件的有源矩阵型的液晶显示装置。
现有技术文献
专利文献
专利文献1：日本特开2008-32899号公报
专利文献2：日本特开2002-182230号公报
专利文献3：日本特开2010-230744号公报
发明内容
发明想要解决的技术问题
如以FFS模式的液晶显示装置中使用的TFT基板为代表那样，在TFT上具有两层电极的TFT基板中，如上所述那样，利用透明导电膜形成两层电极的各个电极时，能够使开口率和透射率提高到比IPS模式的液晶显示装置中使用的TFT基板高。另外，通过使用氧化物半导体TFT，能够缩小TFT基板中的晶体管部的尺寸，因此能够进一步改善透射率。
然而，根据液晶显示装置的用途的扩大和要求规格，TFT基板要求更进一步的高精细化和高透射率化。
本发明是鉴于上述情况作出的，其目的在于，提高TFT基板等半导体装置或利用这种半导体装置的液晶显示装置的透射率，并实现高精细化。
解决技术问题的技术方案
本发明的实施方式的半导体装置，其具备：基板；和被保持于上述基板的薄膜晶体管、栅极配线层和源极配线层，
上述栅极配线层包含：栅极配线；和上述薄膜晶体管的栅极电极，
上述源极配线层包含：栅极配线；上述薄膜晶体管的源极电极和漏极电极，
上述薄膜晶体管具有：上述栅极电极；形成在上述栅极电极上的栅极绝缘层；形成在上述栅极绝缘层上的半导体层；上述源极电极；和上述漏极电极，
上述半导体装置的特征在于，还具备：
层间绝缘层，其形成在上述源极电极和上述漏极电极上，至少包括与上述漏极电极的表面接触的第一绝缘层；
第一透明导电层，其形成在上述层间绝缘层上，具有第一开口部；
电介质层，其形成在上述第一透明导电层上，覆盖上述第一透明导电层的上述第一开口部侧的侧面；和
第二透明导电层，其在上述电介质层上以隔着上述电介质层与上述第一透明导电层的至少一部分重叠的方式形成，
上述电介质层具有第二开口部，上述第一绝缘层具有第三开口部，
上述层间绝缘层和上述电介质层具有第一接触孔，上述第一接触孔的侧壁包含上述第二开口部的侧面和上述第三开口部的侧面，上述第三开口部的侧面的至少一部分与上述第二开口部的侧面对齐，
上述第二透明导电层在上述第一接触孔内与上述漏极电极接触，由此，形成有上述第二透明导电层和上述漏极电极接触的接触部，
从上述基板的法线方向看时，上述接触部的至少一部分与上述栅极配线层重叠。
在某实施方式中，上述半导体层为氧化物半导体层。
上述氧化物半导体层可以是IGZO层。
在某实施方式中，从上述基板的法线方向看时，上述接触部的整体与上述栅极配线层重叠。
在某实施方式中，上述层间绝缘层还具有位于上述第一绝缘层与上述第一透明导电层之间的第二绝缘层，上述第一绝缘层为无机绝缘层，上述第二绝缘层为有机绝缘层。
在某实施方式中，上述第二绝缘层具有第四开口部，当从上述基板的法线方向看时，上述第二开口部的轮廓的至少一部分位于上述第四开口部的轮廓的内侧，上述第二绝缘层的上述第四开口部的侧面的至少一部分被上述电介质层覆盖。
在某实施方式中，从上述基板的法线方向看时，上述第二开口部的轮廓整体位于上述第四开口部的轮廓的内侧。
在某实施方式中，上述半导体装置还具有形成在上述基板上的第一连接部，
上述栅极配线层包含第一下部导电层，
上述源极配线层包含与上述第一下部导电层接触地形成的第一上部导电层，
上述第一连接部具备：上述第一下部导电层；上述第一上部导电层；在上述第一上部导电层上延伸设置的上述层间绝缘层和上述电介质层；形成在上述电介质上，与上述第二透明导电层由相同的导电膜形成的上部透明连接层；和形成在上述层间绝缘层与上述电介质层之间，与上述第一透明导电层由相同的导电膜形成的下部透明连接层，
上述层间绝缘层和上述电介质层具有第二接触孔，上述上部透明连接层在上述第二接触孔内与上述第一上部导电层的一部分接触，
上述电介质层具有第三接触孔，上述上部透明连接层在上述第三接触孔内与上述下部透明连接层的一部分接触。
在某实施方式中，上述电介质层具有第五开口部，上述第一绝缘层具有第六开口部，
上述第二接触孔的侧壁包含上述第五开口部的侧面和上述第六开口部的侧面，上述第六开口部的侧面的至少一部分与上述第五开口部的侧面对齐。
在某实施方式中，上述半导体装置还包含形成在上述基板上的端子部，上述栅极配线层包含第二下部导电层，上述源极配线层包含与上述第二下部导电层接触地形成的第二上部导电层，上述端子部具备：上述第二下部导电层；上述第二上部导电层；在上述第二上部导电层上延伸设置的上述第一绝缘层和上述电介质层；和形成在上述电介质层上，与上述第二透明导电层由相同的导电膜形成的外部连接层，
上述第一绝缘层和上述电介质层具有第四接触孔，在上述第四接触孔的侧壁，上述第一绝缘层与上述电介质层的侧面对齐，
上述外部连接层在上述第四接触孔内与上述第二上部导电层的一部分接触。
本发明的另一实施方式的半导体装置，其具备：基板；和被保持于上述基板的薄膜晶体管、栅极配线层、源极配线层和端子部，
上述栅极配线层包含：栅极配线；上述薄膜晶体管的栅极电极；和上述端子部的第二下部导电层，
上述源极配线层包含：源极配线；上述薄膜晶体管的源极电极和漏极电极；和与上述第二下部导电层接触形成的第二上部导电层，
上述薄膜晶体管具有：上述栅极电极；形成在上述栅极电极上的栅极绝缘层；形成在上述栅极绝缘层上的半导体层；上述源极电极；和上述漏极电极，
上述半导体装置的特征在于，还具备：
层间绝缘层，其形成在上述源极电极和上述漏极电极上，至少包括与上述漏极电极的表面接触的第一绝缘层；第一透明导电层，其形成在上述层间绝缘层上，具有第一开口部；电介质层，其形成在上述第一透明导电层上，覆盖上述第一透明导电层的上述第一开口部侧的侧面；和第二透明导电层，其在上述电介质层上以隔着上述电介质层与上述第一透明导电层的至少一部分重叠的方式形成，上述电介质层具有第二开口部，上述第一绝缘层具有第三开口部，
上述层间绝缘层和上述电介质层具有第一接触孔，上述第一接触孔的侧壁包括上述第二开口部的侧面和上述第三开口部的侧面，上述第三开口部的侧面的至少一部分与上述第二开口部的侧面对齐，
上述第二透明导电层在上述第一接触孔内与上述漏极电极接触，由此，形成有上述第二透明导电层和上述漏极电极接触的接触部，
从上述基板的法线方向看时，上述接触部的至少一部分与上述栅极配线层重叠，
上述端子部具备：上述第二下部导电层；上述第二上部导电层；在上述第二上部导电层上延伸设置的上述第一绝缘层和上述电介质层；和形成在上述电介质层上，与上述第二透明导电层由相同的导电膜形成的外部连接层，
上述第一绝缘层和上述电介质层具有第四接触孔，在上述第四接触孔的侧壁，上述第一绝缘层与上述电介质层的侧面对齐，
上述外部连接层在上述第四接触孔内与上述第二上部导电层的一部分接触。
在某实施方式中，上述半导体装置还具备保护层，该保护层在上述半导体层与上述源极和上述漏极电极之间，与上述半导体层的至少作为沟道区域的部分接触地形成。
在某实施方式中，从上述基板的法线方向看时，上述接触部的至少一部分与上述栅极配线或上述栅极电极重叠。
本发明的实施方式的显示装置，具备：上述半导体装置；与上述半导体装置相对地配置的对置基板；和配置在上述对置基板与上述半导体装置之间的液晶层，具有配置成矩阵状的多个像素，上述第二透明导电层按每个像素分离，作为像素电极发挥作用。
在某实施方式中，上述第一透明导电层占各像素的大致整体。
在某实施方式中，上述第二透明导电层在像素内具有狭缝状的多个开口部，上述第一透明导电层至少存在于上述多个开口部的下方，作为共用电极发挥作用。
本发明的实施方式的半导体装置的制造方法是具备薄膜晶体管的半导体装置的制造方法，该半导体装置的制造方法包含：工序(A)，在基板上形成薄膜晶体管的工序，包含：形成包含栅极配线和栅极电极的栅极配线层、在上述栅极电极上形成的栅极绝缘层、在上述栅极绝缘层上形成的半导体层、和包含源极电极和漏极电极的源极配线层的工序；工序(B)，形成覆盖上述薄膜晶体管的层间绝缘层的工序，上述层间绝缘层至少包含与上述漏极电极接触的第一绝缘层；工序(C)，在上述层间绝缘层上，形成具有第一开口部的第一透明导电层的工序；工序(D)，在上述第一透明导电层上和上述第一开口部内，形成电介质层的工序；工序(E)，通过同时对上述电介质层和上述第一绝缘层进行蚀刻，形成使上述漏极电极的一部分露出的第一接触孔的工序，上述第一开口部的侧面被上述电介质层覆盖，不在上述第一接触孔的侧壁露出；和工序(F)，在上述电介质层上和上述第一接触孔内，形成在上述第一接触孔内与上述漏极电极接触的第二透明导电层的工序，从上述基板的法线方向看时，上述第一接触孔内的上述漏极电极与上述第二透明导电层接触的接触部的至少一部分与上述栅极配线层重叠。
在某实施方式中，上述层间绝缘层包括上述第一绝缘层和上述第二绝缘层，上述工序(B)包括：利用无机绝缘膜形成上述第一绝缘层的工序；在上述第一绝缘层上，利用有机绝缘膜形成上述第二绝缘层的工序；和在上述第二绝缘层形成第四开口部的工序，上述工序(D)中，上述电介质层形成在上述第一透明导电层上、上述第一开口部内和上述第四开口部内，上述工序(E)中，上述蚀刻在上述电介质层和上述第一绝缘层被蚀刻且上述第二绝缘层不被蚀刻的条件下进行。
在某实施方式中，上述半导体层为氧化物半导体层。
上述氧化物半导体层可以为IGZO层。
发明效果
根据本发明的实施方法，在包括TFT、形成在TFT上的第一透明导电层、和在第一透明导电层上隔着电介质层形成的第二透明导电层的半导体装置中，能够缩小用于连接TFT的漏极电极和第二透明导电层的接触部，因此能够实现更加高精细的半导体装置。另外，当从基板的法线方向看时，上述接触部的至少一部分配置成与栅极配线层重叠，由此能够提高开口率，实现高透射率化。进而，当作为TFT的活性层使用氧化物半导体层时，能够充分快地对充分大的像素电容充电，该像素电容充分大到能够抑制栅极-漏极间电容(Cgd)的增大所致的引入电压的增大的程度。另外，在本发明的某实施方式中，与专利文献3的启示相反，通过增大CCS，降低引入电压。
另外，根据本发明的实施方式，无需增大掩模数量，而能够高效率地制造如上所述的半导体装置。
附图说明
图1是示意性地表示本发明的实施方式的半导体装置(TFT基板)100的平面结构的一例的图。
图2的(a)和图2的(b)分别为本发明的实施方式的TFT101和接触部105的俯视图和剖视图。
图3的(a)和图3的(b)分别为表示本发明的实施方式的COM-G连接部形成区域104R的一部分的俯视图和剖视图。
图4的(a)和图4的(b)分别为表示本发明的实施方式的S-G连接部形成区域103R的一部分的俯视图和剖视图。
图5的(a)和图5的(b)分别为表示本发明的实施方式的端子部形成区域102R的一部分的俯视图和剖视图。
图6是表示半导体装置100的制造方法的流程的图。
图7是表示在晶体管形成区域101R形成TFT101和接触部105的工序的图，图7的(a1)～(a3)表示剖视图，图7的(b1)～(b3)表示俯视图。
图8是表示在晶体管形成区域101R形成TFT101和接触部105的工序的图，图8的(a4)～(a6)表示剖视图，图8的(b4)～(b6)表示俯视图。
图9是表示在晶体管形成区域101R形成TFT101和接触部105的工序的图，图9的(a7)和图9的(a8)表示剖视图，图9的(b7)和图9的(b8)表示俯视图。
图10是表示在端子部形成区域102R形成端子部102的工序的图，图10的(a1)～(a3)表示剖视图，图10的(b1)～(b3)表示俯视图。
图11是表示在端子部形成区域102R形成端子部102的工序的图，图11的(a4)～(a6)表示剖视图，图11的(b4)～(b6)表示俯视图。
图12是表示在端子部形成区域102R形成端子部102的工序的图，图12的(a7)和图12的(a8)表示剖视图，图12的(b7)和图12的(b8)表示俯视图。
图13是表示在S-G连接部形成区域103R形成S-G连接部103的工序的图，图13的(a1)～(a3)表示剖视图，图13的(b1)～(b3)表示俯视图。
图14是表示在S-G连接部形成区域103R形成S-G连接部103的工序的图，图14的(a4)～(a6)表示剖视图，图14的(b4)～(b6)表示俯视图。
图15是表示在S-G连接部形成区域103R形成S-G连接部103的工序的图，图15的(a7)和图15的(a8)表示剖视图，图15的(b7)和图15的(b8)表示俯视图。
图16是表示在COM-G连接部形成区域104R形成COM-G连接部104的工序的图，图16的(a1)～(a3)表示剖视图，图16的(b1)～(b3)表示俯视图。
图17是表示在COM-G连接部形成区域104R形成COM-G连接部104的工序的图，图17的(a4)～(a6)表示剖视图，图17的(b4)～(b6)表示俯视图。
图18是表示在COM-G连接部形成区域104R形成COM-G连接部104的工序的图，图18的(a7)和图18的(a8)表示剖视图，图18的(b7)和图18的(b8)表示俯视图。
图19的(a)和图19的(b)分别为变形例的接触部105(2)的剖视图和俯视图。
图20的(a)和图20的(b)分别为变形例的接触部105(3)的剖视图和俯视图。
图21是例示COM-G连接部的变形(variation)和COM-S连接部的俯视图，图21的(a)和图21的(c)分别表示COM-G连接部104(1)和104(2)，图21的(b)表示COM-S连接部。
图22是例示S-G连接部的变形的俯视图，图22的(a)和图22的(b)分别表示S-G连接部103(1)和103(2)。
图23是例示端子部的变形的俯视图，图23的(a)～(e)分别表示端子部102(1)～102(5)。
图24是例示本发明的实施方式的液晶显示装置1000的示意性剖视图。
具体实施方式
以下，参照附图，对本发明的实施方式的半导体装置、显示装置和半导体装置的制造方法进行说明。其中，本发明的范围并不限于以下的实施方式。
(实施方式1)
本发明的半导体装置的实施方式1是有源矩阵型的液晶显示装置中使用的TFT基板。下面，以FFS模式的显示装置中使用的TFT基板为例进行说明。其中，本实施方式的半导体装置在基板上具有TFT和两层的透明导电层即可，广泛地包含其他工作模式的液晶显示装置、除液晶显示装置之外的各种显示装置、电子设备等中使用的TFT基板。
图1是示意性地示出本实施方式的半导体装置(TFT基板)100的平面结构的一例的图。半导体装置100具有：对显示起作用的显示区域(有源区域)120和位于显示区域120的外侧的周边区域(边缘区域)110。
在显示区域120，形成有多个栅极配线G和多个源极配线S，由这些配线包围的各个区域成为“像素”。如图所示，多个像素配置成矩阵状。在各像素，形成有像素电极(未图示)。虽未图示，但在各像素中，在多个源极配线S与多个栅极配线G的各交点的附近，形成有作为有源元件的薄膜晶体管(TFT)。各TFT通过接触部与像素电极电连接。在本说明书中，将形成TFT和接触部的区域称作“晶体管形成区域101R”。另外，在本实施方式中，在像素电极的下方，设置有隔着电介质层(绝缘层)与像素电极相对的共用电极(未图示)。对共用电极施加共用信号(COM信号)。
在周边区域110，形成有用于将栅极配线G或源极配线S与外部配线电连接的端子部102。另外，在各源极配线S与端子部102之间，也可以形成有与栅极配线G由相同的导电膜形成的用于与连接配线连接的S-G连接部(从源极配线S到栅极配线G的转接部)103。这种情况下，该连接配线在端子部102处与外部配线连接。在本说明书中，形成多个端子部102的区域称为“端子部形成区域102R”，形成S-G连接部103的区域称为“S-G连接部形成区域103R”。
另外，在图示的例子中，在周边区域110，形成有用于对共用电极施加COM信号的COM信号用配线SCOM、GCOM、连接共用电极和COM信号用配线GCOM的COM-G连接部(未图示)、和连接共用电极和COM信号用配线SCOM的COM-S连接部(未图示)。此处，COM信号用配线SCOM、GCOM以包围显示区域120的方式设置成环状，但是COM信号用配线SCOM、GCOM的平面形状(俯视时的形状)并没有特别限定。
在此例中，与源极配线11平行延伸的COM信号用配线SCOM与源极配线11由相同的导电膜形成，与栅极配线3平行延伸的COM信号用配线GCOM与栅极配线3由相同的导电膜形成。这些COM信号用配线SCOM、GCOM例如在周边区域110中，在显示区域120的各角部的附近相互电连接。另外，用于形成COM信号用配线的导电膜不限于上述内容。也可以是所有COM信号用配线与栅极配线3由相同的导电膜形成或与源极配线11由相同的导电膜形成。
用于将COM信号用配线GCOM和共用电极连接的COM-G连接部也可以在周边区域110，在相邻的源极配线S之间，配置成不与S-G连接部103重叠。在本说明书中，形成COM-G连接部的区域称作“COM-G连接部形成区域104R”。
虽未图示，但也可以在周边区域110，配置有用于将COM信号用配线SCOM和共用电极连接的COM-S连接部。
另外，根据应用半导体装置100的显示装置的工作模式，对置电极也可以不是共用电极。这种情况下，也可以不在周边区域110，形成COM信号用配线和COM-G连接部。另外，在将半导体装置100应用于纵向电场驱动方式的工作模式的显示装置的情况下等，也可以使隔着电介质层与像素电极相对配置的透明导电层作为电极发挥作用。
<晶体管形成区域101R>
本实施方式的半导体装置100按每个像素具有TFT101和用于将TFT101与像素电极连接的接触部105。在本实施方式中，接触部105也设置在晶体管形成区域101R。
图2的(a)和图2的(b)分别是本实施方式的TFT101和接触部105的俯视图和剖视图。另外，在图2的(b)所示的剖视图中，相对于基板1倾斜的面(楔形部等)用台阶状的线表示，但是实际上为平滑的倾斜面。本申请的其他剖视图中也一样。
在晶体管形成区域101R，形成有TFT101、覆盖TFT101的绝缘层14、配置在绝缘层14的上方的第一透明导电层15、和隔着电介质层(绝缘层)17配置在第一透明导电层15上的第二透明导电层19a。在本说明书中，将形成在第一透明导电层15与TFT101之间的绝缘层14称为“层间绝缘层”，将形成在第一透明导电层15与第二透明导电层19a之间，与这些导电层15、19a形成电容的绝缘层称作“电介质层”。本实施方式的层间绝缘层14包括与TFT101的漏极电极接触地形成的第一绝缘层12和形成在其上的第二绝缘层13。
TFT101包括：栅极电极3a；形成在栅极电极3a上的栅极绝缘层5；形成在栅极绝缘层5上的半导体层7a；和以与半导体层7a接触的方式形成的源极电极11s和漏极电极11d。当从基板1的法线方向看时，半导体层7a中至少作为沟道区域的部分配置成隔着栅极绝缘层5与栅极电极3a重叠。
栅极电极3a利用与栅极配线3相同的导电膜，与栅极配线3形成为一体。在本说明书中，利用与栅极配线3相同的导电膜形成的层统称为“栅极配线层”。因此，栅极配线层包含栅极配线3和栅极电极3a。栅极配线3包含作为TFT101的栅极发挥作用的部分，该部分构成上述的栅极电极3a。另外，在本说明书中，有时也将栅极电极3a和栅极配线3一体形成的图案称作“栅极配线3”。可以为：当从基板1的法线方向看栅极配线3时，栅极配线3具有在规定方向延伸的部分和从该部分在与上述规定方向不同的方向上延伸的延伸部分，延伸部分作为栅极电极3a发挥作用。或者，也可以为：当从基板1的法线方向看时，栅极配线3具有以固定的宽度在规定的方向延伸的多个直线部分，各直线部分的一部分与TFT101的沟道区域重叠，作为栅极电极3a发挥作用。
源极电极11s和漏极电极11d与源极电极11由相同的导电膜形成。在本说明书中，利用与源极配线11相同的导电膜形成的层统称为“源极配线层”。因此，源极配线层包括源极配线11、源极电极11s和漏极电极11d。源极电极11s与源极配线11电连接。此处，源极电极11s与源极配线11形成为一体。可以为：源极配线11具有在规定方向上延伸的部分和从该部分在与上述规定方向不同的方向上延伸的延伸部分，延伸部分作为源极电极11s发挥作用。
层间绝缘层14和电介质层17具有到达TFT101的漏极电极11d的表面的(使漏极电极11d露出)的接触孔CH1。漏极电极11d和第二透明导电层19a在接触孔CH1内接触，形成接触部105。另外，在本说明书中，“接触部105”不是指接触孔整体，而是指TFT101的漏极电极11d和第二透明导电层19a接触的部分。
另外，如图所示，可以构成为：栅极绝缘层5具有第一栅极绝缘层5A和形成在其上的第二栅极绝缘层5B的叠层结构。另外，可以构成为：以覆盖半导体层7a中至少作为沟道区域的区域的方式形成有保护层9。源极和漏极电极11s、11d可以分别在设置于保护层9的开口部内与半导体层7a接触。
层间绝缘层14中位于TFT101侧的第一绝缘层12例如为无机绝缘层，以与漏极电极11d的一部分接触的方式形成。绝缘层12作为钝化层发挥作用。形成在第一绝缘层12上的第二绝缘层13可以是有机绝缘膜。另外，在图示的例子中，层间绝缘层14具有两层结构，但是也可以是仅由第一绝缘层12构成的单层结构，还可以是三层以上的叠层结构。
第一透明导电层15例如作为共用电极发挥作用。第一透明导电层15具有开口部15p。当从基板1的法线方向看时，接触孔CH1配置在开口部15p的内部。第一透明导电层15的开口部15p侧的侧面被电介质层17覆盖，不在接触孔CH1的侧壁露出。在此例中，第一透明导电层15在各像素中占大致整体。第一透明导电层15的外缘也可以与各像素的外缘(在各像素中使可见光透射的区域的外缘)大致对齐。第一透明导电层15优选在像素内不具有除用于形成接触部105的开口部以外的开口部。
第二透明导电层19a例如作为像素电极发挥作用。在此例中，第二透明导电层19a按每个像素分离。另外，具有狭缝状的多个开口部。
当从基板1的法线方向看时，第二透明导电层19a的至少一部分配置成隔着电介质层17与第一透明导电层15重叠。因此，在这些导电层15、19a重叠的部分，形成电容。该电容能够具有作为显示装置的辅助电容的功能。第二透明导电层19a在接触孔CH1内的接触部105处与TFT101的漏极电极11d接触。
当从基板1的法线方向看时，接触部105的至少一部分配置为与栅极配线层(此处为栅极配线3或栅极电极3a)重叠。
此处，利用图2的(a)，对接触部105和接触孔CH1的形状进行说明。图2的(a)中，分别用线15p、17p、13p表示第一透明导电层15、电介质层17和第二绝缘层13的开口部的轮廓的一例。
另外，在本说明书中，形成在各层的开口部的侧面不与基板1垂直，开口部的大小根据深度而变化的情况下(例如具有楔形形状的情况)，使开口部最小的深度处的轮廓称作“开口部的轮廓”。因此，在图2的(a)中，例如第二绝缘层13的开口部13p的轮廓是第二绝缘层13的底面(第二绝缘层13与第一绝缘层12之界面)处的轮廓。
开口部17p、13p均配置在第一透明导电层15的开口部15p的内部。因此，第一透明导电层15不在接触孔CH1的侧壁露出，在接触部105中，只有第二透明导电层19a与漏极电极11d电连接。开口部17p、13p配置成至少一部分重叠。这些开口部17p、13p重叠的部分相当于与漏极电极11d接触的第一绝缘层12的开口部12p。在本实施方式中，以电介质层17的开口部17p的轮廓的至少一部分位于第二绝缘层13的开口部13p的轮廓的内部的方式，配置开口部17p、13p。在图示的例子中，电介质层17的开口部17p和第二绝缘层13的开口部13p局部重叠，开口部17p的轮廓的左侧的边的一部分位于开口部13p的轮廓的内部。
如后所述，接触孔CH1通过同时对电介质层17和第一绝缘层12进行蚀刻而形成。因此，第一绝缘层12的开口部12p侧的侧面(下面，有时略作“开口部的侧面”)的至少一部分与电介质层17的开口部17p侧的侧面对齐(图2的(b)所示的接触孔CH1的左侧的侧壁)。另外，在本说明书中，不同的两个以上的层的“侧面对齐”不仅包括这些层的侧面沿垂直方向成一平面的情形，还包括这些层的侧面连续地构成楔形形状等的倾斜面的情形。这样的结构能够通过利用相同的掩模对这些层进行蚀刻等而得到。
电介质层17和第一绝缘层12的蚀刻也可以在不对构成层间绝缘层14的其他绝缘层(此处为第二绝缘层13)进行蚀刻的条件下进行。例如，使用有机绝缘膜作为第二绝缘层13的情况下，可以在第二绝缘层13形成开口部13p后，以第二绝缘层13为蚀刻掩模，进行电介质层17和第一绝缘层12的蚀刻。由此，第一绝缘层12的开口部12p侧的侧面的一部分与第二绝缘层13的开口部13p侧的侧面对齐(图2的(b)所示的接触孔CH1的右侧的侧壁)。另外，虽在后面描述，但根据第二绝缘层13的开口部13p和电介质层17的开口部17p的配置关系的不同，存在第一绝缘层12的开口部12p的侧面整体与电介质层17的开口部17p的侧面对齐或者与第二绝缘层13的开口部13p的侧面对齐的情况。
这样的接触部105例如通过如下的方法形成。首先，在基板1上形成TFT101。接着，以覆盖TFT101的方式，形成至少与TFT101的漏极电极11d接触的第一绝缘层12。然后，在第一绝缘层12上，形成具有开口部15p的第一透明导电层15。然后，在第一透明导电层15上和开口部15p内，形成电介质层17。接着，在开口部15p内，同时对电介质层17和第一绝缘层12进行蚀刻而形成接触孔CH1，使漏极电极11d的表面露出。接着，在电介质层17上和接触孔CH1内，以与漏极电极11d的表面接触的方式，形成第二透明导电层19a。另外，也可以如图示的例子所示，在形成第一绝缘层12后，形成第一透明导电膜15之前，例如利用有机绝缘膜形成第二绝缘层13。接触部105的更具体的制造工序如后所述。
本实施方式的接触部105具有上述的结构，因此，根据本实施方式，能实现如下的优点。
(1)接触部105的缩小化
根据现有技术的结构(例如专利文献2中公开的结构)，需要分开形成将漏极电极和共用电极连接的接触部、和将共用电极和像素电极连接的接触部，存在无法减小接触部所要求的面积的问题。另外，当想要在一个接触孔内，将漏极电极经共用电极与像素电极连接时，在接触孔内配置两层的透明导电层，致使接触孔所要求的面积变大。
与此相对，根据本实施方式，能够在接触孔CH1内，不使第一透明导电层15露出，而在接触孔CH1内，使第二透明导电层19a与漏极电极11d直接接触。因此，能够实现更有效的布局，与现有技术相比，能够缩小接触孔CH1和接触部105。其结果是，能够实现更高精细的TFT基板。
(2)接触部105的配置所带来的高透射率化
在专利文献1～3中公开的结构中，当从基板的法线方向看时，将漏极电极和像素电极连接的接触部配置在用于使像素内的光透射的区域内，不与栅极配线重叠(例如专利文献1的图12、专利文献2的图1、专利文献3的图5等)。因此，由于接触部的原因，像素的开口率(透射率)下降。
与此相对，在本实施方式中，当从基板1的法线方向看时，将TFT101的漏极电极11d和第二透明导电层19a连接的接触部105配置成与栅极配线层(例如栅极配线3或栅极电极3a)重叠。因此，与现有技术相比，更能够抑制接触部105所致的开口率的下降，能够实现高透射率化，另外，能够得到更高精细的TFT基板。另外，接触部105可以不与栅极配线3重叠。这种情况下，也只要接触部105的至少一部分与构成栅极配线层的其他的部分重叠，就能得到这种效果。但是，接触部105优选配置为与栅极配线3或栅极电极3a重叠，进一步优选配置为与栅极配线3中在规定方向延伸的直线部分重叠。
在本实施方式中，如上述(1)中所说明那样，能够减小接触部105的面积，因此无需增大栅极配线3的宽度，就能够将接触部105整体配置为与栅极配线3重叠。由此，能够更有效地提高透射率，能够实现进一步的高精细化。
而且，优选在想要形成接触部105的区域，漏极电极11d的宽度设定成比栅极配线3的宽度充分小，将漏极电极11d整体配置为与栅极配线3重叠。例如，在图2的(a)所示的俯视图中，也可以将各个电极图案设定为，栅极电极3a的边缘与漏极电极11d的边缘的距离为2μm以上。由此，能够抑制漏极电极11d所致的透射率的下降。而且，能够将对准偏移(alignment)所致的Cgd的变动抑制得较小，因此能够提高液晶显示装置的可靠性。
(3)漏极电极11d的表面保护
如上所述，在本实施方式中，在第一透明导电层15的开口部15p内，形成接触部105。因此，如上所述，能够在第一绝缘层12覆盖漏极电极11d的表面的状态下，进行至电介质层17的形成，即将形成第二透明导电层19a之前，通过对电介质层17和第一绝缘层12同时进行蚀刻，使漏极电极11d露出。当利用这样的工艺(process)时，无需在使漏极电极11d露出的状态下进行多个工序，能够抑制在漏极电极11d的表面产生的工艺损伤(process damage)。结果是，能够形成电阻更低、且稳定的接触部105。
(4)透明辅助电容所带来的高透射率化
在本实施方式中，第二透明导电层19a的至少一部分配置为隔着电介质层17与第一透明导电层15重叠，从而形成电容。该电容作为辅助电容发挥作用。可通过适当调整电介质层17的材料和厚度、形成电容的部分的面积等，得到具有期望电容的辅助电容。因此，在像素内，无需利用例如与源极配线相同的金属膜等，另外形成辅助电容。因此，能够抑制使用了金属膜的辅助电容的形成所致的开口率的下降。
在本实施方式中，作为TFT101的活性层使用的半导体层7a没有特别限定，优选例如为In-Ga-Zn-O类的非晶氧化物半导体(IGZO层)等的氧化物半导体层。氧化物半导体具有比非晶硅半导体高的迁移率，因此能够减少TFT101的尺寸。除此之外，氧化物半导体TFT应用于本实施方式的半导体装置时，还具有如下的优点。
在本实施方式中，接触部105配置为与栅极配线层(此处为与栅极配线3)重叠，提高了像素的开口率。因此，Cgd比现有技术变大。通常，设计成将Cgd相对于像素电容的比：Cgd/[Cgd+(CLC+CCS)]控制在低于规定的值，因此，Cgd增大多少，像素电容(CLC+CCS)也需要相应地增加多少。然而，即使像素电容得以增大，在非晶硅TFT中，也会产生无法以现有技术的帧频率写入的问题。这样，在使用现有技术的非晶硅TFT的半导体装置中，接触部配置成与栅极配线重叠的结构，与显示装置所要求的其他的特性无法同时实现，因此没有被实际应用，未曾采用这种结构。
与此相对，在本实施方式中，利用由上述的第一和第二透明导电层15、19a和电介质层17构成的辅助电容，增大CCS。另外，导电层15、19a均是透明的，因此即使形成这种辅助电容，透射率也不会下降。因此，能够增加像素电容，从而能够将Cgd相对于像素电容的上述比控制得充分小。而且，当在本实施方式中应用氧化物半导体TFT时，即使像素电容增加，也因为氧化物半导体的迁移率高，所以能够以与现有技术同等的帧频率进行写入。因此，能够维持写入速度，将Cgd/[Cgd+(CLC+CCS)]控制得充分小，并且能够将开口率提高与接触部105的面积相当的量。
在将本实施方式的半导体装置100应用于FFS模式的液晶显示装置的情况下，第二透明导电层19a按每个像素分离，作为像素电极发挥作用。各第二透明导电层19a(像素电极)优选具有多个狭缝状的开口部。另一方面，第一透明导电层15只要至少配置在像素电极的狭缝状的开口部下，就能够作为像素电极的对置电极发挥作用，对液晶分子施加横向电场。优选第一透明导电层15在各像素中，形成为占栅极配线3、源极配线11等的未形成金属膜的区域(透射光的区域)的大致整体。在本实施方式中，第一透明导电层15占像素的大致整体(除用于形成接触部105的开口部15p以外)。由此，能够使第一透明导电层15中与第二透明导电层19a重叠的部分的面积增大，因此能够使辅助电容的面积增加。另外，当第一透明导电层15占像素的大致整体时，能够实现来自形成在比第一透明导电层15靠下侧的位置的电极(或者配线)的电场，被第一透明导电层15屏蔽的优点。第一透明导电层15相对于像素的占有面积例如优选为80％以上。
另外，本实施方式的半导体装置100也能够应用于FFS模式以外的工作模式的显示装置。例如为了应用于VA模式等纵向电场驱动方式的显示装置，将第二透明导电层19a作为像素电极发挥作用，在像素内形成透明的辅助电容，也可以在像素电极与TFT101之间，形成电介质层17和第一透明导电层15。
<COM-G连接部形成区域104R>
图3的(a)和图3的(b)分别是表示本实施方式的COM-G连接部形成区域104R的一部分的俯视图和剖视图。
在形成于COM-G连接部形成区域104R的各COM-G连接部104中，将下部导电层3cg和例如与作为共用电极的第一透明导电层15由相同的导电膜形成的下部透明连接层15cg，经上部透明连接层19cg连接。下部导电层3cg也可以由构成栅极配线层的导电膜，即与栅极配线3相同的导电膜形成。上部透明连接层19cg也可以例如与作为像素电极的第二透明导电层19a由相同的导电膜形成。
对具体的结构进行说明。COM-G连接部104具有：用于连接下部导电层3cg和上部透明连接层19cg的Pix-G连接部；和用于连接上部透明连接层19cg和下部透明连接层15cg的COM-Pix连接部。
COM-G连接部104包括：形成在基板1上的下部导电层3cg；以覆盖下部导电层3cg的方式延伸设置的栅极绝缘层5和保护层9；在设置于栅极绝缘层5和保护层9的开口部9u内与下部导电层3cg接触的上部导电层11cg；以覆盖上部导电层11cg的方式延伸设置的层间绝缘层14和电介质层17；在层间绝缘层14与电介质层17之间，与第一透明导电层由相同的透明导电膜形成的下部透明连接层15cg；和在电介质层17上，与第二透明导电层19a由相同的透明导电膜形成的上部透明连接层19cg。上部透明连接层19cg在形成于层间绝缘层14和电介质层17的接触孔CH2内与上部导电层11cg接触(Pix-G连接部)。在该形成Pix-G连接部的区域，没有形成下部透明连接层15cg。另外，上部透明连接层19cg在形成于电介质层17的开口部(接触孔)17v内与下部透明连接层15cg接触(COM-Pix连接部)。
这样，在COM-G连接部104，上部导电层11cg不与下部透明连接层15cg直接接触，而经上部透明连接层19cg连接。由此，如前所述，即使在利用同时对第一绝缘层12和电介质层17进行蚀刻的工艺来形成TFT101的情况下，也能够确保下部导电层3cg与下部透明连接层15cg的电连接。另外，根据这种结构，与下部导电层3cg和下部透明连接层15cg直接接触的结构相比，COM-G连接部104所要求的面积增大与COM-Pix连接部相当的量。
在本实施方式中，下部透明连接层15cg与作为共用电极的第一透明导电层15连接。例如，下部透明连接层15cg和第一透明导电层15形成为一体。下部导电层3cg既可以是COM信号用配线GCOM(图1)的一部分，也可以与COM信号用配线GCOM连接。因此，第一透明导电层15经由COM-G连接部104，与COM信号用配线GCOM电连接。另外，COM信号用配线GCOM通过端子部102与外部配线连接，从外部输入规定的COM信号。
设置于栅极绝缘层5和保护层9的开口部9u也可以通过同时对栅极绝缘层5和保护层9进行蚀刻而形成。这种情况下，栅极绝缘层5和保护层9的开口部9u侧的侧面对齐。另外，在开口部9u的周缘，在下部导电层3cg与上部导电层11cg之间，优选存在这些绝缘层5、9。另外，在图示的例子中，上部导电层11cg配置为与下部导电层3cg的上表面和端面接触，但是如后所述，上部导电层11cg也可以仅在下部导电层3cg的上表面接触。
接触孔CH2与所述的用于形成接触部105的接触孔CH1一样，能够通过统一对电介质层17和第一绝缘层12进行蚀刻而形成。电介质层17的开口部17u、第二绝缘层13的开口部13u和第一绝缘层12的开口部12u的形状和配置可以与上述的接触部105的各层的开口部的形状和配置相同。例如，开口部17u的轮廓的至少一部分配置在开口部13u的内部。由此，在接触孔CH2的侧壁，第一绝缘层12的开口部12u的侧面的至少一部分与电介质层17的开口部17u的侧面对齐。
<S-G连接部形成区域103R>
图4的(a)和图4的(b)分别是表示本实施方式的S-G连接部形成区域103R的一部分的俯视图和剖视图。
形成在S-G连接部形成区域103R的各S-G连接部103包括：形成在基板1上的下部导电层3sg；以覆盖下部导电层3sg的方式延伸设置的栅极绝缘层5和保护层9；在设置于这些绝缘层5、9的开口部9r内与下部导电层3sg接触的上部导电层11sg；和以覆盖上部导电层11sg的方式延伸设置的层间绝缘层12、13和电介质层17。
本实施方式的S-G连接部103具有下部导电层3sg与上部导电层11sg直接接触的结构。因此，与例如经像素电极所使用的透明导电膜等的其他导电层将下部导电层3sg和上部导电层11sg连接的结构相比，能够形成尺寸更小、电阻更低的S-G连接部103。
下部导电层3sg例如与栅极配线3由相同的导电膜形成。上部导电层11sg例如与源极配线11由相同的导电膜形成。换而言之，栅极配线层包含下部导电层3sg，源极配线层包含上部导电层11sg。在本实施方式中，上部导电层11sg与源极配线11连接，且下部导电层3sg与端子部(源极端子部)102的下部导电层3t连接。由此，能够使源极配线11经S-G连接部103与端子部102连接。
设置于栅极绝缘层5和保护层9的开口部9r也可以通过同时对栅极绝缘层5和保护层9进行蚀刻而形成。这种情况下，栅极绝缘层层5和保护层9的开口部9r侧的侧面对齐。
在S-G连接部103中，在开口部9r的周缘，在下部导电层3sg与上部导电层11sg之间，优选存在绝缘层(此处为栅极绝缘层5和保护层9)。在图示的例子中，上部导电层11sg配置为与下部导电层3sg的上表面和端面接触，但如后所述，上部导电层11sg也可以仅与下部导电层3sg的上表面接触。
根据本实施方式的S-G连接部103，金属彼此(下部导电层3sg和上部导电层11sg)能够直接接触，因此与例如经透明导电膜连接这些金属的情况相比，能够将S-G连接部103的电阻抑制得较低。另外，能够减少S-G连接部103的尺寸，因此有助于进一步的高精细化。
<端子部形成区域102R>
图5的(a)和图5的(b)分别是表示本实施方式的端子部形成区域102R的一部分的俯视图和剖视图。
形成于端子部形成区域102R的各端子部102具备：形成在基板1上的下部导电层3t；以覆盖下部导电层3t的方式延伸设置的栅极绝缘层5和保护层9；在设置于栅极绝缘层5和保护层9的开口部9q内与下部导电层3t接触的上部导电层11t；以覆盖上部导电层11t的方式延伸设置的第一绝缘层12和电介质层17；和在设置于第一绝缘层12和电介质层17的开口部17q内与上部导电层11t接触的外部连接层19t。在端子部102中，经上部导电层11t，确保外部连接部19t与下部导电层3t的电连接。
在图示的例子中，下部导电层3t例如与栅极配线3由相同的导电膜形成。下部导电层3t也可以与栅极配线3连接(栅极端子部)。或者，也可以经由S-G连接部与源极配线11连接(源极端子部)。上部导电层11t例如与源极配线11由相同的导电膜形成。外部连接层19t也可以与第二透明导电层19由相同的导电膜形成。
栅极绝缘层5和保护层9的开口部9q可以通过同时对栅极绝缘层5和保护层9进行蚀刻而形成。这种情况下，栅极绝缘层5和保护层9的开口部9q侧的侧面对齐。
第一绝缘层12和电介质层17的开口部17q优选通过同时对电介质层17和第一绝缘层12进行蚀刻而形成。这种情况下，电介质层17和第一绝缘层12的开口部17q侧的侧面对齐。
在端子部102中，优选在开口部9q的周缘，在下部导电层3t与上部导电层11t之间，存在绝缘层(此处为栅极绝缘层5和保护层9)。同样，优选在开口部13q的周缘，在上部导电层11t与外部连接层19t之间，存在绝缘层(此处为第一绝缘层12和电介质层17)。根据这种结构，能够实现冗长结构，因此能够形成可靠性高的端子部102。
<液晶显示装置的结构>
此处，对利用本实施方式的半导体装置100的液晶显示装置的结构进行说明。图24是例示本实施方式的液晶显示装置1000的示意性剖视图。
如图24所示，液晶显示装置1000包括：隔着液晶层930相对的TFT基板100(与实施方式1的半导体装置100对应)和对置基板900；配置在TFT基板100和对置基板900各自的外侧的偏光板910和920；和使显示用的光向TFT基板100射出的背光单元940。在TFT基板100中，第二透明导电层19a按每个像素隔开间隔，作为像素电极发挥作用。在各像素电极设置有狭缝(未图示)。第一透明导电层15至少在像素电极的狭缝的下方隔着电介质层17存在，作为共用电极发挥作用。
虽未图示，但在TFT基板100的周边区域，配置有驱动多个扫描线(栅极总线)的扫描线驱动电路和驱动多个信号线(数据总线)的信号线驱动电路。扫描线驱动电路和信号线驱动电路与配置在TFT基板100的外部的控制电路连接。根据控制电路的控制，从扫描线驱动电路向多个扫描线供给用于切换TFT的导通-截止的扫描信号，从信号线驱动电路向多个信号线供给显示信号(对作为像素电极的第二透明导电层19a施加的施加电压)。另外，参照图1，如前所述，在作为共用电极的第一透明导电层15，经COM信号用配线供给COM信号。
对置基板900包括彩色滤光片950。彩色滤光片950在三原色显示的情况下，分别包括与像素对应配置的R(红)滤光片、G(绿)滤光片、和B(蓝)滤光片。
在液晶显示装置1000中，根据TFT基板100的作为共用电极的第一透明导电层15与作为像素电极的第二透明导电层19a之间施加的电位差，液晶层930的液晶分子按每个像素取向，进行显示。
<半导体装置100的制造方法>
下面，参照附图，对本实施方式的半导体装置100的制造方法的一例进行说明。
此处，以如下的方法为例进行说明，该方法为在基板1上，同时形成具有在前面参照图2～图5进行说明的结构的TFT101、接触部105、端子部102、S-G连接部103和COM-G连接部104的方法。另外，本实施方式的制造方法并不限于以下说明的例子。另外，也能够适当变更TFT101、接触部105、端子部102、S-G连接部103和COM-G连接部104各自的结构。
图6是表示本实施方式的半导体装置100的制造方法的流程的图。在此例中，在步骤1～8中分别使用掩模，总共使用8个掩模。
图7～图9是表示在晶体管形成区域101R，形成TFT101和接触部105的工序的图，各图的(a1)～(a8)是剖视图，(b1)～(b8)是俯视图。各图的(a1)～(a8)表示沿所对应的俯视图(b1)～(b8)的A-A’线的剖面。
图10～图12是表示在端子部形成区域102R，形成端子部102的工序的图，各图的(a1)～(a8)是剖视图，(b1)～(b8)是俯视图。各图的(a1)～(a8)表示沿所对应的俯视图(b1)～(b8)的B-B’线的剖面。
图13～图15是表示在S-G连接部形成区域103R，形成S-G连接部103的工序的图，各图的(a1)～(a8)是剖视图，(b1)～(b8)是俯视图。各图的(a1)～(a8)表示沿所对应的俯视图(b1)～(b8)的C-C’线的剖面。
图16～图18是表示在COM-G连接部形成区域104R，形成COM-G连接部104的工序的图，各图的(a1)～(a8)是剖视图，(b1)～(b8)是俯视图。各图的(a1)～(a8)表示沿所对应的俯视图(b1)～(b8)的D-D’线的剖面。
另外，图7～图18的(a1)和(b1)与图6所示的步骤1对应。同样，图7～图18的(a2)～(a8)以及(b2)～(b8)分别与步骤2～8对应。
步骤1：栅极配线形成工序(图7、图10、图13和图16的(a1)、(b1))
首先，在基板1上，形成未图示的栅极配线用金属膜(厚度：例如为50nm以上500nm以下)。栅极配线用金属膜通过溅射法等形成于基板1上。
接着，通过对栅极配线用金属膜进行图案形成，形成包含栅极配线3的栅极配线层。此时，如图7的(a1)、图7的(b1)所示，在晶体管形成区域101R，通过栅极配线用金属膜的图案形成，将TFT101的栅极电极3a与栅极配线3形成为一体。在此例中，栅极配线3的一部分成为栅极电极3a。同样，在端子部形成区域102R，形成端子部102的下部导电层3t(图10的(a1)、图10的(b1))，在S-G连接部形成区域103R，形成S-G连接部103的下部导电层3sg(图13的(a1)、图13的(b1))，在COM-G连接部形成区域104R，形成COM-G连接部104的下部导电层3cg(图16的(a1)、图16的(b1))。
作为基板1，例如能够使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
栅极配线用金属膜的材料并没有特别限定。能够适当使用铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等金属或其合金，或包含该金属氮化物的膜。另外，也可以使用将这些膜叠层得到的叠层膜。此处，使用由Cu(铜)/Ti(钛)构成的叠层膜。作为上层的Cu层的厚度例如为300nm，作为下层的Ti层的厚度例如为30nm。图案形成是通过公知的光刻法，形成抗蚀剂掩模(未图示)后，除去未被抗蚀剂掩模覆盖的部分的栅极配线用金属膜而进行的。图案形成之后，除去抗蚀剂掩模。
步骤2：栅极绝缘层和半导体层形成工序(图7、图10、图13、图16的(a2)、(b2))
接着，如图7、图10、图13和图16的(a2)、(b2)所示，在基板1上，以覆盖栅极电极3a、下部导电层3t、3sg、3cg的方式，形成栅极绝缘层5。然后，在栅极绝缘层5上，形成半导体膜，对它进行图案形成，由此形成半导体层7a。半导体层7a在晶体管形成区域101R，配置为至少一部分与栅极电极3a(此处，栅极电极3a为栅极配线3的一部分)重叠。当从基板1的法线方向看时，半导体层7a也可以配置为整体隔着栅极绝缘层5与栅极配线层重叠，优选与栅极配线3重叠。如图所示，在端子部、S-G连接部和COM-G连接部形成区域102R、103R、104R，半导体膜也可以被除去。
作为栅极绝缘层5，能够适当使用氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。栅极绝缘层5既可以是单层，也可以具有叠层结构。例如，也可以在基板侧(下层)，为了防止来自基板1的杂质等的扩散而形成氮化硅层、氮氧化硅层等，在其上的层(上层)，为了确保绝缘性而形成氧化硅层、氧氮化硅层等。此处，形成以第一栅极绝缘层5A为下层，以第二栅极绝缘层5B为上层的两层结构的栅极绝缘层5。第一栅极绝缘层5A可以是例如厚度为300nm的SiNx膜，第二栅极绝缘层5B可以是例如厚度为50nm的SiO2膜。这些绝缘层5A、5B例如利用CVD法形成。
另外，在作为半导体层7a使用氧化物半导体层的情况下，使用叠层膜形成栅极绝缘层5时，栅极绝缘层5的最上层(即与半导体层接触的层)优选为含有氧的层(例如SiO2等的氧化物层)。由此，在氧化物半导体层发生氧缺损的情况下，能够利用氧化物层所含的氧来使氧缺损恢复，因此能够有效地减少氧化物半导体层的氧缺损。
半导体层7a没有特别限定，也可以是非晶硅半导体层或多晶硅半导体层。在本实施方式中，作为半导体层7a，形成氧化物半导体层。例如利用溅射法，在栅极绝缘层5上，形成厚度为30nm以上200nm以下的氧化物半导体膜(未图示)。氧化物半导体膜例如为以1∶1∶1的比例含有In、Ga和Zn的In-Ga-Zn-O类的非晶氧化物半导体膜(IGZO膜)。此处，作为氧化物半导体膜，形成厚度例如为50nm的IGZO膜。然后，通过光刻，进行氧化物半导体膜的图案形成，得到半导体层7a。半导体层7a配置为隔着栅极绝缘层5与栅极电极3a重叠。
另外，IGZO膜中的In、Ga和Zn的比例并不限于上述情况，能够适当地选择。IGZO既可以是非晶质的，也可以是结晶质的。作为结晶质的IGZO膜，优选c轴大致与膜面垂直取向的结晶质IGZO膜。这种IGZO膜的结晶结构例如在日本特开2012-134475号公报中公开。在本说明书中，援引日本特开2012-134475号公报的所有公开内容，以便参考。另外，也可以使用其他氧化物半导体膜来替代IGZO膜，形成半导体层7a。其他氧化物半导体膜可以是InGaO3(ZnO)5、氧化镁锌(MgxZn1-x0)或氧化镉锌(CdxZn1-xO)、氧化镉(CdO)等。
步骤3：保护层和栅极绝缘层的蚀刻工序(图7、图10、图13、图16的(a3)、(b3))
接着，如图7、图10、图13和图16的(a3)、(b3)所示，在半导体层7a和栅极绝缘层5上，形成保护层(厚度：例如为30nm以上200nm以下)9。接着，利用抗蚀剂掩模(未图示)，进行保护层9和栅极绝缘层5的蚀刻。此时，根据各层的材料，选择蚀刻条件，使得保护层9和栅极绝缘层5被蚀刻，且半导体层7a不被蚀刻。此处所说的蚀刻条件在利用干法蚀刻的情况下，包括蚀刻气体的种类、基板1的温度、腔室内的真空度等。另外，在利用湿法蚀刻的情况下，包括蚀刻液的种类、蚀刻时间等。
由此，如图7的(a3)和图7的(b3)所示，在晶体管形成区域101R，在保护层9，形成使半导体层7a中作为沟道区域的区域的两侧分别露出的开口部9p。在该蚀刻中，半导体层7a作为蚀刻阻挡层发挥作用。另外，保护层9只要以至少覆盖作为沟道区域的区域的方式被图案形成即可。保护层9中位于沟道区域上的部分作为沟道保护膜发挥作用。例如，在后面的源极和漏极分离工序中，能够减少半导体层7a中发生的蚀刻损伤，因此能够抑制TFT特性的劣化。
另一方面，如图10的(a3)和图10的(b3)所示，在端子部形成区域102R，保护层9和栅极绝缘层5统一被蚀刻(GI/ES同时蚀刻)，结果是，在保护层9和栅极绝缘层5，形成使下部导电层3t露出的开口部9q。同样，如图13和图16的(a3)、(b3)所示，在S-G连接部和COM-G连接部形成区域103R、104R，也在保护层9和栅极绝缘层5，形成分别使下部导电层3sg、3cg的表面露出的开口部9r、9u。在图示的例子中，开口部9r、9u形成为使下部导电层3sg、3cg的上表面和端部的侧面的一部分露出。
保护层9可以是氧化硅膜、氮化硅膜、氧氮化硅膜、或它们的叠层膜。此处，利用CVD法，作为保护层9，形成厚度例如为100nm的氧化硅膜(SiO2膜)。
另外，根据半导体层7a的种类等，也可以不形成保护层9。但是，特别是在半导体层7a为氧化物半导体层的情况下，优选形成保护层9。由此，能够减少氧化物半导体层中发生的工艺损伤。作为保护层9，优选使用SiOx膜(包含SiO2膜)等的氧化物膜。在氧化物半导体层中发生氧缺损的情况下，能够利用氧化物膜所含的氧对氧缺损进行恢复，因此能够更为有效地减少氧化物半导体层的氧缺损。此处，作为保护层9，使用厚度例如为100nm的SiO2膜。
步骤4：源极和漏极形成工序(图8、图11、图14、图17的(a4)、(b4))
接着，如图8、图11、图14和图17的(a4)、(b4)所示，在保护层9上和开口部9p、9q、9r、9u内，形成源极配线用金属膜(厚度：例如为50nm以上500nm以下)11。源极配线用金属膜例如通过溅射法等形成。
然后，通过对源极配线用金属膜进行图案形成，形成源极配线(未图示)。此时，如图8的(a4)、图8的(b4)所示，在晶体管形成区域101R，由源极配线用金属膜形成源极电极11s和漏极电极11d。源极电极11s和漏极电极11d分别在开口部9p内与半导体层7a连接。这样，得到TFT101。
另外，在端子部形成区域102R，由源极配线用金属膜，形成在开口部9q内与下部导电层3t接触的上部导电层11t(图11的(a4)、图11的(b4))。同样，在S-G连接部形成区域103R，形成在开口部9r内与下部导电层3sg接触的上部导电层11sg(图14的(a4)、图14的(b4))。在COM-G连接部形成区域104R，形成在开口部9u内与下部导电层3cg接触的上部导电层11cg(图17的(a4)、图17的(b4))。
源极配线用金属膜的材料并没有特别限定，能够适当使用铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铜(Cu)、铬(Cr)、钛(Ti)等金属或其合金，或包含该金属氮化物的膜。此处，例如使用，以厚度30nm的Ti层为下层，以厚度为300nm的Cu层为上层的叠层膜。
步骤5：层间绝缘层形成工序(图8、图11、图14、图17的(a5)、(b5))
接着，如图8、图11、图14和图17的(a5)、(b5)所示，以覆盖TFT101和上部导电层11t、11sg、11cg的方式，依次形成第一绝缘层12和第二绝缘层13。在本实施方式中，作为第一绝缘层12，例如利用CVD法，形成无机绝缘层(钝化膜)。然后，在第一绝缘层12上，作为第二绝缘层13，例如形成有机绝缘层。然后，进行第二绝缘层13的图案形成。
由此，如图8的(a5)、图8的(b5)所示，在晶体管形成区域101R，在第二绝缘层13中位于漏极电极11d的上方的部分，形成使第一绝缘层12露出的开口部13p。另外，在端子部形成区域102R，除去第二绝缘层13。其结果是，上部导电层11t仅被第一绝缘层12覆盖(图11的(a5)、图11的(b5))。在S-G连接部形成区域103R，上部导电层11sg被第一和第二绝缘层12、13两者覆盖(图14的(a5)、图14的(b5))。在COM-G连接部形成区域104R，在第二绝缘层13中位于上部导电层11cg的上方的部分，形成使第一绝缘层12露出的开口部13u(图17的(a5)、图17的(b5))。
作为第一绝缘层12，能够适当地使用氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等。另外，还可以使用具有其他膜质的绝缘性材料。第二绝缘层13优选为由有机材料构成的层，例如可以是正型的感光性树脂膜。在本实施方式中，作为第一绝缘层12，使用厚度例如为200nm的SiO2膜，作为第二绝缘层13，使用厚度例如为2000nm的正型的感光性树脂膜。
另外，这些绝缘层12、13的材料并不限于上述材料。只要以能够对第二绝缘层13进行蚀刻而不对第一绝缘层12进行蚀刻的方式，选择各绝缘层12、13的材料和蚀刻条件即可。因此，第二绝缘层13例如也可以是无机绝缘层。
步骤6：第一透明导电层形成工序((图8、图11、图14和图17的(a6)、(b6))
接着，在绝缘层13上和开口部13p、13u内，例如通过溅射法，形成透明导电膜(未图示)，并对它进行图案形成。在图案形成中，能够使用公知的光刻。
如图8的(a6)、图8的(b6)所示，在晶体管形成区域101R，通过透明导电膜的图案形成，透明导电膜中位于开口部13p内和开口部13p的周缘的部分被除去。其中，图8的(a6)中，标注斜线表示除去的部分。在其他的附图中，有时也同样标注斜线来表示除去的部分。这样，形成具有开口部15p的第一透明导电层15。第一透明导电层15的开口部15p侧的端部位于绝缘层13的上表面上。换而言之，当从基板1的法线方向看时，绝缘层13的开口部13p配置在第一透明导电层15的开口部15p的内部。
另外，虽然从图8的(b6)中难以判断，但是在本实施方式中，第一透明导电层15以占据像素内的除开口部15p以外的部分的大致整体的方式形成。
另外，在端子部形成区域102R和S-G连接部形成区域103R，除去透明导电膜(图11和图14的(a6)、(b6))。
在COM-G连接部形成区域104R，如图17的(a6)、图17的(b6)所示，由透明导电膜形成下部透明连接层15cg。透明导电膜中位于开口部13u内和开口部13u的周缘的部分至少被除去，下部透明连接层15cg的端部位于第二绝缘层13的上表面上。换而言之，当从基板1的法线方向看时，第二绝缘层13的开口部13u配置在未形成下部透明连接层15cg的区域内。下部透明连接层15cg也可以与作为共用电极的第一透明导电层15形成为一体。
作为用于形成第一透明导电层15和下部透明连接层15cg的透明导电膜，例如能够使用ITO(铟锡氧化物)膜(厚度：50nm以上200nm以下)、IZO膜或ZnO膜(氧化锌膜)等。此处，作为透明导电膜，使用厚度例如为100nm的ITO膜。
步骤7：电介质层形成工序(图9、图12、图15、图18的(a7)、(b7))
接着，以覆盖基板1的表面整体的方式，例如利用CVD法，形成电介质层17。然后，在电介质层17上，形成抗蚀剂掩模(未图示)，进行电介质层17和第一绝缘层12的蚀刻。此时，根据各绝缘层的材料，选择蚀刻条件，使得电介质层17和第一绝缘层12被蚀刻，且第二绝缘层14不被蚀刻。
由此，如图9的(a7)、图9的(b7)所示，在晶体管形成区域101R，在第一透明导电层15上和开口部13p内，形成电介质层17。电介质层17以覆盖第一透明导电层15的开口部15p侧的端部(侧面)的方式形成。接着，对电介质层17中位于漏极电极11d上的部分、和第一绝缘层12中位于漏极电极11d上且未被第二绝缘层13覆盖的部分，同时进行蚀刻。在该工序中，两层的钝化层(绝缘层12、17)统一被蚀刻，因此本蚀刻工序有时也称作“PAS1/PAS2同时蚀刻”。PAS1/PAS2同时蚀刻的结果是，在电介质层17、第一和第二绝缘层12、13，形成使漏极电极11d的表面露出的接触孔CH1。在接触孔CH1的侧壁，第一绝缘层12的侧面与电介质层17和第二绝缘层13中位于更内侧的位置的侧面对齐。
在此例中，当从基板1的法线方向看时，电介质层17的开口部17p配置成位于第一透明导电层15的开口部15p的内部，且与开口部13p局部重叠。漏极电极11d在这些开口部13p、15p重叠的部分露出。第一绝缘层12的侧面的一部分与电介质层17对齐，其他的部分与第二绝缘层13对齐。
另外，如图12的(a7)和图12的(b7)所示，在端子部形成区域102R，电介质层17和第一绝缘层12同时被蚀刻(PAS1/PAS2同时蚀刻)，形成使上部导电层11t的表面露出的开口部17q(接触孔)。在开口部17q的侧壁，第一绝缘层12的侧面与电介质层17的侧面对齐。
如图15的(a7)和图15的(b7)所示，在S-G连接部形成区域103R，在绝缘层13上，形成电介质层17。
如图18的(a7)和图18的(b7)所示，在COM-G连接部形成区域104R，首先，在第二绝缘层13和下部透明连接层15cg上以及开口部13u内，形成电介质层17。然后，通过蚀刻，除去电介质层17中位于下部透明连接层15cg上的部分、和位于上部导电层11cg上的部分。此时，第一绝缘层12中位于上部导电层11cg上且未被绝缘层13覆盖的部分也同时被蚀刻(PAS1/PAS2同时蚀刻)。由此，得到形成于电介质层17，使下部透明连接层15cg的表面露出的开口部17v(接触孔)，以及形成于电介质层17和绝缘层12、13，使上部导电层11cg的表面露出的接触孔CH2。接触孔CH2中，也与用于形成接触部105的接触孔CH1一样，在接触孔CH2的侧壁，第一绝缘层12的侧面与电介质层17和第二绝缘层13中位于更内侧的位置的侧面对齐。
在此例中，当从基板1的法线方向看时，电介质层17的开口部17u配置成与第二绝缘层13的开口部13u局部重叠。在这些开口部13u、17u重叠的部分，上部导电层11cg露出，在接触孔CH2的侧壁，第一绝缘层12的侧面的一部分与电介质层17对齐，其他部分与绝缘层13对齐。
作为电介质层17，没有特别限定，例如能够适当地使用氧化硅(SiOx)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy；x＞y)膜、氮氧化硅(SiNxOy；x＞y)膜等。在本实施方式中，电介质层17也作为构成辅助电容的电容绝缘膜而利用，因此优选适当地选择电介质层17的材料和厚度，以得到规定电容CCS。作为电介质层17的材料，从介电常数和绝缘性的观点出发，可以优选使用SiNx。电介质层17的厚度例如为150nm以上400nm以下。如果为150nm以上，就能够更加可靠地确保绝缘性。另一方面，如果为400nm以下，能够更加可靠地确保期望的电容。在本实施方式中，作为电介质层17，例如使用厚度为300nm的SiNx膜。
步骤8：第二透明导电层形成工序(图9、图12、图15、图18的(a8)、(b8))
接着，在电介质层17上、接触孔CH1、CH2内以及开口部17q、17v内，例如利用溅射法，形成透明导电膜(未图示)，并对它进行图案形成。在图案形成中，能够使用公知的光刻。
由此，如图9的(a8)、图9的(b8)所示，在晶体管形成区域101R，形成第二透明导电层19a。第二透明导电层19a在接触孔CH1内，与漏极电极11d接触。另外，第二透明导电层19a的至少一部分配置为隔着电介质层17与第一透明导电层15重叠。另外，在本实施方式中，第二透明导电层19a在FFS模式的显示装置中，作为像素电极发挥作用。这种情况下，如图9的(b8)所示，也可以在各像素中，在第二透明导电层19a中不与栅极配线3重叠的部分，形成多个狭缝。
如图12的(a8)和图12的(b8)所示，在端子部形成区域102R，由透明导电膜形成端子部102的外部连接层19t。外部连接层19t在开口部17q内，与上部导电层11t连接。
如图18的(a8)和图18的(b8)所示，在COM-G连接部形成区域104R，由透明导电膜形成上部透明连接层19cg。上部透明连接层19cg，具有覆盖接触孔CH2和开口部17v这两者的图案。因此，在接触孔CH2内，与上部导电层11cg接触，在开口部17v内，与下部透明连接层15cg接触。由此，能够使下部透明连接层15cg经上部透明连接层19cg和上部导电层11cg，与下部导电层3cg连接。
作为用于形成第二透明导电层19a和上部透明连接层19cg的透明导电膜，例如能够使用ITO(铟锡氧化物)膜(厚度：50nm以上150nm以下)、IZO膜、ZnO膜(氧化锌膜)等。此处，作为透明导电膜，能够使用厚度例如为100nm的ITO膜。
<半导体装置100的变形例>
·接触部105的变形
半导体装置100的接触部105、端子部102、S-G连接部103和COM-G连接部104的结构并不限于上述的结构，能够作出适当的变形。以下，对各部的变形例进行说明。其中，以下所示的变形例均能够按照图6所示的流程制造。
图19和图20分别是表示接触部105(2)和105(3)的图，各图的(a)表示剖视图，各图的(b)表示俯视图。
这些变形例的接触部105(2)、105(3)均能够与图2所示的例子一样，在即将形成作为像素电极的第二透明导电层19a之前，利用统一对电介质层17和绝缘层12进行蚀刻的工序形成。因此，能够抑制在漏极电极11d的表面产生的工艺损伤。
在图19所示的接触部105(2)中，由图19的(b)的俯视图可知，当从基板1的法线方向看时，以在电介质层17的开口部17p的内部配置绝缘层13的开口部13p的方式，形成各开口部13p、17p。因此，如图19的(a)所示，接触孔CH1(2)的侧壁由绝缘层12、13和电介质层17构成。在接触孔CH1(2)的侧壁，第一绝缘层12的侧面与第二绝缘层13的侧面对齐。
在这样的结构中，能够减小形成于沟道附近的第二绝缘层13的开口部13p的尺寸。因此，能够抑制水分等从开口部13p侵入而改变TFT101的特性。但是，第二绝缘层13中通过电介质层17的开口部17p露出的部分，在形成接触孔CH1(2)时，容易受到蚀刻损伤，有可能产生表面粗糙等问题。另外，电介质层17的图案边缘(开口部17p的端部)由于作为底层的第二绝缘层13的蚀刻损伤，难以高精度地控制楔形形状。这有可能成为提高连接电阻值的主要因素。
在图20所示的接触部105(3)中，由图20的(b)的俯视图可知，当从基板1的法线方向看时，以在第二绝缘层13的开口部13p的轮廓的内部，配置电介质层17的开口部17p整体的方式，形成各开口部13p、17p。因此，如图20的(a)所示，接触孔CH1(3)的侧壁由第一绝缘层12和电介质层17构成。第二绝缘层13不在接触孔CH1(3)的侧壁露出。另外，在接触孔CH1(3)的侧壁，第一绝缘层12的侧面与电介质层17的侧面对齐。
在这样的结构中，通过统一对电介质层17和第一绝缘层12进行蚀刻的工序(PAS1/PAS2同时蚀刻)，能够稳定地形成接触孔CH1(3)的楔形形状。因此，能够更加可靠地将连接电阻值控制地较低。另一方面，形成于沟道附近的第二绝缘层13的开口部13p的尺寸变大，因此，有可能水分等从开口部13p进入，导致TFT101的特性发生变化。
另外，在前面参照图2的(a)和图2的(b)进行说明的结构中，当从基板1的法线方向看时，以电介质层17的开口部17p的轮廓与绝缘层13的开口部13p的轮廓在两点交叉的方式，形成各开口部13p、17p。
在这种结构中，能够得到上述的变形例的接触部105(2)、105(3)两者的优点。即，能够使形成于沟道附近的第二绝缘层13的开口部13p的尺寸比较小，因此能够抑制水分等的侵入。另外，通过统一对电介质层17和第一绝缘层12进行蚀刻，能够稳定地形成接触孔CH1的楔形形状，因此能够将连接电阻控制得较小。另外，与接触部105(2)、105(3)相比，能够减小接触部105的所占尺寸。但是，由于第二绝缘层13和电介质层17的图案偏移，通过接触孔CH1露出的漏极电极11d的面积减小，有可能导致电阻值变差。
这样，图2、图19和图20所示的接触部105、105(2)、105(3)的结构各自具有优点。根据半导体装置100的用途和尺寸，能够适当决定选用哪一种结构。
·COM-G连接部104的变形和COM-S连接部
图21的(a)是例示COM-G连接部104的变形的俯视图。另外，图21的(b)是例示COM-S连接部的俯视图。另外，图21的(c)所示的COM-G连接部104(2)与图3所示的COM-G连接部104相同。
图21的(a)和图21的(c)所示的COM-G连接部104(1)和104(2)均构成为，下部透明连接层15cg和与栅极配线3由相同的导电膜形成的COM信号用配线GCOM(图1)相连接。另一方面，图21的(b)所示的COM-S连接部104’构成为，下部透明连接层15cg和与源极配线11由相同的导电膜形成的COM信号用配线SCOM(图1)相连接。换而言之，栅极配线层包括COM信号用配线GCOM，源极配线层包括COM信号用配线SCOM。
这些COM-G连接部104(1)、104(2)和COM-S连接部104’均具有利用上部透明连接层19cg将由栅极配线用金属膜形成的下部导电层3cg或由源极配线用金属膜形成的上部导电层11cg与下部透明连接层15cg电连接的结构。另外，能够通过在即将形成上部透明连接层19cg之前，统一对电介质层17和绝缘层12进行蚀刻的工序而形成。
图21的(a)所示的COM-G连接部104(1)在周边区域，例如当从基板的法线方向看时，配置在相邻的源极配线11之间。在此例中，COM-G连接部104(1)形成在显示区域120与端子部(源极端子部)102之间。
COM-G连接部104(1)具有如下的布局(layout)：当从基板1的法线方向看时，被分为如下三个部分：用于将下部导电层3cg和上部导电层11cg连接的连接部(G-S连接部)；用于将上部导电层11cg和上部透明连接层19cg连接的连接部(S-Pix连接部)；用于将上部透明连接层19cg和下部透明连接层15cg连接的连接部(Pix-COM连接部)。下部导电层3cg可以是例如图1所示的COM信号用配线GCOM。在G-S连接部，下部导电层3cg和上部导电层11cg在形成于栅极绝缘层5和保护层9的开口部9u内连接。在S-Pix连接部，上部导电层11cg和上部透明连接层19cg在绝缘层12、13的开口部13u和电介质层17的开口部17u内连接。在此例中，第二绝缘层13的开口部13u配置在电介质层17的开口部17u的内部。因此，如前面参照图19说明的那样，接触孔的侧壁由绝缘层12、13和电介质层17构成，在接触孔的侧壁，第一绝缘层12的侧面与第二绝缘层13的侧面对齐。在Pix-COM连接部，上部透明连接层19cg和下部透明连接层15cg在电介质层17的开口部17v内连接。
根据这样的结构，能够防止形成电介质层17时的光致抗蚀剂深入积存于栅极绝缘层5和保护层9的开口部9u的凹部。其结果是，具有曝光和析像变容易的优点。另一方面，因为具有被分成三个部分的布局，所以COM-G连接部104(1)所占的面积变大。因此，难以适用于周边区域110的尺寸不充裕的情况。
图21的(c)所示的COM-G连接部104(2)例如也形成在显示区域120与端子部(源极端子部)102之间。在此例中，使G-S连接部和S-Pix连接部重叠地形成一个连接部(G-Pix连接部)。因此，具有被分成G-Pix连接部和Pix-COM连接部这两个部分的布局。因此，如图21的(a)所示的COM-G连接部104(1)相比，在布局上能够进一步缩小化。另外，也可以将电介质17的开口部17u、17v统一地形成一个开口部，由此还能够实现进一步的缩小化。然而，形成电介质层17时的光致抗蚀剂有可能深入积存于绝缘层5和保护层9的开口部9u的凹部，其结果导致曝光和析像变困难。这有可能成为曝光节拍变差的主要原因。
图21的(b)所示的COM-S连接部104’例如形成在显示区域120与端子部(栅极端子部)102之间。
COM-S连接部104’具有如下的布局：当从基板1的法线方向看时，被分为如下两个部分：用于将上部导电层11cg和上部透明连接层19cg连接的连接部(S-Pix连接部)；和用于将上部透明连接层19cg和下部透明连接层15cg连接的连接部(Pix-COM连接部)。上部导电层11cg可以是例如图1所示的COM信号用配线SCOM。在S-Pix连接部，上部导电层11cg和上部透明连接层19cg在绝缘层12的开口部、绝缘层13的开口部13u和电介质层17的开口部17u内连接。在此例中，绝缘层13的开口部13u被配置成与电介质层17的开口部17u交叉。因此，绝缘层12的开口部形成在这些开口部13u、17u重叠的部分。因此在接触孔的侧壁，绝缘层12的侧面的一部分与绝缘层13的侧面对齐，其他部分与电介质层17的侧面对齐。在Pix-COM连接部，上部透明连接层19cg和下部透明连接层15cg在电介质层17的开口部17v内连接。
这样，在COM-S连接部104’中，与COM-G连接部104(1)一样，能够防止形成电介质层17时的光致抗蚀剂深入积存于绝缘层5和保护层9的开口部9u的凹部。而且，可以不形成G-S连接部，因此与COM-G连接部104(1)相比，能够进一步缩小化。但是，周边区域的配线结构存在限制。例如，COM信号用配线的至少一部分与源极配线11由相同的导电膜形成(也可以在COM-S、G连接部形成区域以外的区域，从COM信号用配线GCOM转接)，由此，形成COM-S连接部104’的与COM信号用配线SCOM交叉的其他信号配线均需要与栅极配线3由相同的导电膜形成(与源极配线11同层的其他信号配线也可以仅在形成COM-S连接部104’的区域内，切换成与栅极配线3同层)。
·S-G连接部103的变形
图22的(a)和图22的(b)分别是例示S-G连接部103的变形的俯视图。其中，图22的(a)所示的S-G连接部103(1)与图4所示的S-G连接部103相同。
在图22的(a)所示的S-G连接部103(1)中，在栅极绝缘层5和保护层9，以使下部导电层3sg的上表面和侧面(端面)露出的方式，形成开口部9r。因此，不仅是下部导电层3sg的上表面作用于与上部导电层11sg的连接，侧面也作用于与上部导电层11sg的连接。与此相对，如图22的(b)所示的S-G连接部103(2)中，在栅极绝缘层5和保护层9，以下部导电层3sg的上表面露出而侧面(端面)不露出的方式，形成开口部9r。因此，只有下部导电层3sg的上表面作用于与上部导电层11sg的连接。
S-G连接部103(1)能够适当地用于例如使用叠层膜形成栅极配线3和下部导电层3sg的情况。这种情况下，作为叠层膜的最下层的金属膜中，通常使用耐于氧化和腐蚀、连接稳定性优异的材料。因此，通过以使下部导电层3sg的侧面露出的方式形成开口部9r，能够确保下部导电层3sg的最下层的金属膜与上部导电层11sg的连接路径。因此，能够形成低电阻且稳定的连接部。但是，根据S-G连接部所要求的电阻值的不同，为了确保下部导电层3sg与上部导电层11sg的接触面积，需要设法例如将下部导电层3sg的周缘的长度(边缘周长)增大。因此，S-G连接部的尺寸变大，存在布局上不利的情况。
S-G连接部103(2)与上述的S-G连接部103(1)相比，能够增大下部导电层3sg与上部导电层11sg的接触面积，因此能够减小S-G连接部的尺寸。构成下部导电层3sg(即栅极配线层)的表面的材料包含具有优良的连接稳定性的材料的情况下，应用这种结构是特别有利的。
·端子部102的变形
图23的(a)～(e)分别是例示端子部102的变形的俯视图。其中，图23的(c)所示的端子部102(3)与图5所示的端子部102相同。
这些端子部例如配置在从显示区域引绕至端子部的配线(引绕配线)上。
图23的(a)和图23的(b)所示的端子部102(1)、102(2)的配置下部导电层3t的引绕配线所延伸的方向不同，但是具有相同的结构。端子部102(1)、102(2)设置在与栅极配线3由相同的导电膜形成的引绕配线3L上。因此，例如当应用于栅极信号侧的端子部(栅极端子部)时，无需进行从栅极配线层到源极配线层的金属线改接(metalchange)，能够进一步减小端子部的面积。例如在栅极信号侧的周边区域的尺寸不充裕的情况下，应用这种结构特别有利。另一方面，应用于源极信号侧的端子部(源极端子部)的情况下，至少需要进行一次金属线改接，有可能使端子部的面积增大。
图23的(c)所示的端子部102(3)由栅极配线层和源极配线层形成，配置在相互重叠的两层的引绕配线3L、11L上。因此，与使用单层的引绕配线的情况相比，能够在端子部与显示区域间减少引绕配线的电阻。另外，这种引绕配线具有冗长结构，因此能够抑制断线。然而，为了形成这种两层的引绕配线，需要在显示区域的附近，至少在一处设置S-G连接部。因此，在布局上，需要确保引绕配线形成用的S-G连接部区域。另外，当引绕配线间的泄漏成为问题时，其发生概率有可能成为两倍。
图23的(d)和图23的(e)所示的端子部102(4)、102(5)设置在与源极配线11由相同的导电膜形成的引绕配线11L上。既可以仅在端子焊盘部，形成由栅极配线层形成的导电层3t(端子部102(4))，也可以不形成这种导电层(端子部102(5))。当将这种端子部102(4)、102(5)例如应用于源极信号侧的端子部(源极端子部)时，无需进行金属线改接，能够进一步减小端子部的面积。例如，在源极信号侧的周边区域的尺寸不充裕的情况下，应用这些结构特别有利。另一方面，应用于栅极信号侧的端子部(栅极端子部)的情况下，需要进行至少一次的金属线改接，有可能使端子部的面积增大。
产业上的可利用性
本发明的实施方式能够广泛应用于在基板上具备薄膜晶体管和两层的透明导电层的半导体装置。特别适合用于有源矩阵基板等具有薄膜晶体管的半导体装置，以及包括这种半导体装置的显示装置。
附图掩模
1     基板
3     栅极配线
3a    栅极电极
3t、3sg、3cg  下部导电层
5     栅极绝缘层
7a    半导体层
9     保护层
11    源极配线
11s   源极电极
11d   漏极电极
11t、11sg、11cg  上部导电层
12    第一绝缘层
13    第二绝缘层
14    层间绝缘层
15    第一透明导电层
17    电介质层
19a   第二透明导电层
100   半导体装置
101   TFT
102   端子部
103   S-G连接部
104   COM-G连接部
104’ COM-S连接部
105   接触部
1000  液晶显示装置

Claims (20)

1.一种半导体装置，其具备：基板；和被保持于所述基板的薄膜晶体管、栅极配线层和源极配线层，
所述栅极配线层包含：栅极配线；和所述薄膜晶体管的栅极电极，
所述源极配线层包含：源极配线；和所述薄膜晶体管的源极电极和漏极电极，
所述薄膜晶体管具有：所述栅极电极；形成在所述栅极电极上的栅极绝缘层；形成在所述栅极绝缘层上的半导体层；所述源极电极；和所述漏极电极，
所述半导体装置的特征在于，还具备：
层间绝缘层，其形成在所述源极电极和所述漏极电极上，至少包含与所述漏极电极的表面接触的第一绝缘层；
第一透明导电层，其形成在所述层间绝缘层上，具有第一开口部；
电介质层，其形成在所述第一透明导电层上，覆盖所述第一透明导电层的所述第一开口部侧的侧面；和
第二透明导电层，其在所述电介质层上以隔着所述电介质层与所述第一透明导电层的至少一部分重叠的方式形成，
所述电介质层具有第二开口部，所述第一绝缘层具有第三开口部，
所述层间绝缘层和所述电介质层具有第一接触孔，所述第一接触孔的侧壁包含所述第二开口部的侧面和所述第三开口部的侧面，所述第三开口部的侧面的至少一部分与所述第二开口部的侧面对齐，
所述第二透明导电层在所述第一接触孔内与所述漏极电极接触，由此，形成有所述第二透明导电层和所述漏极电极接触的接触部，
从所述基板的法线方向看时，所述接触部的至少一部分与所述栅极配线层重叠。
2.如权利要求1所述的半导体装置，其特征在于：
所述半导体层为氧化物半导体层。
3.如权利要求1或2所述的半导体装置，其特征在于：
从所述基板的法线方向看时，所述接触部的整体与所述栅极配线层重叠。
4.如权利要求1～3中任一项所述的半导体装置，其特征在于：
所述层间绝缘层还具有位于所述第一绝缘层与所述第一透明导电层之间的第二绝缘层，所述第一绝缘层为无机绝缘层，所述第二绝缘层为有机绝缘层。
5.如权利要求4所述的半导体装置，其特征在于：
所述第二绝缘层具有第四开口部，
从所述基板的法线方向看时，所述第二开口部的轮廓的至少一部分位于所述第四开口部的轮廓的内侧，
所述第二绝缘层的所述第四开口部的侧面的至少一部分被所述电介质层覆盖。
6.如权利要求5所述的半导体装置，其特征在于：
从所述基板的法线方向看时，所述第二开口部的轮廓整体位于所述第四开口部的轮廓的内侧。
7.如权利要求1～6中任一项所述的半导体装置，其特征在于：
所述半导体装置还具有形成在所述基板上的第一连接部，
所述栅极配线层包含第一下部导电层，
所述源极配线层包含与所述第一下部导电层接触地形成的第一上部导电层，
所述第一连接部具备：所述第一下部导电层；所述第一上部导电层；在所述第一上部导电层上延伸设置的所述层间绝缘层和所述电介质层；形成在所述电介质上，与所述第二透明导电层由相同的导电膜形成的上部透明连接层；和形成在所述层间绝缘层与所述电介质层之间，与所述第一透明导电层由相同的导电膜形成的下部透明连接层，
所述层间绝缘层和所述电介质层具有第二接触孔，所述上部透明连接层在所述第二接触孔内与所述第一上部导电层的一部分接触，
所述电介质层具有第三接触孔，所述上部透明连接层在所述第三接触孔内与所述下部透明连接层的一部分接触。
8.如权利要求7所述的半导体装置，其特征在于：
所述电介质层具有第五开口部，所述第一绝缘层具有第六开口部，
所述第二接触孔的侧壁包含所述第五开口部的侧面和所述第六开口部的侧面，所述第六开口部的侧面的至少一部分与所述第五开口部的侧面对齐。
9.如权利要求1～8中任一项所述的半导体装置，其特征在于：
所述半导体装置还包含形成在所述基板上的端子部，
所述栅极配线层包含第二下部导电层，
所述源极配线层包含与所述第二下部导电层接触地形成的第二上部导电层，
所述端子部具备：所述第二下部导电层；所述第二上部导电层；在所述第二上部导电层上延伸设置的所述第一绝缘层和所述电介质层；和形成在所述电介质层上，与所述第二透明导电层由相同的导电膜形成的外部连接层，
所述第一绝缘层和所述电介质层具有第四接触孔，在所述第四接触孔的侧壁，所述第一绝缘层与所述电介质层的侧面对齐，
所述外部连接层在所述第四接触孔内与所述第二上部导电层的一部分接触。
10.一种半导体装置，其具备：基板；和被保持于所述基板的薄膜晶体管、栅极配线层、源极配线层和端子部，
所述栅极配线层包含：栅极配线；所述薄膜晶体管的栅极电极；和所述端子部的第二下部导电层，
所述源极配线层包含：源极配线；所述薄膜晶体管的源极电极和漏极电极；和与所述第二下部导电层接触地形成的第二上部导电层，
所述薄膜晶体管具有：所述栅极电极；形成在所述栅极电极上的栅极绝缘层；形成在所述栅极绝缘层上的半导体层；所述源极电极；和所述漏极电极，
所述半导体装置的特征在于，还具备：
层间绝缘层，其形成在所述源极电极和所述漏极电极上，至少包含与所述漏极电极的表面接触的第一绝缘层；
第一透明导电层，其形成在所述层间绝缘层上，具有第一开口部；
电介质层，其形成在所述第一透明导电层上，覆盖所述第一透明导电层的所述第一开口部侧的侧面；和
第二透明导电层，其在所述电介质层上以隔着所述电介质层与所述第一透明导电层的至少一部分重叠的方式形成，
所述电介质层具有第二开口部，所述第一绝缘层具有第三开口部，
所述层间绝缘层和所述电介质层具有第一接触孔，所述第一接触孔的侧壁包含所述第二开口部的侧面和所述第三开口部的侧面，所述第三开口部的侧面的至少一部分与所述第二开口部的侧面对齐，
所述第二透明导电层在所述第一接触孔内与所述漏极电极接触，由此，形成有所述第二透明导电层和所述漏极电极接触的接触部，
从所述基板的法线方向看时，所述接触部的至少一部分与所述栅极配线层重叠，
所述端子部具备：所述第二下部导电层；所述第二上部导电层；在所述第二上部导电层上延伸设置的所述第一绝缘层和所述电介质层；和形成在所述电介质层上，与所述第二透明导电层由相同的导电膜形成的外部连接层，
所述第一绝缘层和所述电介质层具有第四接触孔，在所述第四接触孔的侧壁，所述第一绝缘层与所述电介质层的侧面对齐，
所述外部连接层在所述第四接触孔内与所述第二上部导电层的一部分接触。
11.如权利要求1～10中任一项所述的半导体装置，其特征在于：
所述半导体装置还具备保护层，该保护层在所述半导体层与所述源极电极和漏极电极之间，与所述半导体层的至少作为沟道区域的部分接触地形成。
12.如权利要求1～11中任一项所述的半导体装置，其特征在于：
从所述基板的法线方向看时，所述接触部的至少一部分与所述栅极配线或所述栅极电极重叠。
13.一种显示装置，其特征在于，具备：
权利要求1～12中任一项所述的半导体装置；
以与所述半导体装置相对的方式配置的对置基板；和
配置在所述对置基板与所述半导体装置之间的液晶层，
具有配置成矩阵状的多个像素，
所述第二透明导电层按每个像素分离，作为像素电极发挥作用。
14.如权利要求13所述的显示装置，其特征在于：
所述第一透明导电层占各像素的大致整体。
15.如权利要求13或14所述的显示装置，其特征在于：
所述第二透明导电层在像素内具有狭缝状的多个开口部，
所述第一透明导电层至少存在于所述多个开口部的下方，作为共用电极发挥作用。
16.一种半导体装置的制造方法，该半导体装置具备薄膜晶体管，该半导体装置的制造方法的特征在于，包含：
工序(A)，在基板上形成薄膜晶体管的工序，包含：形成包含栅极配线和栅极电极的栅极配线层、在所述栅极电极上形成的栅极绝缘层、在所述栅极绝缘层上形成的半导体层、和包含源极电极和漏极电极的源极配线层的工序；
工序(B)，形成覆盖所述薄膜晶体管的层间绝缘层的工序，所述层间绝缘层至少包含与所述漏极电极接触的第一绝缘层；
工序(C)，在所述层间绝缘层上，形成具有第一开口部的第一透明导电层的工序；
工序(D)，在所述第一透明导电层上和所述第一开口部内，形成电介质层的工序；
工序(E)，通过同时对所述电介质层和所述第一绝缘层进行蚀刻，形成使所述漏极电极的一部分露出的第一接触孔的工序，所述第一开口部的侧面被所述电介质层覆盖，不在所述第一接触孔的侧壁露出；和
工序(F)，在所述电介质层上和所述第一接触孔内，形成在所述第一接触孔内与所述漏极电极接触的第二透明导电层的工序，
从所述基板的法线方向看时，所述第一接触孔内的所述漏极电极与所述第二透明导电层接触的接触部的至少一部分与所述栅极配线层重叠。
17.如权利要求16所述的半导体装置的制造方法，其特征在于：
所述层间绝缘层包含所述第一绝缘层和所述第二绝缘层，
所述工序(B)包含：利用无机绝缘膜形成所述第一绝缘层的工序；在所述第一绝缘层上，利用有机绝缘膜形成所述第二绝缘层的工序；和在所述第二绝缘层形成第四开口部的工序，
所述工序(D)中，所述电介质层形成在所述第一透明导电层上、所述第一开口部内和所述第四开口部内，
所述工序(E)中，所述蚀刻在所述电介质层和所述第一绝缘层被蚀刻且所述第二绝缘层不被蚀刻的条件下进行。
18.如权利要求16或17所述的半导体装置的制造方法，其特征在于：
所述半导体层为氧化物半导体层。
19.如权利要求2所述的半导体装置，其特征在于：
所述氧化物半导体层为IGZO层。
20.如权利要求18所述的半导体装置的制造方法，其特征在于：
所述氧化物半导体层为IGZO层。
CN201280056837.7A 2011-11-18 2012-11-15 半导体装置、显示装置和半导体装置的制造方法 Active CN103946742B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011253342 2011-11-18
JP2011-253342 2011-11-18
PCT/JP2012/079669 WO2013073619A1 (ja) 2011-11-18 2012-11-15 半導体装置、表示装置、ならびに半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103946742A true CN103946742A (zh) 2014-07-23
CN103946742B CN103946742B (zh) 2016-08-31

Family

ID=48429673

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280056837.7A Active CN103946742B (zh) 2011-11-18 2012-11-15 半导体装置、显示装置和半导体装置的制造方法

Country Status (5)

Country Link
US (2) US9599871B2 (zh)
JP (1) JP5899237B2 (zh)
CN (1) CN103946742B (zh)
TW (1) TWI536578B (zh)
WO (1) WO2013073619A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104777650A (zh) * 2015-04-22 2015-07-15 京东方科技集团股份有限公司 Tft阵列基板、其制作方法、液晶显示面板及显示装置
CN107004719A (zh) * 2014-11-28 2017-08-01 夏普株式会社 半导体装置及其制造方法
CN107367875A (zh) * 2016-05-13 2017-11-21 群创光电股份有限公司 显示装置
CN109791892A (zh) * 2016-09-27 2019-05-21 夏普株式会社 有源矩阵基板及其制造方法
CN110262149A (zh) * 2015-02-12 2019-09-20 群创光电股份有限公司 显示面板
CN115051128A (zh) * 2020-03-23 2022-09-13 株式会社东芝 隔离器

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102198111B1 (ko) * 2013-11-04 2021-01-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102354376B1 (ko) * 2013-11-04 2022-01-21 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102256312B1 (ko) * 2014-02-12 2021-05-27 삼성디스플레이 주식회사 박막 트랜지스터 기판, 이를 갖는 액정 표시 패널 및 이의 제조방법
US10158027B2 (en) 2014-06-03 2018-12-18 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing same
US9869917B2 (en) * 2014-08-07 2018-01-16 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing the same
CN104216186B (zh) * 2014-08-15 2018-01-26 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
KR102356827B1 (ko) * 2015-03-04 2022-02-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN105097834B (zh) * 2015-07-06 2017-10-17 合肥京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
CN108028202B (zh) * 2015-09-24 2021-05-25 夏普株式会社 半导体装置及其制造方法
CN109891483A (zh) 2016-10-19 2019-06-14 夏普株式会社 有源矩阵基板及其制造方法
CN106756877B (zh) * 2016-12-13 2019-02-19 武汉华星光电技术有限公司 C轴结晶igzo薄膜及其制备方法
TWI621250B (zh) * 2017-04-19 2018-04-11 友達光電股份有限公司 軟性面板及其製作方法
CN107422509B (zh) * 2017-06-20 2019-06-04 武汉华星光电技术有限公司 阵列基板、显示面板及显示器
CN107481686B (zh) * 2017-08-21 2020-03-10 武汉华星光电技术有限公司 改善液晶面板显示状态的方法、液晶面板及液晶显示器
KR102544031B1 (ko) * 2017-12-29 2023-06-16 엘지디스플레이 주식회사 표시장치용 어레이 기판 및 그 제조 방법
TWI668823B (zh) * 2018-08-09 2019-08-11 欣興電子股份有限公司 散熱基板及其製作方法與晶片封裝結構
JP6884839B2 (ja) * 2019-10-21 2021-06-09 株式会社ジャパンディスプレイ 液晶表示装置
KR102490030B1 (ko) * 2020-12-28 2023-01-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070153151A1 (en) * 2005-12-30 2007-07-05 Lg.Philips Lcd Co., Ltd Liquid crystal display device and method for fabricating the same
CN101373299A (zh) * 2007-08-21 2009-02-25 北京京东方光电科技有限公司 Ffs 薄膜晶体管液晶显示器像素结构及其制造方法
US20100201932A1 (en) * 2009-02-09 2010-08-12 Hitachi Displays, Ltd. Liquid crystal display device
CN101957529A (zh) * 2009-07-16 2011-01-26 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
US20110111543A1 (en) * 2009-11-09 2011-05-12 Hitachi Displays, Ltd. Method for manufacturing liquid crystal display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100482468B1 (ko) 2000-10-10 2005-04-14 비오이 하이디스 테크놀로지 주식회사 프린지 필드 구동 액정 표시 장치
JP4162890B2 (ja) 2001-12-27 2008-10-08 株式会社日立製作所 液晶表示装置
JP2007248903A (ja) 2006-03-16 2007-09-27 Epson Imaging Devices Corp 液晶表示装置及び液晶表示装置の製造方法
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP4356750B2 (ja) * 2007-01-25 2009-11-04 エプソンイメージングデバイス株式会社 液晶表示装置及びその製造方法
TWI341033B (en) * 2007-10-31 2011-04-21 Au Optronics Corp Pixel structure and method for manufacturing the same
JP5192941B2 (ja) * 2008-08-25 2013-05-08 株式会社ジャパンディスプレイイースト 液晶表示装置
JP2010230744A (ja) 2009-03-26 2010-10-14 Videocon Global Ltd 液晶表示装置及びその製造方法
CN102473734B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
KR101988341B1 (ko) * 2009-09-04 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 발광 장치를 제작하기 위한 방법
KR101284709B1 (ko) * 2010-09-20 2013-07-16 엘지디스플레이 주식회사 액정 표시장치와 이의 제조방법
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070153151A1 (en) * 2005-12-30 2007-07-05 Lg.Philips Lcd Co., Ltd Liquid crystal display device and method for fabricating the same
CN101373299A (zh) * 2007-08-21 2009-02-25 北京京东方光电科技有限公司 Ffs 薄膜晶体管液晶显示器像素结构及其制造方法
US20100201932A1 (en) * 2009-02-09 2010-08-12 Hitachi Displays, Ltd. Liquid crystal display device
CN101957529A (zh) * 2009-07-16 2011-01-26 北京京东方光电科技有限公司 Ffs型tft-lcd阵列基板及其制造方法
US20110111543A1 (en) * 2009-11-09 2011-05-12 Hitachi Displays, Ltd. Method for manufacturing liquid crystal display device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004719A (zh) * 2014-11-28 2017-08-01 夏普株式会社 半导体装置及其制造方法
CN107004719B (zh) * 2014-11-28 2020-07-03 夏普株式会社 半导体装置及其制造方法
US10748939B2 (en) 2014-11-28 2020-08-18 Sharp Kabushiki Kaisha Semiconductor device formed by oxide semiconductor and method for manufacturing same
CN110262149A (zh) * 2015-02-12 2019-09-20 群创光电股份有限公司 显示面板
CN110262149B (zh) * 2015-02-12 2022-06-21 群创光电股份有限公司 显示面板
CN104777650A (zh) * 2015-04-22 2015-07-15 京东方科技集团股份有限公司 Tft阵列基板、其制作方法、液晶显示面板及显示装置
CN107367875A (zh) * 2016-05-13 2017-11-21 群创光电股份有限公司 显示装置
CN109791892A (zh) * 2016-09-27 2019-05-21 夏普株式会社 有源矩阵基板及其制造方法
CN115051128A (zh) * 2020-03-23 2022-09-13 株式会社东芝 隔离器

Also Published As

Publication number Publication date
US10288965B2 (en) 2019-05-14
US20150168758A1 (en) 2015-06-18
US20170146838A1 (en) 2017-05-25
TWI536578B (zh) 2016-06-01
WO2013073619A1 (ja) 2013-05-23
JPWO2013073619A1 (ja) 2015-04-02
CN103946742B (zh) 2016-08-31
JP5899237B2 (ja) 2016-04-06
TW201330276A (zh) 2013-07-16
US9599871B2 (en) 2017-03-21

Similar Documents

Publication Publication Date Title
CN103946742A (zh) 半导体装置、显示装置和半导体装置的制造方法
CN104040416B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN100444004C (zh) 薄膜晶体管阵列面板及包括该面板的液晶显示器
CN102483546B (zh) 液晶显示装置及其制造方法
KR101749757B1 (ko) 고 투과 수평 전계형 액정표시장치 및 그 제조 방법
US9613990B2 (en) Semiconductor device and method for manufacturing same
CN104220926B (zh) 半导体装置、半导体装置的制造方法和显示装置
TWI608282B (zh) 半導體裝置及半導體裝置之製造方法與顯示裝置
CN105470269A (zh) Tft阵列基板及其制作方法
CN105629612A (zh) 薄膜晶体管阵列基板及其制作方法
CN104115058A (zh) 液晶显示器
CN107561804A (zh) 阵列基板及其制作方法与液晶显示装置
US10243083B2 (en) Semiconductor device and method for manufacturing semiconductor device
CN108028202A (zh) 半导体装置及其制造方法
CN106575062B (zh) 有源矩阵基板及其制造方法
CN105144364A (zh) 半导体装置和半导体装置的制造方法
CN202126557U (zh) 一种阵列基板
CN105870132A (zh) Tft阵列基板及其制作方法
CN103869561A (zh) 具有双连接结构的液晶显示装置及其制造方法
CN109698205A (zh) 有源矩阵基板及其制造方法
CN110178207A (zh) 有源矩阵基板、液晶显示面板及液晶显示面板的制造方法
US11557679B2 (en) Active matrix substrate and display device
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
CN104617109B (zh) 薄膜晶体管阵列基板及其制作方法、液晶显示装置
CN104122728B (zh) 液晶显示器的阵列基板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant