CN103930998A - 薄体mosfet的阈值电压调节 - Google Patents
薄体mosfet的阈值电压调节 Download PDFInfo
- Publication number
- CN103930998A CN103930998A CN201280052232.0A CN201280052232A CN103930998A CN 103930998 A CN103930998 A CN 103930998A CN 201280052232 A CN201280052232 A CN 201280052232A CN 103930998 A CN103930998 A CN 103930998A
- Authority
- CN
- China
- Prior art keywords
- carbon
- fin
- layer
- concentration
- voltage threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 92
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 89
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 56
- 239000010703 silicon Substances 0.000 claims abstract description 56
- 238000000034 method Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 55
- 238000002513 implantation Methods 0.000 claims description 34
- 238000002347 injection Methods 0.000 claims description 17
- 239000007924 injection Substances 0.000 claims description 17
- 230000000873 masking effect Effects 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 230000008569 process Effects 0.000 claims description 9
- 239000012212 insulator Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 239000007943 implant Substances 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- 229940090044 injection Drugs 0.000 description 12
- 230000000694 effects Effects 0.000 description 8
- 238000000151 deposition Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000407 epitaxy Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 239000000047 product Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- -1 carbon ion Chemical class 0.000 description 2
- 238000002353 field-effect transistor method Methods 0.000 description 2
- 229910052746 lanthanum Inorganic materials 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004542 HfN Inorganic materials 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- 229910034327 TiC Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005234 chemical deposition Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
一种结构包括：衬底；在衬底上设置的晶体管，该晶体管包括由用碳注入的硅构成的鳍片；以及栅极介质层和栅极金属层，覆盖鳍片的限定晶体管的沟道的部分。在该结构中，选择在鳍片中的碳浓度以建立晶体管的期望的电压阈值。还公开了制备鳍片FET晶体管的方法。同样公开了具有碳注入的阱的平面晶体管，其中选择在阱中的碳浓度以建立晶体管的期望的电压阈值。
Description
技术领域
本发明的示范性实施例一般涉及半导体器件、晶体管、场效应晶体管（FET）、鳍片FET以及通常的多栅极FET，并且还涉及向半导体器件中注入碳（C）离子。
背景技术
对于用缩放（降低）的Vdd值操作的晶体管，希望获得低阈值电压（Vt）。在薄体晶体管中，例如作为实例公知的鳍片FET和如三栅极FET的多栅极，因为衬底的限制的体积，可获得阈值电压调节的常规掺杂剂方法，在相同衬底上不能有效提供具有不同阈值电压的晶体管。
发明内容
本发明的示范性实施例的第一方面提供了一种结构，该结构包括：衬底；在衬底上设置的晶体管，该晶体管包括由用注入有碳的硅构成的鳍片；以及栅极介质层和栅极金属层，遮盖所述鳍片的限定晶体管的沟道的部分。在该结构中，选择在鳍片中的碳浓度以建立晶体管的期望的电压阈值。
本发明的示范性实施例的另一方面提供了一种制造晶体管器件的方法。该方法包括提供具有在顶表面上形成的屏蔽氧化物层的硅层；施加第一掩蔽层以便使所述掩蔽氧化物层的第一部分未被覆盖；穿过所述屏蔽氧化物层的未被覆盖的所述第一部分向硅层中注入碳以形成具有第一碳浓度的硅层的第一碳注入体积；除去第一掩蔽层；施加第二掩蔽层以便使屏蔽氧化物层的第二部分未被覆盖；穿过屏蔽氧化物层的未被覆盖的第二部分向硅层注入碳以形成具有不同于第一碳浓度的第二碳浓度的硅层的第二碳注入体积；除去第二掩蔽层；并且处理硅层以便形成具有包括硅层的第一体积的沟道的第一鳍片FET器件和具有包括硅层的第二体积的沟道的第二鳍片FET。在此方法中，第一鳍片FET器件具有第一电压阈值并且第二鳍片FET器件具有不同于第一电压阈值的第二电压阈值，所述第二电压阈值与所述第一电压阈值相差的量与第一碳浓度和第二碳浓度之间的差相关。
仍在本发明的示范性实施例的另一方面中提供了一种制造晶体管器件的方法。该方法包括，从硅层形成多个鳍片；向第一鳍片施加第一掩蔽层而使第二鳍片未被掩蔽；向未被掩蔽第二鳍片中注入碳以具有第一碳浓度；除去第一掩蔽层；向被注入的第二鳍片施加第二掩蔽层而使第一鳍片未被掩蔽；向未被掩蔽的第一鳍片注入碳以具有第二碳浓度；除去第二掩蔽层；以及形成包括在第一鳍片中的沟道的第一鳍片FET器件和具有在第二鳍片中的沟道的第二鳍片FET器件。在此方法中，第一鳍片FET器件具有第一电压阈值并且第二鳍片FET器件具有不同于第一电压阈值的第二电压阈值，所述第二电压阈值与所述第一电压阈值相差的量与第一碳浓度和第二碳浓度之间的差相关。
仍在本发明的示范性实施例的另一方面中提供了一种制造晶体管器件的方法。该方法包括，向硅层的表面中进行阱注入以形成注入的阱；退火注入的阱；并且向退火的阱中注入碳，其中在硅层的表面上形成界面层之前注入碳。在此方法中，与非碳注入的阱比较，产生的晶体管器件具有降低的电压阈值，所述电压阈值减小的量至少由注入的阱中的碳浓度确定。
附图说明
图1A-1E整体称为图1，示出了根据本发明的实施例的工艺流程的实例，其中：
图1A示出了包括衬底、掩埋氧化物（BOX）层、硅遮盖层（SOI）和作为屏蔽氧化物层实施的硬掩模的放大截面图，没有按比例画出；
图1B示出了向屏蔽氧化物层的表面选择性地施加光致抗蚀剂掩模以便限定以第一注入密度用碳注入的至少一个区域（对应于下面的SOI的至少一个体积（volume））的结果；
图1C示出了在第一碳注入之后除去光致抗蚀剂掩模区域；
图1D示出了向屏蔽氧化物层的表面选择性地再施加光致抗蚀剂掩模以便限定以第二注入密度注入碳的区域（以及在下面SOI中的至少一个对应体积）的结果；
图1E示出了在第二碳注入之后除去光致抗蚀剂掩模区域；
图2A-2H，整体称为图2，示出了制造鳍片FET器件的另一个示范性方法，其中
图2A示出了在衬底和多晶硅结构上形成的硬掩模层；
图2B示出了沿多晶硅结构的侧面形成的氮化硅（SiN）结构；
图2C示出了蚀刻以形成鳍片结构的结果；
图2D示出了附加的蚀刻结果和垂直于鳍片结构的栅极叠层以及SiN层；
图2E示出了除去部分硬掩模层和SiN层的结果以及沿栅极叠层的SiN隔离物的形成；
图2F示出了在鳍片结构上沉积的外延硅（外延Si）层；
图2G示出了形成源极和漏极区域的成角度（angled）离子注入步骤的截面图；以及
图2H示出了在外延Si层和栅极叠层上形成的硅化物层。
图3是放大俯视图（未按比例），其示出了根据本发明的示范性实施例的多个鳍片FET的非限制性实例，每个鳍片具有不同的碳剂量（剂量A、剂量B、剂量C、剂量D）并且因此每一个都表现出不同的Vt值。
图4示出了反向偏置体效应对Vt饱和（Vtsat）的曲线图，其中实心点对应碳掺杂并且空心点对应于无碳掺杂。
图5示出了根据本发明的示范性实施例的工艺的另一个实施例，其中在限定鳍片后向鳍片注入碳。
图6A-6G整体称为图6，示出了根据本发明的实施例的用于形成HKMG nFET的预处理步骤，其中：
图6A示出了具有衬垫氧化物的遮盖层的SOI层；
图6B示出了到SOI层中的常规阱注入；
图6C示出了阱注入退火；
图6D示出了硬掩模的施加和热氧化工艺；
图6E和6F示出了构图和硬掩模剥离的结果；以及
图6G示出了在界面层处理之前进行的碳注入步骤。
具体实施方式
根据本发明的示范性实施例，选择性地调节薄体晶体管的阈值电压以在相同衬底上提供具有不同Vt的晶体管。在薄体晶体管的制造期间，碳注入被用于调节晶体管阈值电压。通过引入不同剂量的碳，在相同衬底上提供具有不同Vt的晶体管。下面描述使用调节阈值电压的方法的示范性工艺流程。
图1A示出了包括衬底10、掩埋氧化物（BOX）层12、硅遮盖层14（绝缘体上硅SOI）和作为屏蔽氧化物层16实施的硬掩模的半导体结构的一部分的放大截面图，没有按比例画出。衬底10可以具有任意期望的厚度，BOX层12也具有任意期望的厚度（例如，在50nm或更小到200nm或更大的范围内），并且硅层14可以具有在约20nm到约30nm范围内的厚度，如一个非限制实例。屏蔽氧化物层16可以包括例如SiO2并且可以具有约2nm和更大的厚度。可以通过使用例如低温沉积工艺在硅（SOI）层14顶上形成屏蔽氧化物层。屏蔽氧化物层16的一个目的是在随后的碳离子注入步骤期间保护硅层14的表面。
图1B示出了向屏蔽氧化物层16的表面选择性地施加光致抗蚀剂掩模18以便限定以第一注入密度用碳注入的至少一个区域（对应于下面的硅层14的至少一个体积）。在图1B中，示出的光致抗蚀剂掩模被分为两个区域18A、18B。当施加碳注入时，光致抗蚀剂区域18A、18B阻止碳离子到达屏蔽氧化物层16和硅层14。
在碳注入步骤期间，并且假设2nm厚的屏蔽氧化物层16和具有在约20nm到约30nm范围内的厚度的SOI层14的非限制情况，可以使用不同的能量进行多个碳注入，例如8KeV（深注入）和4KeV（浅注入），具有例如在约1x1014到约2x1015原子/cm2范围内的剂量。目标是以期望的掺杂剂浓度（在图1B中表示为C剂量1）用碳基本均匀地掺杂硅层14的未掩蔽体积以便碳浓度在整个硅层14的厚度上基本均匀。具有不同能量的多个碳注入可以用于获得基本均匀的碳掺杂分布。
图1C示出了使用任意合适的光致抗蚀剂除去工艺除去（剥离）光致抗蚀剂区域18A和18B。
图1D示出了向屏蔽氧化物层16的表面选择性地重施加光致抗蚀剂掩模18以便限定以第二注入密度注入碳的区域（以及在下面的硅层14中的至少一个对应体积）的结果。在图1D的实例中，作为单个区域18C示出了光致抗蚀剂掩模。当施加碳注入时，光致抗蚀剂区域18C阻止碳离子到达屏蔽氧化物层16和硅层14。目标再一次成为以期望的掺杂剂浓度用碳基本均匀地掺杂硅层14的未掩蔽体积（在图1C中表示为C剂量2）以便碳浓度在硅层14的整个厚度上基本均匀。具有不同能量的多个碳注入被用于获得基本均匀的碳掺杂分布。可以假设C剂量1和C剂量2不同以便随后由硅层14形成的产生的FET（在此情况中是鳍片FET）具有不同的Vt值。
图1E示出了使用任意合适的光致抗蚀剂除去工艺除去（剥离）光致抗蚀剂区域1C。
图1B-1E中描述的工艺可以重复多次以得到用不同浓度的碳选择性地掺杂硅层14的不同体积。当完成碳注入步骤时，剥离屏蔽氧化物层16并且可以进行常规鳍片FET工艺以在硅层14中限定多个鳍片FET，其中不同的鳍片FET包括不同的碳浓度用于制造具有不同Vt值的鳍片FET。
图2A-2H提供了制造鳍片FET的示范性并且非限制性技术的简图，如根据Josephine B.Chang、Leland Chang、Chung-Hsun Lin和JefferyW.Sleight的美国专利发明US2011/0065244A1,"Asymmetric FinFETDevice with Improved Parasitic Resistance and Capacitance"示出的实施例所述。
参考图2A，在衬底上形成二氧化硅（SiO2）（或者氮化硅（SiN））硬掩模层104。在示出的实施例中，衬底可以是对应于图1A-1E中描述的选择性碳掺杂硅层14的绝缘体上硅（SOI）层111。通过沉积和蚀刻工艺，在硬掩模层104上形成多晶硅结构204。参考图2B，使用沉积和蚀刻工艺沿多晶硅结构204的侧面形成氮化硅（SiN）结构206。在图2C中，蚀刻多晶硅结构204和部分硬掩模层104以及SOI层111以形成鳍片结构208。示出的两个鳍片结构208是示范性的，可以形成比两个更多或更少的鳍片结构。在图2D中，蚀刻SiN结构206并且垂直于鳍片结构208形成栅极叠层部分102和SiN层210。参考图2E，除去部分硬掩模层104和SiN层210，并且沿栅极叠层部分102形成SiN隔离物106。在图2F中，在剩余鳍片结构205上沉积外延硅（外延Si）层214用于合并鳍片结构。图2G示出了在SOI层111中形成源极108和漏极110的离子注入的截面图。在示出的非限制实施例中，以与垂直于源极区域108的线一定角度（θ）注入离子203。栅极叠层部分102和隔离物106部分阻挡一些离子203在SOI层111的部分212中以大浓度沉积并且以倾斜角度（θ）注入导致交叠源极区域108和偏移（offset）漏极区域110。注入角度的范围可以从0-90度，以及在0-90度之间的任意附加范围。在示出的实施例中示出了20-30度的示范性注入角度。参考图2H，在外延Si层214上和栅极叠层部分102上形成硅化物层216。
图3示意性示出了分别由鳍片301A、301B、301C和301D构成的多个鳍片FET300A、300B、300C和300D的非限制性实例，其具有例如由高介电常数（高k）材料和公共栅极金属化304构成的共栅极绝缘体层302。在图3中，没有按比例画出栅极金属层304的厚度。根据本发明的示范性实施例，每个鳍片301具有不同的碳剂量（剂量A、剂量B、剂量C、剂量D）并且因此每一个都表现出不同的Vt值。可以通过使用图1A-1E中示出的工艺流程获得不同碳剂量，即，通过在注入碳之前选择性地掩蔽硅层14的不同区域。在鳍片FET工艺（例如，在图2A-2H中所示）期间，不同的碳掺杂硅区域被并入到不同的鳍片301中并且因此并入到不同的鳍片FET300中。如所示，在每个硅鳍片301上存在硬掩模层303，例如由SiN构成的硬掩模层。
如非限制性实例，每个鳍片301可以具有约10nm或更小的宽度以及在从约20nm到约30nm范围内的高度（即，约等于硅层14的厚度的高度）。在鳍片301上形成高介电常数（高k）介质层302。高k介质层302包括包含介电金属氧化物并且具有大于氮化硅的介电常数7.5的介电常数的高介电常数（高k）材料。可以通过本领域公知的方法形成高k介电层302，这些方法包括例如，化学气相沉积（CVD）、原子层沉积（ALD）、分子束沉积（MBD）、脉冲激光沉积（PLD）、液态源雾化化学沉积（LSMCD）等等。介电金属氧化物包括金属和氧以及可选的氮和/或硅。示范性高k介质材料包括HfO2、ZrO2、La2O3、Al2O3、TiO2、SrTiO3、LaAlO3、Y2O3、HfOxNy、ZrOxNy、La2OxNy、Al2OxNy、TiOxNy、SrTiOxNy、LaAlOxNy、Y2OxNy、其硅酸盐以及其合金。每个x值都是独立地从0.5到3并且每个y值都是独立地从0到2。高k介质层302的厚度可以从1nm到10nm，并且更优选从约1.5nm到约3nm。高k介质层30可以具有在约1nm或者更小的量级上的有效氧化物厚度（EOT）。可以通过例如化学气相沉积（CVD）、物理气相沉积（PVD）或者原子层沉积（ALD）在高k介质层302的顶表面上直接沉积栅极金属304。作为非限制性实例，栅极金属304可以包括选自TiN、TiC、TaN、TaC、TaSiN、HfN、W、Al和Ru的金属系统。
已经发现，对于导致碳浓度从约2x1014到约5x1015原子/cm3的碳注入剂量范围，与没有注入碳的硅相比可以减小200mV。同样已发现，对于从约0.025到约0.035微米的栅极长度范围，漏极诱导势垒降低（DIBL）保持相对恒定，说明碳注入剂量不会导致任意明显的短沟道效应（SCE）退化。
图4示出了反向偏置体效应对Vt饱和（Vtsat）的曲线图，其中实心点对应碳掺杂并且空心点对应无碳掺杂。此实例假设nFET具有硼（1018原子/cm3)掺杂的沟道，用于常规Vt(RVT)，高Vt(HVT)和超高Vt(SVT)的情况。注意，碳掺杂器件与未掺杂碳的器件比较表现出明显的Vt减小。
在图4中，在部分耗尽SOI中注入碳用于Vt降低。如果通过功函数调节Vt，体效应保持不变。如果调节Vt通过阱掺杂剂，体效应应该增加。通过引入碳，调节了Vt但是体效应没有变化。因此，可以推断通过碳掺杂获得的Vt偏移是有效功函数调节的结果。
图5示出了根据本发明的示范性实施例的工艺的另一个实施例。图5不同于图1之处是在限定鳍片之后并且在施加高k栅极绝缘体和栅极金属层之前注入碳。图5示出了三个邻近鳍片500A、500B和500C的示范性情况，其中用碳注入最中间鳍片500B并且用掩模502（例如，屏蔽氧化物SiO2）覆盖最外面的鳍片500A和500C。基于鳍片高度和间隔预定注入角度θ以避免遮蔽效应以便用碳基本相等地掺杂鳍片500B的整个体积。衬底或者离子源可以旋转以便可以用碳注入鳍片500B的两个主垂直表面。在注入第一鳍片（此情况中是500B）之后，掩模502被剥离并且如果需要，选择性地再施加以注入下一个鳍片或者多个鳍片。根据需要调节碳注入密度以为产生的鳍片FET获得期望的Vt值。
在图1和5的实施例中，不必所有的鳍片都包括注入的碳，如在一些晶体管器件中，可能期望提供没有降低的Vt值。
迄今为止，在制造鳍片FET和多栅极晶体管的背景中描述了本发明的示范性实施例。然而，本发明的实施例还包括平面晶体管器件，例如使用部分耗尽SOI（PDSOI）制造的那些。
如前面描述的，对于具有缩放的Vdd的晶体管，期望获得低阈值电压。降低高k金属栅极（HKMG）nFET Vt的一种方法是通过稀有金属到HfO2的部界面层的扩散，例如通过使用La或者Lu。然而，此方法具有劣化电子迁移率的缺点。本发明的示范性实施例还提供一种技术用于减小HKMGnFET Vt,通过使用碳注入没有劣化电子迁移率。
图6示出了用于形成HKMG nFET的处理步骤。并且可以形成HKMGpFET。图6A示出了具有衬垫氧化物602的遮盖层的SOI层600。图6B示出了到SOI层600中的常规阱注入。图6C示出了阱注入退火（快速热退火（RTA）），其可以在约1000℃下进行几秒钟（例如，5秒）。图6D示出了硬掩模604的施加和热氧化工艺。图6E和6F示出了构图606以及硬掩模剥离的结果。图6G示出了碳注入步骤（如果需要，可以施加掩模）。如果不是必须将碳注入到SOI层600的整个厚度，碳注入可以是低能量注入。随后的步骤包括在随后要形成栅极叠层的区域施加IL的界面层处理。
根据本发明，在阱注入（图6B）之后和阱RTA（图6C）之后并且在界面层处理之前进行图6G的碳注入步骤。以类似于针对鳍片FET实施例描述的方式，进行碳注入以调节随后形成的HKMG晶体管的Vt到期望的点。
本发明的示范性实施例可以用于制造集成电路芯片，其可以作为裸芯片或者封装形式通过未加工晶片形式的制造者发布（即，作为具有多级未封装芯片的单个晶片）。在后一种情况中，芯片固定在单个芯片封装（例如具有粘附在主板或者更高级载体上的引线的塑料载体）中或者多级芯片封装（例如具有任一或者两个表面互联或者掩埋互联的陶瓷载体）中。在任意情况中，随后将芯片与其它芯片、分离电路元件、和/或其它信号处理器件集成作为（a）如主板的中间产品或者（b）最终产品的一部分。最终产品可以是任意包括集成电路芯片、小电器外设和其它包括具有显示器、键盘或者其它输入器件以及中央处理器的先进计算机产品的低端应用。
这里使用的术语仅用于描述具体实施例的目的并且没有旨在限制本发明。如这里所使用的，除非内容中明确指出，单数形式“一"、“一个”和“这个”旨在包括多数形式。还应该明白，当在此说明书中使用时，术语“包括”和/或“包含”指存在状态特征、整数、步骤、操作、元件和/或部件，但是没有排除一个或者更多其它特征、整数、步骤、操作、元件、部件和/或其组合的存在或添加。
对应结构、材料、作用和所有方法或步骤的等价物加上下面权利要求中的功能元件旨在包括任意结构、材料或者与其它权利要求的元件结合执行功能的作用，如说明书所要求的。展示本发明的描述用于示出和描述目的，但是没有旨在穷尽或者限制本发明为公开的形式。在不脱离本发明的范围和精神下，本领域的技术人员可以进行许多修改和变化。选择和描述实施例的目的是最好的解释本发明的规律和具体应用，并且使得本领域的其它技术人员明白本发明对具有各种修改的各种实施例适用于具体使用的考虑。
如此，当结合附图和权力要求阅读迸发那么时，相关领域的技术人员可以根据前述描述明白各种修改和变化。如一些实例中，本领域的技术人员可以使用其它层厚度、层材料、特征尺寸、工艺装备、注入能量和剂量等等。然而，所有本发明中提示的这样和类似的修改仍旧落入本发明的范围内。
Claims (15)
1.一种结构，包括：
衬底；
晶体管，设置在所述衬底之上，所述晶体管包括由注入有碳的硅构成的鳍片；以及
栅极介质层和栅极金属层，遮盖所述鳍片的限定所述晶体管的沟道的部分，其中
选择在所述鳍片中的碳浓度以建立所述晶体管的期望的电压阈值。
2.根据权利要求1的结构，其中所述碳的浓度遍及所述鳍片是基本均匀的。
3.根据权利要求1或2中任一项的结构，其中在形成所述鳍片之前将所述碳注入到所述硅中。
4.根据权利要求1或3中任一项的结构，其中在形成所述鳍片之后将所述碳注入到所述硅中。
5.根据权利要求1或4中任一项的结构，其中存在设置在所述衬底之上的多个晶体管，每一个都包括相关的鳍片，并且其中在至少两个鳍片中的碳浓度是不同的，以便每个相关晶体管具有不同值的电压阈值。
6.一种制造晶体管器件的方法，包括：
提供具有在顶表面上形成的屏蔽氧化物层的硅层；
施加第一掩蔽层以便使所述屏蔽氧化物层的第一部分未被覆盖；
穿过所述屏蔽氧化物层的未被覆盖的所述第一部分向所述硅层注入碳以形成所述硅层的具有第一碳浓度的第一碳注入体积；
除去所述第一掩蔽层；
施加第二掩蔽层以便使所述屏蔽氧化层的第二部分未被覆盖；
穿过所述屏蔽氧化物层的未被覆盖的所述第二部分向所述硅层注入碳，以形成所述硅层的具有不同于所述第一碳浓度的第二碳浓度的第二碳注入体积；
除去所述第二掩蔽层；以及
处理所述硅层以便形成第一鳍片FET器件和第二鳍片FET器件，所述第一鳍片FET器件具有包含所述硅层的所述第一体积的沟道以及所述第二鳍片FET器件具有包含所述硅层的所述第二体积的沟道，其中所述第一鳍片FET器件具有第一电压阈值并且所述第二鳍片FET器件具有不同于所述第一电压阈值的第二电压阈值，所述第二电压阈值与所述第一电压阈值相差的量与所述第一碳浓度和所述第二碳浓度之间的差相关。
7.根据权利要求6的方法，其中每个注入步骤都包括使用每一个都使用不同的注入能量进行的至少两个碳注入操作，以便所述碳浓度在注入的体积内遍及所述硅层的厚度是基本均匀的。
8.根据权利要求6或7中任一项的方法，还包括在处理所述硅层的所述步骤之前除去所述屏蔽氧化物层。
9.根据权利要求6到8中任一项的方法，其中所述第一和第二碳浓度每一个都在约2x1014到约5x1015原子/cm3的范围内。
10.根据权利要求6到9中任一项的方法，其中所述硅层为绝缘体上硅（SOI）层。
11.一种制造晶体管器件的方法，包括：
从硅层形成多个鳍片；
向第一鳍片施加第一掩蔽层而使第二鳍片未被掩蔽；
向未掩蔽的所述第二鳍片注入碳以具有第一碳浓度；
除去所述第一掩蔽层；
向注入的所述第二鳍片施加第二掩蔽层而留下所述第一鳍片未被掩蔽；
向未掩蔽的所述第一鳍片注入碳以具有第二碳浓度；
除去所述第二掩蔽层；以及
形成包括在所述第一鳍片中的沟道的第一鳍片FET器件和具有在所述第二鳍片中的沟道的第二鳍片FET器件，其中所述第一鳍片FET器件具有第一电压阈值并且所述第二鳍片FET器件具有不同于所述第一电压阈值的第二电压阈值，所述第二电压阈值与所述第一电压阈值相差的量与所述第一碳浓度和所述第二碳浓度之间的差相关。
12.根据权利要求11的方法，其中每个注入步骤都包括使用在所述鳍片的两个主表面的每一个上进行的至少两个碳注入操作，以便所述碳浓度遍及所述鳍片的所述厚度是基本均匀的。
13.根据权利要求11或12中任一项的方法，其中所述第一和第二碳浓度的每一个都在约2x1014到约5x1015原子/cm3的范围内。
14.根据权利要求11到13中任一项的方法，其中所述硅层为绝缘体上硅（SOI）层。
15.一种制造晶体管器件的方法，包括：
向硅层的表面中进行阱注入以形成注入的阱；
退火所述注入的阱；以及
向所述退火的阱中注入碳，其中在所述硅层的所述表面上形成界面层之前注入所述碳，并且其中与非碳注入的阱相比，产生的晶体管器件具有减小的电压阈值，所述电压阈值减小的量至少由在所述注入的阱中的碳浓度确定。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13/282,619 | 2011-10-27 | ||
| US13/282,619 US9040399B2 (en) | 2011-10-27 | 2011-10-27 | Threshold voltage adjustment for thin body MOSFETs |
| PCT/US2012/062048 WO2013063351A1 (en) | 2011-10-27 | 2012-10-26 | Threshold voltage adjustment for thin body mosfets |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103930998A true CN103930998A (zh) | 2014-07-16 |
| CN103930998B CN103930998B (zh) | 2017-06-09 |
Family
ID=48168526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201280052232.0A Active CN103930998B (zh) | 2011-10-27 | 2012-10-26 | 薄体mosfet的阈值电压调节 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US9040399B2 (zh) |
| CN (1) | CN103930998B (zh) |
| DE (1) | DE112012004134B4 (zh) |
| WO (1) | WO2013063351A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826372A (zh) * | 2015-01-06 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | FinFET器件及其形成方法 |
| CN109473479A (zh) * | 2017-09-08 | 2019-03-15 | 三星电子株式会社 | 半导体装置 |
| CN110034008A (zh) * | 2017-11-28 | 2019-07-19 | 台湾积体电路制造股份有限公司 | 低k电介质及其形成工艺 |
| CN111898334A (zh) * | 2020-08-04 | 2020-11-06 | 深圳比特微电子科技有限公司 | 用于系统级芯片设计的标准单元及应用其的数据处理单元、运算芯片和计算设备 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102779753B (zh) * | 2011-05-12 | 2015-05-06 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件制造方法 |
| US9397098B2 (en) | 2012-03-08 | 2016-07-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET-based ESD devices and methods for forming the same |
| US8779517B2 (en) | 2012-03-08 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET-based ESD devices and methods for forming the same |
| US8766319B2 (en) * | 2012-04-26 | 2014-07-01 | United Microelectronics Corp. | Semiconductor device with ultra thin silicide layer |
| US9564367B2 (en) * | 2012-09-13 | 2017-02-07 | Globalfoundries Inc. | Methods of forming different FinFET devices with different threshold voltages and integrated circuit products containing such devices |
| US8815661B1 (en) * | 2013-02-15 | 2014-08-26 | International Business Machines Corporation | MIM capacitor in FinFET structure |
| CN104952783A (zh) * | 2014-03-31 | 2015-09-30 | 中芯国际集成电路制造(上海)有限公司 | 浅沟槽隔离结构、其制作方法及包括其的半导体器件 |
| US9379185B2 (en) | 2014-04-24 | 2016-06-28 | International Business Machines Corporation | Method of forming channel region dopant control in fin field effect transistor |
| US9349649B2 (en) * | 2014-06-26 | 2016-05-24 | Globalfoundries Inc. | Low resistance and defect free epitaxial semiconductor material for providing merged FinFETs |
| US9735275B2 (en) | 2015-12-18 | 2017-08-15 | International Business Machines Corporation | Channel replacement and bimodal doping scheme for bulk finFET threshold voltage modulation with reduced performance penalty |
| US10115808B2 (en) * | 2016-11-29 | 2018-10-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | finFET device and methods of forming |
| CN108122976B (zh) * | 2016-11-29 | 2020-11-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法、以及sram |
| US11264289B2 (en) * | 2019-07-11 | 2022-03-01 | Tokyo Electron Limited | Method for threshold voltage tuning through selective deposition of high-K metal gate (HKMG) film stacks |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101183686A (zh) * | 2006-11-13 | 2008-05-21 | 国际商业机器公司 | 不对称多栅极晶体管及其形成方法 |
| US20090124069A1 (en) * | 2007-11-14 | 2009-05-14 | Clark Jr William F | Methods of changing threshold voltages of semiconductor transistors by ion implantation |
| US20090179280A1 (en) * | 2008-01-10 | 2009-07-16 | Texas Instruments Incorporated | HIGH THRESHOLD NMOS SOURCE-DRAIN FORMATION WITH As, P AND C TO REDUCE DAMAGE |
| US20110151652A1 (en) * | 2009-07-27 | 2011-06-23 | Yuichiro Sssaki | Method for fabricating semiconductor device and plasma doping system |
| WO2011087571A1 (en) * | 2009-12-23 | 2011-07-21 | Intel Corporation | Multi-gate semiconductor device with self-aligned epitaxial source and drain |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5561302A (en) | 1994-09-26 | 1996-10-01 | Motorola, Inc. | Enhanced mobility MOSFET device and method |
| JP4014677B2 (ja) | 1996-08-13 | 2007-11-28 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
| US6455385B1 (en) * | 1998-01-07 | 2002-09-24 | Advanced Micro Devices, Inc. | Semiconductor fabrication with multiple low dose implant |
| DE10012112C2 (de) | 2000-03-13 | 2002-01-10 | Infineon Technologies Ag | Steg-Feldeffekttransistor und Verfahren zum Herstellen eines Steg-Feldeffekttransistors |
| US7064399B2 (en) * | 2000-09-15 | 2006-06-20 | Texas Instruments Incorporated | Advanced CMOS using super steep retrograde wells |
| US6800910B2 (en) | 2002-09-30 | 2004-10-05 | Advanced Micro Devices, Inc. | FinFET device incorporating strained silicon in the channel region |
| US7045401B2 (en) * | 2003-06-23 | 2006-05-16 | Sharp Laboratories Of America, Inc. | Strained silicon finFET device |
| EP1519421A1 (en) * | 2003-09-25 | 2005-03-30 | Interuniversitair Microelektronica Centrum Vzw | Multiple gate semiconductor device and method for forming same |
| US6855588B1 (en) * | 2003-10-07 | 2005-02-15 | United Microelectronics Corp. | Method of fabricating a double gate MOSFET device |
| US20060068556A1 (en) | 2004-09-27 | 2006-03-30 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7186662B2 (en) | 2004-10-13 | 2007-03-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a hard mask for gate electrode patterning and corresponding device |
| US7411252B2 (en) | 2005-06-21 | 2008-08-12 | International Business Machines Corporation | Substrate backgate for trigate FET |
| US20070077739A1 (en) | 2005-09-30 | 2007-04-05 | Weber Cory E | Carbon controlled fixed charge process |
| DE102006019921B4 (de) * | 2006-04-28 | 2010-10-28 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung des Transistors mit eingebetteter Schicht mit Zugverformung mit geringem Abstand zu der Gateelektrode |
| DE102006019835B4 (de) | 2006-04-28 | 2011-05-12 | Advanced Micro Devices, Inc., Sunnyvale | Transistor mit einem Kanal mit Zugverformung, der entlang einer kristallographischen Orientierung mit erhöhter Ladungsträgerbeweglichkeit orientiert ist |
| US7560785B2 (en) * | 2007-04-27 | 2009-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having multiple fin heights |
| US7915681B2 (en) * | 2007-06-18 | 2011-03-29 | Infineon Technologies Ag | Transistor with reduced charge carrier mobility |
| US7910446B2 (en) | 2007-07-16 | 2011-03-22 | Applied Materials, Inc. | Integrated scheme for forming inter-poly dielectrics for non-volatile memory devices |
| US7659158B2 (en) | 2008-03-31 | 2010-02-09 | Applied Materials, Inc. | Atomic layer deposition processes for non-volatile memory devices |
| DE102010040064B4 (de) * | 2010-08-31 | 2012-04-05 | Globalfoundries Inc. | Verringerte Schwellwertspannungs-Breitenabhängigkeit in Transistoren, die Metallgateelektrodenstrukturen mit großem ε aufweisen |
-
2011
- 2011-10-27 US US13/282,619 patent/US9040399B2/en active Active
-
2012
- 2012-09-24 US US13/625,350 patent/US20130105896A1/en not_active Abandoned
- 2012-10-26 DE DE112012004134.8T patent/DE112012004134B4/de active Active
- 2012-10-26 WO PCT/US2012/062048 patent/WO2013063351A1/en active Application Filing
- 2012-10-26 CN CN201280052232.0A patent/CN103930998B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101183686A (zh) * | 2006-11-13 | 2008-05-21 | 国际商业机器公司 | 不对称多栅极晶体管及其形成方法 |
| US20090124069A1 (en) * | 2007-11-14 | 2009-05-14 | Clark Jr William F | Methods of changing threshold voltages of semiconductor transistors by ion implantation |
| US20090179280A1 (en) * | 2008-01-10 | 2009-07-16 | Texas Instruments Incorporated | HIGH THRESHOLD NMOS SOURCE-DRAIN FORMATION WITH As, P AND C TO REDUCE DAMAGE |
| US20110151652A1 (en) * | 2009-07-27 | 2011-06-23 | Yuichiro Sssaki | Method for fabricating semiconductor device and plasma doping system |
| WO2011087571A1 (en) * | 2009-12-23 | 2011-07-21 | Intel Corporation | Multi-gate semiconductor device with self-aligned epitaxial source and drain |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105826372A (zh) * | 2015-01-06 | 2016-08-03 | 中芯国际集成电路制造(上海)有限公司 | FinFET器件及其形成方法 |
| CN105826372B (zh) * | 2015-01-06 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | FinFET器件及其形成方法 |
| CN109473479A (zh) * | 2017-09-08 | 2019-03-15 | 三星电子株式会社 | 半导体装置 |
| CN109473479B (zh) * | 2017-09-08 | 2023-09-26 | 三星电子株式会社 | 半导体装置 |
| CN110034008A (zh) * | 2017-11-28 | 2019-07-19 | 台湾积体电路制造股份有限公司 | 低k电介质及其形成工艺 |
| US11062901B2 (en) | 2017-11-28 | 2021-07-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Low-k dielectric and processes for forming same |
| CN111898334A (zh) * | 2020-08-04 | 2020-11-06 | 深圳比特微电子科技有限公司 | 用于系统级芯片设计的标准单元及应用其的数据处理单元、运算芯片和计算设备 |
| CN111898334B (zh) * | 2020-08-04 | 2022-02-01 | 深圳比特微电子科技有限公司 | 用于系统级芯片设计的标准单元及应用其的数据处理单元、运算芯片和计算设备 |
| US11768988B2 (en) | 2020-08-04 | 2023-09-26 | Shenzhen Microbt Electronics Technology Co., Ltd. | Standard unit for system on chip design, and data processing unit, operation chip and computing apparatus using same |
Also Published As
| Publication number | Publication date |
|---|---|
| DE112012004134T5 (de) | 2014-06-26 |
| CN103930998B (zh) | 2017-06-09 |
| WO2013063351A1 (en) | 2013-05-02 |
| US20130105896A1 (en) | 2013-05-02 |
| US9040399B2 (en) | 2015-05-26 |
| US20130105894A1 (en) | 2013-05-02 |
| DE112012004134B4 (de) | 2017-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103930998B (zh) | 薄体mosfet的阈值电压调节 | |
| US10734492B2 (en) | Asymmetric high-k dielectric for reducing gate induced drain leakage | |
| US8975697B2 (en) | Integrated circuit having MOSFET with embedded stressor and method to fabricate same | |
| US9779995B2 (en) | Highly scaled tunnel FET with tight pitch and method to fabricate same | |
| US8828832B2 (en) | Strained structure of semiconductor device | |
| CN103155123B (zh) | 具有SiGe沟道的pFET结分布的结构和方法 | |
| US8084305B2 (en) | Isolation spacer for thin SOI devices | |
| WO2010137093A1 (ja) | 半導体装置及びその製造方法 | |
| US7507632B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8343872B2 (en) | Method of forming strained structures with compound profiles in semiconductor devices | |
| CN102376766A (zh) | 半导体设备及其制造方法 | |
| CN104576378B (zh) | 一种mosfet结构及其制造方法 | |
| US20160190318A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN102569383A (zh) | 一种mos管及其制造方法 | |
| WO2015054915A1 (zh) | 一种非对称超薄soimos晶体管结构及其制造方法 | |
| Lin et al. | Investigation of the novel attributes of a vertical MOSFET with internal block layer (bVMOS): 2-D simulation study | |
| Qin et al. | Process optimizations to recessed e-SiGe source/drain for performance enhancement in 22 nm all-last high-k/metal-gate pMOSFETs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |