CN103928468B - 闪存结构 - Google Patents

Abstract

本发明提供一种闪存结构，所述结构包括一衬底和设置在该衬底上的有源区层和栅极层：所述有源区层设置有若干根平行排列的位线和垂直于所述位线的若干根平行排列的字线；每根所述字线均与8N根位线电连接，且与一根所述字线电连接的所有位线上的第一有源区之间电连接；其中，所述第一有源区为源极，所述N为正整数。本发明设计的闪存结构，通过利用一根不具备存储性能的引线为其所在的字线上的若干根位线提供一个公共源极，使整个字线存储单元只需要一个接触孔连接源极，缩小了相邻两个平行栅极之间的水平距离，从而缩小了单个存储单元的面积，减小了闪存芯片的面积，进而提高了存储密度。

Description

闪存结构

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种闪存结构。

背景技术

闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。

一般而言，闪存具有两个栅极，如图1-2所示，一浮置栅极14与一控制栅极16，其中浮置栅极14用以存储电荷，控制栅极16则用以控制数据的输入与输出。浮置栅极14的位置在控制栅极16之下，由于与外部电路并没有连接，是处于浮置状态。控制栅极16则通常与字线（Word Line）连接。闪存的优点是其可针对整个存储器区块进行擦除，且擦出速度快，约只需要1至2秒。因此，闪存已广泛运用在各种电子消费产品上，例如：数码相机、数码摄像机、移动电话、手提电脑或随身听等。

在集成电路芯片上制作高密度的半导体元件时，必须考虑如何缩小每一个存储单元（Memory Cell）的大小与电力的消耗，在传统的平面晶体管设计中，为了获得一更小尺寸的存储单元，必须尽量将晶体管的下层栅极22、上层栅极22＇与接触孔21的距离长度a缩短，以减少存储单元的横向面积。而常规的代码型闪存版图在漏极11、源极12以及栅极均有接触孔引出，能够很好的实现快速随机读取的功能。但是随之带来的是芯片尺寸太大，成本太高。主要原因是源和漏端接触孔的引入导致源极12和漏极11端尺寸变大，进而影响整个芯片的面积。

中国专利（CN101640205A）公开了一种闪存，包括：源极和漏极，与衬底相连；浮栅氧化膜，位于衬底之上；选择栅，形成于浮栅氧化膜之上，且位于源极和漏极之间：第一浮栅，形成于浮栅氧化膜之上，且位于源极和选择栅之间，第一浮栅为纳米硅：第二浮栅，形成于浮栅氧化膜之上，且位于漏极和选择栅之间，第二浮栅为纳米硅；第一控制栅氧化膜和第二控制栅氧化膜，分别形成于第一浮栅和第二浮栅之上；第一控制栅和第二控制栅，分别位于第一控制栅氧化膜和第二控制栅氧化膜之上。该发明提供的闪存的浮栅采用纳米硅，相比于多晶硅材料，增加了闪存面积的可再缩的能力。

中国专利（CN101442075A）公开了一种闪存，包括：一基底；一形成于该基底上的第一绝缘层；一设置于该第一绝缘层上的控制栅极；以及两个分别和该基底共平面的浮置栅极，其分别设置于该控制栅极的两侧。由于控制栅极可同时控制两个浮置栅极，因此可同时进行两组数据的输入与输出，对元件效率的提升确有实质性帮助。且因设计原理来自浮置栅极数量的增加，而非栅极尺寸的微缩，因此，又可避免因尺寸微缩造成的例如短沟道效应或热载流子效应的缺点。

上述两项专利虽然公开了一种有效的提高闪存芯片的存储密度的方法，但并未涉及到本发明中对闪存芯片存储单元的结构改进。

发明内容

鉴于上述问题，本发明提供一种闪存结构，克服了现有技术中由于栅极、源极和漏极均有接触孔引出，而造成的芯片尺寸较大以及芯片制造成本较高的问题。

本发明解决技术问题所采用的技术方案为：

一种闪存结构，其特征在于，所述结构包括一衬底和设置在该衬底上的有源区层和栅极层：

所述有源区层设置有若干根平行排列的位线和垂直于所述位线的若干根平行排列的字线；

每根所述字线均与8N根位线电连接，且与一根所述字线电连接的所有位线上的第一有源区之间电连接；

其中，所述第一有源区为源极，所述N为正整数。

上述的闪存结构，其中，所述栅极层包括：

隧穿氧化层，所述隧穿氧化层覆盖于任意所述位线的源极与漏极之间的位置上方；

浮栅层，所述浮栅层完全覆盖于所述遂穿氧化层的上表面，且不与所述隧穿氧化层下方的所述有源区层接触；

绝缘层，所述绝缘层完全覆盖于所述浮栅层的上表面，且不与所述浮栅层下方的所述隧穿氧化层接触；

控制栅层，所述控制栅层完全覆盖于所述绝缘层的上表面，且不与所述绝缘层下方的所述浮栅层接触。

上述的闪存结构，其中，所述隧穿氧化层的材质为二氧化硅，所述浮栅层和所述控制栅层的材质均为多晶硅，所述绝缘层材质为二氧化硅/氮化硅/二氧化硅。

上述的闪存结构，其中，任意所述字线下设置8/16/24/32根位线和一根引线。

上述的闪存结构，其中，所述位线和所述引线的长度和宽度均相同。

上述的闪存结构，其中，所述栅极层包括若干栅极，且任意所述栅极的长度由其对应的引线和位线的数量决定。

上述的闪存结构，其中，所述位线的源极和漏极均为n型。

上述的闪存结构，其中，对所述源极之间的区域进行离子注入工艺，以使所述源极之间电连接。

上述的闪存结构，其中，完成所述栅极层制备后，利用光刻版图对所述源极之间的区域进行离子注入工艺。

上述的闪存结构，其中，在所述引线的所述第一有源区上方，设置一个接触孔。

上述技术方案具有如下优点或有益效果：

本发明设计的闪存结构，利用一根不具备存储性能的引线为其所在的字线下的8N根位线提供一个公共源极，并采用离子注入的方式使得该8N根位线的源极电连接，即整个字线存储单元只需要一个源极接触孔，从而缩小了相邻两个平行栅极之间的距离，以进一步缩小单个存储单元的面积，进而减小了闪存芯片的面积，提高了存储密度。

附图说明

参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。

图1是本发明浮控栅极式闪存的剖面结构示意图；

图2是本发明浮控栅极式闪存的俯视结构示意图；

图3是本发明背景技术中闪存芯片中存储单元的俯视结构示意图；

图4是本发明实施例中闪存芯片中存储单元的俯视结构示意图。

具体实施方式

本发明的核心思想是通过在同一根字线下的8N根位线中，设置一个不具备存储功能的引线，同时各位线的源极上均不再设置接触孔。然后，当该闪存芯片完成栅极的设置后，可利用重新设置的一层光刻版图在所有的位线和引线的第一有源区的硅注入砷离子或磷离子（也可通过注入其他离子或其他工艺，只要能够使得所有的位线均与所述引线电连接，进而形成一个公共源即可），使位线的第一有源区之间电连接，形成一个公共源，并在引线的第一有源区上设置接触孔，其中，上述第一有源区为源极。

进而使整个字线只需要一个源极接触孔，从而缩短了两条平行栅极之间的间距。

下面结合附图对本发明方法进行详细说明。

如图1和图4所示，本实施例涉及一种闪存结构，其采用第一有源区为源极的设计方案，包括一衬底10和设置在衬底上的有源区层和栅极层，结构如图1所示：

有源区层设置有8N根平行排列的位线和垂直于上述位线1的若干根平行排列的字线；其中，每根上述字线均与8N根位线电连接，且与一根上述字线电连接的所有位线1的公共源极12＇共用一个接触孔21＇，N为正整数（例如：N=1，N=2，或N=3）；栅极层包括若干条横向排列的栅极23组成；且栅极层覆盖于有源区层上方；引线上的接触孔21＇连接公共源极12＇，上述公共源极12＇为图4中虚线所围部分。

在本实施例中，当上述8N个位线的源极12均共用一个接触孔21＇时，每个位线的漏极11各连接有一个接触孔21，即各个位线的漏极之间均绝缘隔离。

优选的，位线1和引线2的线宽相同，线长相同；且位线1和引线2的源极12和漏极11为n型；且每根字线下，设置一根引线2，一个栅极21，同时设置的位线数量为8、16、24或32根，上述栅极21的长度由位线1的数量决定，本实施例内优选为8根平行排列的位线设计为例（图中未全部示出）。

其中，如图1所示，栅极层还包括：

隧穿氧化层13；浮栅层14，浮栅层14完全覆盖与遂穿氧化层13上表面，且不与隧穿氧化层13下方的有源区层接触；绝缘层15，绝缘层15完全覆盖与浮栅层14上表面，且不与浮栅层14下方的隧穿氧化层13接触；控制栅层16，控制栅层16完全覆盖与绝缘层15上表面，且不与绝缘层15下方的浮栅层14接触。

优选的，隧穿氧化层13的材质为二氧化硅，浮栅层14和控制栅层16的材质均为多晶硅，绝缘层15材质为二氧化硅/氮化硅/二氧化硅，即该绝缘层按照从下至上的顺序依次为二氧化硅层、氮化硅层、二氧化硅层形成的堆叠结构。

由于本实施例中，整条字线下各存储单元的的源极相互电连接，只需要设置一个接触孔21＇，故栅极23与上层栅极23＇可采用如图4所示方式设置，缩小了故栅极23与上层栅极23＇的间距。

为实现上述结构，本实施例优选采用如下工艺：

首先，如图3所示现有技术中的闪存的生产工艺流程，制备有源区层与栅极层，工艺调整处为将栅极层的版图设计为如图4所示的弓形结构，以缩小相邻平行栅极之间的距离，而其余工艺细节与全部的工艺流程为本领域公知常识，于此不与赘述。

在完成有源区层与栅极层的制备后，新设置一层版图对公共源极12＇进行离子注入工艺，即对图4中虚线所示区域进行离子注入，使整个公共源极12＇的硅导电，优选注入的离子采用砷或磷，上述版图的具体结构设计由字线下位线的数量决定。

然后再整块芯片上设置一层绝缘介质层，并刻蚀接触孔21和接触孔21＇。

由上述实施例可知，通过利用一层新设置的版图对任意上述字线下所有的位线与引线的公共源极进行离子注入工艺，是各根位线与引线的源极电连接，而后在上述的引线的源极处设置一个接触孔，缩小了相邻两个平行栅极之间的水平距离，减小了任意一个字线所需要的面积，进而提改了该存储芯片的存储密度。

综上所述，本发明的闪存结构通过利用一根不具备存储性能的引线为其所在的字线上的若干根位线提供一个公共源极，使整个字线存储单元只需要一个接触孔连接源极，缩小了相邻两个平行栅极之间的水平距离，从而缩小了单个存储单元的面积，减小了闪存芯片的面积，进而提高了存储密度。

对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。

Claims (9)

1.一种闪存结构，其特征在于，所述结构包括一衬底和设置在该衬底上的有源区层和栅极层：

所述有源区层设置有若干根平行排列的位线和垂直于所述位线的若干根平行排列的字线；

每根所述字线均与8N根位线电连接，且与一根所述字线电连接的所有位线上的第一有源区之间电连接；

任意所述字线下设置一根引线，并在所述引线的所述第一有源区上方，设置一个接触孔；

其中，所述第一有源区为源极，所述N为正整数。

2.如权利要求1所述的闪存结构，其特征在于，所述栅极层包括：

隧穿氧化层，所述隧穿氧化层覆盖于任意所述位线的源极与漏极之间的位置上方；

浮栅层，所述浮栅层完全覆盖于所述隧穿氧化层的上表面，且不与所述隧穿氧化层下方的所述有源区层接触；

绝缘层，所述绝缘层完全覆盖于所述浮栅层的上表面，且不与所述浮栅层下方的所述隧穿氧化层接触；

控制栅层，所述控制栅层完全覆盖于所述绝缘层的上表面，且不与所述绝缘层下方的所述浮栅层接触。

3.如权利要求2所述的闪存结构，其特征在于，所述隧穿氧化层的材质为二氧化硅，所述浮栅层和所述控制栅层的材质均为多晶硅，所述绝缘层材质为二氧化硅/氮化硅/二氧化硅。

4.如权利要求1所述的闪存结构，其特征在于，任意所述字线下设置8/16/24/32根位线。

5.如权利要求4所述的闪存结构，其特征在于，所述位线和所述引线的长度和宽度均相同。

6.如权利要求4所述的闪存结构，其特征在于，所述栅极层包括若干栅极，且任意所述栅极的长度由其对应的引线和位线的数量决定。

7.如权利要求1所述的闪存结构，其特征在于，所述位线的源极和漏极均为n型。

8.如权利要求1所述的闪存结构，其特征在于，对所述源极之间的区域进行离子注入工艺，以使所述源极之间电连接。

9.如权利要求8所述的闪存结构，其特征在于，完成所述栅极层制备后，利用光刻版图对所述源极之间的区域进行离子注入工艺。