CN101800199B - 一种闪存制作方法 - Google Patents

一种闪存制作方法 Download PDF

Info

Publication number
CN101800199B
CN101800199B CN201010123670.4A CN201010123670A CN101800199B CN 101800199 B CN101800199 B CN 101800199B CN 201010123670 A CN201010123670 A CN 201010123670A CN 101800199 B CN101800199 B CN 101800199B
Authority
CN
China
Prior art keywords
flash memory
conductor layer
drain region
preparation
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010123670.4A
Other languages
English (en)
Other versions
CN101800199A (zh
Inventor
张博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010123670.4A priority Critical patent/CN101800199B/zh
Publication of CN101800199A publication Critical patent/CN101800199A/zh
Application granted granted Critical
Publication of CN101800199B publication Critical patent/CN101800199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

本发明提供一种闪存制作方法，包括以下步骤：提供一基底；刻蚀一浅沟槽；进行离子注入，形成源极区；形成第一导体层以形成源极；形成第二氧化层和存储介质层，所述存储介质层材料为纳米硅；于存储介质层和基底上形成第三氧化层和第二导体层，对第二导体层进行刻蚀，以形成第一浮栅、第二浮栅和控制栅；于第二导体层和基底上形成第四氧化层和第三导体层，对第三导体层进行刻蚀，以形成第一选择栅和第二选择栅；进行离子注入，形成第一漏极区和第二漏极区；于所述第一漏极区和所述第二漏极区上形成第一漏极和第二漏极。本发明提供的闪存制作方法制作的闪存结构设计巧妙，能够有效的减少闪存的尺寸，从而提高衬底单位面积上的使用效率。

Description

一种闪存制作方法
技术领域
本发明涉及一种半导体制作工艺，且特别涉及一种闪存制作方法。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。
如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器，然而现有的闪存在迈向更高存储密度的时候，通过缩小器件尺寸来提高存储密度将会面临很大的挑战。
浮栅在向65nm以下缩小时，由于浮栅周围绝缘层尺寸缩小会遇到多晶硅材料浮栅内电子容易流失的问题，只要多晶硅某一处漏电，整个多晶硅材料的浮栅内电子就会全部流失，另外，现有技术中闪存的结构设计也不利于闪存器件尺寸的缩小，因此，选用新的材料来制作闪存的栅极以及优化闪存的结构越来越受到厂家和研发人员的重视。
发明内容
为了克服现有技术中通过缩小器件尺寸来提高存储密度遇到的问题，本发明提供了一种制作体积小、存储容量大的闪存的制作方法。
为了实现上述目的，本发明提出一种闪存制作方法，包括以下步骤：1.一种闪存制作方法，包括以下步骤：提供一基底；于所述基底内刻蚀一浅沟槽；对所述基底进行第一次离子注入，于所述浅沟槽内形成源极区；于所述浅沟槽内形成第一导体层，定义所述第一导体层，以形成源极；于所述第一导体层上形成第二氧化层和存储介质层；于所述存储介质层和所述基底上形成第三氧化层和第二导体层，对所述第二导体层进行刻蚀，以形成第一浮栅、第二浮栅和控制栅；于所述第二导体层和所述基底上形成第四氧化层和第三导体层，对所述第三导体层进行刻蚀，以形成第一选择栅和第二选择栅，其中所述控制栅位于所述第一选择栅和所述第二选择栅之间；对所述基底进行第二次离子注入，于所述基底内形成第一漏极区和第二漏极区，所述第一漏极区和所述第二漏极区形成于所述源极区的两侧；于所述第一漏极区和所述第二漏极区上形成第一漏极和第二漏极。
可选的，在第一次离子注入后，进行退火处理。
可选的，所述退火处理的温度介于1000℃至1200℃之间。
可选的，所述退火处理的温度为1100℃。
可选的，所述存储介质层材料为纳米硅。
可选的，所述第二导体层为搀杂的多晶硅导体淀积而成。
可选的，所述第三导体层的刻蚀是采用光刻法。
可选的，在第二次离子注入后，进行退火处理。
可选的，所述退火处理的温度介于1000℃至1200℃之间。
可选的，所述退火处理的温度为1100℃。
由于采用了上述技术方案，与现有技术相比，本发明一种闪存制作方法具有以下优点：本发明提供的闪存制作方法制作的闪存中两个漏极共用一个源极，与通用的CMOS工艺兼容，能够在不改变工艺制程技术的情况下通过改变闪存的内部结构，减小闪存的体积；制作的闪存的浮栅采用纳米硅，相比于多晶硅材料，增加了闪存的尺寸缩小能力，另外，由多个相互绝缘的纳米硅制成的浮栅不会因为某一处漏电而导致浮栅内电子全部流失，从而提高了制成的器件的稳定性。
附图说明
图1为本发明一种闪存制作方法的流程示意图。
图2为本发明一种闪存制作方法制作的闪存的结构示意图。
图3为本发明一种闪存制作方法制作的闪存所在版面设计的结构示意图。
具体实施方式
下面，结合附图对本发明做进一步的说明。
首先，请参考图1，图1为本发明一种闪存制作方法的流程示意图，从图上可以看出，本发明一种闪存制作方法包括以下步骤：步骤51：提供一基底；步骤52：于所述基底内刻蚀一浅沟槽，为了保持浅沟槽侧壁的垂直性，这里使用干法刻蚀进行处理；步骤53：对所述基底进行第一次离子注入，于所述浅沟槽内形成源极区，在第一次离子注入后，进行退火处理，所述退火处理的温度介于1000℃至1200℃之间，优选的，所述退火处理的温度为1100℃；步骤54：于所述浅沟槽内形成第一导体层，定义所述第一导体层，以形成源极；步骤55：于所述第一导体层上形成第二氧化层和存储介质层；步骤56：于所述存储介质层和所述基底上形成第三氧化层和第二导体层，对所述第二导体层进行刻蚀，以形成第一浮栅、第二浮栅和控制栅；步骤57：于所述第二导体层和所述基底上形成第四氧化层和第三导体层，对所述第三导体层进行刻蚀，以形成第一选择栅和第二选择栅，其中所述控制栅位于所述第一选择栅和所述第二选择栅之间，对所述第二导体层进行刻蚀后，对所述存储介质层表面进行化学机械研磨；步骤58：对所述基底进行第二次离子注入，于所述基底内形成第一漏极区和第二漏极区，所述第一漏极区和所述第二漏极区形成于所述源极区的两侧，在第二次离子注入后，进行退火处理，所述退火处理的温度介于1000℃至1200℃之间，优选的，所述退火处理的温度为1100℃；步骤59：于所述第一漏极区和所述第二漏极区上形成第一漏极和第二漏极。
图2为本发明一种闪存制作方法制作的闪存的结构示意图，该闪存包括：衬底10和形成于所述衬底内的第一漏极区21、源极区25和第二漏极区18，所述源极区25位于所述第一漏极区21和所述第二漏极区18之间，分别从所述第一漏极区21、所述源极区25和所述第二漏极区18引出的第一漏极11、源极13和第二漏极17；控制栅14，位于所述第一漏极区21和所述第二漏极区18之间；浮栅16，位于所述源极区25之上，所述浮栅16的材料为纳米硅，浮栅16的材料采用纳米硅，相比于多晶硅，增加了闪存的尺寸缩小能力，另外，由多个相互绝缘的纳米硅制成的浮栅不会因为某一处漏电而导致浮栅内电子全部流失，从而提高了制成的器件的稳定性，另外，从图上可以清晰的看出，浮栅16包括第一浮栅和第二浮栅，第一浮栅和第二浮栅之间相互绝缘，用于第一浮栅和第二浮栅之间隔离的为控制栅14，所述浮栅16和所述源极13之间设置有氧化层22，作用用于绝缘；第一选择栅12，位于所述第一漏极11和所述源极13之间；第二选择栅15，位于所述源极13和所述第二漏极17之间，所述第一漏极11、源极13和第二漏极17、所述控制栅14、所述浮栅16、所述第一选择栅12和所述第二选择栅15之间用氧化物填充隔离。所述源极13和所述第一漏极11、所述第二漏极17分别通过金属引线连接出去。
接着，请参考图3，图3为本发明一种闪存制作方法制作的闪存所在版面设计的结构示意图，图3中的虚线框中就是图2中所示的闪存结构，图3中BL0、BL1、BL2、BL3分别为四个位线，闪存的源极和漏极位于位线上，例如虚线框中的一个完整的闪存结构，其源极和漏极均位于BL1上，CG0、CG1、CG2、SG0、SG1和SG2为字线，字线和位线均垂直，其中字线CG0、CG1、CG2上均设置控制栅，字线SG0、SG1、SG2上均设置选择栅，SL1为位于CG1下方的基准电压布线(即用作图2中的源极13)，图中为示意图，在字线CG0和CG2下方，均设置有基准电压布线，图中未示。基准电压布线和每个位线均通过金属引线相连，例如框图中SL1通过金属引线和位于闪存两端的BL1相连。
实际操作时，为了对闪存进行编程化，因此必须向浮栅16注入所存储的电子，在第一漏极11和第二漏极17上施加0V电压，第一选择栅12上施加1.5V电压，第二选择栅15上施加0V电压，控制栅14上施加8V电压，源极13上施加3V电压，由于源极13上电压高于第一漏极11和第二漏极17的电压，因此，之间存在电流；为了对闪存进行编程禁止，在第一漏极11和第二漏极17均施加3V电压，第一选择栅12上施加1.5V电压，第二选择栅15上施加0V电压，控制栅14上施加8V电压，源极13上施加3V电压，由于源极13和第一漏极11、第二漏极17上施加的电压均为3V，无电势差，之间无电流存在；为了达到对闪存进行擦除的目的，在第一漏极11、第二漏极17、源极13、第一选择栅12和第二选择栅15上均施加0V电压，在控制栅14上施加12V电压；为了达到对闪存左侧部分读取的目的，在源极12、漏极15和控制栅14上施加0V电压，在源极13上施加3V电压，在第一选择栅12上施加1.5V电压，在第二选择栅15上施加0V电压。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所述技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (9)

1.一种闪存制作方法，其特征在于包括以下步骤：
提供一基底；
于所述基底内刻蚀一浅沟槽；
对所述基底进行第一次离子注入，于所述浅沟槽内形成源极区；
于所述浅沟槽内形成第一导体层，定义所述第一导体层，以形成源极；
于所述第一导体层上形成第二氧化层和存储介质层；
于所述存储介质层和所述基底上形成第三氧化层和第二导体层，对所述第二导体层进行刻蚀，以形成第一浮栅、第二浮栅和控制栅；对所述第二导体层进行刻蚀后，对所述存储介质层表面进行化学机械研磨，所述第一浮栅、第二浮栅和控制栅形成于所述沟槽内并且控制栅表面不高于沟槽；
于所述第二导体层和所述基底上形成第四氧化层和第三导体层，对所述第三导体层进行刻蚀，以形成第一选择栅和第二选择栅，其中所述控制栅位于所述第一选择栅和所述第二选择栅之间，所述第三导体层的刻蚀是采用光刻法；
对所述基底进行第二次离子注入，于所述基底内形成第一漏极区和第二漏极区，所述第一漏极区和所述第二漏极区形成于所述源极区的两侧；
于所述第一漏极区和所述第二漏极区上形成第一漏极和第二漏极。
2.根据权利要求1所述的一种闪存制作方法，其特征在于：在第一次离子注入后，进行退火处理。
3.根据权利要求2所述的一种闪存制作方法，其特征在于：所述退火处理的温度介于1000℃至1200℃之间。
4.根据权利要求3所述的一种闪存制作方法，其特征在于：所述退火处理的温度为1100℃。
5.根据权利要求1所述的一种闪存制作方法，其特征在于：所述存储介质层材料为纳米硅。
6.根据权利要求1所述的一种闪存制作方法，其特征在于：所述第二导体层为搀杂的多晶硅导体淀积而成。
7.根据权利要求1所述的一种闪存制作方法，其特征在于：在第二次离子注入后，进行退火处理。
8.根据权利要求7所述的一种闪存制作方法，其特征在于：所述退火处理的温度介于1000℃至1200℃之间。
9.根据权利要求8所述的一种闪存制作方法，其特征在于：所述退火处理的温度为1100℃。
CN201010123670.4A 2010-03-12 2010-03-12 一种闪存制作方法 Active CN101800199B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010123670.4A CN101800199B (zh) 2010-03-12 2010-03-12 一种闪存制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010123670.4A CN101800199B (zh) 2010-03-12 2010-03-12 一种闪存制作方法

Publications (2)

Publication Number Publication Date
CN101800199A CN101800199A (zh) 2010-08-11
CN101800199B true CN101800199B (zh) 2015-05-06

Family

ID=42595805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010123670.4A Active CN101800199B (zh) 2010-03-12 2010-03-12 一种闪存制作方法

Country Status (1)

Country Link
CN (1) CN101800199B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630687B (zh) * 2017-03-15 2020-11-03 上海格易电子有限公司 一种存储单元及非易失性存储器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026194A (zh) * 2007-03-23 2007-08-29 南京大学 基于双层纳米硅结构的非挥发性浮栅存储器及制备方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6878991B1 (en) * 2004-01-30 2005-04-12 Micron Technology, Inc. Vertical device 4F2 EEPROM memory
US6972260B2 (en) * 2004-05-07 2005-12-06 Powerchip Semiconductor Corp. Method of fabricating flash memory cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101026194A (zh) * 2007-03-23 2007-08-29 南京大学 基于双层纳米硅结构的非挥发性浮栅存储器及制备方法

Also Published As

Publication number Publication date
CN101800199A (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
CN101834188B (zh) 非易失性存储器件及其制造方法
US8780625B2 (en) Memory array
US8778761B2 (en) Method of manufacturing semiconductor device
CN102368479B (zh) 快闪存储器及其制作方法
KR20080001284A (ko) 수직 채널을 갖는 비휘발성 메모리 집적 회로 장치 및 그제조 방법
CN102637645A (zh) 存储器制备方法
CN102117814B (zh) 分栅闪存单元及其制作方法
CN103794609A (zh) 非挥发性内存单元及非挥发性内存矩阵
CN102456694B (zh) 一种存储器结构
CN103811498A (zh) 一种低电场源极抹除非挥发性内存单元及其制造方法
CN105990359A (zh) 分离栅式闪存器件及制备方法
CN101866929B (zh) 共享字线的无触点氮化硅分栅式闪存及其制造方法
CN101800199B (zh) 一种闪存制作方法
CN102163576B (zh) 分栅闪存单元及其制造方法
CN103872059A (zh) P型沟道闪存器件及其制造方法
CN101800226B (zh) 多晶硅存储器
TW201633319A (zh) 非揮發性記憶體及其抹除方法
KR100771418B1 (ko) 자기 정렬형 플래시 메모리 셀의 제조 방법
CN103928468B (zh) 闪存结构
CN101807581B (zh) 共享字线的无触点分栅式闪存及其制造方法
CN103413809B (zh) 分栅式闪存及其形成方法
CN101794787B (zh) 共享字线的无触点分栅式闪存
CN101866928B (zh) 共享字线的无触点sonos分栅式闪存
CN101800225A (zh) 一种闪存
CN101866930A (zh) 共享字线的无触点纳米晶分栅式闪存及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140514

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140514

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant