CN103904119B - 一种具有纵向屏蔽栅的Trench MOSFET及其加工方法 - Google Patents

一种具有纵向屏蔽栅的Trench MOSFET及其加工方法 Download PDF

Info

Publication number
CN103904119B
CN103904119B CN201410122456.5A CN201410122456A CN103904119B CN 103904119 B CN103904119 B CN 103904119B CN 201410122456 A CN201410122456 A CN 201410122456A CN 103904119 B CN103904119 B CN 103904119B
Authority
CN
China
Prior art keywords
source
polysilicon
oxide
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410122456.5A
Other languages
English (en)
Other versions
CN103904119A (zh
Inventor
孙博韬
王立新
张彦飞
高博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Zhongke Newmicrot Technology Development Co., Ltd.
Original Assignee
Beijing Zhongke Newmicrot Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Zhongke Newmicrot Technology Development Co Ltd filed Critical Beijing Zhongke Newmicrot Technology Development Co Ltd
Priority to CN201410122456.5A priority Critical patent/CN103904119B/zh
Publication of CN103904119A publication Critical patent/CN103904119A/zh
Application granted granted Critical
Publication of CN103904119B publication Critical patent/CN103904119B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明属于半导体器件技术领域，公开了一种具有纵向屏蔽栅的TrenchMOSFET，包括：衬底；外延层；位于外延层顶部的源掺杂区；位于外延层内源掺杂区下方的阱区；生长在外延层上部的多晶硅栅极；位于外延层与多晶硅栅极间的栅氧化层；位于多晶硅栅极下方的多晶硅源极；位于外延层与多晶硅源极间的侧壁氧化层；位于多晶硅栅极与多晶硅源极间的隔离氧化层；覆盖多晶硅栅极及源掺杂区的表面氧化层；位于外延层的内部的源接触孔；包围源接触孔，并与阱区相连的源第二掺杂区；多晶硅源极与侧壁氧化层的总宽度大于多晶硅栅极与栅氧化层的总宽度；源接触孔底端的竖直高度小于侧壁氧化层顶端的竖直高度。本发明形成纵向屏蔽电场，提高抗单粒子相应的能力。

Description

一种具有纵向屏蔽栅的Trench MOSFET及其加工方法
技术领域
本发明涉及半导体器件技术领域，特别涉及一种具有纵向屏蔽栅的TrenchMOSFET及其加工方法。
背景技术
在半导体领域内，栅极利用挖槽工艺制作的MOSFET器件称作Trench MOSFET。因其具有比传统VDMOS更高的功率密度，更低的导通电阻等优势，得到了广泛的应用。但是，当其应用在航空航天领域时，由于空间环境中存在持续不断的重离子辐射，极易诱发其发生单粒子效应，从而使空间系统发生灾难性事故，使其应用受到限制。
当重离子轰击到硅片表面后，在其运动路径上会产生大量的电子空穴对。以传统的N沟道TrenchMOSFET为例，当处于阻断状态时，其体内的电场均指向表面。因此，硅片受到轰击后，电子空穴对中的电子会从漏极流出，而空穴将向芯片表面。一方面，当流入阱区的空穴电流过大，使阱区压降超过0.7V时，源掺杂区-阱区-外延层组成的寄生三极管将开启，在外部条件允许的前提下，该寄生三极管会发生二次击穿，使电流密度过度集中导致器件发生单粒子烧毁（SEB）。另一方面，若过多的空穴堆积在栅氧Si/SiO2界面处，则等效于在栅介质层上附加一个瞬态电场，导致栅介质层内电场超过临界击穿电场，发生栅介质层击穿，即发生单粒子栅穿（SEGR），统称为器件的单粒子效应；均能导致器件损坏失效。
发明内容
本发明所要解决的技术问题是提供一种提升抗单粒子效应的能力的 TrenchMOSFET器件。
为解决上述技术问题，本发明提供了一种具有纵向屏蔽栅的Trench MOSFET，其特征在于，包括：
衬底；
覆盖所述衬底的外延层；
位于所述外延层顶部的源掺杂区；
位于所述源掺杂区下方的阱区；
生长在所述外延层上部的多晶硅栅极；
位于所述外延层与所述多晶硅栅极间的栅氧化层；
位于所述多晶硅栅极下方的多晶硅源极；
位于所述外延层与所述多晶硅源极间的侧壁氧化层；
位于所述多晶硅栅极与所述多晶硅源极间的隔离氧化层；
覆盖所述多晶硅栅极及所述源掺杂区的表面氧化层；
纵向穿越所述表面氧化层、所述源掺杂区和所述阱区，位于所述外延层的内部的源接触孔；
包围所述源接触孔，并与所述阱区相连的源第二掺杂区；
覆盖所述表面氧化层及所述源接触孔的金属源电极；
以及位于所述衬底底部的金属漏电极；
所述多晶硅源极与所述侧壁氧化层的总宽度大于所述多晶硅栅极与所述栅氧化层的总宽度；
所述源接触孔底端的竖直高度小于所述侧壁氧化层顶端的竖直高度。
进一步地，所述多晶硅源极与所述侧壁氧化层的总宽度与所述多晶硅栅极与所述栅氧化层的总宽度的差值范围是0.05um～1um。
进一步地，所述源接触孔底端的竖直高度与所述侧壁氧化层顶端的竖直高度的差值范围是0.01um～1um。
进一步地，所述源第二掺杂区的掺杂浓度范围是1×1015/cm3～1× 1021/cm3。
进一步地，所述衬底、所述外延层以及所述源掺杂区为第一导电类型；所述阱区为第二导电类型。
一种TrenchMOSFET的加工方法，用于实现上述具有纵向屏蔽栅的TrenchMOSFET；包括以下步骤：
在衬底上生长外延层，并蚀刻出深槽；在所述深槽上部侧壁生成SiN层；
在所述外延层的顶面与所述深槽下部生成牺牲氧化SiO2层；
刻除所述外延层的顶面与所述深槽下部生成的牺牲氧化SiO2层，分别生长表面氧化层和侧壁氧化层；
在所述深槽下部的侧壁氧化层上生成多晶硅源极；
刻除SiN层，在所述多晶硅源极顶面覆盖生成隔离氧化层；
在所述深槽上部侧壁生长栅氧化层，并生长多晶硅栅极；
在所述外延层上部由上到下，通过离子注入工艺，生成源掺杂区和阱区；
覆盖所述源掺杂区及所述多晶硅栅极顶面，生成表面氧化层；
蚀刻形成源接触孔，通过离子注入形成源第二掺杂区；
在所述衬底面生成金属漏电极，在所述表面氧化层覆盖生成金属源电极；
生长所述牺牲氧化SiO2层的厚度小于多晶硅源极与侧壁氧化层的总宽度和多晶硅栅极与栅氧化层的总宽度的差值；
所述多晶硅源极与所述侧壁氧化层的总宽度大于所述多晶硅栅极与所述栅氧化层的总宽度；
所述源接触孔底端的竖直高度小于所述侧壁氧化层顶端的竖直高度。
进一步地，所述多晶硅源极与所述侧壁氧化层的总宽度与所述多晶硅栅极与所述栅氧化层的总宽度的差值范围是0.05um～1um。
进一步地，所述源接触孔底端的竖直高度与所述侧壁氧化层顶端的竖直高度的差值范围是0.01um～1um。
进一步地，所述源第二掺杂区的掺杂浓度范围是1×1015/cm3～1×1021/cm3。
进一步地，所述衬底、所述外延层以及所述源掺杂区为第一导电类型；所述阱区为第二导电类型。
本发明提供的具有纵向屏蔽栅的TrenchMOSFET通过设置深入外延层的源接触孔与重掺杂的源第二掺杂区改变电场方向，由于多晶硅源极与侧壁氧化层的总宽度宽于多晶硅栅极与栅氧化层的总宽度，同时，源接触孔及高浓度的源第二掺杂区底端的位置低于侧壁氧化层的最顶端；因此，当器件处于阻断状态时，电场将更多的指向源接触孔内的金属源电极及源第二掺杂区，而不是指向阱区及栅氧化层；因而，当器件受到重离子轰击后，产生的空穴电流将直接流经源第二掺杂区，从源接触孔流出金属源极；一方面大大减小了空穴流向栅氧化层，抑制了单粒子栅穿效应；另一方面也减小了空穴电流在P型区内产生的压降，抑制了单粒子烧毁效应，从而从整体上抑制了单粒子效应的发生，从而大大提高了器件的抗单粒子能力。
附图说明
图1为本发明实施例提供的具有纵向屏蔽栅的TrenchMOSFET结构示意图；
图2到图13为本发明实施例提供的具有纵向屏蔽栅的Trench MOSFET加工过程结构图；
其中，201-衬底，202-外延层，203-阱区，204-源掺杂区，205-源第二掺杂区，206-侧壁氧化层，207-隔离氧化层，208-栅氧化层，209-源接触孔，210-表面氧化层，211-金属源电极，212-多晶硅源极，213-多晶硅栅极，214- 金属漏电极，220-深槽，221-淀积SiO2层，222-SiN层，223-侧壁牺牲氧化SiO2层，224-顶部牺牲氧化SiO2层，225-侧壁氧化层刻蚀后槽，226-顶面氧化层。
具体实施方式
参见图1，本发明实施例提供的一种具有纵向屏蔽栅的Trench MOSFET，其特征在于，包括：衬底201；覆盖衬底201的外延层202；位于外延层202顶部的源掺杂区204；位于源掺杂区204下方的阱区203；生长在外延层202上部的多晶硅栅极213；位于外延层202与多晶硅栅极213间的栅氧化层208；位于多晶硅栅极213下方的多晶硅源极212；位于外延层202与多晶硅源极212间的侧壁氧化层206；位于多晶硅栅极213与多晶硅源极间的隔离氧化层207；覆盖多晶硅栅极213及源掺杂区204的表面氧化层210；纵向穿越表面氧化层210、源掺杂区204和阱区203，位于外延层202的内部的源接触孔209；包围源接触孔209，并与阱区203相连的源第二掺杂区205；覆盖表面氧化层210及源接触孔209的金属源电极211；以及位于衬底201底部的金属漏电极214。
多晶硅源极212与侧壁氧化层206的总宽度大于多晶硅栅极213与栅氧化层208的总宽度；源接触孔209底端的竖直高度小于侧壁氧化层206顶端的竖直高度；使得栅极附近的电场更多的指向源掺杂区205和源接触孔209，使得电场发生偏移，避免直接指向栅极附近，即起到屏蔽栅的作用。形成纵向屏蔽栅结构改变TrenchMOSFET阻断状态下电场分布与重离子轰击后载流子的输运路径，从而从整体上抑制了单粒子效应的发生，从而大大提高了器件的抗单粒子能力。由于多晶硅源极212与侧壁氧化层206的总宽度宽于多晶硅栅极213与栅氧化层208的总宽度，同时，源接触孔209及高浓度的源第二掺杂区205底端的位置低于侧壁氧化层206的最顶端；因此，当器件处于阻断状态时，电场将更多的指向源接触孔209内的 金属源电极211及源第二掺杂区205，而不是指向阱区203及栅氧化层208；因而，当器件受到重离子轰击后，产生的空穴电流将直接流经源第二掺杂区205，从源接触孔209流出金属源极211；一方面大大减小了空穴流向栅氧化层208，抑制了单粒子栅穿效应；另一方面也减小了空穴电流在P型区内产生的压降，抑制了单粒子烧毁效应，从而从整体上抑制了单粒子效应的发生，从而大大提高了器件的抗单粒子能力。
优选的，多晶硅源极与所述侧壁氧化层的总宽度与所述多晶硅栅极与所述栅氧化层的总宽度的差值范围是0.05um～1um。源接触孔底端的竖直高度与所述侧壁氧化层顶端的竖直高度的差值范围是0.01um～1um。形成纵向屏蔽栅结构改变TrenchMOSFET阻断状态下电场分布与重离子轰击后载流子的输运路径，从而从整体上抑制了单粒子效应的发生，从而大大提高了器件的抗单粒子能力。
源第二掺杂区进行重掺杂，增强阱深，其掺杂浓度范围是1×1015/cm3～1×1021/cm3。
衬底201、外延层202以及源掺杂区204第一导电类型；阱区203为第二导电类型。
本实施例提出一种加工方法，用于实现上述具有纵向屏蔽栅的Trench MOSFET；包括以下步骤：
参见图2，在衬底201上生长外延层202，并蚀刻出深槽220；
参见图3，通过工艺淀积SiO2，并反刻SiO2，使深槽220内剩余的淀积SiO2层221达到所需深度；
参见图4，在深槽220上部侧壁淀积并干法刻蚀生成SiN层222；刻除槽内的淀积SiO2层221；仅留下位于侧壁上的SiN层222。
参见图5，在外延层201的顶面与深槽220下部分别生成顶部牺牲氧化SiO2层224和侧壁牺牲氧化SiO2层223；
参见图6，刻除外延层201的顶面与深槽220下部生成的顶部牺牲氧 化SiO2层224和侧壁牺牲氧化SiO2223，分别生长表面氧化层210和侧壁氧化层206；
参见图7，在深槽220下部的侧壁氧化层206上生成多晶硅源极212；
参见图8，刻除SiN层222，在多晶硅源极212顶面覆盖生成隔离氧化层207；
参见图9，在深槽220上部侧壁生长栅氧化层208，并生长多晶硅栅极213；
参见图10，在外延层202上部由上到下，通过离子注入工艺，生成源掺杂区204和阱区203；
参见图11，覆盖源掺杂区204及多晶硅栅极213顶面，生成表面氧化层210；
参见图12，蚀刻形成源接触孔209，通过离子注入形成源第二掺杂区205；
参见图13，在衬底201底面生成金属漏电极214，覆盖表面氧化层210生成金属源电极211；
多晶硅源极212与侧壁氧化层206的总宽度大于多晶硅栅极213与栅氧化层208的总宽度；
源接触孔209底端的竖直高度小于侧壁氧化层206顶端的竖直高度。
多晶硅源极212与侧壁氧化层206的总宽度大于多晶硅栅极213与栅氧化层208的总宽度，其差值范围是0.05um～1um。源接触孔209底端的竖直高度要低于侧壁氧化层206顶端的竖直高度，高度的差值范围是0.01um～1um。
源第二掺杂区205的掺杂浓度范围是1×1015/cm3～1×1021/cm3。
衬底201、外延层202以及源掺杂区204的导电类型相同为第一导电类型；阱区203与上述三个结构的导电类型不同，为第二导电类型。
本实施例提供的具有纵向屏蔽栅的TrenchMOSFET的加工方法，通过 工艺步骤在外延层内部，栅极附近形成纵向屏蔽电场，扭转空穴的运输移动路径，避免直接指向栅极附近；通过重掺杂的源第二掺杂区，引导空穴等带电粒子通过深入外延层内部的源接触孔流出，避免了单粒子效应的发生，提升了器件抗单粒子效应的的能力。多晶硅源极212与侧壁氧化层206的总宽度大于多晶硅栅极213与栅氧化层208的总宽度；源接触孔209底端的竖直高度小于侧壁氧化层206顶端的竖直高度；使得电场发生偏移，避免直接指向栅极附近。由于多晶硅源极212与侧壁氧化层206的总宽度宽于多晶硅栅极213与栅氧化层208的总宽度，同时，源接触孔209及高浓度的源第二掺杂区205底端的位置低于侧壁氧化层206的最顶端；因此，当器件处于阻断状态时，电场将更多的指向源接触孔209内的金属源电极211及源第二掺杂区205，而不是指向阱区203及栅氧化层208；因而，当器件受到重离子轰击后，产生的空穴电流将直接流经源第二掺杂区205，从源接触孔209流出金属源极211；一方面大大减小了空穴流向栅氧化层208，抑制了单粒子栅穿效应；另一方面也减小了空穴电流在P型区内产生的压降，抑制了单粒子烧毁效应，从而从整体上抑制了单粒子效应的发生，从而大大提高了器件的抗单粒子能力。
最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (10)

1.一种具有纵向屏蔽栅的Trench MOSFET，其特征在于，包括：
衬底；
覆盖所述衬底的外延层；
位于所述外延层顶部的源掺杂区；
位于所述源掺杂区下方的阱区；
生长在所述外延层上部的多晶硅栅极；
位于所述外延层与所述多晶硅栅极间的栅氧化层；
位于所述多晶硅栅极下方的多晶硅源极；
位于所述外延层与所述多晶硅源极间的侧壁氧化层；
位于所述多晶硅栅极与所述多晶硅源极间的隔离氧化层；
覆盖所述多晶硅栅极及所述源掺杂区的表面氧化层；
纵向穿越所述表面氧化层、所述源掺杂区和所述阱区，位于所述外延层的内部的源接触孔；
包围所述源接触孔，并与所述阱区相连的源第二掺杂区；
覆盖所述表面氧化层及所述源接触孔的金属源电极；
以及位于所述衬底底部的金属漏电极；
所述多晶硅源极与所述侧壁氧化层的总宽度大于所述多晶硅栅极与所述栅氧化层的总宽度；
所述源接触孔底端的竖直高度小于所述侧壁氧化层顶端的竖直高度。
2.如权利要求1所述的具有纵向屏蔽栅的Trench MOSFET，其特征在于：所述多晶硅源极与所述侧壁氧化层的总宽度与所述多晶硅栅极与所述栅氧化层的总宽度的差值范围是0.05um～1um。
3.如权利要求2所述的具有纵向屏蔽栅的Trench MOSFET，其特征在于：所述源接触孔底端的竖直高度与所述侧壁氧化层顶端的竖直高度的差值范围是0.01um～1um。
4.如权利要求3所述的具有纵向屏蔽栅的Trench MOSFET，其特征在于：所述源第二掺杂区的掺杂浓度范围是1×1015/cm3～1×1021/cm3。
5.如权利要求1～4任一项所述的具有纵向屏蔽栅的Trench MOSFET，其特征在于：所述衬底、所述外延层以及所述源掺杂区为第一导电类型；所述阱区为第二导电类型。
6.一种Trench MOSFET的加工方法，用于实现上述权利要求5所述的具有纵向屏蔽栅的Trench MOSFET；其特征在于：
在衬底上生长外延层，并蚀刻出深槽；
在所述深槽上部侧壁生成SiN层；
在所述外延层的顶面与所述深槽下部生成牺牲氧化SiO2层；
刻除所述外延层的顶面与所述深槽下部生成的牺牲氧化SiO2层，分别生长表面氧化层和侧壁氧化层；
在所述深槽下部的侧壁氧化层上生成多晶硅源极；
刻除SiN层，在所述多晶硅源极顶面覆盖生成隔离氧化层；
在所述深槽上部侧壁生长栅氧化层，并生长多晶硅栅极；
在所述外延层上部由上到下，通过离子注入工艺，生成源掺杂区和阱区；
覆盖所述源掺杂区及所述多晶硅栅极顶面，生成表面氧化层；
蚀刻形成源接触孔，通过离子注入形成源第二掺杂区；
在所述衬底面生成金属漏电极，在所述表面氧化层覆盖生成金属源电极；
生长所述牺牲氧化SiO2层的厚度小于多晶硅源极与侧壁氧化层的总宽度和多晶硅栅极与栅氧化层的总宽度的差值；
所述多晶硅源极与所述侧壁氧化层的总宽度大于所述多晶硅栅极与所述栅氧化层的总宽度；
所述源接触孔底端的竖直高度小于所述侧壁氧化层顶端的竖直高度。
7.如权利要求6所述的Trench MOSFET的加工方法，其特征在于：所述多晶硅源极与所述侧壁氧化层的总宽度与所述多晶硅栅极与所述栅氧化层的总宽度的差值范围是0.05um～1um。
8.如权利要求6所述的Trench MOSFET的加工方法，其特征在于：所述源接触孔底端的竖直高度与所述侧壁氧化层顶端的竖直高度的差值范围是0.01um～1um。
9.如权利要求6所述的Trench MOSFET的加工方法，其特征在于：所述源第二掺杂区的掺杂浓度范围是1×1015/cm3～1×1021/cm3。
10.如权利要求6～9任一项所述的具有纵向屏蔽栅的Trench MOSFET的加工方法，其特征在于：所述衬底、所述外延层以及所述源掺杂区为第一导电类型；所述阱区为第二导电类型。
CN201410122456.5A 2014-03-28 2014-03-28 一种具有纵向屏蔽栅的Trench MOSFET及其加工方法 Active CN103904119B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410122456.5A CN103904119B (zh) 2014-03-28 2014-03-28 一种具有纵向屏蔽栅的Trench MOSFET及其加工方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410122456.5A CN103904119B (zh) 2014-03-28 2014-03-28 一种具有纵向屏蔽栅的Trench MOSFET及其加工方法

Publications (2)

Publication Number Publication Date
CN103904119A CN103904119A (zh) 2014-07-02
CN103904119B true CN103904119B (zh) 2016-08-17

Family

ID=50995358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410122456.5A Active CN103904119B (zh) 2014-03-28 2014-03-28 一种具有纵向屏蔽栅的Trench MOSFET及其加工方法

Country Status (1)

Country Link
CN (1) CN103904119B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511341B (zh) * 2017-02-24 2021-04-02 深圳尚阳通科技有限公司 屏蔽栅沟槽功率器件及其制造方法
CN110310992B (zh) * 2018-03-27 2021-08-17 无锡华润上华科技有限公司 沟槽分离栅器件及其制造方法
CN108493251A (zh) * 2018-04-19 2018-09-04 张帅 屏蔽栅场效应晶体管及其制造方法
CN109037225B (zh) * 2018-09-19 2023-09-12 长江存储科技有限责任公司 存储器结构
WO2020180338A1 (en) * 2019-03-01 2020-09-10 Ipower Semiconductor Method of manufacturing shielded gate trench mosfet devices
CN110429077B (zh) * 2019-08-23 2021-02-09 杭州电子科技大学 一种适用于功率半导体器件的抗单粒子烧毁结构
CN112510081B (zh) * 2020-11-30 2023-03-14 西安微电子技术研究所 一种星用抗辐射沟槽型mos管的加固结构和制备方法
CN113257897B (zh) * 2021-06-10 2021-09-21 北京中科新微特科技开发股份有限公司 半导体器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
CN1695251A (zh) * 2001-11-26 2005-11-09 硅半导体公司 具有伸入较深的以沟槽为基础的源电极的以沟槽为基础的交叉栅电极的垂直mosfet及其制造方法
CN203481240U (zh) * 2013-03-15 2014-03-12 英飞凌科技奥地利有限公司 一种半导体器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1695251A (zh) * 2001-11-26 2005-11-09 硅半导体公司 具有伸入较深的以沟槽为基础的源电极的以沟槽为基础的交叉栅电极的垂直mosfet及其制造方法
US6710403B2 (en) * 2002-07-30 2004-03-23 Fairchild Semiconductor Corporation Dual trench power MOSFET
CN203481240U (zh) * 2013-03-15 2014-03-12 英飞凌科技奥地利有限公司 一种半导体器件

Also Published As

Publication number Publication date
CN103904119A (zh) 2014-07-02

Similar Documents

Publication Publication Date Title
CN103904119B (zh) 一种具有纵向屏蔽栅的Trench MOSFET及其加工方法
CN103346166B (zh) 半导体器件及其制作方法
JP6135178B2 (ja) 超接合半導体装置の製造方法
CN104347420B (zh) Ldmos器件及其形成方法
CN104716177B (zh) 一种改善漏电的射频ldmos器件的制造方法
CN104733531A (zh) 使用氧化物填充沟槽的双氧化物沟槽栅极功率mosfet
CN107768428B (zh) 一种横向双扩散金属氧化物半导体(ldmos)器件及其制造方法
JP2009231545A (ja) 炭化珪素ｍｏｓ型半導体装置
US20160276464A1 (en) Power mos transistor and manufacturing method therefor
CN116072710B (zh) 双沟槽型SiC MOSFET元胞结构、器件及制备方法
CN105679820A (zh) Jfet及其制造方法
CN109216432A (zh) 沟槽型功率器件及其制备方法
KR20130006136U (ko) 반도체 소자 트렌치 구조
CN107658214A (zh) 一种双沟槽的带浮空区的低导通电阻碳化硅mosfet器件与制备方法
TWI496293B (zh) 半導體功率元件及用於製備半導體功率元件之方法
CN116110944A (zh) 一种基于Resurf效应的屏蔽栅沟槽型MOSFET器件及其制备方法
US9917150B2 (en) Deep trench isolation structures and systems and methods including the same
CN105810680A (zh) Jfet及其制造方法
CN102738001A (zh) 具有超级介面的功率晶体管的制作方法
CN103840007A (zh) 一种屏蔽栅结构的vdmos晶体管
KR101386132B1 (ko) 트렌치 구조를 갖는 ＳｉＣ ＭＯＳＦＥＴ 및 그 제조방법
CN104952929A (zh) 一种碳化硅vdmos器件及其制作方法
CN109216452A (zh) 沟槽型功率器件及其制备方法
CN106298898B (zh) 垂直导电功率器件及其制作方法
CN105826195B (zh) 一种超结功率器件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20151012

Address after: No. 11 Beijing 100029 Chaoyang District microelectronics Beitucheng West Road Comprehensive Building 4 layer

Applicant after: Beijing Zhongke Newmicrot Technology Development Co., Ltd.

Address before: 100029 Beijing city Chaoyang District Beitucheng West Road No. 3

Applicant before: Institute of Microelectronics, Chinese Academy of Sciences

C14 Grant of patent or utility model
GR01 Patent grant