CN103886914A - 通道控制电路以及具有通道控制电路的半导体器件 - Google Patents

通道控制电路以及具有通道控制电路的半导体器件 Download PDF

Info

Publication number
CN103886914A
CN103886914A CN201310250077.XA CN201310250077A CN103886914A CN 103886914 A CN103886914 A CN 103886914A CN 201310250077 A CN201310250077 A CN 201310250077A CN 103886914 A CN103886914 A CN 103886914A
Authority
CN
China
Prior art keywords
control signal
signal
channel
clock
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310250077.XA
Other languages
English (en)
Other versions
CN103886914B (zh
Inventor
金奇泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN103886914A publication Critical patent/CN103886914A/zh
Application granted granted Critical
Publication of CN103886914B publication Critical patent/CN103886914B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14—Implementation of control logic, e.g. test mode decoders
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318552—Clock circuits details

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

根据本发明的实施例，一种具有多个通道的通道控制电路包括：通道控制信号发生模块，所述通道控制信号发生模块被配置成响应于第一测试模式信号和第二测试模式信号的组合而产生能选择性地控制通道的激活状态的通道控制信号；扫描缓冲器控制信号发生模块，所述扫描缓冲器控制信号发生模块被配置成响应于第一测试模式信号和扫描信号而产生扫描缓冲器控制信号；时钟缓冲器控制信号发生模块，所述时钟缓冲器控制信号发生模块被配置成响应于通道控制信号和扫描缓冲器控制信号而产生时钟缓冲器控制信号；以及时钟输入缓冲器，所述时钟输入缓冲器被配置成响应于时钟缓冲器控制信号而产生用作半导体器件的内部时钟的时钟输出信号。

Description

通道控制电路以及具有通道控制电路的半导体器件
相关申请的交叉引用
本申请要求2012年12月21日向韩国知识产权局提交的申请号为10-2012-0150158的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及一种半导体器件，更具体而言，涉及一种具有高测试效率的半导体器件。
背景技术
对高速、多功能以及小型化的半导体器件的需求不断增长。芯片级封装（chip scalepackage）是为了开发这种半导体器件而努力的一个部分。例如，片上系统（System onChip，Soc）是一种将电子系统的各种部件集成在单个芯片中的集成电路。在片上系统中，可以设置多个凸块焊盘。
图1是说明具有宽IO DRAM的已知SoC的示意性框图。
参见图1，SoC1包括四个通道ch A、ch B、ch C以及ch D。
每个通道包括四个存储体BK0、BK1、BK2以及BK3。
每个通道包括其外围区PERI，并且外围区PERI中包括各个时钟缓冲器10a、10b、10c以及10d。通道ch A、ch B、ch C以及ch D包括各个凸块焊盘组a、b、c以及d，以传送信号到外部系统以及从外部系统接收信号。各个凸块焊盘组a、b、c以及d包括为时钟、地址、命令、DQ以及电源而提供的凸块焊盘。
另外，半导体器件可以具有用于其中心列的探针测试的焊盘PAD。
为了系统提供器评估本身的DRAM的特性，需要将输入直接施加给DRAM而不经由系统的模式。为了测试在每个通道的存储体中的存储器单元，利用直接访问（在下文中，称作为“DA”）模式测试方法。在DA模式中，由于需要用最小数目个凸块焊盘来执行功能测试，所以将输入信号共同传送到全部的通道，以及从全部的通道中共同接收输入信号。
图1说明在DA模式下，各个时钟缓冲器10a、10b、10c以及10d与用于时钟的一个凸块焊盘共同耦接的情况。施加到一个凸块焊盘的信号被共同地施加到各个相应的通道信号单元。
然而，在DA模式下，不能分别对每个通道执行冗余检查以检查凸块焊盘中的缺陷。另外，由于共同地施加全部通道的信号，所以不能分别控制每个通道的电熔丝。此外，在DA模式下不能通过通道来测量在宽IO JEDEC标准下要求的电流量。
发明内容
本文描述了一种半导体器件，所述半导体器件在DA模式下通过使测试与用于提供DA模式的结构连接无关，而具有改善的测试效率。
在本发明的一个实施例中，一种半导体器件的通道控制电路包括：通道控制信号发生模块，所述通道控制信号发生模块被配置成响应于第一测试模式信号和第二测试模式信号的组合，而产生能选择性地控制通道的激活状态的通道控制信号；扫描缓冲器控制信号发生模块，所述扫描缓冲器控制信号发生模块被配置成响应于第一测试模式信号、第一扫描信号以及第二扫描信号而产生扫描缓冲器控制信号；时钟缓冲器控制信号发生模块，所述时钟缓冲器控制信号发生模块被配置成响应于通道控制信号和扫描缓冲器控制信号而产生控制是否激活时钟输入缓冲器的时钟缓冲器控制信号；以及时钟输入缓冲器，所述时钟输入缓冲器被配置成响应于时钟信号和时钟缓冲器控制信号而产生时钟输出信号。
在本发明的一个实施例中，半导体器件的通道控制电路包括在多个通道中的每个通道中，并且被配置在同时测试包括所述多个通道的半导体器件的所述多个通道的DA模式下，能仅控制要被选中和激活的一个预定的通道和要处于未激活状态的其余通道。
根据本发明的一个实施例，当为了在DA模式下操作，结构连接被形成为接收相同的信号时，可以利用测试模式信号从同步通道模式转变成正确地独立操作一个通道的模式。因此，可以根据每个通道执行各种测试，由此能改善测试效率。
附图说明
结合附图描述本发明的特点、方面和实施例，其中：
图1是已知的半导体器件的通道控制电路的示意性框图；
图2是根据本发明的一个实施例的半导体器件的框图；
图3是能在图2的框图中实施的通道控制信号发生模块的电路图；
图4是能在图2的框图中实施的扫描缓冲器控制信号发生模块的框图；
图5是能在图2的框图中实施的时钟缓冲器控制信号发生模块的电路图；以及
图6是说明能在图2的框图中实施的通道控制电路的操作的时序图。
具体实施方式
在下文中，将经由示例性实施例，参照附图来描述根据本发明的各种实施例的在DA模式下具有改善的测试效率的半导体器件的通道控制电路。
图2是根据本发明的一个实施例的半导体器件的通道控制电路的框图。
参见图2，通道控制电路500包括：通道控制信号发生模块100、扫描缓冲器控制信号发生模块200、时钟缓冲器控制信号发生模块300以及时钟输入缓冲器400。尽管未示出，但是通道控制电路500视为配置在每个通道中的电路单元。在本发明的一个实施例中，通道的数目为例如四。这里，通道的数目可以与SoC型芯片中的宽IO DRAM的数目（例如，四）相对应。
通道控制信号发生模块100响应于第一测试模式信号TM_CH_SET和第二测试模式信号TM_CH_EN而产生通道控制信号CH_DIS。第一测试模式信号TM_CH_SET是进入测试模式的信号。另外，第二测试模式信号TM_CH_EN是触发信号，并且能根据触发的次数来选择性地激活通道。因此，在测试模式下，通道控制信号发生模块100能根据第二测试模式信号TM_CH_EN的触发次数来激活相应通道的时钟输入缓冲器。每个通道中可以具有通道控制信号发生模块100。通道控制信号CH_DIS可以将相应的通道去激活预定的时间段。
扫描缓冲器控制信号发生模块200响应于第一测试模式信号TM-CH-SET、第一扫描信号SDI以及第二扫描信号SSEN而产生扫描缓冲器控制信号SDI_BUF_OUT。这里，第一扫描信号SDI是用于执行边界扫描测试的输入信号，所述边界扫描测试执行以检查凸块焊盘中的缺陷，而第二扫描信号SSEN是边界扫描测试使能信号。第一扫描信号SDI和第二扫描信号SSEN不用作用于控制边界扫描测试模式的信号，而用作在DA模式下不使用的其余凸块焊盘的信号。例如，第一扫描信号SDI和第二扫描信号SSEN可以用来执行后面的电路控制。因此，尽管将本发明的一个实施例描述为使用边界扫描测试模式的信号的实例，但是其不排除可以使用在DA模式下不共同施加的另外的信号。相似地，由于供扫描缓冲器使用的扫描缓冲器控制信号SDI_BUF_OUT响应于第一扫描信号SDI和第二扫描信号SSEN而产生，所以可以使用在DA模式下不使用的、能使能后面电路的另外的信号，来代替扫描缓冲器控制信号SDI_BUF_OUT。扫描缓冲器控制信号发生模块200可以响应于第一测试模式信号TM-CH-SET或第一扫描信号SDI而控制扫描缓冲器控制信号SDI_BUF_OUT的电平。扫描缓冲器控制信号发生模块200可以响应于第一测试模式信号TM-CH-SET而控制后面的电路，以例如仅激活相应的通道，或者在测试了相应的通道之后利用第一扫描信号SDI从第一通道测试模式退出。这将在下文中参照附图来详细地讨论。
时钟缓冲器控制信号发生模块300响应于通道控制信号CH_DIS、扫描缓冲器控制信号SDI_BUF_OUT、边界扫描测试模式信号BSCAN、晶圆老化信号（wafer burn-insignal）WBI、以及深度低功耗模式信号（a deep power down mode signal）DPD而产生时钟缓冲器控制信号CKE_BUF_EN。时钟缓冲器控制信号发生模块300响应于通道控制信号CH_DIS而将相应的时钟输入缓冲器的时钟缓冲器控制信号CKE_BUF_EN去激活。每个通道中可以具有时钟缓冲器控制信号发生模块300。因此，相应的通道可以响应于时钟缓冲器控制信号发生模块300的激活的通道控制信号CH_DIS而处于去激活的状态预定的时间段。相应的通道可以响应于扫描缓冲器控制信号SDI_BUF_OUT而被激活。在下文中将参照附图来给出详细的描述。
时钟输入缓冲器400响应于时钟信号CKE和时钟缓冲器控制信号CKE_BUF_EN而产生时钟输出信号CKE_BUF_OUT。时钟输出信号可以用作半导体器件的内部时钟。时钟输入缓冲器400可以响应于激活的时钟缓冲器控制信号CKE_BUF_EN和从外部接收的时钟信号CKE而产生内部时钟。当时钟缓冲器控制信号CKE_BUF_EN被去激活时，时钟输入缓冲器400可以不产生内部时钟。每个通道中可以具有时钟输入缓冲器400。
如上所述，根据本发明的一个实施例，当使用通道控制信号CH_DIS时，即使在DA模式下，也可以激活1通道操作模式，而不是4通道操作模式。此外，可以仅激活希望由第二测试模式信号TM_CH_EN激活的相应通道，并且激活通道控制信号CH_DIS，由此将其余的时钟输入缓冲器去激活。
如本发明的一个实施例所描述的，可以通过将相应通道的时钟输入缓冲器400激活来单独地测试相应的通道。
图3是能在图2中实施的通道控制信号发生模块100的电路图。
参见图3，通道控制信号发生模块100包括：第一反相器INV1、与非门ND以及第二反相器INV2。
与非门ND对第一测试模式信号TM_CH_SET和反相的第二测试模式信号TM_CH_EN执行与非运算。第二反相器INV2将与非门ND的输出信号反相，并且输出通道控制信号CH_DIS。每个通道中可以具有通道控制信号发生模块100。
因此，例如，当第一通道（未示出）的第二测试模式信号TM_CH_EN处于低电平时，并且第一通道的第一测试模式信号TM_CH_SET处于高电平时，第一通道的通道控制信号CH_DIS处于高电平，这意味着通道的去激活。
当第一通道（未示出）的第二测试模式信号TM_CH_EN和第一测试模式信号TM_CH_SET处于高电平时，第一通道的通道控制信号CH_DIS处于低电平，这意味着通道的激活。
由于第二测试模式信号TM_CH_EN是脉冲型信号（即，触发信号），所以可以根据第二测试模式信号TM_CH_EN的输入次数来改变选中的通道。
例如，当第二测试模式信号TM_CH_EN输入一次时可以选择第一通道（未示出），而当第二测试模式信号TM_CH_EN输入两次时可以选择第二通道（未示出）。
在本发明的一个实施例中，将相比于第二测试模式信号TM_CH_EN保持激活电平较长时间的第一测试模式信号TM_CH_SET共同地施加到全部的通道。
因此，可以响应于第一测试模式信号TM_CH_SET和第二测试模式信号TM_CH_EN的组合而控制通道的选择和操作。
图4是能在图2中实施的扫描缓冲器控制信号发生模块200的框图。
参见图4，扫描缓冲器控制信号发生模块200包括：扫描输入缓冲器控制信号发生单元210和扫描输入缓冲器230。
扫描输入缓冲器控制信号发生单元210响应于第二扫描信号SSEN和第一测试模式信号TM_CH_SET而产生扫描输入缓冲器控制信号SDI_BUF_EN。
扫描输入缓冲器控制信号发生单元210在第二扫描信号SSEN和第一测试模式信号TM_CH_SET中的任何一个被激活时，提供激活的扫描输入缓冲器控制信号SDI_BUF_EN。换言之，为了在正常模式和DA模式下都使用，扫描输入缓冲器控制信号发生单元210被配置成施加由第二扫描信号SSEN和第一测试模式信号TM_CH_SET中的任何一个激活而被激活的扫描输入缓冲器控制信号SDI_BUF_EN。
扫描输入缓冲器230响应于第一扫描信号SDI和扫描输入缓冲器控制信号SDI_BUF_EN而产生扫描缓冲器控制信号SDI_BUF_OUT。
当扫描输入缓冲器控制信号SDI_BUF_EN被激活时，扫描输入缓冲器230产生扫描缓冲器控制信号SDI_BUF_OUT，所述扫描缓冲器控制信号SDI_BUF_OUT的电平根据第一扫描信号SDI的电平而改变。例如，扫描输入缓冲器230在第一扫描信号SDI被激活时产生激活的扫描缓冲器控制信号SDI_BUF_OUT。
这里，第二扫描信号SSEN是激活扫描输入缓冲器230所需的信号。在本发明的一个实施例中，第一扫描信号SDI可以是用于控制是否激活下一级电路的使能信号。
如上所述，第一扫描信号SDI和第二扫描信号SSEN是用于控制后面电路的信号，而不是用于边界扫描测试模式控制的信号。因此，可以使用其它的信号来产生用于控制是否激活下一级电路的使能信号。
在相应通道的时钟输入缓冲器（见图2的附图标记400）被去激活的情况下，当1通道测试模式结束时，相应通道的时钟输入缓冲器（见图2的附图标记400）通过包括在每个通道内的扫描缓冲器控制信号发生模块200的激活的扫描缓冲器控制信号SDI_BUF_OUT而再次被激活，由此，能返回到初始的DA模式。
图5是能在图2中实施的时钟缓冲器控制信号发生模块300的电路图。
参见图5，时钟缓冲器控制信号发生模块300包括：第一或非门NR1、第二或非门NR2、反相器IV以及与非门ND。
第一或非门NR1对通道控制信号CH_DIS、晶圆老化信号WBI、以及深度低功耗模式信号DPD执行或非组合。
第二或非门NR2对第一或非门NR1的输出和边界扫描测试模式信号BSCAN执行或非操作。
反相器IV产生与扫描缓冲器控制信号SDI_BUF_OUT相反的逻辑电平。
与非门ND对第二或非门NR2的输出和反相器IV的输出执行与非运算。
时钟缓冲器控制信号发生模块300的操作如下：例如，当通道控制信号CH_DIS处于激活的电平（即，高电平）时，第一或非门NR1的输出处于低电平。在DA模式下，边界扫描测试模式信号BSCAN处于低电平，且因而第二或非门NR2的输出处于高电平。在这种情况下，扫描缓冲器控制信号SDI_BUF_OUT根据图4中的第一扫描信号SDI的电平来改变。当第一扫描信号SDI以低电平施加时，扫描缓冲器控制信号SDI_BUF_OUT处于低电平。因此，与非门ND接收都处于高电平的第二或非门NR2和反相器IV的输出，并且输出低电平的时钟缓冲器控制信号CKE_BUF_EN。换言之，当通道控制信号CH_DIS被激活，并且扫描缓冲器控制信号SDI_BUF_OUT被去激活时，时钟缓冲器控制信号发生模块300输出去激活的时钟缓冲器控制信号CKE_BUF_EN。后面的时钟输入缓冲器（见图2的附图标记400）响应于去激活的时钟缓冲器控制信号CKE_BUF_EN而被去激活。也就是说，接收低电平的时钟缓冲器控制信号CKE_BUF_EN的相应通道转变成去激活的状态。
然而，在图4的第一扫描信号SDI转变成高电平时，扫描缓冲器控制信号SDI_BUF_OUT转变成高电平。因此，接收了低电平的与非门ND允许时钟缓冲器控制信号CKE_BUF_EN以高电平（即，激活电平）施加。
尽管时钟缓冲器控制信号CKE_BUF_EN响应于通道控制信号CH_DIS而被控制在低电平，但是时钟缓冲器控制信号CKE_BUF_EN可以响应于图4的第一扫描信号SDI或扫描缓冲器控制信号SDI_BUF_OUT而被控制在高电平。
在DA模式下的操作期间，当需要仅测试一个通道而不是全部的通道时，利用通道控制信号CH_DIS将去激活的时钟缓冲器控制信号CKE_BUF_EN施加到其余的通道，以便将其余通道的时钟输入缓冲器（见图2的附图标记400）去激活。在本发明的一个实施例中，当在经过预定的时间段之后完成所述一个通道的测试时，可以通过将去激活的时钟缓冲器控制信号CKE_BUF_EN改变成高电平来激活相应的时钟输入缓冲器（见图2的附图标记400）。
图6是说明能在图2中实施的通道控制电路的操作的时序图。
这里，为了便于描述，将通道分成四个通道，例如，a、b、c以及d。
将在DA模式下执行操作时选中通道d，并且将模式改变成1-通道模式以执行测试的情况作为一个实例来进行描述。
首先，为了选择通道d，在从时刻t0至时刻t3的时段期间施加第二测试模式信号TM_CH_EN四次。
为了将除了通道d之外的其余通道的时钟缓冲器控制信号CKE_BUF_EN控制在低电平，在时刻t4施加第一测试模式信号TM_CH_SET。当激活的第一测试模式信号TM_CH_SET和第二测试模式信号TM_CH_EN的电平在时刻t4处组合（见图3的附图标记100）时，通道a、b以及c的通道控制信号CH_DIS全部被激活，并且因而通道a、b以及c的时钟缓冲器控制信号CKE_BUF_EN-a、CKE_BUF_EN_b以及CKE_BUF_EN_c分别转变成低电平（见图5的附图标记300）。因此，通道a、b以及c的时钟输入缓冲器全部都被去激活。仅通道d被激活，由此能尝试执行期望的测试。例如，可以执行基本的功能测试，或者测量电流量。
当完成了预定的测试时，扫描输入信号SDI在时刻t5处被激活。结果，可以响应于图4的第一扫描信号SDI或扫描缓冲器控制信号SDI_BUF_OUT而将被去激活了预定时间段的时钟缓冲器控制信号CKE_BUF_EN-a、CKE_BUF_EN_b以及CKE_BUF_EN_c控制成高电平。
因此，可以从仅通道d被激活的1-通道模式中退出，并且返回到四个通道同时被激活的DA模式。
如上所述，根据本发明的一个实施例，尽管连接被形成为接收相同的信号以在DA模式下操作，但是可以利用测试模式信号从同步通道模式转变成独立地操作一个通道的模式。因此，可以根据每个通道来执行各种测试，由此能改善测试效率。
尽管以上已经描述了某些实施例，但是对于本领域的技术人员将会理解的是描述的实施例仅仅是实例。因此，不应基于所描述的实施例来限定本文描述的电路。更确切地说，应当仅根据所附权利要求并结合以上描述和附图来限定本文描述的电路。

Claims (17)

1.一种具有多个通道的通道控制电路，包括：
通道控制信号发生模块，所述通道控制信号发生模块被配置成响应于第一测试模式信号和第二测试模式信号的组合，而产生能选择性地控制通道的激活状态的通道控制信号；
扫描缓冲器控制信号发生模块，所述扫描缓冲器控制信号发生模块被配置成响应于所述第一测试模式信号和扫描信号而产生扫描缓冲器控制信号；
时钟缓冲器控制信号发生模块，所述时钟缓冲器控制信号发生模块被配置成响应于所述通道控制信号和所述扫描缓冲器控制信号而产生时钟缓冲器控制信号；以及
时钟输入缓冲器，所述时钟输入缓冲器被配置成响应于所述时钟缓冲器控制信号而产生时钟输出信号，其中，所述时钟输出信号用作半导体器件的内部时钟。
2.如权利要求1所述的通道控制电路，其中，所述多个通道之中的选中的通道在所述通道控制信号被去激活时被控制在激活的状态，而在所述通道控制信号被激活时被控制在去激活的状态。
3.如权利要求1所述的通道控制电路，其中，所述扫描信号包括第一扫描信号和第二扫描信号。
4.如权利要求3所述的通道控制电路，其中，所述第一扫描信号是用于执行边界扫描测试的输入信号，执行所述边界扫描测试以检查所述半导体器件的凸块焊盘中的缺陷。
5.如权利要求3所述的通道控制电路，其中，所述扫描缓冲器控制信号发生模块包括：
扫描输入缓冲器控制信号发生单元，所述扫描输入缓冲器控制信号发生单元被配置成响应于所述第二扫描信号和所述第一测试模式信号而产生扫描输入缓冲器控制信号；以及
扫描输入缓冲器，所述扫描输入缓冲器被配置成响应于所述第一扫描信号和所述扫描输入缓冲器控制信号而产生扫描缓冲器控制信号。
6.如权利要求5所述的通道控制电路，其中，当所述第二扫描信号和所述第一测试模式信号中的任何一个被激活时，所述扫描输入缓冲器控制信号被激活。
7.如权利要求5所述的通道控制电路，其中，所述扫描缓冲器控制信号的电平根据所述第一扫描信号的电平来控制。
8.如权利要求1所述的通道控制电路，其中，所述时钟缓冲器控制信号发生模块被配置成当已经完成了预定的测试时，利用所述扫描缓冲器控制信号控制所述时钟缓冲器控制信号从去激活的状态转变成激活的状态。
9.如权利要求8所述的通道控制电路，其中，所述时钟缓冲器控制信号发生模块被配置成当所述时钟缓冲器控制信号响应于激活的通道控制信号而被去激活时，响应于已经被激活的所述扫描缓冲器控制信号，而将所述时钟缓冲器控制信号控制成激活的状态。
10.一种半导体器件，包括：
第一通道，所述第一通道包括第一通道控制电路；以及
第二通道，所述第二通道包括第二通道控制电路，其中，所述第一通道控制电路被配置成在同时测试所述半导体器件的所述第一通道和所述第二通道的直接访问模式下，当所述第二通道控制电路不施加用于测试操作的时钟信号到所述第二通道时，将用于测试操作的时钟信号施加到所述第一通道。
11.如权利要求10所述的半导体器件，其中，所述第一通道控制电路和所述第二通道控制电路每个包括：
通道控制信号发生模块，所述通道控制信号发生模块被配置成响应于用于控制进入选择性通道测试模式的第一测试模式信号和能选择通道的第二测试模式信号的组合，而产生能选择性地控制通道的激活状态的通道控制信号；
扫描缓冲器控制信号发生模块，所述扫描缓冲器控制信号发生模块被配置成响应于所述第一测试模式信号、控制从单通道测试模式返回到直接访问模式的第一扫描信号、以及第二扫描信号，而产生扫描缓冲器控制信号；
时钟缓冲器控制信号发生模块，所述时钟缓冲器控制信号发生模块被配置成响应于所述通道控制信号和所述扫描缓冲器控制信号而产生时钟缓冲器控制信号；以及
时钟输入缓冲器，所述时钟输入缓冲器被配置成响应于时钟信号和所述时钟缓冲器控制信号而产生时钟输出信号。
12.如权利要求11所述的半导体器件，其中，接收已被去激活的所述通道控制信号的相应通道被控制成激活状态，并且接收已被激活的所述通道控制信号的相应通道被控制成去激活的状态。
13.如权利要求11所述的半导体器件，其中，所述扫描缓冲器控制信号发生模块包括：
扫描输入缓冲器控制信号发生单元，所述扫描输入缓冲器控制信号发生单元被配置成响应于所述第二扫描信号和所述第一测试模式信号而产生扫描输入缓冲器控制信号；以及
扫描输入缓冲器，所述扫描输入缓冲器被配置成响应于所述第一扫描信号和所述扫描输入缓冲器控制信号而产生扫描缓冲器控制信号。
14.如权利要求13所述的半导体器件，其中，所述第二扫描信号和所述第一测试模式信号中的任何一个被激活时，所述扫描输入缓冲器控制信号被激活。
15.如权利要求13所述的半导体器件，其中，所述扫描缓冲器控制信号的电平根据所述第一扫描信号的电平来控制。
16.如权利要求11所述的半导体器件，其中，当已经完成了预定的测试时，所述时钟缓冲器控制信号发生模块利用所述扫描缓冲器控制信号，控制所述时钟缓冲器控制信号从去激活的状态转变成激活的状态。
17.如权利要求16所述的半导体器件，其中，尽管所述时钟缓冲器控制信号响应于所述通道控制信号的激活电平而被去激活，但是所述时钟缓冲器控制信号发生模块响应于已经被激活的所述扫描缓冲器控制信号来将所述时钟缓冲器控制信号控制成激活的状态。
CN201310250077.XA 2012-12-21 2013-06-21 通道控制电路以及具有通道控制电路的半导体器件 Active CN103886914B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2012-0150158 2012-12-21
KR1020120150158A KR102015505B1 (ko) 2012-12-21 2012-12-21 Ｄａ 모드시 테스트 효율을 향상시킨 반도체 메모리 장치의 채널 제어 회로

Publications (2)

Publication Number Publication Date
CN103886914A true CN103886914A (zh) 2014-06-25
CN103886914B CN103886914B (zh) 2018-05-01

Family

ID=50955767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310250077.XA Active CN103886914B (zh) 2012-12-21 2013-06-21 通道控制电路以及具有通道控制电路的半导体器件

Country Status (3)

Country Link
US (2) US9207281B2 (zh)
KR (1) KR102015505B1 (zh)
CN (1) CN103886914B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057242A (zh) * 2015-04-07 2016-10-26 三星电子株式会社 具有多通道接口的存储系统及其操作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102015505B1 (ko) * 2012-12-21 2019-08-28 에스케이하이닉스 주식회사 Ｄａ 모드시 테스트 효율을 향상시킨 반도체 메모리 장치의 채널 제어 회로

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405886A (zh) * 2001-09-14 2003-03-26 富士通株式会社 半导体器件
US20080225497A1 (en) * 2007-03-12 2008-09-18 Hynix Semiconductor Inc. Semiconductor integrated circuit and semiconductor package module having the same
CN102540057A (zh) * 2010-11-17 2012-07-04 海力士半导体有限公司 半导体装置的测试模式控制电路及其控制方法
US20120272112A1 (en) * 2011-04-21 2012-10-25 Chi-Sung Oh Semiconductor devices and semiconductor packages

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100437613B1 (ko) 2001-10-23 2004-06-30 주식회사 하이닉스반도체 와이드 입/출력 디램 매크로용 집적 테스트 입/출력 장치
JP4702137B2 (ja) * 2006-03-28 2011-06-15 日本電気株式会社 スキャンテスト用フリップフロップ
US8117579B2 (en) * 2008-01-31 2012-02-14 International Business Machines Corporation LSSD compatibility for GSD unified global clock buffers
KR20110099384A (ko) 2010-03-02 2011-09-08 삼성전자주식회사 와이드 입출력 반도체 메모리 장치 및 이를 포함하는 반도체 패키지
KR102015505B1 (ko) * 2012-12-21 2019-08-28 에스케이하이닉스 주식회사 Ｄａ 모드시 테스트 효율을 향상시킨 반도체 메모리 장치의 채널 제어 회로

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1405886A (zh) * 2001-09-14 2003-03-26 富士通株式会社 半导体器件
US20080225497A1 (en) * 2007-03-12 2008-09-18 Hynix Semiconductor Inc. Semiconductor integrated circuit and semiconductor package module having the same
CN102540057A (zh) * 2010-11-17 2012-07-04 海力士半导体有限公司 半导体装置的测试模式控制电路及其控制方法
US20120272112A1 (en) * 2011-04-21 2012-10-25 Chi-Sung Oh Semiconductor devices and semiconductor packages

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106057242A (zh) * 2015-04-07 2016-10-26 三星电子株式会社 具有多通道接口的存储系统及其操作方法
CN106057242B (zh) * 2015-04-07 2021-06-08 三星电子株式会社 具有多通道接口的存储系统及其操作方法
US11054855B2 (en) 2015-04-07 2021-07-06 Samsung Electronics Co., Ltd. Memory system with multiple channel interfaces and method of operating same
US11625063B2 (en) 2015-04-07 2023-04-11 Samsung Electronics Co., Ltd. Memory system with multiple channel interfaces and method of operating same

Also Published As

Publication number Publication date
US20140181604A1 (en) 2014-06-26
US9470757B2 (en) 2016-10-18
US9207281B2 (en) 2015-12-08
CN103886914B (zh) 2018-05-01
US20160069956A1 (en) 2016-03-10
KR20140080941A (ko) 2014-07-01
KR102015505B1 (ko) 2019-08-28

Similar Documents

Publication Publication Date Title
US7366965B2 (en) Semiconductor integrated circuit
US5883843A (en) Built-in self-test arrangement for integrated circuit memory devices
US7502267B2 (en) Clock frequency doubler method and apparatus for serial flash testing
KR100679586B1 (ko) 모니터및테스터모드를가진내장자가테스트회로를구비한집적회로메모리장치
US20020089887A1 (en) Built-in self-test arrangement for integrated circuit memory devices
KR20170060205A (ko) 적층형 메모리 장치 및 이를 포함하는 반도체 메모리 시스템
CN102568612A (zh) 半导体存储器件、测试电路及其测试方法
US10677844B2 (en) Semiconductor device and test method for semiconductor device
CN102543206A (zh) 半导体存储器件及其测试电路和测试操作方法
US6744272B2 (en) Test circuit
JPH09128998A (ja) テスト回路
US9618575B2 (en) Semiconductor device having plural data input/output terminals configured for write test and read test operations
US7681096B2 (en) Semiconductor integrated circuit, BIST circuit, design program of BIST circuit, design device of BIST circuit and test method of memory
US20200049765A1 (en) Device and methods for reducing peak noise and peak power consumption in semiconductor devices under test
CN103886914A (zh) 通道控制电路以及具有通道控制电路的半导体器件
KR102169833B1 (ko) 멀티 랭크의 병렬 테스트를 위한 메모리 및 이를 포함하는 반도체 장치
KR19990002764A (ko) 메모리 로직 복합 반도체 장치 및 그 메모리 테스트 방법
US20080259695A1 (en) Semiconductor Memory Devices Having a Demultiplexer and Related Methods of Testing Such Semiconductor Memory Devices
US10134484B2 (en) Semiconductor devices, semiconductor systems including the same, methods of testing the same
CN102682856A (zh) 存储器件及其测试方法
US20090268626A1 (en) Semiconductor integrated circuit with test mode
KR102652802B1 (ko) 웨이퍼 번인 테스트 회로 및 이를 포함하는 반도체 장치
US9239354B2 (en) Pin removal mode signal generation circuit and semiconductor apparatus including the same
US20070088993A1 (en) Memory tester having master/slave configuration
WO2020042879A1 (en) Data compression circuit, memory device and ic test device and method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant