CN103873789A - Da转换器、固态成像器件及其驱动方法、以及电子设备 - Google Patents

Da转换器、固态成像器件及其驱动方法、以及电子设备 Download PDF

Info

Publication number
CN103873789A
CN103873789A CN201310652437.9A CN201310652437A CN103873789A CN 103873789 A CN103873789 A CN 103873789A CN 201310652437 A CN201310652437 A CN 201310652437A CN 103873789 A CN103873789 A CN 103873789A
Authority
CN
China
Prior art keywords
transistor
current source
cascade
gain
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310652437.9A
Other languages
English (en)
Inventor
加藤祐理
大池祐辅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN103873789A publication Critical patent/CN103873789A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K4/00—Generating pulses having essentially a finite slope or stepped portions
    • H03K4/02—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform
    • H03K4/026—Generating pulses having essentially a finite slope or stepped portions having stepped portions, e.g. staircase waveform using digital techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H03M1/0607—Offset or drift compensation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion
    • H03M1/742—Simultaneous conversion using current sources as quantisation value generators
    • H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本文公开了DA转换器、固态成像器件及其驱动方法、以及电子设备。该数字模拟转换电路包括：电流生成部，电流源晶体管偏压保持部，级联晶体管组切换部、以及转换部。电流生成部具有至少一个包括多个电流源晶体管的电流源晶体管组，并且基于数字输入信号的值产生输入电流。电流源晶体管偏压保持部具有各自包括串联至电流源晶体管的级联晶体管的多个级联晶体管组，并且保持电流源晶体管的偏压为常量。级联晶体管组切换部选择多个级联晶体管组的其中一个。转换部对经由所选择的级联晶体管组供应的输出电流执行电流-电压转换。

Description

DA转换器、固态成像器件及其驱动方法、以及电子设备
相关申请的交叉引用
本申请要求于2012年12月14日提交的日本在先专利申请第JP2012-273557号的权益，将其全部内容通过引用结合于本文。
技术领域
本公开涉及DA（数字模拟）转换器、固态成像器件、固态成像器件的驱动方法以及电子设备，并且特别地，涉及能够减少建立时间（settlingtime）并且加快增益设定的切换速度的DA转换器、固态成像器件、固态成像器件的驱动方法以及电子设备。
背景技术
已知的固态成像器件具有AD（模拟数字）转换器以执行每个像素的像素信号的AD转换。AD转换器将从每个像素输出的模拟像素信号与具有斜坡波形的参考信号（下文中也称作斜坡信号）相比较，该斜坡信号的电平（电压）随时间逐步改变。与比较处理并行，AD转换器还执行计数处理以基于在比较处理结束时的时刻的计数值来确定像素信号的数字值（例如，见日本专利申请公开第2007-59991号）。
因此，固态成像器件还具有DA转换器以产生斜坡信号并将斜坡信号供应至AD转换器。
图1A和图1B是用于产生斜坡信号的电流控制型DA转换器的示意性配置示图。
图1A示出了基于接地GND的DA转换器1a的配置，以及图1B示出了基于电源电压VDD的DA转换器1b的配置。
DA转换器1a和1b的每一个均包括由产生恒定电流的多个基本电流源单元组成的电流源I1、用作电流-电压转换部的参考电阻器R1以及计数器CNT1。
在基于接地的DA转换器1a中，参考电阻器R1被连接至接地GND。在基于电源电压的DA转换器1b中，参考电阻器R1被连接至电源电压VDD。
DA转换器1a和1b的每一个对输入至计数器CNT1的时钟CLK进行计数，基于计数值确定由电流源I1选择的基本电流源单元的数量，并且将电流供应至参考电阻器以将电阻器值的电压设置为用作斜坡信号的参考电压。
图2是示出图1A中示出的基于接地的DA转换器1a的具体配置实例的电路图。
图2中的DA转换器1a具有斜坡信号生成部2、增益控制信号生成部3、计数器解码器4以及增益解码器5。
斜坡信号生成部2包括电流源晶体管组21、级联晶体管组22、计数器选择开关组23以及用作电流-电压转换部的参考电阻器R2。
增益控制信号生成部3包括晶体管Tr1至Tr8以及电容器CP1。这里，晶体管Tr2包括多个晶体管并且能够通过选择预定数量的晶体管来改变其整个晶体管大小。在这个意义上讲，下面晶体管Tr2将被称为可变晶体管Tr2。
晶体管Tr1、组成可变晶体管Tr2的多个晶体管以及晶体管Tr5至Tr6由n沟道晶体管（NMOS晶体管）制成，并且晶体管Tr3、Tr4、Tr7以及Tr8由P沟道晶体管（PMOS晶体管）制成。
斜坡信号生成部2产生对应计数值DI1（即，计数器解码器的解码结果）的斜坡信号。在此时，根据来自增益控制信号生成部3的供应为增益控制信号的偏压Vb，调整产生的斜坡信号的增益（斜坡信号的倾斜）。
电流源晶体管组21包括m（m>1）个电流源晶体管DTr-1至DTr-m，级联晶体管组22包括m个级联晶体管CTr-1至CTr-m，以及计数器选择开关组23包括m个选择开关CSW-1至CSW-m。
电流源晶体管组21的一个电流源晶体管DTr与级联晶体管组22的一个级联晶体管CTr以及计数器选择开关组23的一个选择开关CSW串联。电流源晶体管DTr和级联晶体管CTr由P沟道晶体管（PMOS晶体管）制成。
电流源晶体管DTr-1的栅极被连接至增益控制信号生成部3的晶体管Tr3的栅极和漏极，并且电流源晶体管DTr-1和晶体管Tr3构成电流镜电路。电流源晶体管DTr-1的源极被连接至电源电压VDD。电流源晶体管DTr-1的漏极被连接至级联晶体管CTr-1的源极，并且级联晶体管的漏极被连接至选择开关CSW-1。
此外，级联晶体管CTr-1的栅极被连接至增益控制信号生成部3的晶体管Tr7的栅极和漏极。如稍后将描述的，晶体管Tr7的源极被连接至增益控制信号生成部3的晶体管Tr8的漏极和栅极，并且晶体管Tr8的源极被连接至电源电压VDD。因此，电流源晶体管DTr-1、级联晶体管CTr-1以及增益控制信号生成部的晶体管晶体管Tr3和Tr7构成级联电流镜电路。
级联晶体管CTr-1减小电流源晶体管DTr-1的源极和漏极之间的电压的浮动以稳定电流源晶体管DTr-1的偏置点（改善DA转换器1a的积分非线性）。
级联晶体管CTr-1的漏极经由选择开关CSW-1被连接至DA转换器1a的输出节点ND1。此外，用作电流-电压转换部的参考电阻器R2被设置在输出节点ND1与接地GND之间。
类似地，电流源晶体管组21的其他的电流源晶体管DTr-2至DTr-m以及级联晶体管组22的级联晶体管CTr-2至CTr-m也同增益控制信号生成部3的晶体管Tr3和Tr7构成级联电流镜电路。
增益控制信号生成部3产生作为与增益设定值DGI1（即，增益解码器5的解码结果）对应的增益控制信号的偏压Vb。增益控制信号生成部3将所产生的偏压Vb作为增益调整信号输出至斜坡信号生成部2。
此外，增益控制信号生成部3产生供应至级联晶体管组22的级联晶体管CTr的偏压Vcas（下文中也称为级联控制电压Vcas），并且将偏压Vcas输出至斜坡信号生成部2。
增益控制信号生成部3具有连接二极管的晶体管Tr1以及其晶体管大小根据增益设定值DGI1（即，增益解码器5的解码结果）而改变的可变晶体管Tr2。参考电流Tb被供应至晶体管Tr1的漏极和栅极，并且晶体管Tr1的源极被连接至接地GND.
可变晶体管Tr2包括多个晶体管，并且晶体管的每个栅极被连接至晶体管Tr1的栅极以构成电流镜电路。根据数字增益设定信号的解码值DGI1，可变晶体管Tr2通过选择预定数量的晶体管改变流经可变晶体管Tr2的增益控制电流Igain。电容器CP1被连接至在晶体管Tr1与可变晶体管Tr1之间的连接节点ND2。
晶体管Tr3和Tr4的源极被连接至电源电压VDD。晶体管Tr3的栅极和漏极被连接至晶体管Tr4的栅极、可变晶体管Tr2的漏极以及斜坡信号生成部2的相应的电流源晶体管DTr的栅极。晶体管Tr3和Tr4构成电流镜电路。
晶体管Tr4的漏极被连接至晶体管Tr5的漏极和栅极以及晶体管Tr6的栅极。晶体管Tr5和Tr6的源极被连接至接地GND，并且晶体管Tr6的漏极被连接至晶体管Tr7的漏极。晶体管Tr5和Tr6也构成电流镜电路。
晶体管Tr8的源极被连接至电源电压VDD，并且晶体管Tr8的栅极和漏极被连接至晶体管Tr7的源极。晶体管Tr7的栅极和漏极被连接至晶体管Tr6的源极以及斜坡信号生成部2的相应的级联晶体管CTr的栅极。
计数器解码器4解码输入的数字输入信号，并且根据由此产生的计数值DI1控制计数器选择开关组23的选择开关CSW-1至CSW-m的开/关。
增益解码器5解码输入的数字增益设定信号，并且根据由此产生的增益值DGI1改变（控制）可变晶体管Tr2的晶体管大小。
接下来，将给出图2中的DA转换器1a的操作的描述。
根据增益设定值DGI1（即，增益解码器5的解码结果），从可变晶体管Tr2中选择预定数量的晶体管。基于流经晶体管Tr1的参考电流Ib，电流流经所选择的可变晶体管Tr2的一个或多个晶体管。通过这些电流的相加，产生增益控制电流Igain。然后，与流经可变晶体管Tr2的增益控制电流Igain对应的偏压Vb的增益控制信号被供应至电流源晶体管组21的相应的电流源晶体管DTr的栅极。
此外，反映（mirror）增益控制电流Igain的电流从晶体管Tr4被供应至晶体管Tr5，并且构成电流镜电路的晶体管Tr5和Tr6产生级联晶体管控制电流Icas。因此，级联控制电压Vcas的控制信号被供应至级联晶体管组22的相应的级联晶体管CTr的栅极。
而且，根据计数值DI1（即计数器解码器4的解码结果），m个选择开关CSW-1至CSW-m的至少一个被导通（被选择）。接着，与偏压Vb的增益控制信号对应的输出电流流经电流源晶体管DTr以及串联至所选择的选择开关CSW的级联晶体管CTr。然后，流经一个或多个选择开关CSW的输出电流在输出节点ND1被加在一起并且转变为斜坡输出电流Iramp。斜坡输出电流Iramp通过用作电流-电压转换部的参考电阻器R2被转换为电压信号并且作为斜坡信号被输出。
如上所述，在DA转换器1a中，增益控制电流Igain根据数字增益设定信号的解码结果DGI1（即，增益设定值）而改变。此外，随着增益控制电流Igain的改变，供应至电流源晶体管DTr的偏压Vb以及供应至级联晶体管CTr的级联控制电压Vcas也改变。因此，在增益设定的切换中，用于稳定电流和电压的建立时间增加。
发明内容
图3示出了当在图2示出的DA转换器1a中切换高和低两种类型的增益设定值时增益控制电流Igain、偏压Vb以及级联控制电压Vcas的变化。
期望电流源晶体管DTr具有高精度以便确定斜坡输出电流Iramp的电流值。因此，由于供应至电流源晶体管DTr的增益控制电流Igain相对较大并且被控制在低阻抗，所以建立时间相对较短。
另一方面，被设置用于减小电流源晶体管DTr的源极和漏极之间的电压浮动的级联晶体管CTr可以以不以比电流源晶体管DTr更高的精度来控制它们的栅极电压。此外，从减少由于装置的增加导致的功耗的角度来看，级联晶体管控制电流Iecas在较大程度上被最小化。因此，与电流源晶体管DTr的栅极电压相比，期望级联晶体管CTr的栅极电压具有较长的建立时间。
因此，级联晶体管CTr的建立时间在增益切换时变得占优势，这会在例如为每一行执行不同的增益设定或为每一行执行多个不同的增益设定时减小用于输出图像的帧速率。
考虑到上述情形，做出了本技术，并且因此期望减少建立时间并加快增益设定的切换速度。
根据本技术的实施方式，提供了一种数字模拟转化器，其包括电流生成部、电流源晶体管偏压保持部、级联晶体管组切换部以及转换部。电流源生成部分具有至少一个包括多个电流源晶体管的电流源晶体管组，并且被配置为利用接收到的对应多个增益设定值的预定的一个的增益控制信号，生成基于数字输入信号的值的输出电流。电流源晶体管偏压保持部具有各自包括串联至电流源晶体管的级联晶体管的级联晶体管组，并且被配置为利用接收到的对应多个增益设定值的级联晶体管控制信号，保持电流源晶体管的偏压为常量。级联晶体管组切换部被配置为根据为电流生成部设定的增益设定值选择多个级联晶体管组的其中一个。转换部被配置为对经由所选择的级联晶体管组供应的输出电流执行电流-电压转换。
根据本技术的另一实施方式，提供了一种固态成像器件，其包括像素阵列单元、模拟数字转换单元以及数字模拟转换器。像素阵列单元具有排列成矩阵形式（matrix pattern）的用于光电转换的多个像素。模拟数字转换单元被配置为将从像素阵列单元的像素输出的像素信号与用作参考信号的斜坡信号相比较，并且被配置为计数（counter，计算）比较时间以执行像素信号的模拟数字转换。数字模拟转化器被配置为生成对应多个增益设定值的斜坡信号。数字模拟转化器包括电流生成部、电流源晶体管偏压保持报分、级联晶体管组切换部以及转换部。电流生成部具有至少一个包括多个电流源晶体管的电流源晶体管组，并且被配置为利用接收到的对应多个增益设定值的其中预定的一个的增益控制信号，生成基于数字输入信号的值的输出电流。电流源晶体管偏压保持部具有各自包括串联至电流源晶体管的级联晶体管的多个级联晶体管组，并且被配置为利用接收到的对应多个增益设定值的级联晶体管控制信号，保持电流源晶体管的偏压为常量。级联晶体管组切换部被配置为根据为电流生成部设定的增益设定值，选择多个级联晶体管组的其中一个。转换部被配置为对经由所选择的级联晶体管组供应的输出电流执行电流-电压转换。
根据本技术的又一实施方式，提供了一种包括固态成像器件的电子设备。固态成像器件包括像素阵列单元、模拟数字转换单元以及数字模拟转化器。像素阵列单元具有排列成矩阵形式的用于光电转换的多个像素。模拟数字转换单元被配置为将从像素阵列单元的像素输出的像素信号与用作参考信号的斜坡信号相比较，并且被配置为计数比较时间以执行像素信号的模拟数字转换。数字模拟转化器被配置为生成对应多个增益设定值的斜坡信号。数字模拟转化器包括电流生成部、电流源晶体管偏压保持部、级联晶体管组切换部以及转换部。电流生成部具有至少一个包括多个电流源晶体管的电流源晶体管组，并且被配置为利用接收到的对应多个增益设定值的其中预定的一个的增益控制信号，基于数字输入信号的值产生输出电流。电流源晶体管偏压保持部具有各自包括串联至电流源晶体管的级联晶体管的多个级联晶体管组，并且被配置为利用接收到的对应多个增益设定值的级联晶体管控制信号，保持电流源晶体管的偏压为常量。级联晶体管组切换部被配置为根据为电流生成部设定的增益设定值，选择多个级联晶体管组的其中一个。转换部被配置为对经由所选择的级联晶体管组供应的输出电流执行电流-电压转换。
在本技术的上述实施方式中，在电流生成部，数字模拟转换器接收与多个增益设定值中的预定一个对应的增益控制信号、生成基于数字输入信号的值的输出电流。此外，数字模拟转换器基于为电流生成部设定的增益设定值选择多个级联晶体管组中的一个。而且，数字模拟转换器对经由所选择的级联晶体管组供应的输出电流执行电流-电压转换。
根据本技术的又一实施方式，提供了一种固态成像器件的驱动方法，该固态成像器件包括像素阵列单元、模拟数字转换单元以及数字模拟转换器。像素阵列单元具有排列成矩阵形式的用于光电转换的多个像素。模拟数字转换单元被配置为将从像素阵列单元的像素输出的像素信号与用作参考信号的斜坡信号相比较，并且被配置为计数比较时间以执行像素信号的模拟数字转换。数字模拟转换器具有各自包括多个电流源晶体管的多个电流源晶体管组以及各自包括串联至电流源晶体管的级联晶体管的多个级联晶体管组，并且被配置为生成对应多个增益设定值的其中预定的一个的斜坡信号。驱动方法包括：通过数字模拟转换器为多个级联晶体管组设定多个增益设定值；通过数字模拟转换器为电流源晶体管组设定多个增益设定值中的预定一个；通过数字模拟转换器选择具有与为电流源晶体管组设定的增益设定值相同的增益设定值的级联晶体管组；以及通过数字模拟转换器对从连接至所选择的级联晶体管组的电流源晶体管组输出的输出电流执行电流-电压转换并且输出所转换的输出电流。
在本技术的上述实施方式中，数字模拟转换器为多个级联晶体管组设定多个增益设定值，为电流源晶体管组设定多个增益设定值中的预定一个，选择具有与为电流源晶体管组设定的增益设定值相同的增益设定值的级联晶体管组，以及对从连接至所选择的级联晶体管组的电流源晶体管组输出的输出电流执行电流-电压转换以输出转换后的输出电流。
数字模拟转换器、固态成像器件以及电子设备可以是独立的设备，或可以是结合于其他设备中的模块。
根据本技术的实施方式，可以减少建立时间并加快增益设定的切换速度。
根据如在附图中所示出的本技术的最佳实施方式的以下详细描述，本技术的这些和其它目的、特征和优势将变得更明显。
附图说明
图1A和图1B是电流控制型DA（数字-模拟）转换器的示意性配置示图；
图2是基于接地的DA转换器的典型电路图；
图3是用于说明图2中的DA转换器的建立时间的示图；
图4是示出根据应用本技术的第一实施方式的DA转换器的配置实例的电路图；
图5是用于说明图4中的DA转换器的建立时间的示图；
图6是示出根据应用本技术的第二实施方式的DA转换器的配置实例的电路图；
图7是示出根据应用本技术的第三实施方式的DA转换器的配置实例的电路图；
图8是示出根据应用本技术的第四实施方式的固态成像器件的配置实例的示图；
图9是示出图8中的像素的电路配置的示图；
图10是用于说明图8中的像素的电路操作的时序图；
图11是用于说明图8中的固态成像器件的驱动方法的示图；以及
图12是示出用作电子设备的应用本技术的成像设备的配置实例的框图。
具体实施方式
接下来，将描述执行本技术的方式（下文中称为实施方式）。注意将按以下顺序给出描述。
1.第一实施方式（DA转换器的第一配置实例）
2.第二实施方式（DA转换器的第二配置实例）
3.第三实施方式（DA转换器的第三配置实例）
4.第四实施方式（固态成像器件的整体配置实例）
5.第五实施方式（成像设备的配置实例）
1.第一实施方式
（DA转换器的第一配置实例）
图4是示出根据应用本技术的第一实施方式的DA（数字-模拟）转换器的配置实例的电路图。
图4中示出的DA转换器51是如图2中的基于接地的DA转换器。图4中与图2的那些相同的部分通过相同的标记来表示，并且必要时省去它们的描述。
DA转换器51具有斜坡信号生成部52、增益信号生成部53、级联控制信号生成部54-1至54-n、计数器解码器55、增益解码器56以及解码器57-1至57-n。
斜坡信号生成部52包括N（N>1）个斜坡输出电流生成部61-1至61-N、具有N个增益选择开关GSW-1至GSW-N的增益选择开关组62以及用作电流-电压转换部的参考电阻器R2。
N个斜坡输出电流生成部61-1至61-N的每一个包括如图2中的电流源晶体管组21、级联晶体管组22以及计数器选择开关组23。
斜坡输出电流生成部61-1至61-N的每一个产生对应计数值DI11（即，计数器解码器55的解码结果）的斜坡输出电流。
用作增益控制信号的相同的偏压Vb从增益控制信号生成部53供应至斜坡输出电流生成部61-1至61-N的电流源晶体管组21的相应的电流源晶体管DTr的栅极。
然而，在斜坡输出电流生成部61-1至61-N中，供应至级联晶体管组22的相应的级联晶体管CTr的级联控制电压Vcas是不同的。
更具体地，由级联控制信号生成部54-1生成的级联控制电压Vcas1被供应至斜坡输出电流生成部61-1的相应的级联晶体管CTr。此外，由级联控制信号生成部54-2生成的级联控制电压Vcas2被供应至斜坡输出电流生成部61-2的相应的级联晶体管CTr。以相同的方式，由级联控制信号生成部54-N生成的级联控制电压VcasN被供应至斜坡输出电流生成部61-N的相应的级联晶体管CTr。
斜坡输出电流生成部61-1至61-N的相应的级联晶体管组22用作保持电流源晶体管组21的相应的电流源晶体管DTr的偏压为常量的电流源晶体管偏压保持部。
在增益选择开关组62中，根据增益设定值DGI11（即，增益解码器56的解码结果）来导通（选择）增益选择开关GSW-1至GSW-N的其中一个。这里，允许DA转换器51快速选择N种增益类型的其中一个，并且N个设定值DGI11-1至DGI11-N的其中一个被作为增益设定值DGI11。因此，增益选择开关组62根据增益设定值DGI11-1至DGI11-N（即，解码结果）选择斜坡输出电流生成部61-1至61-N的其中一个，并且由所选择的斜坡输出电流生成部61生成的斜坡输出电流作为斜坡输出电流Iramp被输出至输出节点ND1。
增益控制信号生成部53包括如图2中的晶体管Tr1、可变晶体管Tr2、晶体管Tr3以及电容器CP1，并且基于流经控制线L1的参考电流Ib产生增益控制电流Igain。可变晶体管Tr2根据增益设定值DGI11-1至DGI11-N选择预定数量的晶体管以改变流经控制线L2的增益控制电流Igain。
级联控制信号生成部54-1包括可变晶体管Tr21-1、晶体管Tr22-1以及晶体管Tr23-1。这里，如图2中的可变晶体管Tr2的情况，可变晶体管Tr21-1表示能够改变晶体管大小的多个NMOS晶体管的整体。构成可变晶体管Tr21-1的多个NMOS晶体管的栅极被连接至晶体管Tr1的栅极以构成电流镜电路。此外，晶体管Tr22-1和Tr23-1包括PMOS晶体管。
晶体管Tr23-1的源极被连接至电源电压VDD，并且其栅极和漏极被连接至晶体管Tr22-1的源极。晶体管Tr22-1的栅极和漏极分别被连接至可变晶体管Tr21-1的漏极和斜坡输出电流生成部61-1的相应的级联晶体管CTr的栅极。
可变晶体管Tr21-1根据增益设定值DGI11-1（即，增益解码器57-1的解码结果）选择预定数量的NMOS晶体管以生成流经控制线L3-1的级联晶体管控制电流Icas1。
以与级联控制信号生成部54-1相同的方式配置级联控制信号生成部54-2至54-N。然而，不同的增益设定值DGI11-2至DGI11-N被供应至级联控制信号生成部54-2至54-N的可变晶体管Tr21-2至Tr21-N。因此，级联控制信号生成部54-2至54-N彼此不同：不同的级联控制电流Icas2至IcasN被生成并流经控制线L3-2至L3-N。例如，在级联控制电流生成部54-2中生成对应增益解码器57-2的解码值DGI11-2的级联晶体管控制电流Icas2，并且在级联控制电流生成部54-N中生成对应增益解码器57-N的解码值DGI11-N的级联晶体管控制电流IcasN。
计数器解码器55解码输入的数字输入信号并且根据产生的计数值DI11控制斜坡输出电流生成部61-1至61-N的选择开关CSW-1至CSW-N的开/关。
增益解码器56解码输入的数字增益设定信号并且根据产生的增益设定值DGI11-1至DGI11-N改变（控制）可变晶体管Tr2的晶体管大小。
此外，增益解码器56根据增益设定值DGI11-1至DGI11-N控制增益选择开关组62的增益选择开关GSW-1至GSW-N的开/关。
增益解码器57-1解码输入的数字增益设定信号并且根据产生的增益设定值DGI11-1改变（控制）可变晶体管Tr21-1的晶体管大小。增益解码器57-2解码输入的数字增益设定信号并且根据产生的增益设定值DGI11-2改变（控制）可变晶体管Tr21-2的晶体管大小。以相同的方式，增益解码器57-N根据增益设定值DGI11-N改变（控制）可变晶体管Tr21-N的晶体管大小。
增益解码器56可根据输入的数字增益设定信号为每个单个水平扫描期间（1H）或在单个水平扫描期间内切换N种类型的增益设定值DGI11-1至DGI11-N。另一方面，为每一帧切换被输入至增益解码器57-1至57-N的数字增益设定信号的增益设定值DGI11-1至DGI11-N，并且在单个帧期间内保持。
接下来，将描述DA转换器51的操作。这里，将给出针对每个单个水平扫描期间交替设定（其中，N=2）高增益和低增益的两个类型的增益设定值DGI11-1和DGI11-2的实例的描述。
在某个单个水平扫描期间中，增益解码器56的解码结果是增益设定值DGI11-1，并且增益解码器56基于增益设定值DGI11-1控制在可变晶体管Tr2内部所选择的晶体管（晶体管大小）。
当确定了在可变晶体管Tr2内部所选择的晶体管时，基于流经控制线L1的参考电流Ib确定流经可变晶体管Tr2的增益控制电流Igain，并且增益控制电流Igain流经控制线L2。然后，与增益控制电流Igain对应的偏压Vb的增益控制信号被供应至斜坡输出电流生成部61-1和61-2的电流源晶体管组21的相应的电流源晶体管DTr的栅极。
此外，在级联控制信号生成部54-1产生与增益设定值DGI11-1对应的级联控制电压Vcas1的控制信号，并且该控制信号被输出至斜坡输出电流生成部61-1的级联晶体管组22的相应的级联晶体管CTr。更具体地，根据增益设定值DGI11-1（即，增益解码器57-1的解码结果），级联控制信号生成部54-1的可变晶体管Tr21-1的晶体管大小被设定在预定值。然后，当参考电流Ib流经控制线L1时，产生对应增益设定值DGI11-1的级联晶体管控制电流Icas1，并且级联晶体管控制电流Icas1流经控制线L3-1。因此，对应级联晶体管控制电流Icas1的级联控制电压Vcas1的控制信号被供应至斜坡输出电流生成部61-1的级联晶体管组22的相应的级联晶体管CTr的栅极。
类似地，在级联控制信号生成部54-2产生与增益设定值DGI11-2对应的级联控制电压Vcas2的控制信号，并且该控制信号被输出至斜坡输出电流生成部61-2的级联晶体管组22的相应的级联晶体管CTr。更具体地，根据增益设定值DGI11-2（即，增益解码器57-2的解码结果），级联控制信号生成部54-2的可变晶体管Tr21-2的晶体管大小被设置在预定值。然后，当参考电流Ib流经控制线L1时，产生对应增益设定值DGI11-2的级联晶体管控制电流Icas2，并且级联晶体管控制电流Icas2流经控制线L3-2。因此，对应级联晶体管控制电流Icas2的级联控制电压Vcas2的控制信号被供应至斜坡输出电流生成部61-2的级联晶体管组22的相应的级联晶体管CTr的栅极。
基于作为解码结果的增益设定值DGI11-1，增益解码器56从增益选择开关组62的增益选择开关GSW-1和GSW-2中选择（导通）增益选择开关GSW-1。
响应于增益解码器56的控制，增益选择开关组62从斜坡输出电流生成部61-1和61-2中选择斜坡输出电流生成部61-1。然后，通过连接至增益选择开关GSW-1的斜坡输出电流生成部61-1产生输出电流，并且该输出电流作为斜坡输出电流Iramp被供应至输出节点ND1。斜坡输出电流Iramp通过用作电流-电压转换部的参考电阻器R2被转换为电压信号，并且作为对应增益设定值DGI11-1的斜坡信号被输出。
然后，在下一个水平扫描期间，改变被输入至增益解码器56的数字增益设定信号，并且增益解码器56的解码结果是增益设定值DGI11-2。增益解码器56基于增益设定值DGI11-2控制在可变晶体管Tr2内部所选择的晶体管（晶体管大小）。
当确定了在可变晶体管Tr2内部所选择的晶体管时，流经控制线L2的增益控制电流Igain与增益设定值DGI11-2对应地改变。然后，与增益控制电流Igain对应的偏压Vb的增益控制信号被供应至斜坡输出电流生成部61-1和61-2的电流源晶体管组21的相应的电流源晶体管DTr的栅极。
用作输入至增益解码器57-1和57-2的信号的数字增益设定信号没有改变。因此，级联控制信号生成部54-1连续地将级联控制电压Vcas1的控制信号输出至斜坡输出电流生成部61-1的级联晶体管组22的相应的级联晶体管CTr。此外，级联控制信号生成部54-2连续地将级联控制电压Vcas2的控制信号输出至斜坡输出电流生成部61-2的级联晶体管组22的相应的级联晶体管CTr。
基于作为解码结果的增益设定值DGI11-2，增益解码器56从增益选择开关组62的增益选择开关GSW-1和GSW-2中选择（导通）增益选择开关GSW-2。
响应于增益解码器56的控制，增益选择开关组62从斜坡输出电流生成部61-1和61-2中选择斜坡输出电流生成部61-2。然后，通过连接至所选择的增益选择开关GSW-2的斜坡输出电流生成部61-2产生输出电流，并且该输出电流作为斜坡输出电流Iramp被供应至输出节点ND1。斜坡输出电流Iramp通过用作电流-电压转换部的参考电阻器R2被转换为电压信号，并且作为对应增益设定值DGI11-2的斜坡信号被输出。
然后，在下一个水平扫描期间中，输入至增益解码器56的数字增益设定信号被改变，并且增益解码器56的解码结果再次是增益设定值DGI11-1。接下来，再次利用增益设定值DGI11-1执行上述操作。
图5示出了当在DA转换器51中切换高增益和低增益的两种类型的增益设定值时的增益控制电流Igain、偏压Vb以及级联控制电压Vcas1和Vcas2的变化。
由于每次增益解码器56中的高增益和低增益的两种类型的增益设定值DGI11-1和DGI11-2改变时，可变晶体管Tr2的晶体管大小改变，因此偏压Vb随着增益控制电流Igain而变化。
然而，由于增益控制电流Igain相对较大并且具有如上所述的较短的建立时间，因此不会引起特别的问题。
另一方面，在一个帧期间内保持供应至斜坡输出电流生成部61-1的相应的级联晶体管CTr的栅极的级联控制电压Vcas1。此外，在一个帧期间内保持供应至斜坡输出电流生成部61-2的相应的级联晶体管CTr的栅极的级联控制电压Vcas2。
因此，由于无需考虑作为用于增益切换的建立时间的级联晶体管CTr的级联控制电压Vcas的建立时间，因此可以加快增益设定的切换速度。
2.第二实施方式
（DA转换器的第二配置实例）
图6是示出根据应用本技术的第二实施方式的DA转换器的配置实例的电路图。
与图4中的根据第一实施方式的DA转换器51的那些相同的部分通过相同的标记来表示，并且必要时省去它们的描述。
图6中的DA转换器71与图4中的DA转换器51的不同在于使包括m个电流源晶体管DTr-1至DTr-m的电流源晶体管21在斜坡输出电流生成部61-1至61-N中成为共同的。
换言之，如图4中的DA转换器51的情况，斜坡输出电流生成部61-1包括电流源晶体管组21、级联晶体管组22和计数器选择开关组23。
此外，斜坡输出电流生成部61-2至61-N的相应的级联晶体管组22的级联晶体管CTr-1至CTr-m的源极被连接至斜坡输出电流生成部61-1的电流源晶体管DTr-1至DTr-m的漏极。
利用DA转换器71的上述配置，使得可以去除斜坡输出电流生成部61-2至61-N的相应的电流源晶体管组21。因此，允许DA转换器71利用相比图4中的DA转换器51更小的电路配置（电路面积）加快增益设定的切换速度。
3.第三实施方式
（DA转换器的第三配置实例）
第一和第二实施方式的每一个均描述了基于接地的DA转换器的配置实例，但是本技术也可应用于如图1B所示的基于电源电压VDD的DA转换器。由于基于电源电压VDD的DA转换器能够利用斜坡信号的参考电压作为电源电压减小在斜坡波形开始时（即在黑暗时间（dark time））的电流，因此允许阻止热噪声的发生。
图7是示出根据应用本技术的第三实施方式的DA转换器的配置实例的电路图。
图7中示出的DA转换器81被配置为对应第二实施方式的基于电源电压的DA转换器，其中，电流源晶体管组21被制成相同的。
DA转换器81具有斜坡信号生成部52A、增益控制信号生成部53A、级联控制信号生成部54A-1至54A-N、计数器解码器55A、增益解码器56A以及增益解码器57A-1至57A-N。
斜坡信号生成部52A包括N个斜坡输出电流生成部61A-1至61A-N、具有N个增益选择开关GSW-1至GSW-N的增益选择开关组62A以及用作电流-电压转换部的参考电阻器R2A。
斜坡输出电流生成部61A-1包括电流源晶体管组21A、级联晶体管组22A以及计数器选择开关组23A。斜坡输出电流生成部61-A至61-N的每一个均包括级联晶体管组22A以及计数器选择开关组23A。
电流源晶体管组21A包括m个电流源晶体管DTrA-1至DTrA-m。级联晶体管组22A的每一个均包括m个级联晶体管CTrA-1至CTrA-m。计数器选择开关组23A的每一个均包括m个选择开关CSW-1至CSW-m。
电流源晶体管组21A的其中一个电流源晶体管DTrA串联至相应的级联晶体管组22A的其中一个级联晶体管CTrA和相应的计数器选择开关组23A的其中一个选择开关CSW。电流源晶体管DTrA和级联晶体管CTrA由N沟道晶体管（NMOS晶体管）组成。
斜坡输出电流生成部61-A至61-N的每一个均产生对应计数器解码器55A的计数值DI11的斜坡输出电流。在斜坡输出电流生成部61-A至61-N的每一个中，不同的级联控制电压Vcas被供应至级联晶体管组22A的相应的级联晶体管CTrA。
更具体地，由级联控制信号生成部54A-1产生的级联控制电压Vcas1被供应至斜坡输出电流生成部61A-1的相应的级联晶体管CTrA的栅极。此外，由级联控制信号生成部54A-2产生的级联控制电压Vcas2被供应至斜坡输出电流生成部61A-2的相应的级联晶体管CTrA的栅极。以相同的方式，由级联控制信号生成部54A-N产生的级联控制电压VcasN被供应至斜坡输出电流生成部61A-N的相应级联晶体管CTrA的栅极。
使斜坡输出电流生成部61-A的电流源晶体管组21A在斜坡输出电流生成部61A-1至61A-N中成为共同的。换言之，斜坡输出电流生成部61A-2至61A-N的相应的级联晶体管组22A的级联晶体管CTrA-1至CTrA-m的源极被连接至斜坡输出电流生成部61A-1的电流源晶体管组21A的电流源晶体管DTrA-1至DTrA-m的漏极。
用作增益控制信号的偏压Vb从增益控制信号生成部53A被供应至斜坡输出电流生成部61A-1的电流源晶体管组21A的相应的电流源晶体管DTrA的栅极。
在增益选择开关组62A中，根据增益设定值DGI11-1至DGI11-N（即，增益解码器的解码结果）导通（选择）增益选择开关GSW-1至GSW-N的其中一个。换言之，根据增益设定值DGI11选择由斜坡输出电流生成部61A-1至61A-N产生的其中一个斜坡输出电流。基于所选择的斜坡输出电流生成部61A的斜坡输出电流Iramp流动并通过参考电阻器转换为电压信号以作为斜坡信号被输出。
增益控制信号生成部53A包括晶体管Tr1A、可变晶体管Tr2A、晶体管Tr3A以及电容器CP1，并且基于流经控制线L1A的参考电流Ib产生流经控制线L2A的增益控制电流Igain。可变晶体管Tr2A表示能够改变晶体管大小的多个PMOS晶体管的整体。可变晶体管Tr2A根据增益设定值DGI11-1至DGI11-N选择预定数量的晶体管以改变流经控制线L2A的增益控制电流Igain。
在增益控制信号生成部53A中，晶体管Tr1A和可变晶体管Tr2A的源极被连接至电源电压VDD。晶体管Tr1A的栅极和漏极被连接至可变晶体管Tr2A的栅极和电容器CP1的一端。电容器CP1的另一端被连接至电源电压VDD。可变晶体管Tr2A的漏极被连接至晶体管Tr3A的漏极和栅极。晶体管Tr3A的源极被连接至接地GND。晶体管Tr1A和可变晶体管Tr2A由PMOS晶体管制成，以及晶体管Tr3A由NMOS晶体管制成。
级联控制信号生成部54A-1包括可变晶体管Tr21A-1、晶体管Tr22A-1和晶体管Tr23A-1。如可变晶体管Tr2A的情况，可变晶体管Tr21A-1表示能够改变晶体管大小的多个PMOS晶体管的整体。构成可变晶体管Tr21A-1的多个PMOS晶体管的栅极被连接至晶体管Tr1A的栅极和漏极以构成电流镜电路。此外，晶体管Tr22A-1和晶体管Tr23A-1包括NMOS晶体管。
晶体管Tr23A-1的源极被连接至接地GND，并且其栅极和漏极被连接至晶体管Tr22A-1的源极。晶体管Tr22A-1的栅极和漏极分别被连接至可变晶体管Tr21A-1的漏极和斜坡输出电流生成部61A-1的相应的级联晶体管CTrA的栅极。
可变晶体管Tr21A-1根据增益设定值DGI11-1（即，增益解码器57A-1的解码结果）选择预定数量的PMOS晶体管以产生流经控制线L3A-1的级联晶体管控制电流Icas1。
以与级联控制信号生成部54A-1相同的方式配置级联控制信号生成部54A-2至54A-N。然而，不同的增益设定值DGI11-2至DGI11-N被供应至级联控制信号生成部54A-2至54A-N的可变晶体管Tr21A-2至Tr21A-N。因此，级联控制信号生成部54A-2至54A-N的不同之处在于：产生不同的级联晶体管控制电流Icas2至IcasN，并且电流Icas2至IcasN流经控制线L3A-2至L3A-N。例如，在级联控制信号生成部54A-2中产生对应增益解码器57A-2的解码值DGI11-2的级联晶体管控制电流Icas2，以及在级联控制信号生成部54A-N中产生对应增益解码器57A-N的解码值DGI11-N的级联晶体管控制电流IcasN。
计数器解码器55A解码输入的数字输入信号，并且根据产生的计数值DI11控制斜坡输出电流生成部61A-1至61A-N的相应的选择开关CSW-1至CSW-m的开/关。
增益解码器56A解码输入的数字增益设定信号，并且根据产生的增益设定值DGI11-1至DGI11-N改变（控制）可变晶体管Tr2A的晶体管大小。
此外，增益解码器56A根据增益设定值DGI11-1至DGI11-N控制增益选择开关组62A的增益选择开关GSW-1至GSW-N的开/关。
增益解码器57A-1解码输入的数字增益设定信号，并且根据产生的增益设定值DGI11-1改变（控制）可变晶体管Tr21A-1的晶体管大小。增益解码器57A-2解码输入的数字增益设定信号，并且根据产生的增益设定值DGI11-2改变（控制）可变晶体管Tr21A-2的晶体管大小。以相同的方式，增益解码器57A-N根据增益设定值DGI11-N改变（控制）可变晶体管Tr21A-N的晶体管大小。
增益解码器56A可以根据输入的数字增益设定信号为每个单个水平扫描期间（1H）或在单个水平扫描期间内选择N种类型的增益设定值DGI11-1至DGI11-N。另一方面，为每一帧切换被输入至增益解码器57A-1至57A-N的数字增益设定信号的增益设定值DGI11-1至DGI11-N，并且在单个帧期间内保持。
接下来，将描述DA转换器81的操作。这里，如第一实施方式的情况，针对每个单个水平扫描期间交替设定（其中，N=2）高增益和低增益的两个类型的增益设定值DGI11-1和DGI11-2的实例的描述。
在某个单个水平扫描期间中，增益解码器56A的解码结果增益设定值DGI11-1，并且增益解码器56A基于增益设定值DGI11-1控制在可变晶体管Tr2A内部所选择的晶体管（晶体管大小）。
当确定了在可变晶体管Tr2A内部所选择的晶体管时，基于流经控制线L1A的参考电流Ib确定流经可变晶体管Tr2A的增益控制电流Igain，并且增益控制电流Igain流经控制线L2A。然后，对应增益控制电流Igain的偏压Vb的增益控制信号被供应至斜坡输出电流生成部61A-1的电流源晶体管组21A的相应的电流源晶体管DTrA的栅极。
此外，在级联控制信号生成部54A-1中产生对应增益设定值DGI11-1的级联控制电压Vcas1的控制信号，并且该控制信号被输出至斜坡输出电流生成部61A-1的级联晶体管组22A的相应的级联晶体管CTrA。更具体地，根据增益设定值DGI11-1（即，增益解码器57A-1的解码结果），级联控制信号生成部54A-1的可变晶体管Tr21A-1的晶体管大小被设定在预定值。然后，当参考电流Ib流经控制线L1A时，产生对应增益设定值DGI11-1的级联晶体管控制电流Icas1，并且级联晶体管控制电流Icas1流经控制线L3A-1。因此，对应级联晶体管控制电流Icas1的级联控制电压Vcas1的控制信号被供应至斜坡输出电流生成部61A-1的级联晶体管组22A的相应的级联晶体管CTrA的栅极。
类似地，在级联控制信号生成部54A-2中产生对应增益设定值DGI11-2的级联控制电压Vcas2的控制信号，并且该控制信号被输出至斜坡输出电流生成部61A-2的级联晶体管组22A的相应的级联晶体管CTrA。更具体地，根据增益设定值DGI11-2（即，增益解码器57A-2的解码结果），级联控制信号生成部54A-2的可变晶体管Tr21A-2的晶体管大小被设置在预定值。然后，当参考电流Ib流经控制线L1A时，产生对应增益设定值DGI11-2的级联晶体管控制电流Icas2，并且级联晶体管控制电流Icas2流经控制线L3A-2。因此，对应级联晶体管控制电流Icas2的级联控制电压Vcas2的控制信号被供应至斜坡输出电流生成部61A-2的级联晶体管组22A的相应的级联晶体管CTrA的栅极。
基于作为解码结果的增益设定值DGI11-1，增益解码器56A从增益选择开关组62A的增益选择开关GSW-1和GSW-2中选择（导通）增益选择开关GSW-1。
响应于增益解码器56A的控制，增益选择开关组62A从斜坡输出电流生成部61A-1和61A-2中选择斜坡输出电流生成部61A-1。然后，斜坡输出电流Iramp流经连接至所选择的增益选择开关GSW-1的斜坡输出电流生成部61A-1。斜坡输出电流Iramp通过用作电流-电压转换部的参考电阻器R2A被转换为电压信号并且作为对应增益设定值DGI11-1的斜坡信号从输出节点ND1A输出。
然后，在下一个水平扫描期间中，输入至增益解码器56A的数字增益设定信号被改变，并且增益解码器56A的解码结果是增益设定值DGI11-2。增益解码器56A基于增益设定值DGI11-2控制在可变晶体管Tr2A内部的所选择的晶体管（晶体管大小）。
当确定了在可变晶体管Tr2A内部所选择的晶体管时，流经控制线L2A的增益控制电流Igain变为对应增益设定值DGI11-2。然后，对应增益控制电流Igain的偏压Vb的增益控制信号被供应至斜坡输出电流生成部61A-1的电流源晶体管组21A的相应的电流源晶体管DTrA的栅极。
用作输入至增益解码器57A-1和57A-2的信号的数字增益设定信号没有改变。因此，级联控制信号生成部54A-1连续地将级联控制电压Vcas1的控制信号输出至斜坡输出电流生成部61A-1的级联晶体管组22A的相应的级联晶体管CTrA。此外，级联控制信号生成部54A-2连续地将级联控制电压Vcas2的控制信号输出至斜坡输出电流生成部61A-2的级联晶体管组22A的相应的级联晶体管CTrA。
基于用作解码结果的增益设定值DGI11-2，增益解码器56A从增益选择开关组62A的增益选择开关GSW-1和GSW-2中选择（导通）增益选择开关GSW-2。
响应于增益解码器56A的控制，增益选择开关组62A从斜坡输出电流生成部61A-1至61A-2中选择斜坡输出电流生成部61A-2。然后，斜坡输出电流Iramp流经连接至所选择的增益选择开关GSW-2的斜坡输出电流生成部61A-2。斜坡输出电流Iramp通过用作电流-电压转换部的参考电阻器R2A被转换为电压信号并且作为对应增益设定值DGI11-2的斜坡信号从输出节点ND1A输出。
然后，在下一个水平扫描期间中，输入至增益解码器56A的数字增益设定信号被改变，并且增益解码器56A的解码结果再次是增益设定值DGI11-2。接下来，再次利用增益设定值DGI11-2执行上述操作。
如上所述，在基于电源电压VDD的DA转换器81中，在斜坡输出电流生成部61A-2至61A-N中在单个帧期间内，固定地设置对应增益设定值DGI11-1至DGI11-N的级联控制电压Vcas1至VcasN。此外，当增益设定值DGI11改变时，只需要选择具有与改变的增益设定值DGI11-1至DGI11-N对应的级联控制电压Vcas1至VcasN的斜坡输出电流生成部61A-1至61A-N。因此，由于无需考虑作为用于增益切换的建立时间的级联控制电压Vcas的建立时间，因此可以加快增益设定的切换速度。
4.第四实施方式
（固态成像器件的整体配置实例）
图8示出了具有应用本技术的DA转换器（DA转换器51、71或81）的固态成像器件的配置实例。
图8中的固态成像器件111包括时序控制单元112、垂直扫描电路113、像素阵列单元114、恒流源电路单元115、参考信号生成单元116、列AD（模拟-数字）转换单元117、水平扫描单元118、水平输出线119以及输出单元120。
时序控制单元112基于具有预定频率的主时钟提供用于针对垂直扫描电路113和水平扫描电路118的预定操作的时钟信号或时序信号。例如，时序控制单元112提供用于针对垂直扫描电路113和水平扫描电路118的像素的快门操作或读取操作的时序信号。尽管在图中未示出，时序控制单元112也可提供用于针对参考信号生成单元116、列AD转换单元117等的预定操作的时钟信号或时序信号。
在预定的时序，垂直扫描电路113连续地提供用于控制针对排列在像素阵列单元114的垂直方向上的像素121的像素信号的输出。
在像素阵列单元114中，多个像素121排列成二维阵列形式（矩阵形式）。
排列成二维阵列形式的多个像素121通过水平信号线122以行为单位连接至垂直扫描电路113。换言之，在像素阵列单元114内部排列在相同行的多个像素122通过相同的单个水平扫描信号线122被连接至垂直扫描电路113。
此外，排列成二维阵列形式的多个像素121通过垂直信号线123以列为单位连接至水平扫描电路118。换言之，在像素阵列单元114内部排列在相同列的多个像素121通过相同的单个垂直信号线123连接至水平扫描电路118。
根据从垂直扫描电路113经由水平信号线122供应的信号，在像素阵列单元114内部的相应的像素121将对应积累在其中的电荷的像素信号输出至垂直信号线123。稍后将参考图9描述像素121的详细的配置。
恒流源电路单元115具有多个负载MOS（金属氧化物半导体）晶体管124，并且各个负载MOS晶体管124被连接至垂直信号线123的各个。负载MOS晶体管124具有被施加偏压的栅极以及接地的源极，并且与在经由垂直信号线123连接的像素121内部的晶体管构成源跟随电路。
参考信号生成单元116包括DAC（数字模拟转换器）116a，根据从时序控制单元112供应的时钟信号产生具有斜坡波形的参考信号（斜坡信号），并且将产生的参考信号供应至列AD转换单元117。作为DAC116a，采用DA转换器51、DA转换器71或DA转换器81等配置。
列AD转换单元117具有多个ADC（模拟数字转换器）125，并且各个ADC125被排列成与像素阵列单元114的各列的像素121相对应。因此，各个垂直信号线123被连接至多个像素121和各个负载MOS传感器124以及ADC125。
每个ADC125对从在相同列的像素121经由垂直信号线123供应的像素信号应用CDS（相关双采样）处理，并且然后进一步对其应用AD转换处理。
更具体地，每个ADC125具有将从像素阵列单元114的各像素121输出的像素信号与用作参考信号的斜坡信号相比较的比较器，并且具有计数比较器的比较时间的可逆计数器（up-down counter）。
比较器将通过像素信号与斜坡信号之间的比较所获得的差分信号输出至可逆计数器。例如，如果斜坡信号大于像素信号，比较器将Hi（高）差分信号供应至可逆计数器，以及如果斜坡信号小于像素信号，比较器将Lo（低）差分信号供应至可逆计数器。
可逆计数器只有当在P相位（预设相位）AD转换期间中供应Hi差分信号时，递减计数，以及只有当在D相位（数据相位）AD转换期间中供应Hi差分信号时，递增计数。然后，可逆计数器将在P相位AD转换期间中的递减计数值与在D相位AD转换期间中的递增计数值的相加结果作为已经对其应用了CDS处理和AD转换处理的像素数据输出。应注意，可逆计数器可以在P相位AD转换期间中递增计数，并且在D相位AD转换期间中递减计数。
每个ADC125临时存储已经对其应用了AD转换处理的像素数据并且根据水平扫描电路118的控制将该像素数据输出至水平输出线119。
水平扫描电路118使存储在多个ADC125的像素数据项以预定时序连续地输出至水平扫描线119。
水平输出线119被连接至输出单元120，并且从每个ADC125输出的像素数据从输出单元120输出至固态成像器件111的外部。
应注意，也可以在输出单元120的前阶段设置信号处理电路131，并且从输出单元120输出通过对经由水平输出线119输入的图像数据应用预定的信号处理（诸如，校正处理）所获得的数据。
由此配置的固态程序装置111是称为列AD类型的CMOS图像传感器，其中，执行CDS处理和AD转换处理的ADC125是为每个垂直列而布置的。
在固态成像器件111中，采用上面的DA转换器51等作为产生斜坡信号的DAC116a。因此，对于排列成二维阵列形式的多个像素121，可以为每行设定不同的增益设定值并且为每行输出具有不同分辨率的像素信号。为每行设定不同的增益设定值并获取像素信号的实例包括在像素阵列结构（其中，R（红）、G（绿）和B（蓝）颜色的像素121以行为单位排列）中获取其增益设定为每种颜色而改变的像素信号的处理。
而且，也可以为每行设定多个增益设定值并且为在一行的每个像素输出具有不同分辨率的像素信号。为每行设定多个增益设定值并获取像素信号的实例包括根据低照明像素信号和高照明像素信号获取具有不同增益设定值的像素信号的处理。
（像素121的配置实例）
例如，可以采用日本专利申请公开第2011-199816号中描述的电路配置作为允许为每个像素获得设定在高增益的低照明像素信号和设定在低增益的高照明像素信号的像素121的电路。日本专利申请公开第2011-199816号公开了在利用黑暗时间特征（dark-time characteristic）优异的第一积累容量和使面积效率优先的第二积累容量而维持黑暗时间特征的同时具有大饱和度电荷量的像素电路。
图9示出了在日本专利申请公开第2011-199816号中描述的像素电路，该像素电路可用于作为像素121的电路配置。
如图9所示，像素121具有例如作为光电转换部（其接收光以产生光电荷并积累光电荷）的PN结光电二极管161。此外，像素121具有第一传输门部162、第二传输门部163、第三传输门部164、重置门部165、第一电荷积累部166、第二电荷积累部167、放大晶体管168、选择晶体管169以及电荷放电门部170。
第一传输门部162被连接在光电二极管161与第一电荷积累部166之间。驱动信号TG作为传输信号被施加于第一传输门部162的栅电极。第一传输门部162的源极和漏极的其中一个被连接至光电二极管161。随着驱动信号TG变为激活的，第一传输门部162进入导通状态。因此，第一传输门部162将积累在光电二极管161的光电荷传输至第一电荷积累部166。通过第一传输门部162传输的光电荷临时存储在第一电荷积累部166。
第二传输门部163被连接在第一电荷积累部166与浮置扩散部（下文中称为FD部）171之间。驱动信号FG作为传输信号被施加于第二传输门部163的栅电极。第二传输门部163的源极和漏极的其中一个被连接至FD部171，其中，放大晶体管168的栅电极连接至FD部171。随着驱动信号FG变为激活的，第二传输门部163进入导通状态。因此，第二传输门部163将积累在第一电荷积累部166的光电荷传输至FD部171。
第三传输门部164被连接在第一电荷积累部166与第二电荷积累部167之间。驱动信号CG作为传输信号被施加于第三传输门部164的栅电极。随着驱动信号CG变为激活的，第三传输门部164进入导通状态。因此，第三传输门部164将积累在第一电荷积累部166中的光电荷传输至第二电荷积累部167。
重置门部165的源极和漏极的其中一个被连接至重置电压VDR，并且其另外一个被连接至第二电荷积累部167。驱动信号RST作为重置信号被施加于重置门部165的栅电极。随着驱动信号RST变为激活的，重置门部165进入导通状态。因此，重置门部165将第二电荷积累部167的电位重置为重置电压VDR的电平。
第一电荷积累部166作为嵌入型MOS电容器被设置在第一传输门部162与第二传输门部163之间。驱动信号SG被施加于第一电荷积累部166的栅电极。第二电荷积累部167是由每单位面积的容量水平比第一电荷积累部166更大的电容器制成的。
放大晶体管168的栅电极被连接至FD部分171，并且其漏电极被连接至VDD。放大晶体管168用作读取通过光电二极管的光电转换部获得的光电荷的读取电路。即，由于放大晶体管168具有经由选择晶体管169连接至垂直信号线123的源电极，它与恒流源电路单元的负载MOS晶体管124（图8）构成源跟随电路，负载MOS晶体管被连接至垂直信号线的一端。
选择晶体管169被连接在放大晶体管168的源电极与垂直信号线123之间。驱动信号SEL作为选择信号被施加于选择晶体管169的栅电极。随着驱动信号SEL变为激活的，选择晶体管169进入导通状态。因此，选择晶体管169在像素121被选择的状态下将从放大晶体管168输出的像素信号输出至垂直信号线123。
电荷放电门部170被连接在光电二极管161与用作电荷放电部的电源电压VDD之间。驱动信号PG作为电荷放电控制信号被施加于电荷放电门部170的栅电极。随着驱动信号PG变为激活的，电荷放电门部170进入导通状态。因此，电荷放电门部170选择性地从光电二极管161释放预定量的光电荷或释放积累在光电二极管161中的全部光电荷至电荷放电部分。电荷放电门部170在没有积累光电荷的期间内进入导通状态，这使得可以防止光电二极管161充满光电荷并且防止超过它们的饱和电荷量的光电荷流入第一电荷积累部166、第二电荷积累部167或外围的像素。
FD部171在将光电荷转换为电信号（例如，电压信号）之后输出光电荷。
（像素121的电路操作）
图10是用于说明像素121的电路操作的时序图。图10示出了选择信号SEL、重置信号RST、传输信号TG、电荷放电控制信号PG、传输信号CG、传输信号SG以及传输信号FG之间的时序关系。
首先，当在时刻t11电荷放电控制信号PG在所有像素中同时变为非激活的并且电荷放电门部170进入非导通状态时，在像素阵列单元114的所有像素中开始曝光期间。由于传输信号CG在时刻t11同时变为激活的，第三传输门部164进入导通状态。
在高照明时，除了在光电二极管161中的光电荷的积累之外，在曝光期间，从光电二极管161流出的光电荷经由第一传输门部162积累在第一电荷积累部166中。此外，由于第三传输门部164处于被导通的状态，从第一电荷积累部166流出的光电荷经由第三传输门部164积累在第二电荷积累部167中。在低照明时，光电荷只积累在光电二极管161中。
接下来，当在时刻t12传输信号TG由中间电位VM驱动时，来自光电二极管161的比由中间电位VM确定的预定电荷量大的量的光电荷经由第一传输门部162积累在第一电荷积累部166与第二电荷积累部167两者中。这里，预定电荷量表示第一电荷积累部166的饱和电荷量。因此，防止了光电荷在下一个操作（即，在第二传输门部163进入非导通状态以及积累在光电二极管161中的光电荷被传输至第一电荷积累部166中的操作中）中从第一电荷积累部166中流出。
然后，当在时刻t13传输信号CG变为非激活的时，第三传输门部164进入非导通状态。
接下来，当传输信号TG和传输信号SG在所有像素中在时刻t14同时变为激活的时，第一传输门部162与第一电荷积累部166的栅电极进入导通状态。因此，积累在光电二极管161中的光电荷被传输至并积累在第一电荷积累部166中。
然后，当在时刻t15在所有像素中传输信号TG变为非激活的并且电荷放电控制信号PG同时变为激活的时，第一传输门部162与电荷放电门部170进入导通状态。因此，完成对所有像素共同的曝光期间。之后，传输信号SG也变为非激活的。
在相应的像素121中，在高照明时的光电荷积累在第一电荷积累部166与第二电荷积累部167两者中。另一方面，在低照明时的光电荷只积累在第一电荷积累部166中。
接下来，当在时刻t16第N行的选择信号SEL变为激活的并且在第N行的选择晶体管169进入导通状态时，在第N行的像素121处于被选择的状态。
然后，当在时刻t18传输信号FG变为激活的时，第二传输门部163进入导通状态。因此，积累在第一电荷积累部166中的光电荷被传输至FD部171。继续光电荷的传输直至传输信号FG变为非激活的时刻t19。
在光电荷的传输完成的时刻t19，FD部171的电位作为对应第一电荷积累部166的积累的电荷量的第一信号电平S1经由放大晶体管168和选择晶体管169被输出至垂直信号线123。
接着，当传输信号CG、传输信号SG以及传输信号FG在时刻t20同时变为激活的时，第三传输门部164、第一电荷积累部166的栅电极以及第二传输门部163进入导通状态。因此，由于FD部171、第一电荷积累部166以及第二电荷积累部167的电位耦接在一起，因此在整个耦接区域光电荷被积累。然后，光电荷作为第二信号电平S2经由放大晶体管168和选择晶体管169被输出至垂直信号线123。
接着，当重置信号RST在时刻t21变为激活的时，耦接电位的区域被重置。然后，当重置信号RST在时刻t22变为非激活的时，耦接电位的区域的电位作为第二重置电平N2经由放大晶体管168和选择晶体管169被输出至垂直信号线123。第二重置电平N2也可在下一帧用作第一信号电平S1的第一重置电平N1。
之后，在时刻t23或稍后使传输信号FG、传输信号SG以及传输信号CG按此顺序成为非激活的，借此第二传输门部163、第一电荷积累部166的栅电极以及第三传输门部164进入非导通状态。因此，像素121的电位在时刻t21恢复至初始状态。使传输信号FG、传输信号SG以及传输信号CG按此顺序成为非激活的原因是为了在第一电荷积累部166的栅电极进入导通状态的状态下将积累在基板表面的沟道电荷积累在第二电荷积累部167中。由于与FD部分171不同，重置不是仅通过第二电荷积累部167完成的，无需关心由于沟道电荷的重置引起的发生在像素信号中的重置等。
通过上面一系列的电路操作，第一信号电平S1、第二信号电平S2以及第二重置电平N2以此顺序被连续地从像素121输出至垂直信号线123。此外，当前一帧中的第二重置电平N2被用作当前帧中的第一重置电平N1时，为当前帧中的每行获得第一重置电平N1和第一信号电平S1的结合以及第二信号电平S2和第二重置电平N2的结合。
第一重置电平N1和第一信号电平S1是黑暗时间特征优异的低照明像素信号，以及第二信号电平S2和第二重置电平N2是具有大饱和度电荷量的高照明像素信号。期望基于产生低噪声的高增益设定来读取低照明像素信号，以及期望基于提供宽信号范围的低增益设定来读取高照明像素信号。在这种情况下，在每行的读取期间需要在低增益的增益设定值与高增益的增益设定值之间切换。为此，在图8中采用DA转换器51、DA转换器71、DA转换器81等作为固态成像器件111的DAC116a。因此，使得可以减少用于增益设定的切换时间并且利用多个类型的增益设定值执行高速读取。因此，使得可以在不减小帧速率的情况下利用多个类型的增益设定来读取像素（提高帧速率）。
在从像素阵列单元114读取的低照明像素信号和高照明像素信号中，通过设置在固态成像器件111内部的信号处理电路131或设置在固态成像器件111的输出单元120的随后阶段中的信号处理单元为每个像素选择合适的像素信号以构成图像。
应注意，当然可以采用不同于图9示出的电路配置的任何电路配置作为像素121的电路配置。
参考图10描述的电路操作是基于全局快门系统（global shuttersystem）的驱动方法，在全局快门系统中，在像素阵列单元114内部的所有像素同时执行快门操作。然而，固态成像器件111当然可以采用滚动快门系统（rolling shutter system）的驱动方法，在滚动快门系统中，如图11所述，执行快门操作的像素121随着时间以行为单位移位。同样在这种情况下，在每行的读取期间，执行基于低增益的增益设定值的像素信号的读取以及基于高增益的增益设定值的像素信号的读取。
5.第五实施方式
（电子设备的应用实例）
上面的固态成像器件111可以应用于例如包括成像设备的各种电子设备，诸如数字静物照相机和数字视频照相机、具有成像功能的移动电话或者具有成像功能的其他设备。
图12是示出用作电子设备的应用本技术的成像设备的配置实例的框图。
图12中示出的成像设备201包括光学系统202、快门设备203、固态成像器件204、驱动电路205、信号处理电路206、监视器207以及存储器208，并且能够拍摄静止图像和动态图像。
光学系统202包括一个或多个透镜并且引导来自固态成像器件204的目标的光（入射光）以在固态成像器件204的图像接收表面上形成图像。
快门设备203被布置在光学系统202与固态成像器件204之间并且根据驱动电路205的控制控制对固态成像器件204的光照射期间以及光屏蔽期间。
固态成像器件204包括上面的固态成像器件111。固态成像器件204根据经由光学系统202和快门设备203引导在光接收表面的光积累特定时间段的信号电荷。根据从驱动电路205供应的驱动信号（时序信号）传输积累在固态成像器件204中的信号电荷。固态成像器件204可以自己配置为一个芯片或可以配置为封装有光学系统202、信号处理电路206等的相机模块的一部分。
驱动电路205输出用于控制固态成像器件204的传输操作和快门设备203的快门操作的驱动信号以驱动固态成像器件204和快门设备203。
信号处理电路206对从固态成像器件204输出的像素信号施加各种信号处理。当信号处理电路206对像素信号施加信号处理时获得的图像（图像数据）被供应至并显示在监视器207或被供应至并存储（记录）在存储器208。
本技术的实施方式并不限于上述的那些，而是在不偏离本技术的精神的前提下，可以各种方式进行修改。
例如，所有或某些上述的多个实施方式可以组合在一起。
应注意，本技术也可采用下面的配置。
（1）一种数字模拟转换器，包括：
电流生成部
具有至少一个包括多个电流源晶体管的电流源晶体管组，并且
被配置为利用接收到的对应多个增益设定值的其中预定的一个的增益控制信号基于数字输入信号的值产生输出电流；电流源晶体管偏压保持部
具有各自包括串联至电流源晶体管的级联晶体管的多个级联晶体管组，并且
被配置为利用接收到的对应多个增益设定值的级联晶体管控制信号保持电流源晶体管的偏压为常量；
级联晶体管组切换部，被配置为根据为电流生成部设置的增益设定值选择多个级联晶体管组的其中一个；以及
转换部，被配置为对经由所选择的级联晶体管组供应的输出电流执行电流-电压转换。
（2）根据（1）所述的数字模拟转换器，其中，
电流源晶体管组的数量为1，并且
由一个电流源晶体管组产生的输出电流被供应至多个级联晶体管组的每一个。
（3）根据（1）所述的数字模拟转换器，其中，
电流源晶体管组的数量与级联晶体管组的数量相同，并且
由一个电流源晶体管组产生的输出电流被供应至对应的一个级联晶体管组。
（4）一种固态成像器件，包括：
像素阵列单元，具有排列成二维矩阵形式的用于光电转换的多个像素；
模拟数字转换单元
被配置为将从像素阵列单元的像素中输出的像素信号与用作参考信号的斜坡信号相比较，并且
被配置为计数比较时间以执行像素信号的模拟数字转换；以及数字模拟转换器，被配置为产生对应多个增益设定值的斜坡信号，
数字模拟转换器包括
电流生成部
具有至少一个包括多个电流源晶体管的电流源晶体管组，并且
被配置为利用接收到的对应多个增益设定值的其中预定的一个的增益控制信号基于数字输入信号的值产生输出电流，
电流源晶体管偏压保持部
具有各自包括串联至电流源晶体管的级联晶体管的多个级联晶体管组，并且
被配置为利用接收到的对应多个增益设定值的级联晶体管控制信号保持电流源晶体管的偏压为常量，
级联晶体管组切换部，被配置为根据为电流生成部设置的增益设定值选择多个级联晶体管组的其中一个，以及
转换部，被配置为对经由所选择的级联晶体管组供应的输出电流执行电流-电压转换。
（5）一种电子设备，包括：
固态成像器件，包括：
像素阵列单元，具有排列成矩阵形式的用于光电转换的多个像素，
模拟数字转换单元
被配置为将从像素阵列单元的像素输出的像素信号与用作参考信号的斜坡信号相比较，并且
被配置为计数比较时间以执行像素信号的模拟数字转换，以及
数字模拟转换器，被配置为产生对应多个增益设定值的斜坡信号，
数字模拟转换器
电流生成部
具有至少一个包括多个电流源晶体管的电流源晶体管组，并且
被配置为利用接收到的对应多个增益设定值的其中预定的一个的增益控制信号基于数字输入信号的值产生输出电流，
电流源晶体管偏压保持部
具有各自包括串联至电流源晶体管的级联晶体管的多个级联晶体管组，并且
被配置为利用接收到的对应多个增益设定值的级联晶体管控制信号保持电流源晶体管的偏压为常
量，
级联晶体管组切换部，被配置为根据为电流生成部设置的增益设定值选择多个级联晶体管组的其中一个，以及
转换部，被配置为对经由所选择的级联晶体管组供应的输出电流执行电流-电压转换。
（6）一种固态成像器件的驱动方法，包括：像素阵列单元，具有排列成矩阵形式的用于光电转换的多个像素，模拟数字转换单元
被配置为将从像素阵列单元的像素输出的像素信号与用作参考信号的斜坡信号相比较，并且
被配置为计数比较时间以执行像素信号的模拟数字转换，以及数字模拟转换器
具有各自包括多个电流源晶体管的多个电流源晶体管组以及各自包括串联至电流源晶体管的级联晶体管的多个级联晶体管组，并且
被配置为产生对应多个增益设定值的其中预定的一个的斜坡信号，
驱动方法包括：
通过数字模拟转换器为多个级联晶体管组设置多个增益设定值；
通过数字模拟转换器为电流源晶体管组设置多个增益设定值的其中预定的一个；
通过数字模拟转换器选择具有与为电流源晶体管组设置的增益设定值相同的增益设定值的级联晶体管组；以及
通过数字模拟转换器对从连接至所选择的级联晶体管组的电流源晶体管组输出的输出电流执行电流-电压转换并且输出转换的输出电流。
（7）根据（6）所述的驱动方法，其中，
为排列成矩阵形式的多个像素的每行执行为电流源晶体管组设置预定的增益设定值的操作。
（8）根据（6）或（7）所述的驱动方法，其中，
为排列成矩阵形式的多个像素的每行执行多次为电流源晶体管组设置预定的增益设定值的操作。

Claims (8)

1.一种数字模拟转换器，包括：
电流生成部
具有至少一个包括多个电流源晶体管的电流源晶体管组，并且
被配置为通过接收与多个增益设定值中的预定一个对应的增益控制信号来生成基于数字输入信号的值的输入电流；电流源晶体管偏压保持部
具有各自包括串联至所述电流源晶体管的级联晶体管的多个级联晶体管组，并且
被配置为通过接收与所述多个增益设定值对应的级联晶体管控制信号来将所述电流源晶体管的偏压保持为常量；
级联晶体管组切换部，被配置为根据为所述电流生成部设定的所述增益设定值选择所述多个级联晶体管组中的一个；以及
转换部，被配置为对经由所选择的级联晶体管组供应的所述输出电流执行电流-电压转换。
2.根据权利要求1所述的数字模拟转换器，其中，
所述电流源晶体管组的数量为一个，以及
由该一个电流源晶体管组生成的输出电流被供应至所述多个级联晶体管组中的每一个。
3.根据权利要求1所述的数字模拟转换器，其中，
所述电流源晶体管组的数量与所述级联晶体管组的数量相同，以及
由所述电流源晶体管组中的一个生成的输出电流被供应至所述级联晶体管组中的对应的一个。
4.一种固态成像器件，包括：
像素阵列单元，具有排列成矩阵形式的用于光电转换的多个像素；
模拟数字转换单元
被配置为将从所述像素阵列单元的所述像素输出的像素信号与用作参考信号的斜坡信号相比较，并且
被配置为计数比较时间以执行所述像素信号的模拟数字转换；以及
数字模拟转换器，被配置为生成对应多个增益设定值的所述斜坡信号，
所述数字模拟转换器包括：
电流生成部
具有至少一个包括多个电流源晶体管的电流源晶体管组，并且
被配置为通过接收与所述多个增益设定值中的预定一个对应的增益控制信号来生成基于数字输入信号的值的输出信号，
电流源晶体管偏压保持部
具有各自包括串联至所述电流源晶体管的级联晶体管的多个级联晶体管组，并且
被配置为通过接收与所述多个增益设定值对应的级联晶体管控制信号来将所述电流源晶体管的偏压保持为常量，
级联晶体管组切换部，被配置为根据为所述电流生成部设定的所述增益设定值选择所述多个级联晶体管组中的一个，以及
转换部，被配置为对经由所选择的级联晶体管组供应的输出电流执行电流-电压转换。
5.一种电子设备，包括：
固态成像器件，包括：
像素阵列单元，具有排列成矩阵形式的用于光电转换的多个像素，
模拟数字转换单元
被配置为将从所述像素阵列单元的所述像素输出的像素信号与用作参考信号的斜坡信号相比较，并且
被配置为计数比较时间以执行所述像素信号的模拟数字转换，以及
数字模拟转换器，被配置为生成对应多个增益设定值的所述斜坡信号，
所述数字模拟转换器包括：
电流生成部
具有至少一个包括多个电流源晶体管的电流源晶体管组，并且
被配置为通过接收与所述多个增益设定值中的预定一个对应的增益控制信号来生成基于数字输入信号的值的输出电流，
电流源晶体管偏压保持部
具有各自包括串联至所述电流源晶体管的级联晶体管的多个级联晶体管组，并且
被配置为通过接收与所述多个增益设定值对应的级联晶体管控制信号来将所述电流源晶体管的偏压保持为常量，
级联晶体管组切换部，被配置为根据为所述电流生成部设定的所述增益设定值选择所述多个级联晶体管组中的一个，以及
转换部，被配置为对经由所选择的级联晶体管组供应的输出电流执行电流-电压转换。
6.一种固态成像器件的驱动方法，所述固态成像器件包括：
像素阵列单元，具有排列成矩阵形式的用于光电转换的多个像素，
模拟数字转换单元，
被配置为将从所述像素阵列单元的所述像素输出的像素信号与用作参考信号的斜坡信号相比较，并且
被配置为计数比较时间以执行所述像素的模拟数字转换，以及
数字模拟转换器
具有各自包括多个电流源晶体管的多个电流源晶体管组以及各自包括串联至所述电流源晶体管的级联晶体管的多个级联晶体管组，并且
被配置为生成与多个增益设定值中的预定一个对应的所述斜坡信号，
所述驱动方法包括：
通过所述数字模拟转换器为所述多个级联晶体管组设定所述多个增益设定值；
通过所述数字模拟转换器为所述电流源晶体管组设定所述多个增益设定值中的预定一个；
通过所述数字模拟转换器选择具有与为所述电流源晶体管组设定的所述增益设定值相同的增益设定值的所述级联晶体管组；以及
通过所述数字模拟转换器对从连接至所选择的级联晶体管组的所述电流源晶体管组输出的输出电流执行电流-电压转换并且输出转换后的输出电流。
7.根据权利要求6所述的驱动方法，其中，
为排列成所述矩阵形式的所述多个像素的每行执行为所述电流源晶体管组设定预定增益设定值的操作。
8.根据权利要求6所述的驱动方法，其中，
为排列成所述矩阵形式的所述多个像素的每行多次执行为所述电流源晶体管组设定预定增益设定值的操作。
CN201310652437.9A 2012-12-14 2013-12-05 Da转换器、固态成像器件及其驱动方法、以及电子设备 Pending CN103873789A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012273557A JP2014120860A (ja) 2012-12-14 2012-12-14 Ｄａ変換器、固体撮像素子およびその駆動方法、並びに電子機器
JP2012-273557 2012-12-14

Publications (1)

Publication Number Publication Date
CN103873789A true CN103873789A (zh) 2014-06-18

Family

ID=50911875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310652437.9A Pending CN103873789A (zh) 2012-12-14 2013-12-05 Da转换器、固态成像器件及其驱动方法、以及电子设备

Country Status (3)

Country Link
US (2) US9160319B2 (zh)
JP (1) JP2014120860A (zh)
CN (1) CN103873789A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104967795A (zh) * 2015-07-20 2015-10-07 北京立博信荣科技有限公司 一种图像传感器及其信号处理电路
CN108141554A (zh) * 2015-09-30 2018-06-08 株式会社尼康 拍摄元件、拍摄装置及电子设备
CN111434106A (zh) * 2017-11-29 2020-07-17 松下半导体解决方案株式会社 固体摄像装置和ab级超源跟随器
CN113794467A (zh) * 2021-09-17 2021-12-14 成都微光集电科技有限公司 斜坡发生器
CN114625207A (zh) * 2022-03-21 2022-06-14 四川创安微电子有限公司 一种dac电路及其增益调整方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6589868B2 (ja) * 2014-08-19 2019-10-16 ソニー株式会社 固体撮像素子および電子機器
US9608586B2 (en) 2014-09-25 2017-03-28 Qualcomm Incorporated Voltage-to-current converter
JP2016139660A (ja) * 2015-01-26 2016-08-04 株式会社東芝 固体撮像装置
WO2017014070A1 (ja) * 2015-07-22 2017-01-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子、及び、電子機器
US9521351B1 (en) * 2015-09-21 2016-12-13 Rambus Inc. Fractional-readout oversampled image sensor
CN108352786A (zh) 2015-09-28 2018-07-31 哈佛大学校长及研究员 用于高压电容式致动器的驱动器
US9843738B2 (en) * 2015-10-01 2017-12-12 Semiconductor Components Industries, Llc High dynamic range imaging pixels with improved readout
KR102570511B1 (ko) * 2016-11-02 2023-08-25 에스케이하이닉스 주식회사 전자 장치
KR102683726B1 (ko) * 2017-01-31 2024-07-11 에스케이하이닉스 주식회사 전자 장치
US10572669B2 (en) 2017-08-14 2020-02-25 Onapsis, Inc. Checking for unnecessary privileges with entry point finder
US11443046B2 (en) 2017-08-14 2022-09-13 Onapsis, Inc. Entry point finder
US10719609B2 (en) 2017-08-14 2020-07-21 Onapsis, Inc. Automatic impact detection after patch implementation with entry point finder
FR3071924A1 (fr) * 2017-10-04 2019-04-05 Stmicroelectronics (Grenoble 2) Sas Procede de detection de niveau de luminosite ambiante, et detecteur correspondant
KR20210144008A (ko) 2020-05-21 2021-11-30 에스케이하이닉스 주식회사 이미지 센싱 장치 및 그의 동작 방법
JP2022017676A (ja) * 2020-07-14 2022-01-26 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4195235A (en) * 1973-06-15 1980-03-25 Motorola, Inc. Analog-to-digital converter system
JP4682750B2 (ja) 2005-08-22 2011-05-11 ソニー株式会社 Ｄａ変換装置
WO2009028130A1 (ja) * 2007-08-28 2009-03-05 Panasonic Corporation Ｄ／ａコンバータ、差動スイッチ、半導体集積回路、映像機器、及び通信機器

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104967795A (zh) * 2015-07-20 2015-10-07 北京立博信荣科技有限公司 一种图像传感器及其信号处理电路
CN104967795B (zh) * 2015-07-20 2018-05-04 北京立博信荣科技有限公司 一种图像传感器及其信号处理电路
CN108141554A (zh) * 2015-09-30 2018-06-08 株式会社尼康 拍摄元件、拍摄装置及电子设备
CN108141554B (zh) * 2015-09-30 2021-02-09 株式会社尼康 拍摄元件、拍摄装置及电子设备
CN111434106A (zh) * 2017-11-29 2020-07-17 松下半导体解决方案株式会社 固体摄像装置和ab级超源跟随器
CN111434106B (zh) * 2017-11-29 2023-03-03 新唐科技日本株式会社 固体摄像装置和ab级超源跟随器
CN113794467A (zh) * 2021-09-17 2021-12-14 成都微光集电科技有限公司 斜坡发生器
CN113794467B (zh) * 2021-09-17 2023-06-09 成都微光集电科技有限公司 斜坡发生器
CN114625207A (zh) * 2022-03-21 2022-06-14 四川创安微电子有限公司 一种dac电路及其增益调整方法

Also Published As

Publication number Publication date
US20140166856A1 (en) 2014-06-19
US20160100117A1 (en) 2016-04-07
JP2014120860A (ja) 2014-06-30
US9160319B2 (en) 2015-10-13
US9681080B2 (en) 2017-06-13

Similar Documents

Publication Publication Date Title
CN103873789A (zh) Da转换器、固态成像器件及其驱动方法、以及电子设备
US10051222B2 (en) Solid-state imaging device and camera system having lower power consumption
JP4569647B2 (ja) Ａｄ変換装置、ａｄ変換方法、固体撮像素子、およびカメラシステム
US7755686B2 (en) Physical quantity distribution detecting apparatus and imaging apparatus
KR101241485B1 (ko) 고체 촬상 장치, 고체 촬상 장치에서의 아날로그-디지털변환 방법 및 촬상 장치
TWI386046B (zh) 固態成像器件、驅動其之方法、用於其之信號處理方法以及成像裝置
EP2383981B1 (en) Solid-state imaging device, drive method thereof and camera system
JP5868065B2 (ja) 撮像装置
US7965328B2 (en) CMOS solid-state image pickup apparatus utilizing selectable accumulation time results
JP4720310B2 (ja) 固体撮像装置、固体撮像装置におけるａｄ変換方法および撮像装置
US20080259178A1 (en) Solid-state imaging device, signal processing method for the same, and imaging apparatus
US8274589B2 (en) DA converter, solid-state imaging device, and camera system
JP2005328135A (ja) Ａｄ変換方法および物理量分布検知の半導体装置
CN103581579A (zh) 固态成像装置、信号读取方法以及电子装置
CN104137421A (zh) A／d转换电路及固体成像装置
JP2009049459A (ja) 固体撮像素子、およびカメラシステム
CN112585951B (zh) 成像元件
US20130001399A1 (en) Solid-state imaging device
JP4470839B2 (ja) 半導体装置
US10917591B2 (en) Solid-state imaging device and method of controlling solid-state imaging device, and electronic device
JP2009303042A (ja) デジタル・アナログ変換回路、固体撮像装置、カメラシステム及びデジタルコードのアナログ変換方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140618