CN103839979B - 氮化物半导体器件、氮化物半导体晶片和形成氮化物半导体层的方法 - Google Patents

氮化物半导体器件、氮化物半导体晶片和形成氮化物半导体层的方法 Download PDF

Info

Publication number
CN103839979B
CN103839979B CN201310394029.8A CN201310394029A CN103839979B CN 103839979 B CN103839979 B CN 103839979B CN 201310394029 A CN201310394029 A CN 201310394029A CN 103839979 B CN103839979 B CN 103839979B
Authority
CN
China
Prior art keywords
layer
gan layer
concentration
dislocation
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310394029.8A
Other languages
English (en)
Other versions
CN103839979A (zh
Inventor
彦坂年辉
原田佳幸
吉田学史
杉山直治
布上真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103839979A publication Critical patent/CN103839979A/zh
Application granted granted Critical
Publication of CN103839979B publication Critical patent/CN103839979B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Abstract

本发明涉及氮化物半导体器件、氮化物半导体晶片和形成氮化物半导体层的方法。根据一个实施例，一种氮化物半导体器件包括层叠体和功能层。所述层叠体包括由AlxGa1‑xN（0<x≤1）构成的AlGaN层、第一含Si层、第一GaN层、第二含Si层和第二GaN层。所述第一含Si层与所述AlGaN层的上表面接触。所述第一含Si层包含浓度不小于7×1019/cm3且不大于4×1020/cm3的Si。所述第一GaN层在所述第一含Si层上提供。所述第一GaN层包括具有相对于所述上表面倾斜的倾斜表面的突出。所述第二含Si层在所述第一GaN层上提供。所述第二含Si层包含Si。所述第二GaN层在所述第二含Si层上提供。所述功能层在所述层叠体上提供。所述功能层包括氮化物半导体。

Description

氮化物半导体器件、氮化物半导体晶片和形成氮化物半导体 层的方法
相关申请的交叉参考
本申请基于并主张2012年11月21日提交的编号为2012-255290的先前日本专利申请的优先权益，该申请的内容在此全部引用作为参考。
技术领域
本发明一般地涉及氮化物半导体器件、氮化物半导体晶片和形成氮化物半导体层的方法。
背景技术
作为使用氮化物半导体的半导体发光器件的实例，发光二极管（LED）例如用于显示设备、照明等。使用氮化物半导体的电子器件用于高速电子设备和电源设备。
为了在此类氮化物半导体器件中提供高性能，减少氮化物半导体层内的缺陷非常重要。需要一种技术来制造具有极少位错的氮化物半导体晶体。
发明内容
根据一个实施例，一种氮化物半导体器件包括层叠体和功能层。层叠体包括由AlxGa1-xN（0<x≤1）构成的AlGaN层、第一含Si层、第一GaN层、第二含Si层和第二GaN层。第一含Si层与AlGaN层的上表面接触。第一含Si层包含浓度不小于7×1019/cm3且不大于4×1020/cm3的Si。第一GaN层在第一含Si层上提供。第一GaN层包括突出，所述突出具有相对于上表面倾斜的倾斜表面。第二含Si层在第一GaN层上提供。第二含Si层包含Si。第二GaN层在第二含Si层上提供。功能层在层叠体上提供。 功能层包括氮化物半导体。
根据一个实施例，一种氮化物半导体晶片包括衬底、缓冲层和层叠体。缓冲层在衬底上提供。缓冲层包括氮化物半导体。层叠体在缓冲层上提供。层叠体包括由AlxGa1-xN（0<x≤1）构成的AlGaN层、第一含Si层、第一GaN层、第二含Si层和第二GaN层。第一含Si层与AlGaN层的上表面接触。第一含Si层包含浓度不小于7×1019/cm3且不大于4×1020/cm3的Si。第一GaN层在第一含Si层上提供。第一GaN层包括突出，所述突出具有相对于上表面倾斜的倾斜表面。第二含Si层在第一GaN层上提供。第二含Si层包含Si。第二GaN层在第二含Si层上提供。
根据一个实施例，提供一种形成氮化物半导体层的方法。所述方法可以包括在衬底上提供的缓冲层上形成由AlxGa1-xN（0<x≤1）构成的AlGaN层，缓冲层包括氮化物半导体。所述方法可以包括形成与AlGaN层的上表面接触的第一含Si层，第一含Si层包含浓度不小于7×1019/cm3且不大于4×1020/cm3的Si。所述方法可以包括在第一含Si层上形成第一GaN层，第一GaN层包括具有相对于该上表面倾斜的倾斜表面的突出。所述方法可以包括在第一GaN层上形成包含Si的第二含Si层。所述方法可以包括在第二含Si层上形成第二GaN层。
附图说明
图1是示出根据第一实施例的氮化物半导体器件的示意性截面图；
图2是示出根据第一实施例的氮化物半导体器件的一部分的示意性截面图；
图3A和图3B示出根据第一实施例的氮化物半导体器件；
图4A至图4D示出根据第一实施例的氮化物半导体器件；
图5A至图5F是样品的示意性截面图；
图6A至图6F是样品的截面扫描电子显微镜图像；
图7是示出样品的位错密度测量结果的图形；
图8A至图8C是示出根据实施例的氮化物半导体器件的示意图；
图9A至图9C是示出根据实施例的氮化物半导体器件的电子显微镜相片；
图10A至图10D是示出氮化物半导体器件的特性的图形；
图11是示出根据第一实施例的氮化物半导体器件的特性的图形；
图12是示出根据第一实施例的氮化物半导体器件的特性的图形；
图13A和图13B是示出根据第一实施例的氮化物半导体器件的特性的图形；
图14是示出根据第一实施例的氮化物半导体器件的特性的图形；
图15A和图15B是示出根据第一实施例的氮化物半导体器件的特性的图形；
图16是示出根据第一实施例的氮化物半导体器件的特性的图形；
图17是示出根据第一实施例的氮化物半导体器件的图形；
图18A和图18B是示出参考实例的氮化物半导体器件的图形；
图19是示出根据第一实施例的另一氮化物半导体器件的示意性截面图；
图20是示出根据第二实施例的氮化物半导体器件的示意性截面图；
图21是示出根据实施例的氮化物半导体器件的示意性截面图；
图22是示出根据实施例的氮化物半导体器件的示意性截面图；
图23是示出根据实施例的另一氮化物半导体器件的示意性截面图；
图24是示出根据实施例的氮化物半导体器件的示意性截面图；以及
图25是示出根据第三实施例形成氮化物半导体层的方法的流程图。
具体实施方式
下面将参考附图描述各种实施例。
所述附图是示意性或概念性附图；各部分的厚度和宽度之间的关系、各部分之间的大小比例等并不一定与它们的实际值相同。进一步地，所示的尺寸和/或比例可以在不同的附图之间有所不同，即使对于相同的部分也是如此。
在本申请的附图和说明书中，与参考上述附图描述的组件类似的组件使用相同的参考标号标示，详细描述适当地进行省略。
第一实施例
该实施例涉及氮化物半导体器件和氮化物半导体晶片。根据该实施例的氮化物半导体器件包括诸如半导体发光器件、半导体光接收器件、电子器件等之类的半导体器件。半导体发光器件例如包括发光二极管（LED）、激光二极管（LD）等。半导体光接收器件包括光电二极管（PD）等。电子器件例如包括高电子迁移率晶体管（HEMT）、异质结双极型晶体管（HBT）、场效应晶体管（FET）、肖特基势垒二极管（SBD）等。根据该实施例的氮化物半导体晶片包括根据该实施例的氮化物半导体器件的至少一部分。
图1是示出根据第一实施例的氮化物半导体器件的示意性截面图。
图1所示的根据该实施例的氮化物半导体器件110包括层叠体50和功能层15。功能层15在层叠体50上提供。
在实例中，氮化物半导体器件110进一步包括缓冲层60。缓冲层60包括氮化物半导体。层叠体50在缓冲层60上提供。在实例中，使用AlN缓冲层62作为缓冲层60。
在实例中，氮化物半导体器件110进一步包括衬底40。缓冲层60在衬底40与层叠体50之间设置。
衬底40例如为硅衬底。例如，使用Si（111）衬底作为衬底40。在硅衬底用作衬底40的情况下，硅衬底的平面取向例如可以是a（11n）（n为整数）平面取向。平面取向例如可以是（100）平面。例如，最好使用具有（110）平面的硅衬底作为衬底40。因此，硅衬底与氮化物半导体层之间的晶格失配小。
可使用包括氧化物层的衬底作为衬底40。例如，可使用SOI（绝缘体上硅）衬底作为衬底40。可使用材料的晶格常数不同于功能层15的晶格常数的衬底作为衬底40。可使用材料的热膨胀系数不同于功能层15的热膨胀系数的衬底作为衬底40。例如，可使用从蓝宝石、尖晶石、GaAs、 InP、ZnO、Ge、SiGe和SiC中选择的一个的衬底作为衬底40。
例如，缓冲层60在衬底40上形成。层叠体50在缓冲层60上形成。功能层15在层叠体50上形成。执行外延生长形成这些层。
在该实施例中，衬底40的至少一部分可以在形成每个层之后去除。在该实施例中，缓冲层60的至少一部分可以在形成每个层之后去除。
如图1所示，层叠体50包括AlGaN层51a、第一含Si层51s、第一GaN层51g、第二含Si层52s以及第二GaN层52g。
AlGaN层51a可以包括AlxGa1-xN（0<x≤1）。AlGaN层51a具有上表面51au。
AlGaN层51a可以包括一个或多个层。在实例中，AlGaN层51a包括第一AlGaN层51aa、第二AlGaN层51ab和第三AlGaN层51ac。AlGaN层51a中包括的层数可以是两层、四层或更多层。第二AlGaN层51ab在第一AlGaN层51aa上提供。第三AlGaN层51ac在第二AlGaN层51ab上提供。第二AlGaN层51ab的Al成分比率（第III族元素中Al的成分比率）低于第一AlGaN层51aa的Al成分比率。第三AlGaN层51ac的Al成分比率低于第二AlGaN层51ab的Al成分比率。
第一含Si层51s与AlGaN层51a的上表面51au接触。这样，第一含Si层51s在AlGaN层51a上提供。第一含Si层51s包含浓度不小于7×1019/cm3且不大于4×1020/cm3的Si。第一含Si层51s具有上表面51su。第一含Si层51s的上表面51su基本平行于AlGaN层51a的上表面51au。
在第一含Si层51s上提供第一GaN层51g。第一GaN层51g与第一含Si层51s的上表面51su接触。第一GaN层51g包括突出51gp。突出51gp具有倾斜表面51gs。倾斜表面51gs相对于AlGaN层51a的上表面51au倾斜。倾斜表面51gs可以是弯曲表面。
除了倾斜表面51gs之外，突出51gp还可以包括顶表面51gt。顶表面51gt平行于AlGaN层51a的上表面51au。并非始终有必要在突出51gp中提供平行于AlGaN层51a的上表面51au的顶表面51gt。
第一GaN层51g例如具有岛状配置。具有岛状配置的膜也称为层。可 以提供多个独立的突出51gp。第一GaN层51g可以连续。
在第一GaN层51g上提供第二含Si层52s。第二含Si层52s与第一GaN层51g接触。第二含Si层52s包含Si。例如，第二含Si层52s覆盖第一GaN层51g。
在实例中，第二含Si层52s的一部分接触第一含Si层51s。例如，第一含Si层51s的上表面51su具有第一区域51sp和第二区域51sq。在第一区域51sp上提供第一GaN层51g。例如，在第一区域51sp上提供第一GaN层51g的突出51gp。不在第二区域51sq上提供第一GaN层51g。第二含Si层52s的一部分接触第一含Si层51s的第二区域51sq。
如下文所述，第一GaN层51g可以覆盖第一含Si层51s的上表面51su。在这种情况下，第二含Si层52s不与第一含Si层51s接触。
现在描述第二含Si层52s的一部分与第一含Si层51s接触的情况实例（氮化物半导体器件110）。
第二含Si层52s遵循第一GaN层51g的配置（突出51gp的配置）。第二含Si层52s的上表面具有遵循突出51gp的配置的凹凸（uneven）配置。
在第二含Si层52s上提供第二GaN层52g。第一GaN层51g的凹凸（第二含Si层52s的凹凸）的凹陷使用第二GaN层52g填充。第二GaN层52g的上表面基本平坦。
第一GaN层51g例如包括Alz1Ga1-z1N（0≤z1<1且z1<x）。第一GaN层51g例如可以包括GaN。第一GaN层51g可以包括n型杂质。
第二GaN层52g例如包括Alz2Ga1-z2N（0≤z2<1且z2<x）。第二GaN层52g例如可以包括GaN。第二GaN层52g可以包括n型杂质。
例如，可使用从Si、Ge、Te、Sb和O中选择的至少一项作为n型杂质。
将垂直于AlGaN层51a的上表面51au的方向视为Z轴方向。将垂直于Z轴方向的一个方向视为X轴方向。将同时垂直于Z轴方向和X轴方向的方向视为Y轴方向。
功能层15沿Z轴方向与层叠体51进行层叠。在本申请的说明书中，“层叠”不仅包括相互接触地层叠的情况，还包括中间插入另一层的层叠的情况。进一步地，“在…上提供”不仅包括直接接触地提供的情况，还包括在其间插入另一层的情况下提供的情况。
Z轴方向垂直于第一含Si层51s的上表面51su。层叠体51与功能层15之间的界面15l垂直于Z轴方向。
AlGaN层51a的厚度例如不小于100纳米（nm）且不大于500nm（例如，约250nm）。AlGaN层51a的第III族元素中Al的成分比率例如不小于0.15且不大于0.35（例如，0.25）。
第一含Si层51s的厚度ts1例如不小于0.4个原子层厚且不大于2个原子层厚。厚度ts1例如不小于0.1nm且不大于2nm。第一含Si层51s可能不是均匀的膜，并且可能是具有非连续岛状配置等的膜。第一含Si层51s可以是其中提供开口的膜。
第一GaN层51g的突出51gp的高度tg1例如不小于100nm且不大于1000nm。在第一GaN层51g在第一含Si层51s的一部分上提供的情况下，如实例中所示，突出51gp的高度tg1是第一含Si层51s的上表面51su与第一GaN层51g的突出51gp的上端之间的距离。在突出51gp具有顶表面51gt的情况下，高度tg1是第一含Si层51s的上表面51su与顶表面51gt之间的距离。采用第一GaN层51g的突出51gp的高度tg1作为第一含Si层51s的上表面51su与第一GaN层51g的突出51gp的上端之间的距离，因为第一GaN层51g的突出51gp具有最高高度。
如下文所述，第一GaN层51g可以覆盖第一含Si层51s。在这种情况下，第一GaN层51g的突出51gp的高度tg1对应于第一GaN层51g的凹凸高度（深度），即，凹凸的突出与凹陷之间沿Z轴方向的距离。
在第一GaN层51g中提供突出51gp；并且第一GaN层51g的厚度是非均匀的。第一GaN层51g的厚度不同于第一GaN层51g的突出51gp的高度tg1。采用第一GaN层51g的厚度作为第一GaN层51g的平均厚度。
第二含Si层52s的厚度ts2例如不小于0.4个原子层厚且不大于1.5个原子层厚。厚度ts2例如不小于0.1nm且不大于1.5nm。第二含Si层52s可能不是均匀的膜，并且可能是具有非连续岛状配置等的膜。第二含Si层52s可以是其中提供开口的膜。
第二GaN层52g的厚度tg2例如不小于100nm且不大于5000nm。第二GaN层52g的厚度tg2是第二含Si层52s的上端与第二GaN层52g的上表面之间沿Z轴方向的距离（在实例中，界面15l位于层叠体50与功能层15之间）。
AlGaN层51a的厚度、第一含Si层51s的厚度ts1、第一GaN层51g的厚度以及第二含Si层52s的厚度ts2是沿Z轴方向的长度。第二含Si层52s的厚度例如是在第一GaN层51g的突出51gp的倾斜表面51gs上提供的第二含Si层52s的一部分的沿垂直于倾斜表面51gs的方向的长度。
这些厚度例如可通过扫描电子显微镜（SEM）图像和/或透射电子显微镜（TEM）图像来确定。
功能层15的厚度例如不小于约1.5微米（μm）且不大于5μm（例如，2μm）。
功能层15例如可以包括用于发光的半导体发光器件的层。功能层15例如可以包括用于接收光的半导体光接收器件的层。功能层15例如可以包括用于进行选自整流、切换和放大中的至少一项的电子器件的层。现在将描述其中功能层15包括用于发射光的层的实例。
图2是示出根据第一实施例的氮化物半导体器件的一部分的示意性截面图。
图2示出功能层15的配置的实例。在图2所示的实例中，功能层15包括n型半导体层10、p型半导体层20和发光层30。发光层30在n型半导体层10与p型半导体层20之间提供。n型半导体层10包括氮化物半导体。p型半导体层20包括氮化物半导体。发光层30包括氮化物半导体。
功能层15可以进一步包括低杂质浓度层10i。低杂质浓度层10i的杂质浓度低于n型半导体层10的杂质浓度。低杂质浓度层10i可在必要时提 供，也可省略。低杂质浓度层10i在层叠体50上提供。
n型半导体层10在层叠体50上提供。n型半导体层10在低杂质浓度层10i上提供。发光层30在n型半导体层10上提供。p半导体层20在发光层30上提供。
发光层30包括多个势垒层31和在多个势垒层31之间提供的阱层32。阱层32的数量可以是一个或多个。换言之，发光层30例如具有SQW（单量子阱）结构或MQW（多量子阱）结构。
势垒层31的带隙能大于阱层32的带隙能。阱层32例如可以包括InGaN。势垒层31包括GaN。在势垒层31包括InGaN的情况下，势垒层31的In成分比率小于阱层32的In成分比率。发光层30发射的光的峰值波长例如不小于200nm且不大于1900nm。
图1和图2还示出根据该实施例的氮化物半导体晶片210的配置。氮化物半导体晶片210包括衬底40、缓冲层60和层叠体50。氮化物半导体晶片210可以进一步包括功能层15。针对氮化物半导体器件110描述的配置可应用于衬底40、缓冲层60、层叠体50和功能层15。
现在描述一种制造根据该实施例的氮化物半导体器件和氮化物半导体晶片的方法实例。
例如，使用具有主表面为（111）平面的硅衬底作为衬底40。衬底40例如使用硫酸和过氧化氢的混合化学液以及使用稀释氢氟酸进行清洗。清洗之后，将衬底40放入MOCVD装置的反应室。
例如，将衬底40加热到1080°C。在比例为2:1的氢和氮的混合气氛中，分别以50cc/min（毫升/分）和0.8L/min（升/分）的流速供应20分钟三甲基铝（TMAl）和氨气（NH3）。这样，形成由AlN构成的缓冲层60（AlN缓冲层62）。AlN缓冲层62的厚度例如约为100nm。
将衬底温度（衬底40的温度）设为1040°C。在比例为2:1的氢和氮的混合气氛中，分别以10cc/min、50cc/min和2.5L/min的流速供应5分钟三甲基镓（TMGa）、TMAl和氨气。这样，形成第一AlGaN层51aa。第一AlGaN层51aa的Al成分比率为0.55。第一AlGaN层51aa的厚度例如约为100nm。
TMGa的流速被修改为17cc/min；TMAl的流速被修改为30cc/min；以及供应10分钟TMGa和TMAl。这样，形成第二AlGaN层51ab。第二AlGaN层51ab的Al成分比率例如为0.3。第二AlGaN层51ab的厚度例如约为200nm。
TMGa的流速被修改为20cc/min；TMAl的流速被修改为15cc/min；以及供应11分钟TMGa和TMAl。这样，形成第三AlGaN层51ac。第三AlGaN层51ac的Al成分比率例如为0.15。第三AlGaN层51ac的厚度例如约为250nm。
衬底温度保持为1040°C；并在比例为2:1的氢和氮的混合气氛中，分别以350cc/min和20L/min的流速供应8分钟浓度为10ppm的甲硅烷（SiH4）和氨气。这样，形成第一含Si层51s。第一含Si层51s的厚度例如约为1个原子层厚。第一含Si层51s的Si浓度例如为2×1020/cm3。
将衬底温度设为1090°C；以及在比例为2:1的氢和氮的混合气氛中，分别以56cc/min和40L/min的流速供应5分钟TMGa和氨气。这样，形成第一GaN层51g。例如，第一GaN层51g是具有岛状配置的晶体。第一GaN层51g的突出51gp包括相对于X-Y平面倾斜的倾斜表面51gs。第一GaN层51g的突出51gp的高度tg1例如约为400nm。
将衬底温度设为1040°C。在比例为2:1的氢和氮的混合气氛中，分别以350cc/min和20L/min的流速供应3分钟浓度为10ppm的甲硅烷（SiH4）和氨气。这样，形成第二含Si层52s。第二含Si层52s的厚度例如约为0.4个原子层厚。第二含Si层52s的Si浓度例如为7.5×1019/cm3。
将衬底温度设为1090°C；以及在比例为2:1的氢和氮的混合气氛中，分别以56cc/min和40L/min的流速供应60分钟TMGa和氨气。这样，形成第二GaN层52g。第二GaN层52g的厚度例如约为2μm。
进一步地，分别以56cc/min、40L/min和56cc/min的流速供应30分钟TMGa、氨气和浓度为10ppm的甲硅烷（SiH4）。这样，形成n型GaN层。n型GaN层的Si浓度例如为5×1018(/cm3)。n型GaN层的厚度 例如约为1μm。使用n型GaN层作为n型半导体层10（功能层15的至少一部分）。这样，可形成根据该实施例的氮化物半导体器件或氮化物半导体晶片。
低杂质浓度层10i可以在形成n型GaN层之前形成。氮化物半导体器件110和氮化物半导体晶片210可以通过进一步在n型半导体层10上形成发光层30和p型半导体层20而形成。
图3A和图3B示出根据第一实施例的氮化物半导体器件。
图3A是氮化物半导体器件和氮化物半导体晶片的截面TEM图像。图3B是根据图3A绘制的示意图。在图3B中，示意性地绘出包括在层叠体50中的第一含Si层51s、第一GaN层51g、第二含Si层52s，以及第二GaN层52g的配置。第一含Si层51s的配置和第二含Si层52s的配置用实线绘制。高于第一含Si层51s的区域中的位错80示意性地用虚线绘制。
从图3A和3B可看出，位错80发生在衬底40与AlN缓冲层62之间的界面上。位错80的密度在AlN缓冲层62和AlGaN层51a内非常高。在高于第一含Si层51s的层中，位错80显著减少。位错80的密度通过提供第一含Si层51s而减少。第一含Si层51s具有屏蔽位错80的作用。
在实例中，第二含Si层52s的一部分与第一含Si层51s接触。含Si层的总厚度在其中第二含Si层52s与第一含Si层51s接触的区域中是厚的。在该区域中，认为第一含Si层51s和第二含Si层52s增加对位错80的屏蔽效果。由此，认为位错80的密度进一步减小。
第二GaN层52g内的位错80的密度同样减小。换言之，位错80的密度在第一含Si层51s与第二GaN层52g之间的区域（即，包括第一GaN层51g和第二含Si层52s的区域）中减小。
位错80的一部分在第一GaN层51g内部弯曲。这是因为第一GaN层51g通过形成在第一含Si层51s上而进行三维生长。由于位错80的一部分发生弯曲，因此抑制位错80在层叠方向上的延伸。
位错80还在第一GaN层51g的突出51gp的倾斜表面51gs处减少。现在进一步描述此现象。
图4A至图4D示出根据第一实施例的氮化物半导体器件。
图4A和图4C是氮化物半导体器件和氮化物半导体晶片的截面TEM图像。图4A是第一GaN层51g的倾斜表面51gs的一部分的放大图像。图4C是第一GaN层51g的顶表面51gt的一部分的放大图像。图4B是根据图4A绘制的示意图。图4D是根据图4C绘制的示意图。在图4B和4D中，第一含Si层51s的配置和第二含Si层52s的配置用实线绘制。高于第一含Si层51s的区域中的位错80示意性地用虚线绘制。
从图4A和图4B可看出，位错80在第一GaN层51g的突出51gp的倾斜表面51gs上提供的第二GaN层52g处终止。这样，位错80在倾斜表面51gs处减少。例如，第一GaN层51g具有多个与突出51gp内的倾斜表面51gs相通的第一位错81。第二GaN层52g内通过第二含Si层52s与第一位错81相连的位错80的数量小于多个第一位错81的数量。在图4A和图4B所示的区域中，可以看到，第二GaN层52g内通过第二含Si层52s与第一位错81相连的位错80的数量为0。相反地，与突出51gp内的倾斜表面51gs相通的第一位错81的数量较大。因此，位错80在倾斜表面51gs处减少的现象为本申请的发明人最新发现的现象。
另一方面，如图4C和图4D所示，在第一GaN层51g的突出51gp的顶表面51gt上提供的第二GaN层52g处的位错80的抑制效果小。在实例中，顶表面51gt（第一GaN层51g）下侧处的位错80（第二位错82）与顶表面51gt（第二GaN层52g）上侧的位错80（第三位错83）相通。在位于顶表面51gt的第二含Si层52s的部分处，位错80的传播变化小；位错80从第一GaN层51g朝着第二GaN层52g传播。
因此，位错在倾斜表面51gs处的减少效果大于位错在顶表面51gt处的减少效果。
例如，在第一GaN层51g的突出51gp具有平行于AlGaN层51a的上表面51au的顶表面51gt的情况下，第一GaN层51g具有第一位错81（请参考图4B）和第二位错82（请参考图4D）。第一位错81在突出51gp内部与倾斜表面51gs相通。第二位错82在突出51gp内与顶表面51gt相 通。
第二GaN层25g具有多个第三位错83。多个第三位错83的一部分从第二位错82开始连续。即使位错通过薄的第二含Si层52s连续，也将位错视为连续位错。与第一位错81连续的多个第三位错83的数量（例如，不小于0的正整数N1）与多个第三位错的数量（例如，正整数N3）的比率被视为第一比率（N1/N3）。与第二位错82连续的多个第三位错83的数量（例如，正整数N2）与多个第三位错的数量（例如，正整数N3）之比被视为第二比率（N2/N3）。第一比率（N1/N3）低于第二比率（N2/N3）。
突出51gp内的多个第一位错81的数量被视为N01。突出51gp内的多个第二位错82的数量被视为N02。例如，与第一位错81连续的多个第三位错83的数量（N1）与多个第一位错的数量（N01）的比率（N1/N01）低于与第二位错82连续的多个第三位错83的数量（N2）与多个第二位错的82数量（N02）的比率（N2/N02）。
因此，在提供具有倾斜表面51gs的突出51gp的情况下，传播到第二GaN层52g内的位错80可通过形成与倾斜表面51gs接触的第二含Si层52s显著减少。因此，到达功能层15的位错80可能显著减少。
图3A、图3B和图4A至图4D示出根据该实施例的氮化物半导体晶片的特性。同样在根据该实施例的氮化物半导体晶片中，可通过与氮化物半导体器件类似的方式减少位错。
根据该实施例，可提供具有极少位错的氮化物半导体器件和氮化物半导体晶片。
现在描述具有各种配置的氮化物半导体器件（或氮化物半导体晶片）样品的试验结果。
图5A至图5F是示出样品的示意性截面图。
如图5A所示，第一样品151中提供上述AlGaN层51a、第一含Si层51s、第一GaN层51g、第二含Si层52s以及第二GaN层52g。第一GaN层51g在第一Si层51s的一部分上提供；第二含Si层52s的一部分与第一含Si层51s接触。第一GaN层51g包括具有倾斜表面51gs的突出51gp。第一样品151对应于上述氮化物半导体器件110或氮化物半导体晶片210。用于制造第一样品151的方法与参考氮化物半导体器件110描述的制造方法完全相同。
如图5B所示，第二样品152中也提供AlGaN层51a、第一含Si层51s、第一GaN层51g、第二含Si层52s，以及第二GaN层52g。在第二样品152中，第一GaN层51g在第一Si层51s的整个表面上提供。第二含Si层52s不与第一含Si层51s接触。第一GaN层51g包括具有倾斜表面51gs的突出51gp。第一GaN层51g是连续的。用于制造第二样品152的方法的一部分不同于用于制造第一样品151的方法。当形成第二样品152的第一GaN层51g时，分别以112cc/min和40L/min的流速供应2.5分钟TMGa和氨气。换言之，第二样品152的第一GaN层51g的生长速率是第一样品151的第一GaN层51g的两倍。在其它方面，条件与第一样品151完全相同。
如图5C所示，第三样品153中也提供AlGaN层51a、第一含Si层51s、第一GaN层51g、第二含Si层52s以及第二GaN层52g。第三样品153的第一GaN层51g不包括突出51gp。第一GaN层51g的厚度约为600nm。第二含Si层52s也是平坦的。当构建第三样品153时，第一GaN层51g的生长时间为15分钟。在其它方面，条件与第一样品151完全相同。
如图5D所示，第四样品154中提供AlGaN层51a、第一GaN层51g、第二含Si层52s，以及第二GaN层52g。第一GaN层51g包括具有倾斜表面51gs的突出51gp。第一GaN层是连续的。当形成第四样品154的第一GaN层51g时，氨气的供应量为2.5L/min。换言之，当形成第四样品154的第一GaN层51g时，V/III比率为1/16。在其它方面，条件与第一样品151相同。
如图5E所示，第五样品155中提供AlGaN层51a、第一GaN层51g、第二含Si层52s以及第二GaN层52g。第五样品155中不提供第一含Si层51s。第一GaN层51g不包括突出51gp；并且第一GaN层51g是平坦的。第五样品155对应于第三样品153的配置，但是不提供第一含Si层51s。
如图5F所示，第六样品156中提供AlGaN层51a、第二含Si层52s以及第二GaN层52g。第六样品156中不提供第三样品153的第一含Si层51s和第一GaN层51g。
图6A至图6F是样品的截面扫描电子显微镜图像。
图6A至图6F分别示出第一至第六样品151至156的截面SEM图像。
从图6A可看出，第一样品151的第一GaN层51g包括具有倾斜表面51gs的突出51gp。第二含Si层52s的一部分在突出51gp之间的区域中与第一含Si层51s接触。第一GaN层51g的凹凸高度（突出51gp的高度tg1）约为400nm。
从图6B可看出，尽管突出51gp在第二样品152的第一GaN层51g中提供，但是GaN层51g是连续晶体。第二含Si层52s不与第一含Si层51s接触。第一GaN层51g的突出51gp的高度（凹凸高度）约为300nm。第二样品152的第一GaN层51g的凹凸高度小于第一样品151（氮化物半导体器件110）的第一GaN层51g的凹凸高度。第二样品152的第一GaN层51g的晶体密度高；以及第一GaN层51g是连续晶体。当GaN层的生长速率增加时，凹凸高度减小并且晶体密度增加。
从图6C可看出，第三样品153的第一GaN层51g中不提供突出。第一GaN层51g是平坦膜。
从图6D可看出，第四样品154中不提供第一含Si层51s。第一GaN层51g包括具有倾斜表面51gs的突出51gp。第一GaN层51g是连续的。
从图6E可看出，第五样品155中不提供第一含Si层51s。进一步地，第一GaN层51g是平坦的。
从图6F可看出，第六样品156中不提供第一含Si层51s和第一GaN层51g。
图7是示出样品的位错密度测量结果的图形。
图7示出第一至第六样品151至156的位错密度（刃位错密度）测量结果。纵轴表示刃位错密度De。刃位错密度De从X射线衍射测量的摇摆 曲线半高宽度得到。
如图7所示，在第一样品151中，刃位错密度De为2.8×108(/cm2)；位错密度低。第一样品151的刃位错密度De对应于氮化物半导体器件110或氮化物半导体晶片210的刃位错密度。在第一样品151中，我们认为刃位错密度De因为下面的原因减小。
第一GaN层51g进行三维生长，并且在第一GaN层51g内将缓冲层60上出现的位错80朝着平行于层叠方向（Z轴方向）的方向弯曲。这样，可以减少传播到上层（功能层15）的位错80。
在第一GaN层51g的生长被第一含Si层51s抑制的区域（突出51gp之间的区域）中，在缓冲层60处出现的位错80被第一含Si层51s屏蔽。这样，抑制位错80向上层中传播；由此可以减少位错80。
进一步地，在第一GaN层51g的突出51gp的倾斜表面51gs处，传播到上层侧的位错80的数量减少。位错80在倾斜表面51gs处弯曲。换言之，位错80在倾斜表面51gs上提供的第二含Si层52s处弯曲。在倾斜表面51gs处，位错80的传播被屏蔽。结果，延伸到上层的位错80被显著减少。
在图7所示的第二样品152中，刃位错密度De为4.8×108(/cm2)；由此位错密度低。第一样品151的刃位错密度De低于第二样品152的刃位错密度De。在第二样品152中，第二含Si层52s不与第一含Si层51s接触。因此，认为在第二样品152中，从AlGaN层51a传播的位错80的屏蔽效果小。其中第二含Si层52s与第一含Si层51s接触的配置（例如，第一样品151）的刃位错密度De可减小到其中第二含Si层52s不与第一含Si层51s接触的配置（例如，第二样品152）的约60%。
从图7可看出，第三样品153的刃位错密度De为6.2×108(/cm2)；由此位错密度高。在第三样品153中，第一GaN层51g中不提供突出51gp。因此，在突出51gp的倾斜表面51gs处，不能实现位错80的弯曲效果或屏蔽效果。进一步地，第二含Si层52s不与第一含Si层51s接触。因此，位错80的屏蔽效果小。我们认为由于上述原因，在第三样品153中，刃位错密度De高。
从图7可看出，在第四样品154中，刃位错密度De为7.5×108(/cm2)，由此位错密度高。由于第四样品154中不提供第一含Si层51s，因此无法实现第一含Si层51s对位错80的屏蔽效果。第四样品154的刃位错密度De是第二样品152的刃位错密度De的1.6倍。换言之，其中提供第一含Si层51s的配置（例如，第二样品152）的刃位错密度De可减小到其中不提供第一含Si层51s的配置（例如，第四样品154）的约64%。
从图7可看出，在第五样品155中，刃位错密度De为1.1×109(/cm2)，由此位错密度高。在第五样品155中不提供第一含Si层51s。因此，无法实现第一含Si层51s对位错80的屏蔽效果。进一步地，在第五样品155中，第一GaN层51g中不提供突出51gp。因此无法实现突出51gp的倾斜表面51gs（或者在倾斜表面51gs上提供的第二含Si层52s）对位错80的弯曲效果或屏蔽效果。因此，我们认为第五样品155中的刃位错密度De高。第五样品155中的刃位错密度De约为第四样品154的1.7倍。换言之，其中第一GaN层51g包括具有倾斜表面51gs的突出51gp的配置（例如，第四样品154）的刃位错密度De可减小到其中第一GaN层51g是平坦的配置（例如，第五样品155）的约70%。
从图7可看出，在第六样品156中，刃位错密度De为6.0×108(/cm2)，由此位错密度高。第六样品156中不提供第一GaN层51g和第二含Si层52s。因此，无法实现第一GaN层51g的突出51gp的倾斜表面51gs（或者在倾斜表面51gs上提供的第二含Si层52s）对位错80的弯曲效果或屏蔽效果。含Si层是一个层；与第一含Si层51s接触的第二含Si层52s对位错80的屏蔽效果没有被增加。认为由于上述原因，第六样品156的刃位错密度De高。
因此，可通过在层叠体50中提供AlGaN层51a、第一含Si层51s、包括具有倾斜表面51gs的突出51gp的第一GaN层51g、第二含Si层52s以及第二GaN层52g，减小位错密度。获得具有极少位错的氮化物半导体器件和氮化物半导体晶片。
可通过第一样品151和第二样品152的配置减少位错。就像在第一样 品151中一样，对于其中在第一含Si层51s的一部分上提供第一GaN层51g且第二含Si层52s的一部分与第一含Si层51s接触的配置中，位错密度减小效果大。
图8A至图8C是示出根据实施例的氮化物半导体器件的示意图。
图8A和图8B是示出根据实施例的氮化物半导体器件110（或氮化物半导体晶片210）的能量分散X射线度谱术（EDS分析）结果实例的图形。图8C示出EDS分析的分析位置。图8C示出第一分析位置Ap1和第二分析位置Ap2作为图4C的截面TEM图像中的EDS分析位置。第一分析位置Ap1对应于第一含Si层51s的位置。第二分析位置Ap2对应于第二含Si层52s的位置。
图8A对应于第一分析位置Ap1的分析结果。图8B对应于第二分析位置Ap2的分析结果。在图8A和图8B中，水平轴表示能量Eg（keV（千电子伏特））。纵垂直表示强度I（计数）。EDS分析的Si检测极限为1000ppm。
在实例中，第一含Si层51s的生长时间TMs1为8分钟。该条件对应于第一含Si层51s的Si表面密度为1.2×1015/cm2的条件。第二含Si层52s的生长时间TMs2为3分钟。该条件对应于第二含Si层52s的Si表面密度为3.8×1014/cm2的条件。
从图8A和图8B可看出，在该实施例中，Si在第一含Si层51s和第二含Si层52s上检测到。第一含Si层51s的Si浓度可被估计为约4.5（原子百分比）。第二含Si层52s的Si浓度可被估计为约3.9（原子百分比）。这样，在该实施例中，含Si层的Si浓度不小于检测极限（1000ppm）。通过将Si浓度设为不小于1000ppm实现大的位错减少效果。
存在一种生长III族氮化物半导体的方法，其中III族氮化物半导体的晶核以岛状配置形成；接着，当供应氮源气体以便以岛状配置生长晶核时，交替地供应硅源气体和III族源气体；并且通过进一步供应氮源气体和III族源气体，通过岛状配置的每个晶核生长III族氮化物半导体。在此方法中，通过在横向方向上从晶核生长III族氮化物半导体，降低上层中的位 错密度，从而导致位错聚集在接合部分（其中从相互邻近的晶核生长的晶体接合）并利用晶核的厚度差限制位错。换言之，晶核之间的位错减少。对于此方法，在Si检测极限为1000ppm的EDS分析中，在缓冲层或晶核处基本没有检测到Si。
相反地，在根据该实施例的氮化物半导体器件和氮化物半导体晶片中，第一GaN层51g的突出51gp内的位错80在突出51gp的倾斜表面51gs上提供的第二含Si层52s处减少。在上述实施例中，含Si层的Si浓度足以为检测极限或更大。第一含Si层51s的Si浓度例如不小于7×1019/cm3且不大于4×1020/cm3。
现在描述根据该实施例的配置实例。
缓冲层60例如包括AlN缓冲层62。AlN缓冲层62的厚度例如约为100nm（例如，不小于10nm且不大于400nm）。GaN层可用作缓冲层60。在GaN层用作缓冲层60的情况下，GaN层的厚度约为30nm（例如，不小于20nm且不大于50nm）。缓冲层60可以包括AlGaN、InGaN或诸如AlInN等之类的混合晶体。
在使用硅衬底作为衬底40的情况下，很容易抑制由于硅镓之间的反应而出现的回熔蚀刻，其方式是使用不容易与硅发生化学反应的AlN作为与硅接触的缓冲层60。在缓冲层60包括In的情况下，抑制与硅衬底的晶格失配；并且更容易抑制位错。在缓冲层60包括In的情况下，很容易在晶体生长中发生In解吸反应。因此，为了获取具有良好平坦性的缓冲层60，In成分比率最好不大于0.5。
可通过在层叠体50中提供AlGaN层51a增加回熔蚀刻抑制效果。AlGaN层51a中发生压缩应力；由于在晶体生长之后的冷却过程中氮化物半导体与硅衬底的热膨胀系数存在差异，因此将发生较少的拉伸应力。这样，可抑制出现开裂。
如上所述，AlGaN层51a可以包括多个层（例如，第一至第三AlGaN层51aa、51ab和51ac等）。因此，AlGaN层51a中发生的压缩应力可能增加。在AlGaN层51a包括多个层的情况下，Al成分比率优选向上减少。
例如，在AlN用作缓冲层60的情况下，在AlGaN层51a中提供的多个AlGaN层的Al成分比率例如被设为使得AlN与GaN的晶格常数之间的差异在具有均匀间距的多个层叠之间进行细分。在室温下，AlN与GaN之间的晶格失配约为2.1%。
例如，在AlGaN层51a中提供三个AlGaN层的情况下，AlGaN层之间的晶格常数差异被设为约0.7%。例如，第一AlGaN层51aa的Al成分比率约为0.55。第二AlGaN层51ab的Al成分比率例如为0.3。第三AlGaN层51ac的Al成分比率例如为0.15。
例如，在AlGaN层51a中提供两个AlGaN层的情况下，AlGaN层之间的晶格常数差异被设为约1.0%。例如，第一AlGaN层51aa的Al成分比率约为0.5。第二AlGaN层51ab的Al成分比率例如为0.2。
AlGaN层的Al成分比率之间的差异不是恒定的。这是因为AlGaN层中出现应变。在室温下，AlGaN层的晶格失配例如通过X射线衍射测量计算。
从第一含Si层51s和第二含Si层52s中选择的至少一项可以包括SiN层。从第一含Si层51s和第二含Si层52s中选择的至少一项可以是其中GaN的一部分掺杂高浓度Si的层。
通过提供第一含Si层51s，当在第一含Si层51s上形成第一GaN层51g时，第一GaN层51g进行三维生长。第一含Si层51s的Si浓度和/或厚度在垂直于层叠方向的平面（X-Y平面）内波动。例如，第一GaN层51g选择性地在具有低Si浓度的部分或薄的部分中容易生长。这样，第一GaN层51g进行三维生长。
由于第一GaN层51g进行三维生长，因此在缓冲层60发生的位错80朝着平行于层叠方向（Z轴方向）的方向弯曲。这样，延伸到上层（功能层15）的位错80的数量可以减少。
在其中第一GaN层51g受第一含Si层51s抑制的区域（突出51gp之间的第一GaN层51g的区域）中在缓冲层60处出现的位错80被第一含Si层51s屏蔽。这样，抑制位错80传播到上层。在第一含Si层51s的覆 盖高的情况下，位错80的减少效果增加。
第一含Si层51s与AlGaN层51a接触。AlGaN层51a和第一GaN层51g相互接近且具有插入的第一含Si层51s。这样，第一GaN层51g在生长的同时，受到与AlGaN层51a的晶格失配差异的影响。通过提供晶格失配差异，第一GaN层51g更容易进行三维生长；并且位错减少效果增加。另外，在其中AlGaN层51a与第一GaN层51g相互接近且具有插入的第一含Si层51s的部分中出现的位错可以被减少。
第一含Si层51s的厚度不小于0.4个原子层厚且不大于2个原子层厚，例如为1个原子层厚。在第一含Si层51s的厚度薄于0.4个原子层厚的情况下，不能容易地发生第一GaN层51g的三维生长；并且位错80的减少效果减少。在第一含Si层51s的厚度厚于2个原子层厚的情况下，第一GaN层51g的生长变得很难。
第一含Si层51s的厚度可通过使用透射电子显微镜图像直接观察，或者通过二次离子质谱（SIMS）而估计。在SIMS分析的情况下，层内Si浓度约为2×1020/cm3的情况对应于1个原子层厚。当转换为表面密度时，该Si浓度对应于约1×1015/cm2的Si表面密度。
第二含Si层52s在第一GaN层51g上提供。第一GaN层51g包括突出51gp。突出51gp具有相对于垂直于层叠方向（Z轴方向）的平面（X-Y平面）倾斜的倾斜表面51gs。倾斜表面51gs例如是诸如（10-11）平面、（11-22）平面等之类的刻面（facet）表面。倾斜表面51gs可能不是指定晶面。X-Y平面与突出51gp的倾斜表面51gs之间的角度可能改变。突出51gp可以具有圆锥配置或圆顶配置。
第一含Si层51s的一部分暴露于在第一GaN层51g中包括的突出51gp之间。第二含Si层52s在暴露的第一含Si层51s上以及第一GaN层51g（在突出51gp的倾斜表面51gs以及突出51gp的上表面（顶表面51gt）上）上形成。通过在第一GaN层51g的倾斜表面51gs上形成第二含Si层52s，使位错80在倾斜表面51gs与第二含Si层52s之间的界面处弯曲；并且可以减少传播到功能层15的位错80。
在第二含Si层52s的一部分与第一含Si层51s接触的情况下，含Si层对位错80的屏蔽效果增加。这样，对在缓冲层60处出现的位错80传播到上层（功能层15）的抑制效果增加。
第二含Si层52s的厚度优选不小于0.2个原子层厚且不大于2个原子层厚（0.5个原子层厚）。在第二含Si层52s的厚度薄于0.2个原子层厚的情况下，倾斜表面51gs处的位错80的弯曲效果或屏蔽效果不能充分获得；并且位错密度的减小效果减少。在第二含Si层52s的厚度厚于2个原子层厚的情况下，第二GaN层52g不能容易地生长。因此，第二GaN层52g处的平坦化变得很难。
第二含Si层52s的厚度优选薄于第一含Si层51s的厚度。在第二含Si层52s的厚度厚于第一含Si层51s的厚度的情况下，在第一GaN层51g的突出51gp的倾斜表面51gs上形成高密度凹凸；并且表面平坦度降低。这样，功能层15的特性容易退化。
第一含Si层51s的厚度和第二含Si层52s的厚度之和优选不小于0.7个原子层厚且不大于2个原子层厚。在厚度之和薄于0.7个原子层厚的情况下，含Si层对位错80的弯曲效果或屏蔽效果变得很难实现。在厚度之和厚于2个原子层厚的情况下，在GaN层处的凹凸形成过度；由此平坦度劣化。进一步地，在厚度之和厚于2个原子层厚的情况下，由于形成凹凸，导致GaN层内发生拉伸应力，从而很容易出现开裂。
通过在第二含Si层52s上形成具有足够厚度的第二GaN层52g，第二GaN层52g的上表面变得平坦。然后，在第二GaN层52g上形成的功能层15的主表面变得平坦。
图9A至图9C是示出根据实施例的氮化物半导体器件的电子显微镜相片。
这些图形是三个样品的SEM图像，其中第一GaN层51g在第一含Si层51s上形成。这些图形示出第一GaN层51g的配置。这些层的形成条件在这些样品之间是不同的。这些图形还示出氮化物半导体晶片的实例。
在图9A所示的第一实例S01中，通过在1040°C的衬底温度下，分 别以350cc/min和20L/min的流速供应3分钟浓度为10ppm的甲硅烷（SiH4）和氨气，在AlGaN层51a上形成第一含Si层51s。接下来，通过在1090°C的衬底温度下，分别以56cc/min和40L/min的流速供应5分钟TMGa和氨气，形成第一GaN层51g。TMGa的流速56cc/min对应于273μmol/min。相应地，当形成第一GaN层51g时，第一实例S01的V/III比为6500。第一含Si层51s的厚度约为0.4个原子层厚。
在图9B所示的第二实例S02中，当形成第一含Si层51s时，生长时间为8分钟。在其它方面，第二实例S02与第一实例S01完全相同。在第二实例S02中，第一含Si层51s的厚度约为1个原子层厚。
在图9C所示的第三实例S03中，当形成第一GaN层51g时，氨气流速为2.5L/min。在其它方面，第三实例S03与第一实例S01完全相同。在第三实例S03中，当形成第一GaN层51g时，V/III比为490的低值。
从图9A可看出，在第一实例S01中，第一GaN层51g是具有岛状配置的晶体。第一GaN层51g的突出51gp的高度tg1为150nm至200nm。第一GaN层51g的突出51gp的直径（宽度，即，沿平行于X-Y平面的方向的长度）约为1.5μm。在第一实例S01中，可观察到高度不大于50nm的多个微晶。
从图9B可看出，在第二实例S02（其中，第一含Si层51s的形成时间长，即，8分钟）中，第一GaN层51g的高度tg1增加到200nm至500nm。另一方面，第一GaN层51g的突出51gp的直径（宽度）降为约0.8μm。在第二实例S02中，基本无法观察到上述微晶（高度不大于50nm的微晶）。
这样，第一GaN层51g的突出51gp的高度tg1和直径（宽度）可通过第一含Si层51s的厚度改变。第一GaN层51g的突出51gp的高度tg1在含Si层51s的生长时间长的情况下（即，第一含Si层51s的厚度厚的情况）下增加。
从图9C可看出，在第三实例S03（其中当形成第一GaN层51g时，V/III比为490的低值）中，第一GaN层51g的突出51gp的高度tg1增加到400nm至700nm。倾斜表面51gs的表面积增加。突出51gp具有圆锥 配置或圆顶配置。另一方面，第一GaN层51g的突出51gp的直径（宽度）约为1.5μm并且基本与第一实例S01类似。
这样，当形成第一GaN层51g时，第一GaN层51g的突出51gp的高度tg1和倾斜表面51gs的配置可通过V/III比改变。在V/III比较低的情况下，高度tg1增加。在V/III比较低的情况下，倾斜表面51gs对整个突出51gp的比例增加。
图10A至图10D是示出氮化物半导体器件的特性的图形。这些图形示出改变第一含Si层51s的生长时间（厚度）和在形成第一GaN层51g时的V/III比、生长温度和生长速率时第一GaN层51g的突出51gp的高度tg1的实例。这些图形还示出氮化物半导体晶片的特性的实例。
在这些实例中，下面不描述的第一含Si层51s和第一GaN层51g相关的条件与参考图9A描述的条件相同。
在这些图形中，垂直轴表示第一GaN层51g的突出51gp的高度tg1。图10A的水平轴表示第一含Si层51s的生长时间TMs1（分钟）。图10B的水平轴表示形成第一GaN层51g时的Rg1（V/III），即V/III比。图10C的水平轴表示形成第一GaN层51g时的生长温度GTg1（°C）。图10D的水平轴表示形成第一GaN层51g时的生长速率GRg1（nm/min）。
如图10A所示，第一GaN层51g的突出51gp的高度tg1随着第一含Si层51s的生长时间TMs1增加。例如，在第一含Si层51s的生长时间TMs1为5分钟的情况下，高度tg1为300nm。在生长时间TMs1为11分钟的情况下，高度tg1为600nm。
图10B示出第一GaN层51g的突出51gp的高度tg1随着形成第一GaN51g时的V/III比变化而改变。在试验中，III族源材料气体TMGa的供应量被设为恒定于56cc/min；而氨气的供应量变化。
如图10B所示，在形成第一GaN层51g时的V/III比（Rg1（V/III））低的情况下，第一GaN层51g的突出51gp的高度tg1增加。在V/III比为3250的情况下，高度tg1为450nm。在V/III比为410的情况下，高度tg1为1000nm。
如图10C所示，在形成第一GaN层51g时的生长温度GTg1（衬底温度）低的情况下，第一GaN层51g的突出51gp的高度tg1增加。例如，在形成第一GaN层51g时的生长温度GTg1为1050°C时，高度tg1为550nm。在生长温度GTg1为1120°C时，高度tg1为210nm。在第一GaN层51g的生长温度GTg1高于1120°C的情况下，很容易出现回熔蚀刻；并且晶体很容易退化。在第一GaN层51g的生长温度GTg1低于1000°C的情况下，很容易出现凹坑；并且晶体很容易退化。第一GaN层51g的生长温度GTg1优选不小于1000°C且不大于1200°C。
图10D示出第一GaN层51g的突出51gp的高度tg1随着形成第一GaN51g时的生长速率GTg1变化而改变。在试验中，TMGa的供应量变化。在这种情况下，生长时间发生变化，以便当形成第一GaN层51g时，源材料气体的总供应量保持不变。例如，在TMGa的流速翻倍到112cc/min的情况下，生长时间减半到2.5分钟。
如图10D所示，第一GaN层51g的突出51gp的高度tg1随着第一GaN层51g的生长速率GRg1减小（放慢）而增加。例如，在第一GaN层51g的生长速度GRg1为19nm/min的情况下，高度tg1为550nm。在生长速度GRg1为48nm/min的情况下，高度tg1为250nm。
图11是示出根据第一实施例的氮化物半导体器件的特性的图形。图11示出第一GaN层51g的突出51gp的高度tg1与氮化物半导体器件（氮化物半导体晶片）的刃位错密度De之间的关系。
图11的水平轴表示第一GaN层51g的突出51gp的高度tg1。高度tg1是在截面SEM图像中观察到的多个突出51gp中的最高突出51gp的高度。该值对应于在截面SEM图像中观察到的多个突出51gp的最大的岛的高度。
如上所述，第一GaN层51g的突出51gp的高度tg1通过改变第一含Si层的生长时间TMs1（对应于第一含Si层51s的厚度）、形成第一GaN层51g时的V/III比（Rg1（V/III））、形成第一GaN层51g时的生长温度GTg1，以及形成第一GaN层51g时的生长速率GRg1而变化。具体而 言，通过增加第一含Si层51s的生长时间TMs1（使第一含Si层51s变厚）来增加高度tg1。高度tg1通过减少形成第一GaN层51g时的氨气供应量（V/III比）而增加。高度tg1通过降低形成第一GaN层51g时的生长温度GTg1而增加。高度tg1通过减小（放慢）第一GaN层51g的生长速率GRg1而增加。
如图11所示，刃位错密度De在第一GaN层51g的突出51gp的高度tg1为0nm的情况下高。高度tg1为0nm的情况对应于第一GaN层51g平坦的情况。另一方面，即使在高度tg1大于1000nm的情况下，刃位错密度De也是高的。
相反地，刃位错密度De在第一GaN层51g的突出51gp的高度tg1不小于100nm且不大于1000nm的情况下低。在高度tg1不小于100nm且不大于1000nm的情况下，刃位错密度De不大于4×108(/cm2)（例如，不小于3×108(/cm2)）且不大于4×108(/cm2)）。
在突出51gp的高度tg1低于100nm的情况下，倾斜表面51gs的形成时不充分的；由此垂直于层叠方向的平坦表面（顶表面51gt）对晶体表面的比例大。因此，认为在倾斜表面51gs上提供的第二含Si层52s对位错80的弯曲效果或屏蔽效果无法充分实现。在突出51gp的高度tg1低于100nm的情况下，认为晶体内的位错80的传播方向不变，并且第一GaN层51g内的位错减少效果小，这是因为第一GaN层51g的晶体的体积（表面积）小。
在突出51gp的高度tg1高于1000nm的情况下，相互邻近的突出51gp很容易合并；并且其中第一含Si层51s和第二含Si层52s相互接触的区域减小。因此，认为缓冲层60处出现的位错80的屏蔽效果下降；并且位错密度增加。
在形成其中高度tg1大于1000nm的凹凸的情况下，难以平坦化第二GasN层52g；并且在第二GaN层52g的表面中很容易形成凹坑。根据试验结果，发现当第二GaN层52g的厚度不小于大约第一GaN层51g的突出51gp的高度tg1两倍时，可获取平坦的第二GaN层52g。在该实施例 中，第二GaN层52g的厚度例如约为2μm。第一GaN层51g的突出51gp的高度tg1不大于第二GaN层52g的厚度的1/2。
在平坦的层中，该层中平行于该层主表面的表面区域的表面积不小于该层表面积的90%。
这样，第一GaN层51g的突出51gp的高度tg1优选不小于100nm且不大于1000nm。在这种情况下，位错密度有效地减小。更有利地，高度tg1不小于300nm且不大于800nm。
图12是示出根据第一实施例的氮化物半导体器件的特性的图形。图12示出当第一含Si层51s的生长时间变化时，与刃位错密度De相关的试验结果。水平轴表示第一含Si层51s的生长时间TMs1且对应于第一含Si层51s的厚度。在试验中，第二含Si层52s的生长时间TMs2为3分钟。在1090°C衬底温度下，在比例为2:1的氢和氮的混合气氛中使用流速分别为56cc/min和40L/min的TMGa和氨气形成第一GaN层51g。第一GaN层51g的生长时间为5分钟。
从图12可看出，当第一含Si层51s的生长时间TMs1不小于3分钟且不大于16分钟时，刃位错密度De减小。刃位错密度De在生长时间TMs1短于3分钟或长于16分钟的情况下高。当第一含Si层51s的生长时间TMs1为17分钟时，在功能层15的表面中形成凹坑；并且功能层15的表面无法充分平坦化。
在试验中，8分钟的第一含Si层51s的生长时间TMs1对应于第一含Si层51s的厚度为1个原子层厚的条件。
通过图12的结果，可看出在第一含Si层51s的厚度不小于0.4个原子层厚且不大于2个原子层厚的情况下获的低刃位错密度De。在第一含Si层51s的厚度薄于0.4个原子层厚的情况下，位错密度增加。认为这是因为第一GaN层51g的三维生长不能容易地发生，由此位错密度的减少效果小。在第一含Si层51s的厚度厚于2个原子层厚的情况下，位错密度增加。认为这是因为第一GaN层51g基本不生长。
第一含Si层51s和第二含Si层52s的厚度可通过使用TEM图像直接 观察或者通过SIMS分析进行估计。
在SIMS分析的情况下，根据诸如溅射速率等之类的测量条件，存在观察到Si浓度沿厚度（深度）方向扩散的情况。在这种情况下，例如，含Si层中包括的每单位面积中的Si原子数量（Si表面密度）可被视为直到其中Si浓度减小到在对应于含Si层的区域中的最大Si浓度值的10%的值的区域的Si浓度总和（厚度方向上Si原子数的积分）。
含Si层的厚度可使用Si浓度总和（Si表面密度）进行估计。换言之，该厚度可被估计为其中含Si层内的Si原子均匀替代GaN层的Ga原子（III族原子）的GaN层的厚度。
在本申请的说明书中，“1个原子层厚”被视为这样的情况下含Si层的厚度：其中含Si层内的Si原子数目为对应于一个层的GaN层的替代的Ga原子的数目。
GaN层的（0001）平面的Ga原子（III族原子）的表面密度约为1×1015(/cm2)。因此，第一含Si层51s和第二含Si层52s的厚度对应于在膜内的Si的表面密度约为1×1015(/cm2)的情况下的1个原子层厚。
当转换为SIMS分析的表面密度时，例如，Si浓度峰值为2×1020(/cm3)且扩散宽度为200nm的情况对应于约为1×1015(/cm2)的Si表面密度。
换言之，在膜内的Si浓度约为2×1020(/cm3)的情况下，含Si层的厚度对应于1个原子层厚。因此，在第一含Si层51s的厚度不小于0.4个原子层厚且不大于2个原子层厚的情况下的位错密度减小对应于在第一含Si层51s的Si浓度不小于7×1019(/cm3)且不大于4.0×1020(/cm3)的情况下的位错密度减小；由此位错密度减小。在膜内的Si表面密度不小于3.5×1014(/cm2)且不大于2.0×1015(/cm2)的情况下，位错密度减小。
第一含Si层51s的Si浓度随第一含Si层51s的生长时间TMs1的变化而改变。现在描述第一含Si层51s的Si浓度通过改变第一含Si层51s的生长时间TMs1而变化的样品的位错密度与第一含Si层51s的Si浓度之间的关系。
图13A和图13B是示出根据第一实施例的氮化物半导体器件的特性的 图形。
这些图形示出图12所示的样品的刃位错密度De与第一含Si层51s的Si浓度之间的关系。图13A的水平轴表示第一含Si层51s的Si浓度CSv1(/cm3)。图13B的水平轴表示第一含Si层51s的Si表面密度CSa1(/cm2)。CSv1基本为CSa1×2×105。
从图13A可看出，低刃位错密度De在第一含Si层51s的Si浓度CSv1不小于7×1019且不大于4×1020(/cm3)时获得。
从图13B可看出，低刃位错密度De在第一含Si层51s的Si表面密度CSa1不小于3.5×1014且不大于2×1015(/cm2)时获得。
图14是示出根据第一实施例的氮化物半导体器件的特性的图形。图14示出当第二含Si层52s的生长时间变化时，刃位错密度De的试验结果。水平轴表示第二含Si层52s的生长时间TMs2且对应于第二含Si层52s的厚度。在试验中，第一含Si层51s的生长时间TMs1为8分钟。在1090°C衬底温度下，在比例为2:1的氢和氮的混合气氛中使用流速分别为56cc/min和40L/min的TMGa和氨气形成第一GaN层51g。第一GaN层51g的生长时间为5分钟。
从图14可看出，当第二含Si层52s的生长时间TMs2不小于3分钟且不大于12分钟时，刃位错密度De减小。刃位错密度De在生长时间TMs2短于3分钟或长于12分钟的情况下高。
当第二含Si层52s的生长时间TMs2为8分钟时，第二含Si层52s的厚度对应于1个原子层厚。
通过图14的结果，可看出在第二含Si层52s的厚度不小于0.4个原子层厚且不大于1.5个原子层厚的情况下获取低刃位错密度De。在第二含Si层52s的厚度薄于0.4个原子层厚的情况下，第二含Si层52s处位错的弯曲效果或屏蔽效果无法充分实现。在第二含Si层52s的厚度厚于1.5个原子层厚的情况下，阻碍第二GaN层52g在第二含Si层52s上的生长；并且第二含Si层52s处位错的弯曲效果或屏蔽效果无法充分实现。另外，第二GaN层52g的表面平坦度降低。
通过图14所示的结果，可看出在第二含Si层52s的厚度不大于第一含Si层51s的厚度的情况下，位错密度易于减小。当第二含Si层52s的厚度厚于第一含Si层51s的厚度时，在第二GaN层52g中过量形成凹凸，并且平坦度劣化。因此，位错密度增加。进一步地，例如，由于存在过量凹凸，出现拉伸应力，从而开裂容易增加。
第二含Si层52s的Si浓度随第二含Si层52s的生长时间TMs2的变化而改变。现在描述第二含Si层52s的Si浓度通过改变第二含Si层52s的生长时间TMs2而变化的样品的位错密度与第二含Si层52s的Si浓度之间的关系。
图15A和图15B是示出根据第一实施例的氮化物半导体器件的特性的图形。
这些图形示出图14所示的样品的刃位错密度De与第二含Si层52s的Si浓度之间的关系。图15A的水平轴表示第二含Si层52s的Si浓度CSv2(/cm3)。图15B的水平轴表示第二含Si层52s的Si表面密度CSa2(/cm2)。CSv2基本为CSa2×2×105。在这些图形中，第一含Si层51s的Si浓度CSv1为2×1020(/cm3)；以及第一含Si层51s的Si表面密度CSa1为1×1015(/cm2)
从图15A可看出，低刃位错密度De在第二含Si层52s的Si浓度CSv2不小于7×1019且不大于3×1020(/cm3)时获得。
从图15B可看出，低刃位错密度De在第二含Si层52s的Si表面密度CSa2不小于3.5×1014且不大于1.5×1015(/cm2)时获得。
第二含Si层52s的Si浓度CSv2优选不大于第一含Si层51s的Si浓度CSv1。在这种情况下，如图15A所示，位错密度容易减小。
第二含Si层52s的Si表面密度CSa2优选不大于第一含Si层51s的Si表面密度CSa1。在这种情况下，如图15B所示，位错密度容易减小。
当第二含Si层52s的Si浓度CSv2变得大于第一含Si层51s的Si浓度CSv1时，在第二GaN层52g中过量形成凹凸并且平坦度容易劣化。因此，位错密度增加。进一步地，例如，由于存在大量凹凸，出现拉伸应力， 从而开裂容易增加。
图16是示出根据第一实施例的氮化物半导体器件的特性的图形。图16示出刃位错密度De与第一含Si层51s的厚度与第二含Si层52s的厚度的总厚度之间的关系。水平轴表示以原子层厚度单位表示的总厚度ts。
从图16可看出，低刃位错密度De在第一含Si层51s的厚度与第二含Si层52s的厚度的总厚度ts不小于0.7个原子层厚Si且不大于2个原子层厚时获得。位错密度在总厚度ts薄于0.7个原子层厚或厚于2个原子层厚的情况下高。在总厚度ts薄于0.7个原子层厚的情况下，含Si层对位错的弯曲效果或屏蔽效果下降。在总厚度ts厚于2个原子层厚的情况下，在GaN层处凹凸形成过量；由此平坦度劣化。因此，位错密度增加。另外，在总厚度ts厚于2个原子层厚的情况下，由于形成凹凸在GaN层内出现拉伸应力，从而很容易出现开裂；由此晶体质量降低。
当第一含Si层51s的厚度与第二含Si层52s的厚度之和ts为0.7个原子层厚时，第一含Si层51s和第二含Si层52s的Si浓度总和对应于1.5×1020/cm3。当总厚度ts为2个原子层厚时，第一含Si层51s和第二含Si层52s的Si浓度总和对应于4.0×1020/cm3。第一含Si层51s和第二含Si层52s的Si浓度总和优选不小于1.5×1020/cm3且不大于4.0×1020/cm3。
当总厚度ts为0.7个原子层厚时，第一含Si层51s和第二含Si层52s的Si表面密度之和对应于7.5×1014/cm2。当总厚度ts为2个原子层厚时，第一含Si层51s和第二含Si层52s的Si表面密度之和对应于2.0×1015/cm2。第一含Si层51s和第二含Si层52s的Si表面密度之和优选不小于7.5×1014/cm2且不大于2.0×1015/cm2。
图17是示出根据第一实施例的氮化物半导体器件的图形。
图17示出根据实施例的氮化物半导体器件110（或氮化物半导体晶片210）的SIMS分析结果实例。在实例中，沿深度（层叠方向）每隔5nm进行测量。在图17中，水平轴表示深度Zd（对应于Z轴方向位置）。垂直轴表示Si浓度CS（atoms/cm3）。在实例中，第一含Si层51s的生长时间TMs1为8分钟。该条件对应于第一含Si层51s的Si表面密度为 1.2×1015/cm2的条件。第二含Si层52s的生长时间TMs2为3分钟。该条件对应于第二含Si层52s的Si表面密度为3.8×1014/cm2的条件。
从图17可看出，在层叠体50的范围内观察到具有三个层次的Si峰值。例如，层叠体50的Si浓度分布具有第一至第七部分p1至p7。第一至第七部分p1至p7沿Z轴方向层叠。提供高于第一部分p1的第二部分p2。
第一部分p1具有第一浓度，其中Si浓度不小于7×1019/cm3且不大于4×1020/cm3。
第二部分p2具有第二浓度，其中Si浓度低于第一浓度中的Si浓度。第二浓度例如小于2×1017/cm3。第二部分p2的Si浓度相对恒定。
在第一部分p1与第二部分p2之间提供第三部分p3。第三部分p3具有第三浓度，其中Si浓度介于第一浓度与第二浓度的Si浓度之间。第三浓度例如不小于3×1018/cm3且不大于5×1019/cm3。第三部分p3的Si浓度相对恒定。
在第三部分p3与第二部分p2之间提供第四部分p4。第四部分p4具有第四浓度，其中Si浓度介于第三浓度与第二浓度的Si浓度之间。第四浓度例如不小于2×1017/cm3且不大于2×1018/cm3。第四部分p4的Si浓度相对恒定。
在第一部分p1与第三部分p3之间提供第五部分p5。第五部分p5每厚度的Si浓度变化高于第三部分p3的每厚度的Si浓度变化。第五部分p5的Si浓度突然变化。
在第三部分p3与第四部分p4之间提供第六部分p6。第六部分p6每厚度的Si浓度变化高于第三部分p3的每厚度的Si浓度变化。第六部分p6每厚度的Si浓度变化高于第四部分p4的每厚度的Si浓度变化。第六部分p6的Si浓度突然变化。
在第四部分p4与第二部分p2之间提供第七部分p7。第七部分p7的每厚度的Si浓度变化高于第四部分p4的每厚度的Si浓度变化。第七部分p7每厚度的Si浓度变化高于第二部分p2的每厚度的Si浓度变化。
第一部分p1的Si浓度峰值的宽度（厚度方向上的宽度）窄。第一部 分p1对应于第一含Si层51s。第五部分p5的至少一部分进一步包括在第一含Si层51s中。
在实例中，第一部分p1的Si浓度峰值（最大值）为2.8×1020/cm3。从峰值到Si浓度降为峰值10%的值时的宽度约为160nm。该区域的总Si浓度（厚度方向上Si浓度的积分）为1.2×1015/cm2且对应于第一含Si层51s的Si表面密度。
第一部分p1的厚度（宽度）例如不小于1nm且不大于200nm。在第一部分p1的厚度小于1nm的情况下，第一GaN层51g的三维生长无法充分发生。在第一部分p1的厚度厚于200nm的情况下，第一GaN层51g的生长受到阻碍，倾斜表面的表面积减小，位错密度的减小效果无法充分实现。
第三部分p3和第六部分p6对应于第一GaN层51g和第二含Si层52s。第二含Si层52s的Si浓度为8.0×1018/cm3。第一GaN层51g包括突出部分51gp；第二含Si层52s在突出51gp上提供。如上所述，突出51gp的直径例如不小于50nm且不大于1500nm；以及SIMS分析的分析表面积大于突出51gp的大小（表面积）。因此，SIMS分析的Si浓度被检测为包括多个突出51gp的范围（第二GaN层52g、第二含Si层52s和第一GaN层51g的范围）的平均值。因此，在Si浓度分布中，在厚度（深度）方向发生扩散；峰值小于实际Si浓度；第三部分p3和第六部分p6出现。
在实例中，第三部分p3的Si浓度峰值约为8.0×1018/cm3；第三部分p3和第六部分p6的宽度（对应于从峰值到Si浓度降为峰值10%的值时的宽度）约为500nm。该区域的总Si浓度（厚度方向上Si浓度的积分）为3.8×1014/cm2且对应于第二含Si层52s的Si表面密度。
第三部分p3的厚度（宽度）例如不小于100nm且不大于1000nm。第三部分p3的厚度小于100nm的情况对应于第一GaN层51g的高度不大于100nm的情况。在这种情况下，不足以形成倾斜表面；位错密度的减小效果下降。第三部分p3的厚度厚于1000nm的情况对应于第一GaN层51g的高度不大于1000nm的情况。在这种情况下，第二GaN层52g 的平坦度易于降低。
例如，第四部分p4、第七部分p7和第二部分p2对应于第二GaN层52g。认为Si从选择的第一含Si层51s和第二含Si层52s中的至少一项扩散到第二GaN层52g的一部分（位于下侧的部分）内。认为Si的扩散区域对应于第四部分p4。
第四部分p4的厚度例如不小于300nm且不大于2500nm。在第四部分p4的厚度小于300nm的情况下，无法充分实现第二含Si层52s处位错的弯曲效果或屏蔽效果。在第四部分p4的厚度厚于2500nm的情况下，第二GaN层52g的平坦度易于降低。
例如，可通过SIMS分析中存在第一部分p1确定存在第一含Si层51s。
可通过SEM观察和/或TEM观察来观察包括突出51gp的第一GaN层51g来确定第二含Si层52s的存在。可通过SIMS分析中第三部分p3和第四部分p4的出现来确定第二含Si层52s的存在。
图18A和图18B是示出参考实例的氮化物半导体器件的图形。
图18A和图18B分别示出第一参考实例和第二参考实例的氮化物半导体器件（或氮化物半导体晶片）的SIMS分析结果实例。
在第一参考实例中，提供GaN层以替代层叠体50的AlGaN层51a；第一含Si层51s在GaN层上提供。包括突出51gp的第一GaN层51g在第一含Si层51s上提供。第二GaN层52g在第一GaN层51g上提供。换言之，不提供第二含Si层52s。
另一方面，在第二参考实例中，平坦的GaN层与平坦的含Si层交替多次层叠。在实例中，含Si层的数量为4。
如图18A所示，Si浓度峰值在其中不提供第二含Si层52s的第一参考实例中具有两个层次。
如图18B所示，观察到Si浓度尖峰，其中含Si层在平坦的GaN层上提供。Si浓度峰值均具有一个层次。
另一方面，在上述根据实施例的氮化物半导体器件110和氮化物半导体晶片210中，观察到具有三个层次的Si浓度峰值。
图19是示出根据第一实施例的另一氮化物半导体器件的示意性截面图。
如图19所示，在根据实施例的氮化物半导体器件111和氮化物半导体晶片211中，使用n-GaN层51n（n型）作为第一GaN层51g。在其它方面，配置类似于氮化物半导体器件110和氮化物半导体晶片210的配置。
同样根据氮化物半导体器件111和氮化物半导体晶片211，可提供具有极少位错的氮化物半导体器件和氮化物半导体晶片。
现在描述试验结果。
在1090°C的衬底温度下，在比例为2:1的氢和氮的混合气氛中，分别以56cc/min、40L/min和56cc/min的流速供应5分钟TMGa、氨气和浓度为10ppm的甲硅烷（SiH4），形成n-GaN层51n。n-GaN层51n的Si浓度例如为5×1018(/cm3)。在实例中，n-GaN层51n是具有岛配置的晶体。n-GaN层51n可以是连续的。n-GaN层51n包括突出51gp。n-GaN层51n的突出51gp包括相对于X-Y平面倾斜的倾斜表面51gs。n-GaN层51n的突出51gp的高度tg1例如约为500nm。用于制造其它层的方法与参考氮化物半导体器件110描述的制造方法相同。
氮化物半导体器件111的刃位错密度De为2.1×108(/cm2)且低于氮化物半导体器件110的刃位错密度（2.8×108(/cm2)）。提供有n-GaN层51n的配置的位错密度降为提供有第一GaN层51g的配置的位错密度的75%。
通过类似于参考图9A至图9C描述的评价检查n-GaN层51n的配置显示出：与不执行n型杂质（Si）的掺杂的情况相比，n-GaN层51n的突出的高度较高并且倾斜表面的表面积增加。认为可通过n型杂质的掺杂促进刻面的形成。认为由于在n-GaN层51n的突出51gp的倾斜表面51gs上形成的第二含Si层52s的表面积增加，位错的屏蔽效果或弯曲效果增加并且位错减少。
n-GaN层51n的n型杂质浓度优选不小于1.0×1017(/cm3)且不大于1.0×1019(/cm3)。更有利地，n-GaN层51n的n型杂质浓度不小于5.0×1017(/cm3)且不大于6.0×1018(/cm3)。在n-GaN层51n的n型杂质浓度低于 1.0×1017(/cm3)的情况下，不足以形成刻面；并且第二含Si层52s处的位错密度的减小效果下降。在n-GaN层51n的n型杂质浓度高于1.0×1019(/cm3)的情况下，n型杂质阻碍n-GaN层51n的生长；并且n-GaN层51n的突出51gp的倾斜表面51gs的表面积减小；位错密度的减小效果下降。
n-GaN层51n的突出51gp的高度tg1优选不小于100nm且不大于1000nm。在这种情况下，位错密度有效地减小。更有利地，高度tg1不小于300nm且不大于800nm。
在突出51gp的高度tg1低于100nm的情况下，倾斜表面51gs的形成是不充分的；并且垂直于层叠方向的平坦表面（顶表面51gt）对晶体表面的比例大。因此，在倾斜表面51gs上提供的第二含Si层52s对位错80的弯曲效果或屏蔽效果无法充分实现。另外，由于n-GaN层51n的晶体的体积（表面积）较小，因此晶体内位错80的传播方向不变；n-GaN层51n内的位错减小效果降低。
在突出51gp的高度tg1高于1000nm的情况下，相互邻近的突出51gp很容易合并；并且其中第一含Si层51s和第二含Si层52s相互接触的区域减小。因此，认为缓冲层60上出现的位错80的屏蔽效果下降；并且位错密度增加。
第二实施例
图20是示出根据第二实施例的氮化物半导体器件的示意性截面图。
如图20所示，根据该实施例的氮化物半导体器件120包括缓冲层60、层叠中间层70、层叠体50，以及功能层15。层叠体50在缓冲层60上提供。层叠中间层70在缓冲层60与层叠体50之间提供。功能层15在层叠体50上提供。根据该实施例的氮化物半导体晶片220包括衬底40、缓冲层60、层叠中间层70，以及层叠体50。氮化物半导体晶片220可以进一步包括功能层15。参考第一实施例描述的结构适用于衬底40、缓冲层60、层叠体50以及功能层15。现在描述层叠中间层70。
在实例中，层叠中间层70包括第一中间层70a和第二中间层70b。第 二中间层70b在第一中间层70a上提供。
第一中间层70a包括第一AlGaN中间层71a、第一GaN中间层72a和第一AlN中间层73a。第一GaN中间层72a在第一AlGaN中间层71a上提供。第一AlN中间层73a在第一GaN中间层72a上提供。
第二中间层70b包括第二AlGaN中间层71b、第二GaN中间层72b和第二AlN中间层73b。第二GaN中间层72b在第二AlGaN中间层71b上提供。第二AlN中间层73b在第二GaN中间层72b上提供。
在实例中，包括AlGaN中间层、GaN中间层和AlN中间层的配置被层叠两次。配置层叠的次数可以是一次、三次或更多次。
在该实施例的第一中间层70a中，垂直于层叠方向（Z轴方向）的方向上的晶格间距（在实例中，对应于a轴的晶格间距）在第一GaN中间层72a处最大，在第一AlN中间层73a处突然减小。在第二中间层70b中，垂直于层叠方向（Z轴方向）的方向上的晶格间距（在实例中，对应于a轴的晶格间距）在第二GaN中间层72b处最大，在第二AlN中间层73b处突然减小。
在说明书中，采用晶格常数作为氮化物半导体的无应变晶格间距。使用该晶格间距作为形成的氮化物半导体层的实际晶格长度。晶格常数例如为物理性质常数。晶格间距例如是形成的氮化物半导体器件中包括的氮化物半导体层的实际晶格长度。晶格间距例如通过X射线衍射测量确定。
第一AlGaN中间层71a在缓冲层60（例如，AlN缓冲层62）上形成。第一AlGaN中间层71a的形成温度例如约为1040°C。在AlGaN薄的状态（即，在初始生长状态）下，形成AlGaN以具有与AlN的晶格常数配置的晶格并在经受压缩应变的同时生长。当AlGaN生长时，应变逐渐释放，AlGaN接近在没有应变的状态下的AlxGa1-xN的晶格间距。
在第一AlGaN中间层71a上形成晶格常数大于第一AlGaN中间层71a的晶格常数的第一GaN中间层72a。第一GaN中间层72a的形成温度例如约为1090°C。第一GaN中间层72a的厚度例如约为300nm。第一GaN中间层72a被形成以在初始生长状态下具有与AlGaN的晶格常数匹配的晶 格，并在经受压缩应变的同时生长。接着，当GaN生长时，应变逐渐释放，GaN的晶格常数接近在没有应变的状态下的GaN的晶格常数。
在第一GaN中间层72a上形成第一AlN中间层73a。第一AlN中间层73a的厚度例如约为12nm。第一AlN中间层73a的晶体生长温度优选例如不小于500°C且不大于1050°C。第一AlN中间层73a的形成温度例如为800°C。因此，第一AlN中间层73a的晶格弛豫容易。这样，从第一AlN中间层73a的形成的初始状态，第一AlN中间层73a不容易受到作为基础的第一GaN中间层72a的拉伸应变的影响。因此，可以形成第一AlN中间层73a以降低来自作为基础的第一GaN中间层72a的应变的影响。这样，在第一GaN中间层72a上形成具有晶格弛豫的第一AlN中间层73a。
接着，在第一AlN中间层73a上形成第二AlGaN中间层71b。第二AlGaN中间层71b的Al成分比率（III族元素中Al的比例）不大于第一AlN中间层73a的弛豫速率α。
弛豫速率α是无应变GaN的第一轴（例如，a轴）的晶格间距dg与第一AlN中间层73a的第一轴（例如，a轴）的实际晶格间距Da之间的差异对无应变GaN的第一轴（例如，a轴）的晶格间距dg与无应变AlN的第一轴（例如，a轴）的晶格间距da之间的差异的比率。第一轴是垂直于层叠方向（Z轴方向）的一个轴。
第二AlGaN中间层71b的厚度优选例如不小于5nm且不大于100nm。在第二AlGaN中间层71b的厚度薄于5nm的情况下，无法轻易实现抑制开裂出现的效果和减少位错的效果。在第二AlGaN中间层71b的厚度厚于100nm的情况下，减少位错的效果饱和。进一步地，很容易出现开裂。更有利地，第二AlGaN中间层71b的厚度小于50nm。通过使第二AlGaN中间层71b的厚度小于50nm，可以有效地减小位错密度。第二AlGaN中间层71b的厚度例如约为25nm。
在第二AlGaN中间层71b的形成温度比第一AlN中间层73a的形成温度高出不小于80°C的情况下，可以获得更大的生长为具有与AlN的晶格常数配置的晶格的效果。同样，可获得更大的减少位错的效果。第二 AlGaN中间层71b的形成温度例如约为1120°C。
第二GaN中间层72b在第二AlGaN中间层71b上形成。类似于第一GaN中间层72a的配置适用于第二GaN中间层72b。
第二AlN中间层73b在第二GaN中间层72b上形成。类似于第一AlN中间层73a的配置适用于第二AlN中间层73b。
现在描述用于制造根据实施例的氮化物半导体器件120（以及氮化物半导体晶片220）的方法的实例。
将衬底40加热到1080°C；在比例为2:1的氢和氮的混合气氛中，分别以50cc/min和0.8L/min的流速供应20分钟三甲基铝（TMAl）和氨气（NH3）。这样，形成由AlN构成的缓冲层60（AlN缓冲层62）。AlN缓冲层62的厚度例如约为100nm。
将衬底温度设为1040°C；分别以18cc/min、25cc/min和2.5L/min的流速供应11分钟TMGa、TMAl和氨气。这样，形成第一AlGaN中间层71a。第一AlGaN中间层71a的Al成分比率例如为0.25。
在衬底温度为1090°C下，分别以56cc/min和40L/min的流速供应15分钟TMGa和氨气。这样，形成第一GaN中间层72a。第一GaN中间层72a的厚度例如约为300nm。
在衬底温度为800°C下，分别以17cc/min和10L/min的流速供应3分钟TMAI和氨气。这样，形成第一AlN中间层73a。第一AlN中间层73a的厚度例如约为12nm。
在衬底温度为1120°C下，分别以18cc/min、6cc/min和2.5L/min的流速供应2.5分钟TMGa、TMAl和氨气。这样，形成第二AlGaN中间层71b。第二AlGaN中间层71b的Al成分比率例如为0.5。
在衬底温度为1090°C下，分别以56cc/min和40L/min的流速供应15分钟TMGa和氨气。这样，形成第二GaN中间层72b。第二GaN中间层72b的厚度例如约为300nm。
在衬底温度为800°C下，分别以17cc/min和10L/min的流速供应3分钟TMAl和氨气。这样，形成第二AlN中间层73b。第二AlN中间层 73b的厚度例如约为12nm。层叠中间层70就像上文描述的那样形成。
层叠体50和功能层15在层叠中间层70上形成。参考第一实施例描述的条件适用于层叠体50和功能层15。
这样，构建根据该实施例的氮化物半导体器件120和氮化物半导体晶片220。
在根据该实施例的氮化物半导体器件120和氮化物半导体晶片220中，刃位错密度De具有2.0×108(/cm2)的低值。
在根据第一实施例的氮化物半导体器件110和氮化物半导体晶片210中，刃位错密度De为2.8×108(/cm2)（图7所示的第一样品151）。其中提供层叠中间层70的配置的位错密度降为不提供层叠中间层70的配置的位错密度的约70%。
在室温下，包括衬底40的氮化物半导体器件120和氮化物半导体晶片220的翘曲具有凹形配置；翘曲大小约为10μm。另一方面，根据第一实施例的氮化物半导体器件110和氮化物半导体晶片210的翘曲具有凹形配置；翘曲大小约为40μm。提供层叠中间层70的结构的翘曲小于不提供层叠中间层70的结构的翘曲。也就是说，在氮化物半导体器件120和氮化物半导体晶片220中发生的拉伸应变可通过提供层叠中间层70减小；并且可以减少开裂。
这样，层叠中间层70包括GaN中间层（例如，第一GaN中间层72a）、AlN中间层（例如，第一AlN中间层73a）以及AlGaN中间层（例如，第二AlGaN中间层71b）。AlN中间层（例如，第一AlN中间层73a）在GaN中间层（例如，第一GaN中间层72a）上提供。AlGaN中间层（例如，第二AlGaN中间层71b）在AlN中间层（例如，第一AlN中间层73a）上提供。
这样，通过在缓冲层60与层叠体50之间提供层叠中间层70，获取具有更低位错密度的氮化物半导体器件和氮化物半导体晶片。进一步地，通过提供层叠中间层70，可以减小翘曲；并且可抑制开裂。
第一AlN中间层73a的垂直于层叠方向的第一轴的晶格间距（在实例 中，是对应于a轴的晶格间距）可通过X射线衍射测量进行评估。在此类测量中，第一AlN中间层73a的晶格间距Da为0.3145nm并且大于无应变AlN的晶格间距da值0.3112nm。因此，在第一AlN中间层73a上形成的第二AlGaN中间层71b中出现压缩应变。无应变GaN的a轴的晶格间距dg为0.3189nm。因此，第一AlN中间层73a的弛豫速率α对应于0.57。
另一方面，在形成Al成分比率为0.7的第二AlGaN中间层71b的参考实例中出现开裂。通过以上述类似的方式对该样品执行评估，发现在第二AlGaN中间层71b中出现拉伸应力。换言之，即使在AlN层上形成具有0.7的Al成分比率和大于AlN的无应变晶格间距的AlGaN层，AlGaN层中也会出现拉伸应力。这是因为第一AlN中间层73a发生扭曲，实际晶格间距大于无应变晶格间距。
这样，通过形成Al成分比率不大于弛豫速率α的AlGaN层获得具有极少开裂的高质量氮化物半导体器件。
根据此类氮化物半导体器件120和此类氮化物半导体晶片220，可以提供具有极少位错的氮化物半导体器件和氮化物半导体晶片。同样，可以抑制开裂。
图21是示出根据实施例的氮化物半导体器件的示意性截面图。
如图21所示，根据该实施例的氮化物半导体器件121进一步包括第一电极10e和第二电极20e。在功能层15中提供n型半导体层10、p型半导体层20和发光层30。在实例中，还提供低杂质浓度层10i。氮化物半导体器件121为半导体发光器件。
在实例中，n型半导体层10具有第一部分11和第二部分12。在X-Y平面中设置第二部分12与第一部分11。在第二部分12与p型半导体层20之间提供发光层30。
第一电极10e与n型半导体层10的第一部分11进行电连接。第二电极20e与p型半导体层20进行电连接。通过使用第一电极10e和第二电极20e为功能层15提供电流，从发光层30发射光。
通过在氮化物半导体器件121中提供根据实施例的层叠体50，位错密 度低；因此，例如实现高发光效率。
图22是示出根据实施例的氮化物半导体器件的示意性截面图。
如图22所示，第一电极10e和第二电极20e在根据该实施例的氮化物半导体器件122中提供。在实例中，当在层叠体50上形成功能层15之后，去除衬底40、缓冲层60和层叠体50。例如，在形成功能层15的n型半导体层10、发光层30和p型半导体层20之后，在p型半导体层20上形成第二电极20e。然后在第二电极20e上形成第一接合金属层46。另一方面，制备支撑衬底45（例如，硅板等），其中第二接合金属层47在主表面上形成。第一接合金属层46和第二接合金属层47相互接合。接下来，去除用于晶体生长的衬底40、缓冲层60和层叠体50的至少一部分。
通过在氮化物半导体器件122中使用在根据实施例的层叠体50上形成的功能层15，位错密度低；因此，例如实现高发光效率。
图23是示出根据实施例的另一氮化物半导体器件的示意性截面图。
如图23所示，根据该实施例的氮化物半导体器件123包括缓冲层60、层叠中间层70、层叠体50以及功能层15。层叠体50在缓冲层60上提供。层叠中间层70在层叠体50上提供。功能层15在层叠中间层70上提供。根据该实施例的氮化物半导体晶片223包括衬底40、缓冲层60、层叠中间层70以及层叠体50。氮化物半导体晶片223可以进一步包括功能层15。参考氮化物半导体器件120描述的配置适用于衬底40、缓冲层60、层叠体50、层叠中间层70以及功能层15。
在氮化物半导体器件123（以及氮化物半导体晶片223）中，层叠中间层70包括第一中间层70a和第二中间层70b。第二中间层70b在第一中间层70a上提供。
第一中间层70a包括第一AlGaN中间层71a、第一GaN中间层72a以及第一AlN中间层73a。第一AlGaN中间层71a在第一AlN中间层73a上提供。第一GaN中间层72a在第一AlGaN中间层71a上提供。
第二中间层70b包括第二AlGaN中间层71b、第二GaN中间层72b以及第二AlN中间层73b。第二AlN中间层73b在第一GaN中间层72a 上提供。第二AlGaN中间层71b在第二AlN中间层73b上提供。第二GaN中间层72b在第二AlGaN中间层71b上提供。
参考氮化物半导体器件120描述的制造方法可以相应地进行修改并适用于制造氮化物半导体器件123（以及氮化物半导体晶片223）的方法。
在氮化物半导体器件123和氮化物半导体晶片223中，刃位错密度De具有2.2×108(/cm2)的低值。
在室温下，包括衬底40的氮化物半导体器件123和氮化物半导体晶片223的翘曲具有凸形配置；翘曲大小约为10μm。
另一方面，包括衬底40的氮化物半导体器件110和氮化物半导体晶片210的翘曲具有凹形配置；翘曲大小约为40μm。包括衬底40的氮化物半导体器件120和氮化物半导体晶片220的翘曲具有凹形配置；翘曲大小约为10μm。
如在氮化物半导体器件123和氮化物半导体晶片223中那样，通过在层叠体50上提供层叠中间层70，可减少在氮化物半导体器件中出现的拉伸应变；并且增强减小开裂的效果。
图24是示出根据实施例的氮化物半导体器件的示意性截面图。
如图24所示，根据该实施例的氮化物半导体器件130为HEMT（高电子迁移率晶体管）器件。在氮化物半导体器件130中，在功能层15上提供第一层16、第二层17、栅电极18g、源极电极18s和漏极电极18d。
第一层16在层叠体50上提供。第二层17在第一层16上提供。第一层16例如可以包括不含杂质的未掺杂AlαGa1-αN（0≤α≤1）。第二层17例如可以包括未掺杂或n型AlβGa1-βN（0≤β≤1且α<β）。例如，第一层16包括未掺杂GaN层；以及第二层17包括未掺杂或n型AlGaN层。
栅极电极18g、源极电极18s和漏极电极18d在第二层17上提供。在X-Y平面中，源极电极18s与漏极电极18d分离。源极电极18s和漏极电极18d与第二层17具有欧姆接触。栅极电极18g置于第二层17上且位于源极电极18s与漏极电极18d之间。栅极电极18g与第二层17具有肖特基接触。
第二层17的晶格常数小于第一层16的晶格常数。因此，在第二层17中发生应变；由于压电效应，在第二层17内发生压电极化。在邻近第二层17与第一层16之间的界面的第一层16中形成二维电子气17g。通过控制施加到氮化物半导体器件130中栅极电极18g上的电压，栅极电极18g下的二维电子气浓度增加或减少，在源极电极18s与漏极电极18d之间流动的电流得到控制。
在氮化物半导体器件130中，通过使用在根据实施例的层叠体50上形成的功能层15，降低位错密度；因此实现良好的电气特性。
在实例中，层叠体50可以在缓冲层60上提供；层叠中间层70可以在层叠体50上提供；并且功能层15可以在层叠中间层70上提供。
第三实施例
图25是示出根据第三实施例形成氮化物半导体层的方法的流程图。
如图25所示，根据实施例形成氮化物半导体层的方法包括在缓冲层60上形成由AlxGa1-xN（0<x≤1）构成的AlGaN层51a，该缓冲层包括在衬底40上提供的氮化物半导体（步骤S110）。
然后，形成Si浓度不小于7×1019(/cm3)且不大于4×1020/cm3的第一含Si层51s以便与AlGaN层51a的上表面51au接触（步骤S120）。
接着，在第一含Si层51s上形成第一GaN层51g，第一GaN层51g包括具有相对于上表面51au倾斜的倾斜表面51gs的突出51gp（步骤S130）。
然后，在第一GaN层51g上形成第二含Si层52s（步骤S140）。
接着，在第二含Si层52s上形成第二GaN层52g（步骤S150）。
这样，形成包括AlGaN层51a、第一含Si层51s、第一GaN层51g、第二含Si层52s以及第二GaN层52g的层叠体50（步骤S110a）。
根据所述形成方法，可以提供一种形成具有极少位错的氮化物半导体层的方法。
如图25所示，所述形成方法可以进一步包括在第二GaN层52g上形 成功能层15的处理（步骤S160）。所述形成方法可以进一步包括在衬底40上形成缓冲层60的处理（步骤S105）。所述方法可以进一步包括在缓冲层60上形成层叠中间层70的处理（步骤S106）。在这种情况下，在形成AlGaN层51a时，在层叠中间层70上形成AlGaN层51a（步骤S110）。
在实施例中，例如，可以使用金属有机化学气相沉积（MOCVD）、金属有机气相外延（MOVPE）、分子束外延（MBE）、氢化物气相外延（HVPE）等生长氮化物半导体层。
例如，在使用MOCVD或MOVPE的情况下，可以在形成半导体层时使用以下源材料。例如，可使用TMGa（三甲基镓）和TEGa（三乙基镓）作为Ga的源材料。例如，可以使用TMIn（三甲基铟）、TEIn（三乙基铟）等作为In的源材料。例如，可以使用TMAl（三甲基铝）等作为Al的源材料。例如，可以使用NH3（氨气）、MMHy（甲基联氨）、DMHy（二甲肼）等作为N的源材料。例如，可以使用SiH4（甲硅烷）、Si2H6（乙硅烷）等作为Si的源材料。
根据实施例，可以提供氮化物半导体器件、氮化物半导体晶片和形成具有极少位错的氮化物半导体层的方法。
在说明书中，“氮化物半导体”包括化学式为BxInyAlzGa1-x-y-zN（0≤x≤1、0≤y≤1、0≤z≤1且x+y+z≤1）的半导体的所有组分，其中成分比率x、y和z在各自的范围内变化。“氮化物半导体”进一步包括上述化学式中除N（氮）之外的V族元素、被添加为控制各种性质（例如导电类型等）的各种元素以及非故意包括的各种元素。
在本申请的说明书中，“垂直”和“平行”不仅指示严格的垂直和严格的平行，而且还例如包括由于制造工艺等造成的波动。只要基本垂直和基本平行便足以。
在上文中，参考特定实例描述本发明的实施例。但是，本发明不限于这些特定实例。例如，本领域的技术人员可通过从现有技术中相应地选择氮化物半导体器件和氮化物半导体晶片中包括的衬底、缓冲层、层叠中间层、层叠体、AlGaN层、GaN层、含Si层、功能层等组件的特定配置， 以类似的方式实践本发明；并且此类实践包括在本发明的范围内至实现类似的效果的程度。
进一步地，特定实例的任何两个或多个组件可以在技术上可行的范围内进行组合并包括在本发明的范围内以涵盖本发明的主旨。
而且，本领域的技术人员通过根据上述作为本发明实施例描述的氮化物半导体器件、氮化物半导体晶片和形成氮化物半导体层的方法做出适当设计修改而实践的所有氮化物半导体器件、氮化物半导体晶片和形成氮化物半导体层的方法也处于本发明的范围内，以便涵盖本发明的主旨。
本发明的技术人员可以构想处于本发明的精神内的其它各种变形和修改，并且将理解，此类变形和修改也包括在本发明的范围内。
尽管描述了特定实施例，但是给出这些实施例只是为了举例，并且并非旨在限制本发明的范围。实际上，此处描述的新颖实施例可通过其它各种形式实现；此外，在不偏离本发明的精神的情况下，可以对此处描述的实施例的形式做出各种省略、替换和更改。所附的权利要求及其等同物旨在涵盖此类落在本发明的精神和范围内的形式或修改。

Claims (20)

1.一种氮化物半导体器件，包括：
层叠体，包括：
由AlxGa1-xN构成的AlGaN层，其中，0<x≤1，
与所述AlGaN层的上表面接触的第一含Si层，所述第一含Si层包含浓度不小于7×1019/cm3且不大于4×1020/cm3的Si，
在所述第一含Si层上提供的第一GaN层，所述第一GaN层包括突出，所述突出具有相对于所述上表面倾斜的倾斜表面，
在所述第一GaN层上提供的第二含Si层，所述第二含Si层包含Si，以及
在所述第二含Si层上提供的第二GaN层，所述第二含Si层的凹凸的凹陷被所述第二GaN层填充；以及
在所述层叠体上提供的功能层，所述功能层包括氮化物半导体。
2.根据权利要求1的器件，其中所述第一GaN层具有在所述突出内与所述倾斜表面相连的多个第一位错，并且所述第二GaN层内通过所述第二含Si层与所述第一位错连续的位错的数量小于所述多个第一位错的数量。
3.根据权利要求1的器件，其中所述突出的高度不小于100nm且不大于1000nm。
4.根据权利要求1的器件，其中：
所述第一含Si层的上表面包括第一区域和第二区域，
所述第一GaN层在所述第一区域上提供，以及
所述第二含Si层的一部分接触所述第二区域中的所述第一含Si层。
5.根据权利要求1的器件，其中所述层叠体的Si浓度分布具有：
具有第一浓度的第一部分，所述第一浓度的Si浓度不小于7×1019/cm3且不大于4×1020/cm3，
具有第二浓度的第二部分，所述第二浓度的Si浓度低于所述第一浓度，
在所述第一部分与所述第二部分之间提供的第三部分，所述第三部分具有第三浓度，所述第三浓度的Si浓度介于所述第一浓度与所述第二浓度之间，
在所述第三部分与所述第二部分之间提供的第四部分，所述第四部分具有第四浓度，所述第四浓度的Si浓度介于所述第三浓度与所述第二浓度之间，
在所述第一部分与所述第三部分之间提供的第五部分，所述第五部分的每厚度Si浓度变化高于所述第三部分的每厚度Si浓度变化，
在所述第三部分与所述第四部分之间提供的第六部分，所述第六部分的每厚度Si浓度变化高于所述第三部分的每厚度Si浓度变化并且高于所述第四部分的每厚度Si浓度变化，以及
在所述第四部分与所述第二部分之间提供的第七部分，所述第七部分的每厚度Si浓度变化高于所述第四部分的每厚度Si浓度变化并且高于所述第二部分的每厚度Si浓度变化。
6.根据权利要求5的器件，其中所述第三部分的所述第三浓度不小于3×1018/cm3且不大于5×1019/cm3。
7.根据权利要求5的器件，其中：
所述第一部分的厚度不小于1nm且不大于200nm，
所述第三部分的厚度不小于100nm且不大于1000nm，以及
所述第四部分的厚度不小于300nm且不大于2500nm。
8.根据权利要求1的器件，进一步包括包含所述氮化物半导体的缓冲层，
在所述缓冲层上提供所述层叠体。
9.根据权利要求8的器件，进一步包括在所述缓冲层与所述层叠体之间提供的层叠中间层，
所述层叠中间层包括：
GaN中间层；
在所述GaN中间层上提供的AlN中间层；以及
在所述AlN中间层上提供的AlGaN中间层。
10.根据权利要求8的器件，进一步包括衬底，
所述缓冲层被设置在所述衬底与所述层叠体之间。
11.根据权利要求10的器件，其中所述衬底为硅衬底。
12.一种氮化物半导体器件，包括：
层叠体，包括：
由AlxGa1-xN构成的AlGaN层，其中，0<x≤1，
与所述AlGaN层的上表面接触的第一含Si层，所述第一含Si层包含浓度不小于7×1019/cm3且不大于4×1020/cm3的Si，
在所述第一含Si层上提供的第一GaN层，所述第一GaN层包括突出，所述突出具有相对于所述上表面倾斜的倾斜表面，
在所述第一GaN层上提供的第二含Si层，所述第二含Si层包含Si，以及
在所述第二含Si层上提供的第二GaN层；以及
在所述层叠体上提供的功能层，所述功能层包括氮化物半导体，其中，
所述第一GaN层的所述突出进一步具有平行于所述上表面的顶表面，
所述第一GaN层具有
在所述突出内与所述倾斜表面相连的多个第一位错，以及
在所述突出内与所述顶表面相连的多个第二位错，
所述第二GaN层具有多个第三位错，
所述多个第三位错的一部分与所述第二位错连续，以及
与所述第一位错连续的所述第三位错的数量对所述多个第一位错的数量的比率低于与所述第二位错连续的所述第三位错的数量对所述第二位错的数量的比率。
13.一种氮化物半导体晶片，包括：
衬底；
在所述衬底上提供的缓冲层，所述缓冲层包括氮化物半导体；以及
在所述缓冲层上提供的层叠体，所述层叠体包括：
由AlxGa1-xN构成的AlGaN层，其中0<x≤1；
与所述AlGaN层的上表面接触的第一含Si层，所述第一含Si层包含浓度不小于7×1019/cm3且不大于4×1020/cm3的Si；
在所述第一含Si层上提供的第一GaN层，所述第一GaN层包括突出，所述突出具有相对于所述上表面倾斜的倾斜表面；
在所述第一GaN层上提供的第二含Si层，所述第二含Si层包含Si；以及
在所述第二含Si层上提供的第二GaN层，所述第二含Si层的凹凸的凹陷被所述第二GaN层填充。
14.根据权利要求13的晶片，其中所述第一GaN层具有在所述突出内与所述倾斜表面相连的多个第一位错，并且所述第二GaN层内通过所述第二含Si层与所述第一位错连续的位错的数量小于所述多个第一位错的数量。
15.根据权利要求13的晶片，其中所述突出的高度不小于100nm且不大于1000nm。
16.根据权利要求13的晶片，其中：
所述第一含Si层的上表面包括第一区域和第二区域，
所述第一GaN层在所述第一区域上提供，以及
所述第二含Si层的一部分接触所述第二区域中的所述第一含Si层。
17.根据权利要求13的晶片，进一步包括在所述缓冲层与所述层叠体之间提供的层叠中间层，
所述层叠中间层包括：
GaN中间层；
在所述GaN中间层上提供的AlN中间层；以及
在所述AlN中间层上提供的AlGaN中间层。
18.根据权利要求13的晶片，其中所述衬底为硅衬底。
19.一种氮化物半导体晶片，包括：
衬底；
在所述衬底上提供的缓冲层，所述缓冲层包括氮化物半导体；以及
在所述缓冲层上提供的层叠体，所述层叠体包括：
由AlxGa1-xN构成的AlGaN层，其中0<x≤1；
与所述AlGaN层的上表面接触的第一含Si层，所述第一含Si层包含浓度不小于7×1019/cm3且不大于4×1020/cm3的Si；
在所述第一含Si层上提供的第一GaN层，所述第一GaN层包括突出，所述突出具有相对于所述上表面倾斜的倾斜表面；
在所述第一GaN层上提供的第二含Si层，所述第二含Si层包含Si；以及
在所述第二含Si层上提供的第二GaN层，其中，
所述第一GaN层的所述突出进一步具有平行于所述上表面的顶表面，
所述第一GaN层具有
所述突出内与所述倾斜表面相连的多个第一位错，以及
所述突出内与所述顶表面相连的多个第二位错，
所述第二GaN层具有多个第三位错，
所述多个第三位错的一部分与所述第二位错连续，以及
与所述第一位错连续的所述第三位错的数量对所述多个第一位错的数量的比率低于与所述第二位错连续的所述第三位错的数量对所述第二位错的数量的比率。
20.一种形成氮化物半导体层的方法，包括：
在衬底上提供的缓冲层上形成由AlxGa1-xN构成的AlGaN层，其中，0<x≤1，所述缓冲层包括氮化物半导体；
形成与所述AlGaN层的上表面接触的第一含Si层，所述第一含Si层包含浓度不小于7×1019/cm3且不大于4×1020/cm3的Si；
在所述第一含Si层上形成第一GaN层，所述第一GaN层包括突出，所述突出具有相对于所述上表面倾斜的倾斜表面；
在所述第一GaN层上形成包含硅的第二含Si层；以及
在所述第二含Si层上形成第二GaN层，所述第二含Si层的凹凸的凹陷被所述第二GaN层填充。
CN201310394029.8A 2012-11-21 2013-09-03 氮化物半导体器件、氮化物半导体晶片和形成氮化物半导体层的方法 Active CN103839979B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012255290A JP5296255B1 (ja) 2012-11-21 2012-11-21 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP255290/2012 2012-11-21

Publications (2)

Publication Number Publication Date
CN103839979A CN103839979A (zh) 2014-06-04
CN103839979B true CN103839979B (zh) 2017-04-12

Family

ID=48948350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310394029.8A Active CN103839979B (zh) 2012-11-21 2013-09-03 氮化物半导体器件、氮化物半导体晶片和形成氮化物半导体层的方法

Country Status (5)

Country Link
US (2) US9054036B2 (zh)
EP (1) EP2736085B1 (zh)
JP (1) JP5296255B1 (zh)
KR (2) KR101574387B1 (zh)
CN (1) CN103839979B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5296255B1 (ja) * 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP5818192B2 (ja) * 2013-05-09 2015-11-18 国立大学法人 東京大学 発光ダイオード素子およびその製造方法
JP6270536B2 (ja) 2013-06-27 2018-01-31 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
JP5940500B2 (ja) * 2013-09-11 2016-06-29 株式会社東芝 半導体装置及びその製造方法
JP6211999B2 (ja) * 2014-06-25 2017-10-11 株式会社東芝 窒化物半導体層、窒化物半導体装置及び窒化物半導体層の製造方法
EP2983195A1 (en) * 2014-08-04 2016-02-10 EpiGan NV Semiconductor structure comprising an active semiconductor layer of the iii-v type on a buffer layer stack and method for producing semiconductor structure
JP6649693B2 (ja) * 2015-04-17 2020-02-19 学校法人 名城大学 窒化物半導体発光素子及びその製造方法
CN108026638B (zh) * 2015-10-21 2020-08-07 爱沃特株式会社 具备SiC层的化合物半导体基板
JP6967024B2 (ja) * 2019-02-04 2021-11-17 株式会社東芝 半導体装置及びその製造方法
WO2022141190A1 (en) 2020-12-30 2022-07-07 Innoscience (suzhou) Semiconductor Co., Ltd. Epitaxial layers with discontinued aluminium content for iii-nitride semiconductor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529915A (zh) * 2001-07-24 2004-09-15 日亚化学工业株式会社 具有形成凹凸的基板的半导体发光元件

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348096B1 (en) 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
JP3925753B2 (ja) * 1997-10-24 2007-06-06 ソニー株式会社 半導体素子およびその製造方法ならびに半導体発光素子
JP3592553B2 (ja) * 1998-10-15 2004-11-24 株式会社東芝 窒化ガリウム系半導体装置
JP3758390B2 (ja) 1998-12-14 2006-03-22 パイオニア株式会社 窒化物半導体発光素子及びその製造方法
US6566231B2 (en) * 2000-02-24 2003-05-20 Matsushita Electric Industrial Co., Ltd. Method of manufacturing high performance semiconductor device with reduced lattice defects in the active region
JP4554803B2 (ja) 2000-12-04 2010-09-29 独立行政法人理化学研究所 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子
JP3819730B2 (ja) 2001-05-11 2006-09-13 三洋電機株式会社 窒化物系半導体素子および窒化物半導体の形成方法
JP3968566B2 (ja) 2002-03-26 2007-08-29 日立電線株式会社 窒化物半導体結晶の製造方法及び窒化物半導体ウエハ並びに窒化物半導体デバイス
JP2004047764A (ja) 2002-07-12 2004-02-12 Hitachi Cable Ltd 窒化物半導体の製造方法および半導体ウェハならびに半導体デバイス
SG145706A1 (en) * 2005-02-02 2008-09-29 Agency Science Tech & Res Method and structure for fabricating iii-v nitride layers on silicon substrates
JP2006313771A (ja) 2005-05-06 2006-11-16 Showa Denko Kk Ｉｉｉ族窒化物半導体素子用エピタキシャル基盤
US7646027B2 (en) 2005-05-06 2010-01-12 Showa Denko K.K. Group III nitride semiconductor stacked structure
JP2007059719A (ja) 2005-08-25 2007-03-08 Nippon Telegr & Teleph Corp <Ntt> 窒化物半導体
WO2007060931A1 (ja) 2005-11-22 2007-05-31 Rohm Co., Ltd. 窒化物半導体素子
US9406505B2 (en) 2006-02-23 2016-08-02 Allos Semiconductors Gmbh Nitride semiconductor component and process for its production
SG10201405004WA (en) 2006-02-23 2014-10-30 Azzurro Semiconductors Ag Nitride semiconductor component and process for its production
US8362503B2 (en) 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
JP2009084136A (ja) * 2007-10-03 2009-04-23 Genesis Photonics Inc 半導体デバイスの製造方法
CN101874286B (zh) 2007-11-27 2012-07-25 纳米晶公司 通过纳米或微米颗粒膜生长的超低位错密度的第三族-氮化物半导体衬底及其制备方法
TWI415295B (zh) * 2008-06-24 2013-11-11 Advanced Optoelectronic Tech 半導體元件的製造方法及其結構
JP5117588B2 (ja) 2010-09-07 2013-01-16 株式会社東芝 窒化物半導体結晶層の製造方法
JP5731785B2 (ja) 2010-09-30 2015-06-10 スタンレー電気株式会社 積層半導体および積層半導体の製造方法
US8748867B2 (en) * 2011-01-26 2014-06-10 Lg Innotek Co., Ltd. Light emitting device
JP5023230B1 (ja) 2011-05-16 2012-09-12 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の製造方法
JP5460751B2 (ja) * 2012-01-16 2014-04-02 株式会社東芝 半導体装置
JP5296255B1 (ja) * 2012-11-21 2013-09-25 株式会社東芝 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529915A (zh) * 2001-07-24 2004-09-15 日亚化学工业株式会社 具有形成凹凸的基板的半导体发光元件

Also Published As

Publication number Publication date
KR101615822B1 (ko) 2016-04-26
US9054036B2 (en) 2015-06-09
EP2736085B1 (en) 2018-07-18
JP2014103307A (ja) 2014-06-05
US9673284B2 (en) 2017-06-06
JP5296255B1 (ja) 2013-09-25
US20150221728A1 (en) 2015-08-06
KR20140141553A (ko) 2014-12-10
EP2736085A1 (en) 2014-05-28
US20140138699A1 (en) 2014-05-22
KR20140065330A (ko) 2014-05-29
CN103839979A (zh) 2014-06-04
KR101574387B1 (ko) 2015-12-03

Similar Documents

Publication Publication Date Title
CN103839979B (zh) 氮化物半导体器件、氮化物半导体晶片和形成氮化物半导体层的方法
CN102598316B (zh) 氮化物半导体器件及其生产方法
US8785904B2 (en) Light-emitting device with low forward voltage and method for fabricating the same
CN104952709B (zh) Iii族氮化物器件及形成iii族氮化物器件的方法
US7365374B2 (en) Gallium nitride material structures including substrates and methods associated with the same
US9029832B2 (en) Group III nitride semiconductor light-emitting device and method for producing the same
KR101644691B1 (ko) 질화물 반도체 소자, 질화물 반도체 웨이퍼 및 질화물 반도체 층의 형성 방법
US10008571B2 (en) Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer
US9391145B2 (en) Nitride semiconductor element and nitride semiconductor wafer
CN103311095A (zh) 用于制造氮化物半导体层的方法
US7948009B2 (en) Nitride semiconductor epitaxial wafer and nitride semiconductor device
KR20130139707A (ko) 반도체 소자 및 이에 사용되는 초격자층
CN114008792A (zh) 半导体装置和其制造方法
CN102790155B (zh) 氮化物半导体器件和晶片以及制造氮化物半导体层的方法
JP6117010B2 (ja) 窒化物半導体素子、窒化物半導体ウェーハ及び窒化物半導体層の形成方法
US10615299B2 (en) Optoelectronic device with three-dimensional semiconductor elements
JP5978269B2 (ja) トランジスタ素子およびその製造方法
Li et al. GaAs/In0. 2Ga0. 8As fin-array-Esaki tunnel diodes fabricated on (001) silicon by aspect ratio trapping

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant