CN103824763A - 改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法 - Google Patents
改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法 Download PDFInfo
- Publication number
- CN103824763A CN103824763A CN201210468774.8A CN201210468774A CN103824763A CN 103824763 A CN103824763 A CN 103824763A CN 201210468774 A CN201210468774 A CN 201210468774A CN 103824763 A CN103824763 A CN 103824763A
- Authority
- CN
- China
- Prior art keywords
- tungsten silicide
- etching
- polysilicon
- silicon nitride
- deielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 title claims abstract description 56
- 229910021342 tungsten silicide Inorganic materials 0.000 title claims abstract description 56
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 59
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 45
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 28
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 28
- 230000008021 deposition Effects 0.000 claims abstract description 17
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims abstract description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims abstract description 10
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 229920005591 polysilicon Polymers 0.000 claims description 43
- 239000011248 coating agent Substances 0.000 claims description 28
- 238000000576 coating method Methods 0.000 claims description 28
- 229920002120 photoresistant polymer Polymers 0.000 claims description 25
- 238000000151 deposition Methods 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 7
- 238000004380 ashing Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 3
- 238000004140 cleaning Methods 0.000 abstract description 3
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 230000000903 blocking effect Effects 0.000 abstract 1
- 230000004888 barrier function Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法，包括如下步骤：1.1硅化钨栅极图形的形成；1.2硅化钨栅极的第一次栅极刻蚀；1.3采用一步同时带有修正硅化钨侧壁形貌功能的干法刻蚀去除光刻胶，之后加纯水冲洗做清洗；1.4介质膜氮化硅沉积；1.5第二次栅极刻蚀，刻蚀完剩余多晶硅。本发明在第一步刻蚀完去胶时采用一步与传统氧气去胶不同的带四氟化碳的特殊去胶步骤，并加以纯水冲洗处理,由于四氟化碳的特殊去胶步骤能刻蚀部分硅化钨侧壁，修复硅化钨膜层的侧壁成垂直形貌，使得在后续沉积介质膜及第二步刻蚀中难以形成小的介质膜阻挡墙，从而也避免了多晶硅刻蚀时产生残留。
Description
技术领域
本发明属于半导体集成电路的制造工艺方法，具体涉及一种用于离子注入设备自动清洁的方法，尤其涉及一种离子注入设备自动清洁离子腔体以提高部件寿命的方法。
背景技术
自对准接触孔的硅化钨双栅极结构使用氮化硅，硅化钨，多晶硅结构的多层栅极结构，器件具有器件面积小，生产成本低的特点，被大量用于SIM卡，金融卡以及MCU SOC产品制造。
在自对准接触孔的硅化钨双栅极器件中，为了解决自对准接触孔对栅极的短路问题，传统的栅极刻蚀工艺通常需要分两步刻蚀：第一步刻蚀先刻蚀至硅化钨露出来并刻蚀部分多晶硅，随后在去除光刻胶后，沉积一层介质膜，第二步刻蚀完剩余多晶硅。由于受刻蚀量的限制要求且硅化钨晶粒较大，第一步刻蚀硅化钨底部容易形成形貌倾斜。在沉积介质膜后，第二步刻蚀由于在此处形成一个小的介质膜阻挡墙导致了多晶硅刻蚀时产生残留,进而形成栅极边缘粗糙现象（见图6）。
发明内容
本发明解决的技术问题是提供一种改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法。
为解决上述技术问题，本发明提供一种改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法，包括如下步骤：
1.1硅化钨栅极图形的形成；
1.2硅化钨栅极的第一次栅极刻蚀；
1.3采用一步同时带有修正硅化钨侧壁形貌功能的干法刻蚀去除光刻胶，之后加一步纯水冲洗做清洗；
1.4介质膜氮化硅沉积；
1.5第二次栅极刻蚀，刻蚀完剩余多晶硅。
所述自对准接触孔的硅化钨双栅极结构使用氮化硅，硅化钨，多晶硅结构的多层栅极结构，步骤1.1具体为：在硅基板上形成一层栅极介电层，在栅极介电层上形成一层多晶硅，在多晶硅上形成一层硅化钨，在硅化钨上形成一层介质膜氮化硅，在介质膜氮化硅上涂布抗反射层及光刻胶形成栅极图形。所述栅极介电层采用热氧化法生长，该栅极介电层的厚度为20~40埃；所述多晶硅采用CVD方法沉积，该多晶硅的厚度为700~800埃，多晶硅沉积温度为500~600摄氏度；所述硅化钨使用CVD或者PVD的方法生长，工艺温度不超过600摄氏度，硅化钨的厚度为600~750埃；所述介质膜氮化硅采用PECVD或者CVD工艺，工艺温度小于600摄氏度，该介质膜氮化硅的厚度为1400~1600埃。。
步骤1.2中，所述第一次栅极刻蚀停止在多晶硅层，在光刻胶打开区域多晶硅以上膜质被全部去除，多晶硅层被部分去除。
步骤1.3中，所述干法刻蚀采用光刻胶灰化机台，所述刻蚀参数：刻蚀腔体压力为0.5~1.2T，电源功率为500～1000W，四氟化碳气体流量为10～50sccm，氧气气体流量为1500~3000sccm；N2H2气体流量为150~250sccm；刻蚀温度为200~300摄氏度。所述纯水冲洗的时间为4~6分钟。
步骤1.4中，所述介质膜氮化硅采用化学气相沉积法或PVD法沉积，温度小于600摄氏度。所述介质膜氮化硅沉积厚度在50~200埃。
步骤1.5中，所述第二次栅极刻蚀使用硅化钨上的SiN硬掩膜层作为刻蚀硬掩膜层，刻蚀剩余多晶硅，停止在栅极介电层上。
和现有技术相比，本发明具有以下有益效果：本发明提出了一种改善硅化钨双栅极边缘粗糙度的方法，在第一步刻蚀完去胶时采用一步与传统氧气去胶不同的带四氟化碳的特殊去胶步骤，并加以纯水冲洗处理,由于四氟化碳的特殊去胶步骤能刻蚀部分硅化钨侧壁，修复硅化钨膜层的侧壁成垂直形貌，使得在后续沉积介质膜及第二步刻蚀中难以形成小的介质膜阻挡墙，从而也避免了多晶硅的刻蚀残留，与采用传统的栅极刻蚀工艺两步刻蚀法形成栅极侧壁有多晶硅粗糙的刻蚀残留现象（见图6）相比，采用本发明方法后栅极侧壁明显更光滑（见图7）。
附图说明
图1是本发明方法步骤1完成后的剖面示意图(即硅化钨栅极结构的膜层结构以及光刻图形化的剖面示意图)；
图2是本发明方法步骤2完成后的剖面示意图（即第一次刻蚀后的剖面示意图）；
图3A是第一次刻蚀后采用传统光刻胶去除工艺后的剖面示意图；
图3B是本发明方法步骤3完成后的剖面示意图（即第一次刻蚀后采用带四氟化碳特殊去胶步骤可以修正硅化钨膜层底部倾斜）；
图4A是传统去胶后介质膜氮化硅沉积后的剖面示意图；
图4B是本发明方法步骤4完成后的剖面示意图（即采用带四氟化碳特殊去胶步骤介质膜氮化硅沉积后的剖面示意图）；
图5A是采用传统工艺第二步刻蚀完后栅极剖面示意图（栅极底部有多晶硅刻蚀残留的现象）；
图5B是本发明方法步骤5完成后的剖面示意图（即采用本发明方法第二步刻蚀完后栅极剖面示意图）；
图6是传统的栅极刻蚀工艺两步刻蚀法形成栅极侧壁有多晶硅粗糙的刻蚀残留现象示意图。
图7是采用本发明方法后栅极侧壁光滑的效果示意图。
图中附图标记说明如下：
101为硅基板，102为栅极介电层，103为多晶硅，104为硅化钨，105为SiN硬掩膜层，106为抗反射层，107为光刻胶，108为介质膜氮化硅。
具体实施方式
下面结合附图和实施例对本发明作进一步详细的说明。
图1到图5显示了本发明的工艺步骤，本发明方法主要包括如下步骤：
1.如图1所示，在硅基板101上使用热氧化法生长一层厚度20~40埃的栅极介电层102（本实施例中采用栅极氧化膜）；在栅极介电层上面用CVD方法沉积一层700~800埃左右的多晶硅103，多晶硅沉积温度选择500~600摄氏度，多晶硅103上使用CVD或者PVD的方法成长硅化钨（WSix）104，厚度为600~750埃，CVD和PVD的工艺温度都不能超过600摄氏度，这样可以避免硅在WSix中形成团簇；在硅化钨104的上面用PECVD或者CVD工艺沉积一层1400~1600埃的SiN硬掩膜层105，SiN的沉积温度一般需要小于600摄氏度，防止团簇的形成。在SiN硬掩膜层105上涂布抗反射层106及光刻胶形成栅极图形（即光刻胶107）。
2.如图2所示，进行第一步刻蚀，包括刻蚀抗反射层106，刻蚀SiN硬掩膜层105以及刻蚀硅化钨104等三步，三步的刻蚀条件可以不同，刻蚀条件选用对应膜质的刻蚀气体，根据形貌要求可以进行调整，在图形打开的区域，硅化钨104，SiN硬掩膜层105，抗反射层106被全部去除，多晶硅103被部分去除，在本实施例中多晶硅103以去除300埃左右为宜。由于受刻蚀多晶硅刻蚀量的限制，同时由于硅化钨自身晶粒比较大，硅化钨104底部有点倾斜。
3.如果用传统氧气灰化方法和湿法去除光刻胶107，此时SiN硬掩膜层105,硅化钨104的侧壁完全暴露，多晶硅103侧壁部分暴露，硅化钨104底部仍保持倾斜形貌如图3A。但是如果采用一步带有四氟化碳的特殊去胶步骤（即同时带有修正硅化钨侧壁形貌功能的干法刻蚀去除光刻胶）及纯水冲洗处理（所述纯水冲洗的时间一般为4~6分钟），能刻蚀部分硅化钨侧壁，修复硅化钨104的侧壁成垂直形貌如图3B所示，使得在后续沉积介质膜及第二步刻蚀中难以形成小的介质膜阻挡墙，从而也避免了多晶硅的残留。所述干法刻蚀采用光刻胶灰化机台，所述刻蚀参数：刻蚀腔体压力为0.5～1.2T，电源功率为500～1000W，四氟化碳气体流量为10～50sccm，氧气气体流量为1500~3000sccm；N2H2气体流量为150~250sccm；刻蚀温度为200~300摄氏度。
4.用CVD或者PVD的工艺沉积一层约50~200埃左右（本实施例中为100埃）的介质膜氮化硅108，沉积温度应小于600摄氏度(本实施例中为550摄氏度。图4A是传统灰化处理后沉积介质膜氮化硅108的形貌，图4B是本发明采用带四氟化碳的特殊去胶步骤沉积介质膜氮化硅108后的形貌。
5.使用介质膜氮化硅108作为第二次刻蚀的硬掩膜层，对栅极结构进行第二次刻蚀。除栅极侧壁上的介质膜氮化硅108以外，其他位置的介质膜氮化硅108和第一次刻蚀残留的部分多晶硅103被全部清除，刻蚀停止在栅极介电层102上，这时形成最终栅极结构。图5A是传统做法第二步刻蚀完后栅极断面示意图，第一步刻蚀由于受刻蚀多晶硅刻蚀量的限制同时由于Wsi自身晶粒比较大，Wsi膜层底部有点倾斜，在沉积SiN后第二步刻蚀容易在此处形成一个小的介质膜阻挡墙导致多晶硅的刻蚀残留，进而形成栅极边缘粗糙现象。图5B用一步带有四氟化碳特殊去胶步骤及纯水冲洗处理，能刻蚀部分硅化钨侧壁，修复硅化钨膜层的侧壁成垂直形貌，使得在后续沉积介质膜及第二步刻蚀中难以形成小的介质膜阻挡墙，从而也避免了多晶硅的残留，用本发明方法后栅极侧壁明显更光滑。
Claims (9)
1.一种改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法，其特征在于，包括如下步骤：
1.1硅化钨栅极图形的形成；
1.2硅化钨栅极的第一次栅极刻蚀；
1.3采用一步同时带有修正硅化钨侧壁形貌功能的干法刻蚀去除光刻胶，之后加纯水冲洗做清洗；
1.4介质膜氮化硅沉积；
1.5第二次栅极刻蚀，刻蚀完剩余多晶硅。
2.如权利要求1所述的方法，其特征在于，所述自对准接触孔的硅化钨双栅极结构使用氮化硅，硅化钨，多晶硅结构的多层栅极结构，步骤1.1具体为：在硅基板上形成一层栅极介电层，在栅极介电层上形成一层多晶硅，在多晶硅上形成一层硅化钨，在硅化钨上形成一层介质膜氮化硅，在介质膜氮化硅上涂布抗反射层及光刻胶形成栅极图形。
3.如权利要求2所述的方法，其特征在于，所述栅极介电层采用热氧化法生长，该栅极介电层的厚度为20~40埃；所述多晶硅采用CVD方法沉积，该多晶硅的厚度为700~800埃，多晶硅沉积温度为500~600摄氏度；所述硅化钨使用CVD或者PVD的方法生长，工艺温度不超过600摄氏度，硅化钨的厚度为600~750埃；所述介质膜氮化硅采用PECVD或者CVD工艺，工艺温度小于600摄氏度，该介质膜氮化硅的厚度为1400~1600埃。
4.如权利要求1所述的方法，其特征在于，步骤1.2中，所述第一次栅极刻蚀停止在多晶硅层，在光刻胶打开区域多晶硅以上膜质被全部去除，多晶硅层被部分去除。
5.如权利要求1所述的方法，其特征在于，步骤1.3中，所述干法刻蚀采用光刻胶灰化机台，所述刻蚀参数：刻蚀腔体压力为0.5~1.2T，电源功率为500～1000W，四氟化碳气体流量为10～50sccm，氧气气体流量为1500~3000sccm；N2H2气体流量为150~250sccm；刻蚀温度为200~300摄氏度。
6.如权利要求1或5所述的方法，其特征在于，步骤1.3中，所述纯水冲洗的时间为4~6分钟。
7.如权利要求1所述的方法，其特征在于，步骤1.4中，所述介质膜氮化硅采用CVD法或PVD法沉积，温度小于600摄氏度。
8.如权利要求1或7所述的方法，其特征在于，步骤1.4中，所述介质膜氮化硅沉积厚度在50~200埃。
9.如权利要求1所述的方法，其特征在于，步骤1.5中，所述第二次栅极刻蚀使用硅化钨上的介质膜氮化硅作为刻蚀硬掩膜层，刻蚀剩余多晶硅，停止在栅极介电层上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210468774.8A CN103824763B (zh) | 2012-11-19 | 2012-11-19 | 改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210468774.8A CN103824763B (zh) | 2012-11-19 | 2012-11-19 | 改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103824763A true CN103824763A (zh) | 2014-05-28 |
| CN103824763B CN103824763B (zh) | 2016-08-17 |
Family
ID=50759759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210468774.8A Active CN103824763B (zh) | 2012-11-19 | 2012-11-19 | 改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103824763B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03203246A (ja) * | 1989-12-28 | 1991-09-04 | Nec Corp | 半導体装置の製造方法 |
| US5436205A (en) * | 1993-01-11 | 1995-07-25 | Fujitsu Limited | Method of forming electrode in semiconductor device |
| US5545578A (en) * | 1994-06-08 | 1996-08-13 | Samsung Electronics Co., Ltd. | Method of maufacturing a semiconductor device having a low resistance gate electrode |
| CN1185029A (zh) * | 1996-12-12 | 1998-06-17 | 日本电气株式会社 | 一种复合膜的干刻蚀方法 |
| KR20010061420A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체 소자의 게이트 전극 형성방법 |
| CN1365137A (zh) * | 2001-01-11 | 2002-08-21 | 世界先进积体电路股份有限公司 | 一种在半导体基底上形成自行对准的接触窗结构的方法 |
-
2012
- 2012-11-19 CN CN201210468774.8A patent/CN103824763B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03203246A (ja) * | 1989-12-28 | 1991-09-04 | Nec Corp | 半導体装置の製造方法 |
| US5436205A (en) * | 1993-01-11 | 1995-07-25 | Fujitsu Limited | Method of forming electrode in semiconductor device |
| US5545578A (en) * | 1994-06-08 | 1996-08-13 | Samsung Electronics Co., Ltd. | Method of maufacturing a semiconductor device having a low resistance gate electrode |
| CN1185029A (zh) * | 1996-12-12 | 1998-06-17 | 日本电气株式会社 | 一种复合膜的干刻蚀方法 |
| KR20010061420A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 반도체 소자의 게이트 전극 형성방법 |
| CN1365137A (zh) * | 2001-01-11 | 2002-08-21 | 世界先进积体电路股份有限公司 | 一种在半导体基底上形成自行对准的接触窗结构的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103824763B (zh) | 2016-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI631725B (zh) | 用於太陽能電池的射極層之沉積方法 | |
| CN105336589B (zh) | 晶体管的形成方法 | |
| TW202101547A (zh) | 用於形成金屬間隙填充物之方法 | |
| CN103681274B (zh) | 半导体器件制造方法 | |
| CN113496949B (zh) | 一种改善栅极结构表面形成金属硅化层后漏电现象的方法 | |
| KR100502673B1 (ko) | 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법 | |
| CN101483153B (zh) | 一种可优化工艺的半导体器件制造方法 | |
| CN107093577A (zh) | 接触孔的制造方法 | |
| CN104576510B (zh) | 自对准接触孔刻蚀方法 | |
| US8409986B2 (en) | Method for improving within die uniformity of metal plug chemical mechanical planarization process in gate last route | |
| CN103824763A (zh) | 改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法 | |
| KR100995829B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN105118806B (zh) | 一种避免在形成金属硅化物工艺中接触孔尺寸偏移的方法 | |
| CN101740386B (zh) | 闪存存储器的制作方法 | |
| CN102412133B (zh) | 一种rf ldmos栅极金属硅化物形成的工艺方法 | |
| CN102420118B (zh) | 一种金属硅化物栅极的形成方法 | |
| CN116568128B (zh) | 一种干法刻蚀制备侧壁加热电极的方法 | |
| CN104701242A (zh) | 接触孔的刻蚀方法 | |
| KR20030048958A (ko) | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 | |
| CN102437117B (zh) | 一种新的硅化物和金属前介质集成工艺及该形成的结构 | |
| JP2007511087A5 (zh) | ||
| KR100395906B1 (ko) | 반도체소자의 금속층 형성 방법 | |
| KR100838392B1 (ko) | 반도체소자의 자기정렬콘택 식각 방법 | |
| KR100691483B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100577020B1 (ko) | 반도체 소자의 레지듀 및 열 특성 개선 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |