CN1185029A - 一种复合膜的干刻蚀方法 - Google Patents

一种复合膜的干刻蚀方法 Download PDF

Info

Publication number
CN1185029A
CN1185029A CN97121898A CN97121898A CN1185029A CN 1185029 A CN1185029 A CN 1185029A CN 97121898 A CN97121898 A CN 97121898A CN 97121898 A CN97121898 A CN 97121898A CN 1185029 A CN1185029 A CN 1185029A
Authority
CN
China
Prior art keywords
etching
gas
film
composite membrane
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN97121898A
Other languages
English (en)
Inventor
大内雅彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1185029A publication Critical patent/CN1185029A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

按照本发明对由设置在一块半导体基片上的一层多晶硅膜和在所述多晶硅膜上设置的一层金属硅化物膜两层薄膜组成的复合膜进行干刻蚀的方法所包括的步骤有:用一种不含氟基气体的第一刻蚀气体并用光刻胶膜作为掩膜刻蚀硅化物膜的第一刻蚀步骤,以及用一种不含氯气和氟气的第二刻蚀气体并用在第一刻蚀步骤之后加工成图形的金属硅化物膜和留在金属硅化物膜上的光刻胶膜作为掩膜刻蚀多晶硅膜的第二刻蚀步骤。

Description

一种复合膜的干刻蚀方法
本发明涉及一种对形成在半导体基片上的复合膜进行干刻蚀的方法，特别涉及生产金属-氧化物-半导体(MOS)的半导体器件所用复合膜的干法刻蚀。
随着近年来MOS半导体器件的集成度和密度的提高，已经要求在微细加工领域用干刻蚀复合膜的方法形成栅电极、降低微负载效应、减少对掩模面积的依赖以及提高绝缘膜相对于下层材料的选择比。这里的微负载效应是指通过对硅基片上的光刻胶膜加工图形构成精细间距当中的一种各向异性刻蚀效应，这是由于光刻胶膜侧壁干扰的增加使入射的离子和原子团中略有倾斜的部分无法到达复合膜，与宽间距的情况相比它的刻蚀速度较低。
在图5中，绘示出一幅现有刻蚀技术的剖视图，在一块硅基片51上依序形成一层栅绝缘膜(热氧化膜)52、一层多晶硅膜53、和一层金属硅化物膜54构成一叠层，并在金属硅化物膜54上形成一层光刻胶图形55。将下面的多晶硅膜53和上面的金属硅化物膜54集合起来称为复合膜。为了在制备成图5中所示的层状结构之后形成由复合膜组成的栅电极，首先用一种含氟基气体(如SF6)的刻蚀气体经过一次化学反应在上层的金属硅化物膜54上进行第一次各向异性的干法刻蚀步骤。然后在第二次刻蚀步骤中，用一种含Cl2和HBr但不含F的刻蚀气体在多晶硅膜53上进行各向异性的刻蚀。
要用两步刻蚀复合膜的原因是由于若是用第一次刻蚀步骤中所用的刻蚀条件(用含氟基气体(如SF6)的气体进行刻蚀)从上层的金属硅化物膜54至下层的多晶硅膜53进行一次刻蚀就会出现问题。也就是说，当下层的绝缘栅膜52很薄时(例如，低于60毫微米)，由于相对于氧化膜的选择比小而在此刻蚀条件下的刻蚀速度就高，硅基片51可能被透过栅绝缘膜52受到刻蚀，而扩散层就可能受到损伤。因而，就不可能充分地进行过度刻蚀，而其结果是使下层的多晶硅膜53未被除尽而留有残余。
因而，就要求有两步刻蚀，将其中的上层金属硅化物膜54和下层的多晶硅膜53分开进行刻蚀。然而，在第一步刻蚀中，即使留有小量的上层硅硅化物膜54，在第二步刻蚀条件下能被刻除的上层金属硅化物膜54很少，结果由于残留层及类似情况而引起低劣的图形。因而如图2所示，第一步刻蚀必需进行到直至刻蚀速度最低的地方的金属硅化物膜54被除尽为止。
然而，如上所述由于在第一步刻蚀中使用了含SF6的刻蚀气体，所以增加了前述的微负载效应，而与此同时，由于在用这类刻蚀气体时相对于多晶硅的选择比小至0.5左右，下层多晶硅膜53的刻蚀速度(刻蚀率)超过上层金属硅化物54的刻蚀率的约两倍，将会出现下述的反常现象。
例如，在0.4微米或更窄的小间距图形与宽间距图形之间的刻蚀率差别增大，而当完全刻除小间距图形时，宽间距图形下的下层多晶硅膜53却已明显受到刻除。由于当多晶硅膜53薄时刻蚀进行至栅绝缘膜52，若是按此状态进行第二步刻蚀就将易在宽间距图形的地方出现基片损伤。即若未出现基片损伤，在下层多晶硅膜53下部也易出现如图3中所示凹刻(钻蚀)56或是如图4中所示侧向刻蚀57的情形。
曾经提出过尽量减少这种反常现象的刻蚀方法，其中使用约5至数十毫乇(mT)压力以及每立方厘米1×1011至1×1013等离子体密度的含Cl2和O2的刻蚀气体。用此方法，由于微负载效应较小，而且相对于多晶硅的选择比要大于使用前述氟基气体方法中的情形，上述问题可获解决。然而，在另一方面，由于用了CL2气，相对于光刻胶的选择比小，造成如图5中所示在金属硅化物膜54上出现斜面58。这种现象当栅电极的尺寸缩小时将变得明显。这是由于为使半导体器件微型化而用KrF激发物的激光器(248毫微米)和类似物取代通常所用的i-线(365毫微米)作为光源；然而，用激光器曝光使光刻胶的抗蚀能力低于用i-线曝光的光刻胶抗蚀能力，并减少了在显影和刻蚀中的膜厚。
为了尽可能避免减少光刻胶膜55的厚度，考虑采用提高等离子体密度以及降低用作刻蚀剂的离子所结合的能量的方法。然而，采用了这种方法，由于高的等离子体密度而使原子团的数量增加，从而，对硅基片51增加了水平分量的刻蚀剂动能，使得失去了各向异性的刻蚀，并在金属硅化物膜54上出现了侧向刻蚀59(图6)或倒锥形的凹刻56(图3)  。
对比之下，在第一步刻蚀中，当等离子体密度未增加到这么高，而降低刻蚀剂离子所结合的能量值未能达到因出现侧向刻蚀59和凹刻56之类的情况而造成损坏图形的地步，就未产生斜面。然而，如图2所示，可能会出现这样的状态，即在图形端部会有少量残存的光刻胶膜55，而两种情况均不出现的余量很小。因而还要在第二步刻蚀中去除更多的光刻胶55，而若是花在过度刻蚀上的时间变长，在第二步刻蚀中所去除的光刻胶膜55的数量就不能忽略。因而，由于不能仅靠通过改变第一步刻蚀中的刻蚀条件实现全部改进，还要求改变第二步刻蚀中的刻蚀条件。
在第二步刻蚀中，要求只刻蚀下层的多晶硅膜53，而要尽可能地不去除薄的绝缘栅膜52。为了作到这一点，想为了提高相对于栅绝缘膜52的选择比而将等离子体密度增加到每立方厘米1×1012左右。然而，由于增加等离子体密度，高能量的电子数量增加，并易出现在栅绝缘膜52上的栅电极(多晶硅膜53)上聚集电荷的充电现象。充电现象是人所共知的栅绝缘膜52缺乏耐压的原因。即使在不出现充电现象时，可能如图3所示在多晶硅膜53和栅绝缘膜52之间的界面处产生凹刻56。
作为一次改进的第二步刻蚀，在该方法中具有高熔点的金属硅化物膜54在第一步刻蚀中用含氟基气体和HBr的刻蚀气体刻蚀至紧靠与多晶硅膜53的界面之前，并在第二步刻蚀中用一种HBr基的刻蚀气体或一种含Cl2和HBr的刻蚀气体对留下部分的高熔点金属硅化物膜和多晶硅膜进行刻蚀。使用这种方法，通过具有侧壁保护作用的光刻胶和Br的反应产物的淀积，在第二步刻蚀中实现了高度各向异性的刻蚀，并能防止在多晶硅膜上出现钻蚀或凹刻。
然而，由于使用了高原子团浓度的ECR(电子回旋共振)等离子体(等离子体密度为每立方厘米1×1012至1×1013)，若是减少淀积削弱了由提高相对于光刻胶的选择比所伴随的侧壁保护作用，那么就易于在多晶硅膜53上出现如图4所示的侧向刻蚀53。
在前述的常规刻蚀方法中，由于至少有一种引起降低耐压的原因存在，诸如减少了光刻胶膜的厚度或是诸如由于高等离子体、侧向刻蚀、凹刻和充电，由于更窄的栅电极而伴随出现的栅电极倾斜而损坏形状，使这些方法未能在栅电极起始厚度低于6毫微米的一类器件中应用。另一方面，随着平面半导体器件的增加，栅结构趋向于更薄，因而多晶硅膜的刻蚀率，特别是在第二步刻蚀中，不再要求象在常规方法中那样高。因而，对于端点的控制(端点检测)，100至200毫微米/分钟的刻蚀率被认为是合适的。这里所用的端眯控制是指根据发光强度的改变而停止刻蚀的控制，发光强度的改变是由于当所有要刻蚀的物质已被去除时完成了反应或是由于差动数值所引起的。
因而，本发明的目的是要为干刻蚀复合膜提供一种方法，它能减少诸如倾斜栅电极、侧向刻蚀、以及凹刻之类形状缺陷的出现。
按照本发明，对由在一硅基片上所设的一层多晶硅膜及在所述多晶硅膜上所设一层金属硅化物膜的两层薄膜组成的复合膜进行干刻蚀的方法，它包括用不含氟基气体的第一刻蚀气体并用光刻胶膜作掩膜刻蚀硅化物膜的第一刻蚀步骤，和用不含氯和氟基气体的第二刻蚀气体并用制成图形的金属硅化物膜和在第一刻蚀步骤之后留在金属硅化物膜上的光刻胶膜作掩膜刻蚀多晶硅膜的第二刻蚀步骤。
下面结合附图对本发明进行详细说明，参照这些将更加明白本发明的上述和其它目的、特点和优点，其中：
图1为绘示现有刻蚀方法的一幅剖视图；
图2为在现有刻蚀方法中完成第一刻蚀步骤的一幅剖视图；
图3为绘示现有刻蚀方法中一个问题的一幅剖视图；
图4为绘示现有刻蚀方法中一个问题的一幅剖视图；
图5为绘示现有刻蚀方法中一个问题的一幅剖视图；
图6为绘示现有刻蚀方法中一个问题的一幅剖视图；
图7为绘示本发明的一幅剖视图；
图8为示出本发明中所用干法刻蚀剂结构的示意图；
图9为在本发明中完成第一刻蚀步骤的剖视图；以及
图10为在本发明中完成第二刻蚀步骤的剖视图。
参照图7至10将对本发明的第一实施例进行描述。如图7所示，要进行刻蚀的样片包括由一块硅基片1、一层厚度约10毫微米的栅绝缘膜2、一层通过大量掺入磷(P)之类的一种杂质已制成为低电阻的掺杂硅膜3、一层硅化钨(WSi)膜4、以及一层光刻胶图形6组成的层状结构。下层的掺杂硅膜3和上层的硅化钨膜4组成钨复合膜5。
在该实施例中所用的干法刻蚀器被称为IEM(离子能量调制)系统，它利用RIE(反应离子刻蚀)工艺起着向上、下电极施加射频(RF)电压并控制RF电压相位差的作用。如图8所示，该设备有一个供支托将被刻蚀的样品的刻蚀台9、一个下电极10、一个同时起簇射头作用的上电极12、一个射频板13、一个用于向下电极10供电的下电极射频电源14、一个用于向上电极12供电的上电极射频电源15、以及一个用于控制加在上、下电极上的射频电压相位差的调制器16，并且能够产生每立方厘米1×1011左右的等离子体密度。在干法刻蚀中，RIE属于各向异性刻蚀的一类，其优点有刻蚀速率高，并由于离子仅在深度方向冲撞所以沿垂直方向的刻蚀领先。在这些附图中的标号7、8和11分别表示向干法刻蚀器提供的材料气体、由干法刻蚀器中排出的废气、以及作为要进行刻蚀的样片的一片硅片。
接着，将要描述对钨复合膜5进行干刻蚀的方法(形成栅电极的方法)。
首先，如图7所示，在硅基片1上形成一层热氧化的栅绝缘膜2，然后用CVD(化学汽相淀积)在栅绝缘膜2上形成一层掺杂的硅膜3。然后，用PVD(一种在真空中蒸发物质镀复表面的方法)或CVD将一层硅化钨膜4作为一层金属硅化物膜淀积在掺杂硅膜3上。由这一层掺杂硅膜3和硅化钨膜4组成钨复合膜5。接着，在硅化钨膜4的表面上涂敷一层光刻胶并进行曝光，然后显影和加工图形，形成与栅电极的形状相对应的光刻胶图形6。在该实施例中所确立的显影条件为要使显影后留下的光刻胶膜厚度为硅化钨膜4厚度的两倍或更高。此值也能用由KrF激光器曝光的光刻胶轻易地实现。
接着，上层硅化钨膜4在下列条件下用前述干刻器经受第一次干法刻蚀：
第一步刻蚀条件
Cl2/O2＝90/10 sccm(每分钟标准立方厘米)
压力＝10mT(毫乇)
上/下电极的射频功率＝600/100瓦
上、下电极的射频相位差＝180°
在这些条件下硅化钨膜4的刻蚀速率为250毫微米/分钟，硅化钨对光刻胶的选择比约为1至1.3。若是上述选择比为1.5或更高，由光刻胶膜6减少提供的淀积削弱了侧壁保护效应造成硅化钨膜4侧向刻蚀的出现(见图6)。
作为该实施例中的等离子体源，使用了ECR或ICP(电感性耦合等离子体)。由于在通常条件下这种等离子体的等离子体密度高达每立方厘米1×1012至1×1013的数量级，因而最好将条件移向降低源的功率和提高偏压使硅化钨膜4的刻蚀速率为250毫微米/分钟，而等离子体密度为每立方厘米1×1011的数量级。若是等离子体密度过高，则将容易出现由等离子体引起的淀积再分解，降低了侧壁保护效应，而离子散射速度的成份和原子团的浓度提高，易引起侧向刻蚀的进行。由于常态RIE的等离子体密度为每立方厘米1×1010，造成等离子体密度的不足并降低刻蚀速率，因而也不喜欢用它。
在对前述最细间距的硅化钨膜4的干法刻蚀中，要用全部去除硅化钨膜所需的时间加上一段预定的时间α进行干法刻蚀(见图9)。尽管此时光刻胶图形6已显著去除，但硅化钨膜4的斜切却如图9所示尚未开始，即使在选择比为最低的1时也是如此。换句话说，只要不出现斜切，在这段时间里光刻胶膜6的厚度可以是无论多么薄。
接着，在如下条件下，下层的掺杂硅膜3经受第二次干法刻蚀：
第二步刻蚀条件
单独的HBr或HBr/O2＝150sccm
压力＝100mT
上/下电极的射频功率＝500/100瓦
上、下电极的射频相位差＝135°(上电极的射频相位超前)
在这些条件下掺杂多晶硅膜3的刻蚀速率为170毫微米/分钟，相对于栅绝缘膜(氧化膜)的选择比约为60至80。若是上、下电极的相位差为90°或是降低了偏压，选择比甚致将会变得更高。由于在此第二次刻蚀中硅化钨4起着掩膜的作用，它在第一次刻蚀中已进行过干法刻蚀，在这次干法刻蚀中光刻胶图形6可能消失了(见图10)。这是由于硅化钨4的刻蚀速率低于3毫微米/分钟，而硅化钨4起着掺杂多晶硅膜3的硬掩膜作用。若是光刻胶图形6已经消失，就指望能避免在干法刻蚀中从分解的光刻胶中释放出碳的现象以及相对于栅绝缘膜(热氧化膜)2的选择比例下降。
在按常规刻蚀方法进行的干法刻蚀中，使用一种HBr基的刻蚀气体或是一种含Cl2和HBr的刻蚀气体，由于要用ECR等离子体这一类的高密度等离子体(每立方厘米1×1012至1×1013的等离子体密度)，原子团的浓度高并易丧失各向异性(见图4)。若是等离子体密度高，就可能出现产生大量带有高能量的电子并充电，或是在与栅绝缘膜的界面处容易产生凹刻(见图3)。此外，在原子团的刻蚀中，刻蚀速率对掺杂硅膜的质量或掺杂剂的数量非常敏感(掺杂前后刻蚀速率的改变为百分之20至40)。
相比之下，在本实施例的干法刻蚀中，使用单独的HBr气体或是一种HBr/O2的气体，由于等离子体密度为每立方厘米1×1011的数量级，原子团的浓度低于高密度等离子体的情形，从而平行于硅片11的散射的原子团速度的分量小，只丧失很少的各向异性。高选择比是高密度等离子体的一项优点，当将压力设于100mT左右时能够实现与在使用ECR等离子体源当中几乎同样的数值(60至100的多晶硅对氧化层的选择比)。此外，由于原子团刻蚀随着稍予降低的离子能量而受抑制，刻蚀速率受掺杂硅膜3的质量或掺杂剂数量的影响小(掺杂前后刻蚀速率的改变为百分之10至20)。
在下层的栅绝缘膜2露出之后，在同一条件下继续进行过度的干法刻蚀。栅绝缘膜2的露出能用终点检测器(EPD)检测出来，例如通过检测发射波长405毫微米的光的改变(梯度)中开始下降的时间，能够用以精确地确定刻蚀时间。经过两步干法刻蚀，当膜厚转为譬如100至150毫微米时，没有掺杂多晶硅3留在栅绝缘膜2的台阶部位上，而且未出现凹刻、侧向刻蚀、或是基片损伤。
按照本实施例的干刻方法，由于是将刻蚀气体系统设置成不去除硅化钨膜4的条件进行干法刻蚀的，并用硅化钨膜4作为掩膜，就能完全避免因光刻胶膜厚度减薄而出现金属硅化物膜的斜切，并且解决了过度刻蚀量受到留下的光刻胶膜限制的问题。
还有，由于在第二步刻蚀条件中将等离子体密度设置为每立方厘米1×1011的数量级，当在使用高密度等离子体时出现的问题，诸如侧向刻蚀和凹刻之类的形状缺陷以及诸如充电引起的耐压不足，都能减到最小而又不致损害其它特性。
此外，由于在第二步刻蚀中使用了单独的HBr气体或HBr/O2气体，掺杂硅3的刻蚀速率能够约为100至200毫微米/分钟，造成较好的终点检测。
接着，将对本发明的第二实施例进行描述。除了在第一次刻蚀之后几乎按与第一实施例相同重复进行干法刻蚀，从干法刻蚀器(图8)中移出硅片11，并经受诸如顺序地氨/过氧化氢处理或硫酸/过氧化氢处理之类的表面清洁处理。经过这些氨/过氧化氢处理或硫酸/过氧化氢处理，留有硅化钨膜4上和淀积在栅绝缘膜2的侧壁上的光刻胶膜6全被去除。
然后，为了去除自然生长的氧化膜，硅片在几乎与第一实施例中相同的条件下以预定的时间(例如5秒钟)经受第三次刻蚀步骤，然后在几乎与第一实施例中所述相同条件下经受第二次刻蚀步骤。由于第二次刻蚀步骤中所用的掩膜是硅化钨膜4，不是光刻胶膜6，就完全消除了从光刻胶膜6中提供碳的效应。这种硅化钨膜4的掩膜是不要求在刻蚀后去除的掩膜。
由于完全消除了碳的效应，能够提高多晶硅/氧化层的选择比，消除对降低离子能量和增加等离子体的密度的需要。其结果是，在常规方法中经常见到的诸如凹刻和侧向刻蚀之类的形状缺陷以及如充电之类引起耐压降低的原因，能够降至最低限度。
通过第二实施例几乎也能实现与第一实施例的相同效果。此外由于完全去除了光刻胶图形6，能够获得比第一实施例高的多晶硅/氧化层选择比。
尽管本发明已参照特定的实施例进行说明，但这种说明并不意味着作出限定意义的解释。专业技术人员参照本发明的说明对所公开的实施例作出的各式各样的修改将是显而易见的。因而应注意到所附权利要求将复盖着落入本发明真正范围内的所有改变或实施例。

Claims (12)

1.一种对由设置在一块半导体基片上的一层多晶硅膜和在所述多晶硅膜上设置的一层金属硅化物膜两层薄膜组成的复合膜进行干刻蚀的方法，其特征在于，它所包括的步骤有：
第一刻蚀步骤，用一种不含氟基气体的第一刻蚀气体并用光刻胶膜作为掩膜刻蚀所述的硅化物膜，以及
第二刻蚀步骤，用一种第二刻蚀气体并用在所述第一刻蚀步骤之后所述加工成图形的金属硅化物膜和留在所述金属硅化物膜上的所述光刻胶膜作为掩膜刻蚀所述的多晶硅膜。
2.按照权利要求1所述的对复合膜进行干刻蚀的方法，其特征在于，所述第一刻蚀气体是从由Cl2/O2气体和HCl/O2气体组成的一组中选出的任一种气体。
3.按照权利要求1所述的对复合膜进行干刻蚀的方法，其特征在于，所述第二刻蚀气体是从由HBr气体和HBr/O2气体组成的一组中选出的任一种气体。
4.按照权利要求2所述的对复合膜进行干刻蚀的方法，其特征在于，所述第二刻蚀气体是从由HBr气体和HBr/O2气体组成的一组中选出的任一种气体。
5.按照权利要求1所述的对复合膜进行干刻蚀的方法，其特征在于，所述的金属硅化物就是硅化钨。
6.按照权利要求1所述的对复合膜进行干刻蚀的方法，其特征在于，在所述第二刻蚀步骤中的等离子体密度是在每立方厘米1×1011的数量级。
7.一种对由设置在一块半导体基片上的一层多晶硅膜和在所述多晶硅膜上设置的一层金属硅化物膜两层薄膜组成的复合膜进行干刻蚀的方法，其特征在于，它所包括的步骤有：
第一刻蚀步骤，用一种不含氟基气体的第一刻蚀气体并用光刻胶膜作为掩膜刻蚀所述的硅化物膜，
去除光刻胶的步骤，去除在所述第一刻蚀步骤之后留在所述加工成图形的金属硅化物膜上的所述光刻胶膜，以及
第二刻蚀步骤，用一种不含有关氯的气体和氟气体的第二刻蚀气体并用在所述第一刻蚀步骤之后所述加工成图形的金属硅化物膜作为掩膜刻蚀所述的多晶硅膜。
8.按照权利要求7所述的对复合膜进行干刻蚀的方法，其特征在于，所述第一刻蚀气体是从由Cl2/O2气体和HCl/O2气体组成的一组中选出的任一种气体。
9.按照权利要求7所述的对复合膜进行干刻蚀的方法，其特征在于，所述第二刻蚀气体是从由HBr气体和HBr/O2气体组成的一组中选出的任一种气体。
10.按照权利要求8所述的对复合膜进行干刻蚀的方法，其特征在于，所述第二刻蚀气体是从由HBr气体和HBr/O2气体组成的一组中选出的任一种气体。
11.按照权利要求7所述的对复合膜进行干刻蚀的方法，其特征在于，所述的金属硅化物就是硅化钨。
12.按照权利要求7所述的对复合膜进行干刻蚀的方法，其特征在于，在所述第二刻蚀步骤中的等离子体密度是在每立方厘米1×1011的数量级。
CN97121898A 1996-12-12 1997-12-12 一种复合膜的干刻蚀方法 Pending CN1185029A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP33190396A JP3165047B2 (ja) 1996-12-12 1996-12-12 ポリサイド膜のドライエッチング方法
JP331903/96 1996-12-12

Publications (1)

Publication Number Publication Date
CN1185029A true CN1185029A (zh) 1998-06-17

Family

ID=18248929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97121898A Pending CN1185029A (zh) 1996-12-12 1997-12-12 一种复合膜的干刻蚀方法

Country Status (4)

Country Link
US (1) US5994234A (zh)
JP (1) JP3165047B2 (zh)
KR (1) KR100291154B1 (zh)
CN (1) CN1185029A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310293C (zh) * 2001-04-19 2007-04-11 东京毅力科创株式会社 干蚀刻方法
CN100379897C (zh) * 2003-09-26 2008-04-09 Tdk股份有限公司 掩膜形成方法、掩膜形成用功能层、干蚀刻法及信息记录媒体制法
US7544621B2 (en) 2005-11-01 2009-06-09 United Microelectronics Corp. Method of removing a metal silicide layer on a gate electrode in a semiconductor manufacturing process and etching method
CN101154582B (zh) * 2006-09-28 2010-06-09 东京毅力科创株式会社 蚀刻方法以及半导体器件的制造方法
CN102372250A (zh) * 2011-11-15 2012-03-14 北京大学 一种刻蚀金属钨材料的方法
US8393073B2 (en) 2005-01-14 2013-03-12 HGST Netherlands B.V. Method to control mask profile for read sensor definition
CN103824763A (zh) * 2012-11-19 2014-05-28 上海华虹宏力半导体制造有限公司 改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107211A (en) * 1999-04-26 2000-08-22 Vanguard International Semiconductor Corporation Split polysilicon process in CMOS image integrated circuit
KR100292412B1 (ko) * 1999-07-14 2001-06-01 윤종용 폴리실리콘막에 대한 금속 실리사이드막의 식각선택비를 증가시키는 방법 및 이를 이용한 폴리실리콘막과 금속 실리사이드막의 적층막 식각방법
US6174786B1 (en) * 1999-11-23 2001-01-16 Lucent Technologies, Inc. Shallow trench isolation method providing rounded top trench corners
JP2001156045A (ja) 1999-11-26 2001-06-08 Kawasaki Steel Corp 半導体装置の製造方法および製造装置
US6514378B1 (en) 2000-03-31 2003-02-04 Lam Research Corporation Method for improving uniformity and reducing etch rate variation of etching polysilicon
US6806201B2 (en) 2000-09-29 2004-10-19 Hitachi, Ltd. Plasma processing apparatus and method using active matching
KR100764248B1 (ko) 2001-06-15 2007-10-05 동경 엘렉트론 주식회사 드라이 에칭 방법
JP2006086295A (ja) * 2004-09-15 2006-03-30 Toshiba Corp 半導体装置の製造方法
JP2007036018A (ja) * 2005-07-28 2007-02-08 Toshiba Corp 半導体装置の製造方法
US7589005B2 (en) * 2006-09-29 2009-09-15 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of forming semiconductor structures and systems for forming semiconductor structures
KR100849363B1 (ko) * 2006-12-27 2008-07-29 동부일렉트로닉스 주식회사 반도체 소자 및 그 제조 방법
JP4972594B2 (ja) * 2008-03-26 2012-07-11 東京エレクトロン株式会社 エッチング方法及び半導体デバイスの製造方法
DE102010042229B4 (de) * 2010-10-08 2012-10-25 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zum Steigern der Integrität eines Gatestapels mit großem ε durch Erzeugen einer gesteuerten Unterhöhlung auf der Grundlage einer Nasschemie und mit den Verfahren hergestellter Transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4680086A (en) * 1986-03-20 1987-07-14 Motorola, Inc. Dry etching of multi-layer structures
JP3067289B2 (ja) * 1990-08-14 2000-07-17 松下電器産業株式会社 ドライエッチング方法
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US5338398A (en) * 1991-03-28 1994-08-16 Applied Materials, Inc. Tungsten silicide etch process selective to photoresist and oxide
US5188980A (en) * 1992-07-06 1993-02-23 United Microelectronics Corporation Inert gas purge for the multilayer poly gate etching improvement
JPH06338476A (ja) * 1993-03-31 1994-12-06 Tokyo Electron Ltd プラズマ処理方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310293C (zh) * 2001-04-19 2007-04-11 东京毅力科创株式会社 干蚀刻方法
CN100379897C (zh) * 2003-09-26 2008-04-09 Tdk股份有限公司 掩膜形成方法、掩膜形成用功能层、干蚀刻法及信息记录媒体制法
US8393073B2 (en) 2005-01-14 2013-03-12 HGST Netherlands B.V. Method to control mask profile for read sensor definition
US7544621B2 (en) 2005-11-01 2009-06-09 United Microelectronics Corp. Method of removing a metal silicide layer on a gate electrode in a semiconductor manufacturing process and etching method
CN101154582B (zh) * 2006-09-28 2010-06-09 东京毅力科创株式会社 蚀刻方法以及半导体器件的制造方法
TWI463563B (zh) * 2006-09-28 2014-12-01 Tokyo Electron Ltd Etching method and manufacturing method of semiconductor device
CN102372250A (zh) * 2011-11-15 2012-03-14 北京大学 一种刻蚀金属钨材料的方法
CN103824763A (zh) * 2012-11-19 2014-05-28 上海华虹宏力半导体制造有限公司 改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法
CN103824763B (zh) * 2012-11-19 2016-08-17 上海华虹宏力半导体制造有限公司 改善自对准接触孔的硅化钨双栅极边缘粗糙度的方法

Also Published As

Publication number Publication date
JPH10172959A (ja) 1998-06-26
US5994234A (en) 1999-11-30
JP3165047B2 (ja) 2001-05-14
KR100291154B1 (ko) 2001-10-19
KR19980064087A (ko) 1998-10-07

Similar Documents

Publication Publication Date Title
CN1185029A (zh) 一种复合膜的干刻蚀方法
JP2711538B2 (ja) 傾斜コンタクトエッチ方法
US5007982A (en) Reactive ion etching of silicon with hydrogen bromide
US8017516B2 (en) Method for stress free conductor removal
US4952274A (en) Method for planarizing an insulating layer
US6232209B1 (en) Semiconductor device and manufacturing method thereof
EP0263374B1 (en) Reactive ion etch chemistry for providing deep vertical trenches in semiconductor substrates
US4547260A (en) Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices
US6849559B2 (en) Method for removing photoresist and etch residues
CN1129957C (zh) 一种用于生产具有双重波纹结构的半导体器件的方法
CN1110843C (zh) 腐蚀硅层的方法
WO2002065539A1 (en) Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
JPH0629253A (ja) 半導体基板上のデバイスの製造中に平行板反応器内で耐火性金属層をエッチングする方法
US20050181604A1 (en) Method for structuring metal by means of a carbon mask
JP2004247755A (ja) キセノンを用いたプラズマエッチング
EP0439101A2 (en) Dry etching method
EP0126758B1 (en) Anisotropic silicide etching process
US6444586B2 (en) Method of etching doped silicon dioxide with selectivity to undoped silicon dioxide with a high density plasma etcher
EP0473344A2 (en) Process for etching a conductive bi-layer structure
US6399286B1 (en) Method of fabricating reduced critical dimension for conductive line and space
Hu et al. A process for improved Al (cu) reactive ion etching
US6146542A (en) Dry etching method of multilayer film
JPH08186111A (ja) 接続孔の形成方法
JP2574045B2 (ja) プラズマ散乱現象を利用した蝕刻方法
KR20040017158A (ko) 하드 마스크를 이용한 알루미늄막 식각 방법 및 반도체소자의 배선 형성 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030615

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20030615

Address after: Kanagawa, Japan

Applicant after: NEC Corp.

Address before: Tokyo, Japan

Applicant before: NEC Corp.

ASS Succession or assignment of patent right

Owner name: ERBIDA MEMORY CO., LTD.

Free format text: FORMER OWNER: NEC ELECTRONICS TAIWAN LTD.

Effective date: 20040611

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20040611

Address after: Tokyo, Japan

Applicant after: Elpida Memory Inc.

Address before: Kanagawa, Japan

Applicant before: NEC Corp.

C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication